JP2001320249A

JP2001320249A - 増幅回路および受光回路

Info

Publication number: JP2001320249A
Application number: JP2000135015A
Authority: JP
Inventors: Taku Sawa; 卓澤; Sosaku Sawada; 宗作澤田; Hiroshi Hara; 弘原
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2000-05-08
Filing date: 2000-05-08
Publication date: 2001-11-16

Abstract

(57)【要約】【課題】入力信号の振幅によって引き起こされるオフ
セットが低減された増幅回路および受光回路が提供され
る。【解決手段】増幅回路１は、トランジスタ(ＦＥＴ１)
１０と、トランジスタ(ＦＥＴ２)１２と、負荷１４と、
負荷１６と、電流源１８と、ローパスフィルタ６と、を
備える。負荷１４はＦＥＴ１のドレインと基準電位線２
０との間に設けられ、負荷１６はＦＥＴ２のドレインと
基準電位線２０との間に設けられる。電流源１８は、Ｆ
ＥＴ１およびＦＥＴ２のソースとの結合ノードと基準電
位線ＶＳＳとの間に設けられる。ローパスフィルタ６
は、ＦＥＴ１のゲートとＦＥＴ２のゲートとの間に設け
られている。ＦＥＴ１のゲートは入力からの信号を受
け、ＦＥＴ１およびＦＥＴ２のドレインの少なくともい
ずれかから出力を取り出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、増幅回路および受
光回路に関する。

【０００２】

【従来の技術】図６(ａ)および図６(ｂ)は、電界効果ト
ランジスタから構成された増幅回路を示す。この増幅回
路は、差動増幅段１０２と、反転増幅段１０４と、バイ
アス段１０６とを備える。

【０００３】差動増幅段１０２は、一対の電界効果トラ
ンジスタ１１０、１１２と、これら一対のトランジスタ
１１０、１１２のソースに接続された電流源用ｎ型電界
効果トランジスタ１１８と、一対の電界効果トランジス
タ１１０、１１２の各々のドレインに接続された負荷抵
抗１１４、１１６とを有する。

【０００４】反転増幅段１０４は、初段と、ソースフォ
ロア段と、バイアス抵抗とを有する。初段は、入力をゲ
ートに受ける電界効果トランジスタ１２４およびこのド
レインに接続された負荷抵抗１２６を有する。ソースフ
ォロア段は、初段の電界効果トランジスタ１２４のドレ
インに接続されたゲートを持つ電界効果トランジスタ１
２８と、このトランジスタ１２８のソースに接続された
電流源用デプレッション型電界効果トランジスタ１３０
と、を有する。電流源用デプレッション型電界効果トラ
ンジスタ１３０では、ゲートはソースに接続され、ドレ
インは差動増幅段の電界効果トランジスタ１１０のゲー
トに接続されている。バイアス抵抗１２２は、初段の入
力１２０ａとソースフォロア段の出力１２０ｂとに接続
されている。

【０００５】バイアス段１０６は、電界効果トランジス
タ１１２のゲートに基準電圧Ｖ_refを提供すると共に、
電流源用電界効果トランジスタ１１８とゲートにバイア
ス電圧Ｖ_BIASを提供する。

【０００６】

【発明が解決しようとする課題】発明者は、このような
増幅回路の特性を改善するための検討を重ねてきた。こ
の検討の過程で以下のような問題点を発見した。この増
幅回路は、いくつかの振幅を有する信号を入力に加え増
幅特性を観察したときに、差動増幅段にオフセットが生
じているかのような特性を示すことを見出した。

【０００７】そこで、本発明の目的は、入力信号の振幅
によって引き起こされるオフセットが低減された増幅回
路および受光回路を提供することにした。

【０００８】この目的を達成するために、発明者は、こ
のような増幅回路について様々な試行錯誤を試みた。増
幅回路に生じた現象を注意深く観察すると、差動対電界
効果トランジスタの信号入力端に加えられる信号の電圧
振幅が大きくなるにつれて、基準電位端に与えられてい
る基準電圧が相対的に大きくなっているように見えてい
ることが分かった。しかし、測定によれば、基準電圧は
変動せず一定であった。これは、差動対電界効果トラン
ジスタの信号入力端に加えられる電圧が相対的に低くな
っていることを意味している。

【０００９】次いで、反転増幅段の動作について動作解
析を継続した。反転増幅段では、入力信号の振幅が大き
くなるにつれて、ソースフォロア段の出力振幅も大きく
なっている。しかしながら、測定結果を注意深く観察す
ると、出力の電圧振幅は大きくなるにつれて、振幅の最
大値と最小値との相加平均値は小さくなっている。差動
対電界効果トランジスタの信号入力端には、この相加平
均値を中心に所定の振幅の信号が印加されている。

【００１０】つまり、この相加平均値は、ある入力振幅
値では、基準電位端に加えられる基準電圧とほぼ一致し
ている。しかしながら、実用的な範囲で入力される全て
の入力振幅値に対しては、一致していないことが判明し
た。

【００１１】

【課題を解決するための手段】そこで、発明者は、この
一致が得られる実用的な範囲を拡大するためにさらに検
討を重ねた。その結果、本発明を以下のような構成とし
た。

【００１２】本発明に係わる増幅回路は、差動対を構成
する第１および第２のトランジスタと、ローパスフィル
タと、を備える。第１および第２のトランジスタは、そ
れぞれ、第１および第２の電流端子、並びに第１および
第２の電流端子間に流れる電流を制御するように設けら
れた制御端子、を有する。ローパスフィルタは、第１の
トランジスタの制御端子と第２のトランジスタの制御端
子との間に設けられている。第１のトランジスタの制御
端子は、入力からの信号を受ける。第１および第２のト
ランジスタの第１の電流端子の少なくともいずれかから
出力を取り出す。

【００１３】また、本発明に係わる増幅回路は、第１の
トランジスタと、第２のトランジスタと、第１の負荷
と、第２の負荷と、第１の電流源と、ローパスフィルタ
と、を備える。第１および第２のトランジスタは、それ
ぞれ、第１および第２の電流端子、並びに第１および第
２の電流端子間に流れる電流を制御するように設けられ
た制御端子を有する。第１の負荷は、第１のトランジス
タの第１の電流端子と第１の基準電位線との間に設けら
れている。第２の負荷は、第２のトランジスタの第１の
電流端子と第１の基準電位線との間に設けられている。
第１の電流源は、第１および第２のトランジスタの第２
の電流端子の各々が結合された結合ノードと第２の基準
電位線との間に設けられている。ローパスフィルタは、
第１のトランジスタの制御端子と第２のトランジスタの
制御端子との間に設けられている。第１のトランジスタ
の制御端子は入力からの信号を受け、第１および第２の
トランジスタの第１の電流端子の少なくともいずれかか
ら出力が取り出される。

【００１４】この増幅回路によれば、第１のトランジス
タの制御端子が受ける入力振幅が変化したときにも、こ
の振幅の平均値の変化がローパスフィルタを介して第２
のトランジスタの制御端子にも伝えられる。このため、
振幅変化により平均値が変化すると、この変化は第２の
トランジスタにも与えられる。

【００１５】以下に示される本発明に係わる特徴は、上
記の発明と組み合わされることができる。また、以下に
示される本発明に係わる特徴を任意に組み合わせること
ができ、これによって、それぞれの作用および効果並び
にその組合せにより得られる作用および効果を享受する
ことができる。

【００１６】本発明に係わる増幅回路では、第１のトラ
ンジスタの制御端子と入力との間に配置された増幅部、
を更に備えることができる。この構成によれば、ローパ
スフィルタの特性は、増幅回路に合わせて決定されるこ
とができる。

【００１７】本発明に係わる増幅回路では、増幅部は、
第３および第４のトランジスタと、第３の負荷と、第２
の電流源と、バイアス抵抗と、を有することができる。
第３および第４のトランジスタは、それぞれ、第１およ
び第２の電流端子、並びに第１および第２の電流端子間
に流れる電流を制御するように設けられた制御端子を持
つ。第３の負荷は、第３のトランジスタの第１の電流端
子と第１の基準電位線との間に配置されることができ
る。第２の電流源は、第４のトランジスタの第２の電流
端子と第２の基準電位線との間に配置されることができ
る。第３のトランジスタの第１の電流端子は、第４のト
ランジスタの制御端子に接続されることができる。第３
のトランジスタの制御端子は、入力からの信号を受ける
ように設けられる。第４のトランジスタの第２の電流端
子は、第１のトランジスタの制御端子へ信号を提供する
ように設けられる。この構成によれば、ローパスフィル
タの特性は、増幅回路に合わせて決定されることができ
る。

【００１８】本発明に係わる増幅回路では、増幅部は、
第４のトランジスタの第２の電流端子と第２の電流源と
の間にレベルシフト部を更に有することができる。第４
のトランジスタの第２の電流端子は、レベルシフト部を
介して第１のトランジスタの制御端子へ接続されること
ができる。この構成によれば、レベルシフト部およびロ
ーパスフィルタの特性を相互に関連づけながら、これら
の特性を決定することができる。

【００１９】本発明に係わる増幅回路では、ローパスフ
ィルタは、第２のトランジスタの制御端子に接続された
キャパシタ手段、および第１のトランジスタの制御端子
と第２のトランジスタの制御端子との間に接続された抵
抗手段を含むことができる。

【００２０】キャパシタ手段および抵抗手段によって所
望にフィルタ特性が実現されることができる。キャパシ
タ手段は、例えば１または複数のキャパシタを含むこと
ができ、抵抗手段は、例えば１または複数の抵抗を含む
ことができる。

【００２１】本発明に係わる受光回路は、フォトダイオ
ードと、前置増幅回路と、増幅回路と、を備える。前置
増幅回路は、フォトダイオードに接続されている。増幅
回路は、前置増幅回路に接続されている。増幅回路は、
第１のトランジスタと、第２のトランジスタと、第１の
負荷と、第２の負荷と、第１の電流源と、ローパスフィ
ルタと、を備えることができる。第１の負荷は、第１の
トランジスタの第１の電流端子と第１の基準電位線との
間に設けられることができる。第２の負荷は、第２のト
ランジスタの第１の電流端子と第１の基準電位線との間
に設けらることができる。第１の電流源は、第１および
第２のトランジスタの第２の電流端子の各々との結合ノ
ードと第２の基準電位線との間に設けられることができ
る。ローパスフィルタは、第１のトランジスタの制御端
子と第２のトランジスタの制御端子との間に設けらるこ
とができる。第１のトランジスタの制御端子は入力から
の信号を受け、第１および第２のトランジスタの第１の
電流端子の少なくともいずれかから出力が取り出され
る。

【００２２】この増幅回路によれば、第１のトランジス
タの制御端子が受ける入力振幅が変化したときにも、こ
の入力振幅の平均値の変化が、ローパスフィルタを介し
て第２のトランジスタの制御端子にも伝えられる。した
がって、フォトダイオードの受光量が大きくなり、第１
のトランジスタの制御端子が受ける受光信号の振幅が変
化したときにも、この変化がローパスフィルタを介して
第２のトランジスタの制御端子にも伝えられる。

【００２３】本発明に係わる受光回路では、前置増幅回
路は、第３および第４のトランジスタと、第３の負荷
と、第２の電流源と、を備える。第３の負荷は、第３の
トランジスタの第１の電流端子と第１の基準電位線との
間に配置されることができる。第２の電流源は、第４の
トランジスタの第２の電流端子と第２の基準電位線との
間に配置されることができる。第３のトランジスタの制
御端子は入力からの信号を受け、第４のトランジスタの
第２の電流端子は第１のトランジスタの制御端子へ信号
を提供する。

【００２４】この受光回路によれば、受光回路がローパ
スフィルタを有している。このため、前置増幅回路にお
いて信号増幅を達成しつつ、信号振幅の中心電圧値のシ
フトにより差動増幅段が受ける影響を低減することがで
きる。

【００２５】本発明に係わる増幅回路では、前置増幅回
路は、第４のトランジスタの第２の電流端子と第２の電
流源との間にレベルシフト部を更に有することができ
る。第４のトランジスタの第２の電流端子は、レベルシ
フト部を介して第１のトランジスタの制御端子へ接続さ
れることができる。

【００２６】フォトダイオードからの信号強度並びにロ
ーパスフィルタおよびレベルシフト部の特性を相互に関
連づけながら、これらの特性を決定することができる。

【００２７】本発明に係わる受光回路では、ローパスフ
ィルタは、第１のトランジスタの制御端子と第２のトラ
ンジスタの制御端子との間に接続された抵抗手段、およ
び第２のトランジスタの制御端子に接続されたキャパシ
タ手段を含むことができる。

【００２８】この構成によれば、フォトダイオードから
の入力周波数に対応したフィルタ特性をキャパシタ手段
および抵抗手段によって実現することができる。

【００２９】

【発明の実施の形態】本発明の知見は、添付図面を参照
して以下の詳細な記述を考慮することによって容易に理
解することができる。

【００３０】引き続いて、本発明の実施の形態を添付図
面を参照しながら説明する。可能な場合には、同一の部
分には同一の符号を付して、重複する説明を省略する。

【００３１】図１(ａ)を参照すると、本実施の形態に係
わる増幅回路１は、差動出力部４と、ローパスフィルタ
６とを備える。差動出力部４は、第１のトランジスタ１
０と、第２のトランジスタ１２と、第１の負荷１４と、
第２の負荷１６と、第１の電流源１８とを備える。

【００３２】第１のトランジスタ１０は、第１の電流端
子１０ａ、第２の電流端子１０ｂ、並びに第１および第
２の電流端子１０ａ、１０ｂ間に流れる電流を制御する
ように設けられた制御端子１０ｃを有する。第２のトラ
ンジスタ１２は、第１の電流端子１２ａ、第２の電流端
子１２ｂ、並びに第１および第２の電流端子１２ａ、１
２ｂ間に流れる電流を制御するように設けられた制御端
子１２ｃを有する。第１の負荷１４は、第１の電流端子
１０ａと第１の基準電位線(ＶＤＤ線)２０との間に接続
され、例えば抵抗を含むことができる。第２の負荷１６
は、第１の電流端子１２ａと第１の基準電位線(ＶＤＤ)
２０との間に接続され、例えば抵抗を含むことができ
る。第１の電流源１８は、第１および第２のトランジス
タ１０、１２の第２の電流端子１０ｂ、１２ｂが接続さ
れた結合ノード２２と、第２の基準電位線(接地線)２４
との間に接続されている。増幅回路１では、第１のトラ
ンジスタ１０の制御端子１０ｃは入力からの信号を受
け、第１のトランジスタ１０の第１の電流端子１０ａと
第１の負荷１４の一端との間の接続ノード２６および第
２のトランジスタ１２の第１の電流端子１２ａと第２の
負荷１６の一端との間の接続ノード２８の少なくともい
ずれか、本実施例では両方から出力ＯＵＴ、ＯＵＴＢを
取り出すことができる。

【００３３】ローパスフィルタ６は、第１のトランジス
タ１０の制御端子１０ｃと第２のトランジスタ１２の制
御端子１２ｃとの間に接続されている。ローパスフィル
タ６は、第１のトランジスタ１０の制御端子１０ｃに加
えられた信号のうち所定の周波数以下の周波数成分を主
要に含む信号を第２のトランジスタの制御端子に加え
る。図１の例示では、ローパスフィルタ６は、抵抗３０
と、キャパシタ３２とを備え、この所定の周波数はこれ
らの積で表される。抵抗３０は、制御端子１０ｃと制御
端子１２ｃとの間に接続される。キャパシタ３２は、抵
抗３０を介して制御端子１０ｃに接続され、また、図１
(ａ)の例では、第２のトランジスタ１２の制御端子１２
ｃと、基準電位線との間に接続される。基準電位線は、
基準電位線２０又は２４のいずれかであることができ
る。

【００３４】電流源１８は、第１の電流端子３４ａ、第
２の電流端子３４ｂ、並びに第１および第２の電流端子
３４ａ、３４ｂ間に流れる電流を制御するように設けら
れた制御端子３４ｃを有するトランジスタ３４を含み、
トランジスタ３４は、図示の例では、結合ノード２２と
基準電位線２４とに電流端子の各々が電気的に接続され
ているが、この基準電位線２４に代えて、これ以外の基
準電位線とに接続されることができる。

【００３５】この増幅回路１によれば、第１のトランジ
スタ１０の制御端子１０ｃが受ける入力振幅が変化した
ときにも、この入力信号の最大値および最小値の相加平
均値の変化が、ローパスフィルタ６を介して第２のトラ
ンジスタ１２の制御端子１２ｃにも伝えられる。

【００３６】増幅回路１では、第１のトランジスタ１０
の制御端子１０ｃと入力(ＩＮ)との間に配置された増幅
部８を更に備えることができる。増幅部８は、反転増幅
器３８ａと、帰還抵抗３８ｂとを備える。反転増幅器３
８ａは、少なくとも２段の増幅段を有する。帰還抵抗３
８ｂは、この反転増幅器３８ａの入力端３８ｃおよび出
力端３８ｄとの間に接続され、反転増幅器３８ａにセル
フバイアスを与えている。

【００３７】図１(ｂ)を参照すると、反転増幅器３８ａ
は、第３のトランジスタ３９ａと、第４のトランジスタ
３９ｃと、第３の負荷３９ｂと、第２の電流源３９ｆ
と、を有することができる。第３のトランジスタ３９ａ
は、入力端子３８ｃ(ＩＮ)に接続された制御端子、第２
の基準電位２４に接続された第２の電流端子、および第
３の負荷３９ｂの一端にノード３９ｇにおいて接続され
た第１の電流端子を有する。第３の負荷３９ｂは、第３
のトランジスタ３９ａの第１の電流端子と第１の基準電
位線２０との間に配置された抵抗を含むことができる。
第４のトランジスタ３９ｃは、第２の基準電位線２０に
接続された第１の電流端子、レベルシフト部を介してこ
の反転増幅器３９の出力３８ｄに接続された第２の電流
端子、第３のトランジスタ３９ａの第１の電流端子に接
続された制御端子を有することができる。第２の電流源
３９ｆは、第４のトランジスタ３９ｃの第２の電流端子
と第２の基準電位線２４との間に配置されることができ
る。第４のトランジスタ３９ｆのソースは、第１のトラ
ンジスタの制御端子へ接続される端子３８ｄに出力信号
を提供するように接続されることができる。第２の電流
源３９ｆは、制御端子に所望のバイアスが加えられたト
ランジスタを含むことができる。

【００３８】図２(ａ)〜(ｆ)は、図１に示された増幅回
路１の主要ノードにおける信号の時間変化を示してい
る。図２(ａ)〜(ｃ)は、入力信号Ｖ_INが相対的に小さい
場合のノード３８ｃ、３９ｇ、３８ｄの電圧Ｖ_IN、
Ｖ_A、Ｖ_Bをそれぞれ示している。図２(ｃ)では、増幅さ
れた信号の平均値Ｖ_aveが一点鎖線で示されている。こ
の平均値は、図６におけるＶ_refの値に等価な値であ
る。図２(ｄ)〜(ｆ)は、入力信号Ｖ_INが相対的に大きい
場合のノード３８ｃ、３９ｇ、３８ｄの電圧Ｖ_IN、
Ｖ_A、Ｖ_Bをそれぞれ示している。図２(ｆ)では、増幅さ
れた信号の平均値Ｖ_aveが一点鎖線で示され、また参照
値Ｖ_refが破線で示されている。入力振幅が大きくなる
と、平均値Ｖ_aveと参照値Ｖ_refとの間に無視できない差
が生じてくる。この差は、差動増幅段の入力にオフセッ
トととして作用すると共に、差動増幅段において増幅さ
れる。

【００３９】しかしながら、図１に示された増幅回路１
では、差動増幅段４の一方の入力に加えられた信号の低
周波数成分は、ローパスフィルタ６を介して、差動増幅
段４の他方の入力にも加えられる。このローパスフィル
タ６を通過した低周波数成分を再合成すると、平均値Ｖ
_aveに近い値が得られる。この値はキャパシタ３２の両
端に電圧として記憶される。

【００４０】ローパスフィルタ６の回路時定数として
は、例えばキャパシタ：Ｃ＝１０ｐＦ抵抗：５０ｋΩ が選択され、低周波遮断周波数として、３ＭＨｚ程度が
得られる。ＧａＡｓ半導体といったIII-V族化合物半導
体基板に形成される電界効果トランジスタを含む集積回
路に対して、このような値を実現するためには、キャパ
シタＣは、集積回路内に内蔵することなく外付け部品を
用いて実現することが好適であり、抵抗Ｒは、集積回路
内に内蔵され基板上に設けられた抵抗、例えばイオン注
入抵抗を使用することが好適である。

【００４１】電界効果トランジスタ(ＦＥＴ)１２の入力
インピーダンスを無視すると、ＦＥＴ１２に入力される
信号の交流成分ｖ_inは、(１／(１＋(ωＣＲ)²))^1/2で与
えられる。この交流成分の値を上記のＣ、Ｒの値におい
て様々なｆ＝ω／(２π)について計算すると、ｆｖ_in １０ＧＨｚ１／３０００１ＧＨｚ１／３００１００ＭＨｚ１／３０１０ＭＨｚ１／３となる。故に、低周波遮断周波数より十分に大きな周波
周領域、換言すれば、ωＣＲが１より十分に大きくなる
ωを含む周波数領域の信号は、ローパスフィルタをほと
んど通過できない。つまり、電界効果トランジスタ(Ｆ
ＥＴ)１０の入力に加えられている信号に含まれるこの
周波数成分帯は、ＦＥＴ１２のゲートには伝わらない。
一方、ローパスフィルタを通過できる周波数成分から構
成される信号がＦＥＴ１２のゲートに加えられる。

【００４２】図１に示された実施の形態の増幅回路は、
光通信用の増幅回路、特に受光信号の増幅回路、および
準ディジタル信号が入力される論理回路に適用される。
このような応用分野においては、回路への入力信号の周
波数は、１０ＧＨｚ程度周波数成分を含んでいるけれど
も、この値より十分に低い周波数成分も同様に含んでい
る。このため、上記の時定数を適用することができる。

【００４３】図３は、本実施の形態に係わる増幅回路が
適用された受光回路４０の回路図を示す。図３に示され
た受光回路４０では、III-Ｖ族半導体電界効果トランジ
スタといった電界効果トランジスタを採用した場合につ
いて説明するが、本発明はこのような例示に限定される
ものではない。本実施の形態に係わる受光回路４０は、
受光部４２と、増幅部４３と、差動出力部４４とを備え
る。なお、以下の回路では、特に示されない限り、ｎ型
エンハンスメント電界効果トランジスタが採用されてい
るが、本発明は、このようなｎ型電界効果トランジスタ
に限定されるものではない。

【００４４】受光部４２は、光ファイバといった光導波
路４１を介して光信号４１ａを受けるフォトダイオード
ＰＤを有する。フォトダイオードＰＤには、ｐｉｎ型フ
ォトダイオードが適用されることができる。フォトダイ
オードＰＤのカソードは、フォトダイオード用電源線Ｖ
ＤＤ１に接続されている。フォトダイオードＰＤのアノ
ードは、増幅部４３の入力に接続されている。

【００４５】増幅部４３は、フォトダイオードＰＤから
の電流信号を電圧信号に変換する前置増幅回路として動
作する。増幅部４３は、また、バイアス段４５および増
幅段４６を有することができる。バイアス段４５は、基
準電位線ＶＤＤと基準電位線ＶＳＳとの間の値を持つバ
イアス電圧をノードＶＣＡＳ１に提供する。このため
に、バイアス段４５は、基準電位線ＶＤＤおよび基準電
位線ＶＳＳとノードＶＣＡＳ１との間に接続された複数
の抵抗ＲＣＡＳ１０、ＲＣＡＳ１１を有することができ
る。ノードＶＣＡＳ１には、バイアス電圧を安定化する
ためのキャパシタＣＣＡＳ２を有することができる。

【００４６】増幅段４６は、第１の段およびソースフォ
ロア段を有する。

【００４７】第１の段は、第３の負荷４６ａと、ソース
バイアス部４６ｂと、電界効果トランジスタＩ１０を含
む駆動部４６ｃとを含む。

【００４８】第３の負荷４６ａは、電界効果トランジス
タＩ１１と、電界効果トランジスタＩ１３と、電界効果
トランジスタＩ１３のドレインと基準電位線ＶＤＤとの
間に接続された抵抗ＲＬとを有する。

【００４９】駆動部４６ｃは、電界効果トランジスタＩ
１０を有する。電界効果トランジスタＩ１０のゲート
は、フォトダイオードＰＤからの電流信号を受ける。第
３の電界効果トランジスタＩ１０のソースは、ソースバ
イアス部４６ｂを介して基準電位線ＶＳＳに接続されて
いる。電界効果トランジスタＩ１０のドレインは、第３
の負荷４６ａに接続されている。電界効果トランジスタ
Ｉ１１のソースは、電界効果トランジスタＩ１０のドレ
インに接続されている。電界効果トランジスタＩ１１の
ドレインは、負荷抵抗ＲＬの一端に接続されている。電
界効果トランジスタＩ１１のゲートは、ノードＶＣＡＳ
１に接続され、バイアス段４５からバイアス電圧を受け
る。電界効果トランジスタＩ１１を備えると、駆動部４
６ｃの出力抵抗を大きくすることができる。電界効果ト
ランジスタＩ１３のドレインは、基準電位線ＶＤＤに接
続されている。電界効果トランジスタＩ１３のソースお
よびゲートは、電界効果トランジスタＩ１１のソースお
よび電界効果トランジスタＩ１０のドレインの間のノー
ドに接続されている。電界効果トランジスタＩ１３はデ
ィプレッション型トランジスタであることができ、この
電界効果トランジスタＩ１３によれば、電流注入による
高利得化をはかることができる。

【００５０】ソースバイアス部４６ｂは、電界効果トラ
ンジスタＩ１０のソースと基準電位線ＶＳＳとの間に直
列に接続された１又は複数(例えば１個)のダイオードＤ
１５と、このダイオードＤ１５に並列に接続されたバイ
パスキャパシタＣＣＵＰとを有することができる。ダイ
オードＤ１５によって、電界効果トランジスタＩ１０の
ソース電位をゲートに入力される信号レベルに合わせる
ことができる。

【００５１】ソースフォロア段は、信号受信部４６ｄ
と、レベルシフト部４６ｅと、電流源部４６ｆとを備え
る。

【００５２】信号受信部４６ｄは、電界効果トランジス
タＩ２０を含む。電界効果トランジスタＩ２０のドレイ
ンは第１の基準電位線ＶＤＤに接続され、そのソースは
レベルシフト部４６ｅを介して電流源部４６ｆに接続さ
れている。電界効果トランジスタＩ２０のゲートは負荷
抵抗ＲＬと電界効果トランジスタＩ１１のドレインとに
接続され、第１の段からの信号を受ける。

【００５３】レベルシフト部４６ｅの適用は、それぞれ
の回路に求められる特性に応じて選択される。レベルシ
フト部４６ｅは直列に接続されたダイオードＤ２５を有
している。ダイオードは、順方向にバイアスされるよう
に接続されている。ダイオードの両端には、キャパシタ
ＣＵＰが接続されている。キャパシタＣＵＰは、レベル
シフト電圧を安定化するために有効であると同時に、高
周波信号をバイパスし回路の動作速度を改善する。ダイ
オードのアノードは電界効果トランジスタＩ２０のソー
スに接続され、そのカソードは、電流源部４６ｆに接続
されている。

【００５４】電流源部４６ｆは、電界効果トランジスタ
Ｉ２１を備える。電界効果トランジスタＩ２１のドレイ
ンは、レベルシフト部４６ｅに接続され、電界効果トラ
ンジスタＩ２１のソースおよびゲートは短絡され、これ
らソースおよびゲートは第２の基準電位線ＶＳＳに接続
されている。電界効果トランジスタＩ２１はデプリーシ
ョントランジスタであり、このトランジスタ自身でほぼ
定電流性を示す。

【００５５】差動出力部４４は、差動増幅段４８と、ソ
ースフォロア出力段４９とを備える。

【００５６】帰還段４７は、キャパシタＣＦおよび抵抗
ＲＦを含み、これらは並列するように接続されている。
帰還段４７の一端は、増幅部４３の入力と出力との間に
接続され、詳述すれば、トランジスタＩ１０のゲートと
電流源部４６ｆの一端との間に接続されている。

【００５７】差動増幅段４８は、電界効果トランジスタ
Ｉ４０、Ｉ４１を含む差動対部４８ａを有し、これらの
トランジスタＩ４０、Ｉ４１では、差動対を構成するよ
うにソースが互いに接続されている。電界効果トランジ
スタＩ４０のドレインは、負荷部４８ｂの抵抗Ｒ１１の
一端に接続され、抵抗Ｒ１１の他端は第１の基準電位線
ＶＤＤに接続されている。電界効果トランジスタＩ４１
のドレインは、負荷部４８ｂの抵抗Ｒ１２の一端に接続
され、抵抗Ｒ１２の他端は第１の基準電位線ＶＤＤに接
続されている。

【００５８】差動対部４８ａを構成するトランジスタＩ
４０のゲートは、増幅段４６内からの信号を受ける。差
動対部４８ａを構成するトランジスタＩ４１のゲート
は、増幅段４６からの信号をローパスフィルタ部４８ｄ
を介して受ける。ローパスフィルタ部４８ｄは、電界効
果トランジスタＩ４１のゲートに接続されている。これ
によって、電界効果トランジスタＩ４０、Ｉ４１のゲー
ト間には、１または複数の抵抗、例えば抵抗ＲＳが設け
られている。電界効果トランジスタＩ４１のゲートに
は、１または複数のキャパシタ、例えばキャパシタＣＳ
の一端が接続され、キャパシタＣＳの他端は所定の基準
電位線、例えば第２の基準電位線ＶＳＳに接続されてを
示している。

【００５９】差動対部４８ａを構成するトランジスタＩ
４０、Ｉ４１のソースは、電流源部４８ｃの一端、つま
り電界効果トランジスタＩ５０のドレインに接続されて
いる。電界効果トランジスタＩ５０のソースは、第２の
基準電位線ＶＳＳに接続されている。電界効果トランジ
スタＩ５０は、差動対部４８ａと基準電位線ＶＳＳとの
間に接続されている。

【００６０】ソースフォロア出力段４９は、差動増幅段
４８からの出力の少なくともいずれかを受ける１または
２個のソースフォロア段を含む。本実施の形態の回路で
は、差動増幅段４８からの各出力をそれぞれのゲートに
受ける電界効果トランジスタＩ４２、Ｉ４３を含む信号
受信部４９ａを有する。これらの電界効果トランジスタ
Ｉ４２、Ｉ４３のドレインは、それぞれ基準電位線ＶＤ
Ｄに接続されている。

【００６１】レベルシフト部４９ｂの適用は、その回路
に求められる特性に応じて選択される。レベルシフト部
４９ｂは、ダイオードを有している。ダイオードＤ４
６、Ｄ４７は、順方向にバイアスされるようにそれぞれ
接続されている。ダイオードＤ４６、Ｄ４７の両端に
は、それぞれ、キャパシタＣ４４、Ｃ４５が接続されて
いる。これらのキャパシタＣ４４、Ｃ４５は、レベルシ
フト電圧を安定化するために有効であると共に、信号を
バイパスして高周波性能を改善する。ダイオードＤ４４
の一端は、電界効果トランジスタＩ４２のソースに接続
され、他端は、電流源部４９ｃの一端を介して電界効果
トランジスタＩ５１のドレインに接続されている。ダイ
オードＤ４７の一端は電界効果トランジスタＩ４３のソ
ースに接続され、その他端は、電流源部４９ｃの電界効
果トランジスタＩ５２のドレインに接続されている。電
流源部４９ｃの他端は、第２の基準電位線ＶＳＳに接続
されている。

【００６２】受光回路４０の出力は、ＶoutおよびＶout
Ｂから成る差動信号として取り出される。

【００６３】図４は、本実施の形態に係わる増幅回路を
適用しないときの動作波形図を示し、図５は、本実施の
形態に係わる増幅回路を適用したときの動作波形図を示
す。これらの図面では、縦軸に電圧値、横軸に時間(nse
c)を示している。この波形は、１０Ｇｂｐｓの疑似ラン
ダム信号を増幅段４３に入力したときにＶoutから得る
ことができる。図５は、図４と比較して、クロスポイン
トが波形の中心に位置するという点で優れている。

【００６４】以上、図面を参照しながら本発明を適用し
た実施の形態について説明してきたが、本発明の適用は
本実施の形態に限定されるものではなく、他の種類のト
ランジスタにも適用される。

【００６５】

【発明の効果】以上詳細に説明したように、本発明に係
わる増幅回路および受光回路は、差動対を構成する第１
および第２のトランジスタと、ローパスフィルタと、を
備える。ローパスフィルタは、第１のトランジスタの制
御端子と第２のトランジスタの制御端子との間に設けら
れている。第１のトランジスタの制御端子は、入力から
の信号を受ける。第１および第２のトランジスタの第１
の電流端子の少なくともいずれかから出力を取り出す。

【００６６】この増幅回路および受光回路によれば、第
１のトランジスタの制御端子が受ける入力振幅が変化し
たときにも、入力信号の振幅の中心値の変化が、ローパ
スフィルタを介して第２のトランジスタの制御端子にも
伝えられる。

【００６７】したがって、この入力信号の振幅によって
引き起こされるオフセットが低減された増幅回路および
受光回路が提供された。

【図面の簡単な説明】

【図１】図１(ａ)は本実施の形態に係わる増幅回路の回
路図を示し、図１(ｂ)は増幅回路に含まれる反転増幅器
の回路図を示す。

【図２】図２(ａ)〜(ｆ)は、図１の実施の形態に示され
たローパスフィルタを含まない場合の主要ノードの電圧
波形を占め図面である。

【図３】図３は、本実施の形態に係わる増幅回路が適用
された受光回路の回路図を示す。

【図４】図４は、本実施の形態に係わる増幅回路を適用
しないときの動作波形図を示す。

【図５】図５は、本実施の形態に係わる増幅回路を適用
したときの動作波形図を示す。

【図６】図６(ａ)および図６(ｂ)は、従来の技術に関す
る増幅回路の回路図を示す。

【符号の説明】

１…増幅回路、４…差動出力部、６…ローパスフィ
ルタ、８…増幅部、１０、１２…トランジスタ、１
４、１６…負荷、１８…電流源、２０…第１の基準
電位線(ＶＤＤ)、２４…第２の基準電位線(接地線)、
３０…抵抗、３２…キャパシタ、３８ａ…反転増幅
器、３８ｂ…帰還抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者原弘神奈川県横浜市栄区田谷町１番地住友電気工業株式会社横浜製作所内Ｆターム(参考） 5J066 AA01 AA12 AA56 CA13 FA20 HA09 HA14 HA19 HA24 HA25 HA29 HA44 KA02 KA04 KA06 KA12 KA18 KA42 MA02 MA11 MA21 ND01 ND11 ND22 ND23 PD02 TA06 5J091 AA01 AA12 AA56 CA13 FA20 HA09 HA14 HA19 HA24 HA25 HA29 HA44 KA02 KA04 KA06 KA12 KA18 KA42 MA02 MA11 MA21 TA06 5J092 AA01 AA12 AA56 CA13 FA20 HA09 HA14 HA19 HA24 HA25 HA29 HA44 KA02 KA04 KA06 KA12 KA18 KA42 MA02 MA11 MA21 TA06 UL02

Claims

【特許請求の範囲】

【請求項１】第１および第２の電流端子、並びに前記
第１および第２の電流端子間に流れる電流を制御するよ
うに設けられた制御端子、をそれぞれが有し差動対を構
成する第１および第２のトランジスタと、前記第１のトランジスタの前記制御端子と前記前記第２
のトランジスタの前記制御端子との間に設けられたロー
パスフィルタと、を備え、前記第１のトランジスタの前記制御端子は、入力からの
信号を受け、前記第１および第２のトランジスタの前記第１の電流端
子の少なくともいずれかから出力を取り出す、増幅回
路。
【請求項２】第１および第２の電流端子、並びに前記
第１および第２の電流端子間に流れる電流を制御するよ
うに設けられた制御端子、を有する第１のトランジスタ
と、第１および第２の電流端子、並びに前記第１および第２
の電流端子間に流れる電流を制御するように設けられた
制御端子、を有する第２のトランジスタと、前記第１のトランジスタの前記第１の電流端子と第１の
基準電位線との間に設けられた第１の負荷と、前記第２のトランジスタの前記第１の電流端子と前記第
１の基準電位線との間に設けられた第２の負荷と、前記第１および第２のトランジスタの前記第２の電流端
子との結合ノードと第２の基準電位線との間に設けられ
た第１の電流源と、前記第１のトランジスタの前記制御端子と前記第２のト
ランジスタの前記制御端子との間に設けられたローパス
フィルタと、を備え、前記第１のトランジスタの前記制御端子は、入力からの
信号を受け、前記第１および第２のトランジスタの前記第１の電流端
子の少なくともいずれかから出力を取り出す、増幅回
路。
【請求項３】前記第１のトランジスタの前記制御端子
と前記入力との間に配置された増幅部を更に備え、前記増幅部は、第１および第２の電流端子、並びに前記第１および第２
の電流端子間に流れる電流を制御するように設けられた
制御端子、をそれぞれ持つ第３および第４のトランジス
タと、前記第３のトランジスタの前記第１の電流端子と前記第
１の基準電位線との間に配置された第３の負荷と、前記第４のトランジスタの前記第２の電流端子と前記第
２の基準電位線との間に配置された第２の電流源と、を
有し、前記第３のトランジスタの前記第１の電流端子は、前記
第４のトランジスタの前記制御端子に接続され、前記第３のトランジスタの前記制御端子は、前記入力か
らの信号を受け、前記第４のトランジスタの前記第２の電流端子は、前記
第１のトランジスタの前記制御端子へ信号を提供する、
請求項２に記載の増幅回路。
【請求項４】前記増幅部は、前記第４のトランジスタの前記第２の電流端子と第２の
電流源との間にレベルシフト部を更に有し、前記第４のトランジスタの前記第２の電流端子は、前記
レベルシフト部を介して前記第１のトランジスタの前記
制御端子へ接続されている、請求項３に記載の増幅回
路。
【請求項５】前記ローパスフィルタは、前記第２のト
ランジスタの前記制御端子に接続されたキャパシタ手
段、および前記第１のトランジスタの前記制御端子と前
記第２のトランジスタの前記制御端子との間に接続され
た抵抗手段を含む、請求項１〜請求項４のいずれかに記
載の増幅回路。
【請求項６】フォトダイオードと、前記フォトダイオードに接続された前置増幅回路と、前記前置増幅回路に接続された増幅回路と、を備え、前記増幅回路は、第１および第２の電流端子、並びに前記第１および第２
の電流端子間に流れる電流を制御するように設けられた
制御端子、を有する第１のトランジスタと、第１および第２の電流端子、並びに前記第１および第２
の電流端子間に流れる電流を制御するように設けられた
制御端子、を有する第２のトランジスタと、前記第１のトランジスタの前記第１の電流端子と第１の
基準電位線との間に設けられた第１の負荷と、前記第２のトランジスタの前記第１の電流端子と前記第
１の基準電位線との間に設けられた第２の負荷と、前記第１および第２のトランジスタの前記第２の電流端
子との結合ノードと第２の基準電位線との間に設けられ
た第１の電流源と、前記第２のトランジスタの前記制御端子と前記第１のト
ランジスタの前記制御端子との間に設けられたローパス
フィルタと、を備え、前記第１のトランジスタの前記制御端子は、入力からの
信号を受け、前記第１および第２のトランジスタの前記第１の電流端
子の少なくともいずれかから出力を取り出す、受光回
路。
【請求項７】前記前置増幅回路は、フォトダイオード
からの電流信号を電圧信号に変換する、請求項６に記載
の受光回路。
【請求項８】前記前置増幅回路は、第１および第２の電流端子、並びに前記第１および第２
の電流端子間に流れる電流を制御するように設けられた
制御端子、をそれぞれ持つ第３および第４のトランジス
タと、前記第３のトランジスタの前記第１の電流端子と前記第
１の基準電位線との間に配置された第３の負荷と、前記第４のトランジスタの前記第２の電流端子と前記第
２の基準電位線との間に配置された第２の電流源と、を
備え、前記第３のトランジスタの前記制御端子は、前記入力か
らの信号を受け、前記第３のトランジスタの前記第２の電流端子は、前記
第４のトランジスタの前記制御端子に接続され、前記第４のトランジスタの前記第２の電流端子は、前記
第１のトランジスタの前記制御端子へ信号を提供する、
請求項６または請求項７に記載の受光回路。
【請求項９】前記前置増幅回路は、前記第４のトランジスタの前記第２の電流端子と第２の
電流源との間にレベルシフト部を更に有し、前記第４のトランジスタの前記第２の電流端子は、前記
レベルシフト部を介して前記第１のトランジスタの前記
制御端子へ接続されている、請求項８に記載の受光回
路。
【請求項１０】前記ローパスフィルタは、前記第１の
トランジスタの前記制御端子と前記第２のトランジスタ
の前記制御端子との間に接続された抵抗手段、および前
記第２のトランジスタの前記制御端子に接続されたキャ
パシタ手段を含む、請求項６〜請求項９のいずれかに記
載の受光回路。