JP2001318657A - 平面表示装置 - Google Patents

平面表示装置

Info

Publication number
JP2001318657A
JP2001318657A JP2000138562A JP2000138562A JP2001318657A JP 2001318657 A JP2001318657 A JP 2001318657A JP 2000138562 A JP2000138562 A JP 2000138562A JP 2000138562 A JP2000138562 A JP 2000138562A JP 2001318657 A JP2001318657 A JP 2001318657A
Authority
JP
Japan
Prior art keywords
potential
signal
circuit
video
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000138562A
Other languages
English (en)
Inventor
Ichiro Akiyama
一郎 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000138562A priority Critical patent/JP2001318657A/ja
Publication of JP2001318657A publication Critical patent/JP2001318657A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 基準クロック信号に基づいて映像信号の出力
を制御するように構成された平面表示装置において、基
準クロック信号に異常が発生した時に光変調層への直流
印加による特性劣化を防止するとともに、生産性の向上
と低コスト化を達成する。 【解決手段】 基準クロック信号の状態に応じて第1又
は第2の検出信号を出力するクロック検出回路108
と、第1の検出信号が出力された時は、ビデオバス配線
に映像信号電位を設定し、また第2の検出信号が出力さ
れた時は、ビデオバス配線にコモン電位を設定するデー
タ線電位制御回路109を設け、基準クロック信号に異
常が発生した場合は、第2の検出信号を出力することで
画素電極と対向電極とを同一電位とし、電極間に保持さ
れた液晶層への直流電圧の印加を防止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は平面表示装置に関
するものであり、例えばアクティブマトリクス型の液晶
表示装置等の駆動回路に関する。
【0002】
【従来の技術】液晶表示装置に代表される平面表示装置
は、軽量、薄型、低消費電力の特性を生かして各種分野
で利用されている。とくに、光変調層として液晶層が用
いられた液晶表示装置は、OA機器や家電機器などのデ
ィスプレイ装置として幅広く使われている。中でも、各
画素毎にスイッチ素子を設けたアクティブマトリクス型
液晶表示装置は、OA機器のディスプレイ装置として急
激に普及している。
【0003】このような液晶表示装置では、液晶層に印
加される全ての映像信号が常に単極性であると、長時間
にわたり液晶層に直流成分が印加されるため、液晶層が
劣化する等の問題が生じる。これを防止するため、液晶
層に印加される電圧の極性をフレーム周期で反転させる
極性反転駆動が行われている。
【0004】
【発明が解決しようとする課題】一般的な液晶表示装置
は、外部から入力される基準クロック信号及び映像信号
に基づいて動作している。この基準クロック信号が何ら
かの理由により停止あるいは誤動作すると、液晶層には
直流成分が長時間にわたり印加されることとなり、液晶
層の劣化を招き、ひいては画像表示に異常をきたすこと
がある。
【0005】そこで、装置内にクロック検出回路を設
け、基準クロック信号の異常が発生したときには、液晶
層に長時間にわたり直流成分が印加されることを防止す
るようにした技術が提案されている。ところが、D/A
変換回路内にクロック検出回路を内蔵した場合には、D
/A変換回路毎にクロック検出回路が必要となるため、
実装される部品点数が増えることになる。また、クロッ
ク検出回路の有無により2種類のD/A変換回路ができ
るため、部品の共通化が難しくなる。このように、D/
A変換回路にクロック検出回路を内蔵した従来技術にお
いては、生産性の向上や低コスト化の達成が困難であっ
た。
【0006】この発明の目的は、基準クロック信号の停
止時に液晶層への直流印加を防ぐとともに、部品点数の
削減と部品の共通化を可能とする平面表示装置を提供す
ることにある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、互いに交差する複数のゲート線
及び複数のデータ線の交点近傍にスイッチ素子を介して
接続された画素電極、コモン電位に設定される対向電極
及びこれら電極間に介在された光変調層を含む複数の表
示画素がマトリクス状に配置された表示パネルと、前記
ゲート線にアドレス信号を供給するゲート線駆動回路
と、前記対向電極にコモン電位を供給するコモン回路
と、前記データ線に対しビデオバス配線を通じて映像信
号を供給するデータ線駆動回路と、前記データ線駆動回
路に供給すべき映像信号を外部から供給されたクロック
信号に基づいて出力する駆動制御回路とを備えた平面表
示装置において、前記外部から供給されたクロック信号
の状態に応じて所定の検出信号を出力するクロック検出
部と、前記クロック検出部から出力された所定の検出信
号に基づいて、前記ビデオバス配線をコモン電位と同電
位に設定するデータ線電位制御部とを備えたことを特徴
とする。
【0008】請求項2の発明は、請求項1において、前
記クロック検出部は、クロック信号の状態に応じて第1
又は第2の検出信号を出力し、前記データ線電位制御部
は、第1の検出信号が出力されている間は前記ビデオバ
ス配線を映像信号電位に設定し、第2の検出信号が出力
されている間は前記ビデオバス配線をコモン電位と同電
位に設定することを特徴とする。
【0009】請求項3の発明は、請求項1又は2におい
て、前記データ線電位制御部は、第1又は第2の検出信
号に基づいて、前記駆動制御回路から出力される映像信
号電位と前記コモン回路から供給されるコモン電位の一
方を選択して前記ビデオバス配線に供給するスイッチ回
路からなることを特徴とする。
【0010】請求項4の発明は、請求項1、2又は3に
おいて、前記クロック検出部は、前記駆動制御回路と同
一基板上に一体的に形成されていることを特徴とする。
【0011】請求項5の発明は、請求項1、2、3又は
4において、前記データ線電位制御部は、前記ゲート線
駆動回路及びデータ線駆動回路と同一基板上に一体的に
形成されていることを特徴とする。
【0012】上記平面表示装置によれば、基準クロック
が何らかの理由により停止あるいは誤動作した場合に
は、ビデオバス配線がコモン電位と同電位となるように
したので、画素電極と対向電極の双方が同一電位とな
り、電極間に保持された光変調層に不所望な直流電圧が
長時間にわたり印加されることがなくなる。
【0013】
【発明の実施の形態】以下、この発明に係わる平面表示
装置をパーソナルコンピュータ(PC)の液晶表示装置
に適用した場合の実施形態について説明する。この実施
形態では、p−Si形TFTを用いることにより駆動回
路が内蔵されたアクティブマトリクス型の液晶パネルを
備えた液晶表示装置について説明する。
【0014】図2は、この実施形態に係わる液晶表示装
置の全体の構成を示すブロック図である。この液晶表示
装置100は、駆動回路が内蔵された液晶パネル101
と、この液晶パネル101にアナログの映像信号を供給
する駆動回路基板102と、これらを電気的に接続する
フレキシブル配線基板(FPC)106とから構成され
ている。
【0015】次に、液晶パネル101と駆動回路基板1
02の構成についてそれぞれ説明する。
【0016】図3は、液晶パネル101の回路構成図で
ある。液晶パネル101は、アクティブマトリクス部1
と、このアクティブマトリクス部1を駆動するゲート線
駆動回路2及びデータ線駆動回路3とを備えている。コ
モン回路(対向電極駆動回路)4は、図2に示すように
駆動回路基板102側に配置される回路であるが、説明
を容易にするために図3に示している。
【0017】アクティブマトリクス部1は、複数の液晶
画素5がマトリクス状に配置されて構成される。それぞ
れの液晶画素5は、画素電極8、対向電極7、及びこれ
ら電極間に保持される光変調層としての液晶層9から構
成されている。各画素電極8への映像信号の供給はスイ
ッチ素子としてのTFT6により制御されている。各T
FT6のゲートは、行毎に共通にゲート線G1、G2・
・・Gnに接続され、ドレインは列毎にデータ線D1、
D2・・・Dmに接続されている。ソースは画素電極8
に接続されている。また、すべての液晶画素5に対応す
る対向電極7は共通にコモン回路4に接続されている。
【0018】ゲート線駆動回路2は、図示しないシフト
レジスタ及びバッファを含む回路で構成されている。こ
のゲート線駆動回路2は、垂直同期信号STV及び垂直
クロック信号CKVに基づいて各ゲート線G1、G2・
・・Gnにアドレス信号を供給する。
【0019】データ線駆動回路3は、駆動回路基板10
2から入力されたアナログの映像信号をデータ線D1、
D2・・・Dmに供給するサンプルホールド回路(図示
せず)と、このサンプルホールド回路の動作タイミング
を制御するシフトレジスタ(図示せず)などで構成され
ている。このデータ線駆動回路3には、水平スタート信
号STH、水平クロック信号CKH及びアナログの映像
信号が供給される。
【0020】上記TFT6、画素電極8、ゲート線駆動
回路2及びデータ線駆動回路3は、絶縁性基板14上に
一体的に形成されている。また、ゲート線駆動回路2及
びデータ線駆動回路3はp−Si形TFTで構成されて
いる。
【0021】図2に示す駆動回路基板102は、駆動制
御回路としてのコントロールIC103、正極性D/A
コンバータ11、負極性D/Aコンバータ12、コモン
回路4、クロック検出部としてのクロック検出回路10
8及び図示しない電源回路を備えている。
【0022】コントロールIC103には、図示しない
PCのプロセッサからデジタルの映像信号と基準クロッ
ク信号が入力される。コントロールIC103は、プロ
セッサから供給される映像信号を極性反転駆動のために
並べ替えるとともに、正極性又は負極性D/Aコンバー
タへ振り分け出力する。また、同じくプロセッサから取
り込んだ基準クロック信号に基づいて、極性反転信号を
始めとする各種のクロック信号を生成して出力する。
【0023】正極性D/Aコンバータ11及び負極性D
/Aコンバータ12は、コントロールIC103から供
給されたデジタルの映像信号をアナログの映像信号に変
換して液晶パネル101へ供給する。この実施形態の液
晶パネル101では、後述するように表示画面がデータ
線に沿って4つのエリアに分割されており、各エリア毎
に24本の映像信号が供給される。正極性D/Aコンバ
ータ11からは、4つのエリアへそれぞれ正極性の映像
信号が12本、合計で48本出力され、負極性D/Aコ
ンバータ12からは、4つのエリアへそれぞれ負極性の
映像信号が12本、合計で48本出力される。
【0024】コモン回路4は、コントロールIC103
から供給される極性反転信号に基づいて、正又は負極性
のコモン電圧を対向電極7に供給する。
【0025】クロック検出回路108は、図示しないP
Cから入力される基準クロック信号が正常に入力してい
るかどうかを監視しており、基準クロック信号の状態に
応じて第1又は第2の検出信号を出力する。すなわち、
基準クロック信号が正常に入力している間は第1の検出
信号を、また基準クロック信号が何らかの理由により停
止あるいは誤動作した場合は第2の検出信号をそれぞれ
出力する。これらの検出信号は、後述するデータ線電位
制御回路に供給される。
【0026】上述したような駆動回路基板102と図示
しないPCのプロセッサとの間はFPC107により接
続されている。
【0027】図4は、この実施形態に係わる液晶パネル
101の概略配線図であり、とくにデータ線とこれに接
続する内部配線(ビデオバス配線)の関係を示してい
る。
【0028】この実施形態に係わる液晶パネル101で
は、アクティブマトリクス部1により構成される表示画
面をデータ線に沿って4分割している。図4のL1、L
2、R1、R2は、分割されたそれぞれの表示領域(エ
リア)を示している。各エリアに供給される映像信号
は、画面を4分割する3つのラインのうち、左右の2ラ
イン(ラインL、ラインR)を中心として、その分割の
境界での不連続性を解消すべく、それぞれ矢印方向に向
かって一斉に走査される。このような走査を行うため、
データ線駆動回路3(図3)は内部的に4分割されてい
る。すなわち、データ線駆動回路3を構成するシフトレ
ジスタ、サンプルホールド回路などの回路群は、それぞ
れのエリアごとに設けられている。
【0029】この例のように、4つのエリアで同時にサ
ンプリングして出力するように構成した場合は、一画面
を1つのシフトレジスタで順次サンプリングして出力す
る場合に比べて、シフトレジスタでのサンプリング時間
を4倍長くすることが可能となり、良好な表示画像が実
現できる。
【0030】CN−L、CN−Rには、駆動回路基板1
02(図2)からアナログの映像信号が供給される。こ
のCN−L、CN−Rには、各エリアに供給される24
本分の映像信号が入力される。すなわち、CN−Lには
エリアL1、L2にそれぞれ供給される48本(24本
×2)の映像信号が入力され、CN−RにはエリアR
1、R2にそれぞれ供給される48本(24本×2)の
映像信号が入力される。
【0031】液晶パネル101に入力された映像信号
は、各エリアごとに配線された24本のビデオバス配線
(例えば、L1P1、L1N1・・・L1N12)を通
じて画素電極へ出力される。ビデオバス配線は、正極性
の映像信号として出力されたデータが供給されるライン
と、負極性の映像信号として出力されたデータが供給さ
れるラインが交互に配列されている。図4に示すビデオ
バス配線では、正極性のラインには“P”を、負極性の
ラインには“N”をそれぞれ付している。例えば、ビデ
オバス配線L1P1は正極性のライン、L1N1は負極
性のラインを示している。
【0032】図1は、図4に示すエリアL1の部分拡大
図である。他のエリアも同一構成なので、ここではエリ
アL1を代表して説明する。最初に、ビデオバス配線の
構成について簡単に説明する。
【0033】エリアL1は、内部的に32個のブロック
に分けられている。そして、1つのブロックではR、
G、Bの各色がそれぞれ8個づつ振り分けられている。
例えば、ブロック1にはR1・・・R8、G1・・・G
8、B1・・・B8が、ブロック2にはR9・・・R1
6、G9・・・G16、B9・・・B16が、それぞれ
振り分けられている。またブロック32にはR249・
・・R256、G249・・・G256、B249・・
・B256が振り分けられている。このように、各ブロ
ックではR、G、Bの各色ごとにそれぞれ8個の振り分
けがあり、1ブロックでは合計で24本分の映像信号が
同時にサンプリングされる。さらに、図1に示すよう
に、一つのブロックを一単位として32ブロックを順番
にサンプリングすることにより、各エリアでの映像信号
がサンプリングされて出力される。
【0034】例えば、図1のブロック32からブロック
1の順にサンプリングが行われることにより、図4のエ
リアL1ではB256からR1へ向かって映像信号が順
次サンプリングされて出力される。他のエリアでも同様
のサンプリングが行われる。このように、一つのエリア
では24×32で768画素のサンプリングが行われる
ことになるため、4つのエリアの合計では走査線1ライ
ン分で3072個の画素に対応するサンプリングが達成
される。このようなサンプリング出力を走査線の数だけ
繰り返すことにより、1フレーム分の映像信号が各画素
に順次書込まれる。
【0035】次に、ビデオバス配線に接続されたデータ
線電位制御回路109の構成について説明する。
【0036】データ線電位制御回路109は、ビデオバ
ス配線への入力側に配置されたスイッチ回路であり、一
対のPchトランジスタ及びNchトランジスタを複数
組み合わせた回路として構成されている。Pchトラン
ジスタのソース側は正又は負極性D/Aコンバータ(1
1、12)と接続され、正又は負極性の映像信号が供給
される。またNchトランジスタのソース側はコモン回
路4と接続され、コモン電位が供給される。一方、各ト
ランジスタのゲートには、クロック検出回路108(図
2)から第1又は第2の検出信号と、図示しないインバ
ータ回路を経由した第1又は第2の検出信号の反転信号
が入力される。これにより、2つのトランジスタは、一
方が導通状態のときには他方が非導通状態となるように
制御される。
【0037】ここで、第1の検出信号をHighレベ
ル、第2の検出信号をLowレベルとすると、クロック
検出回路108から第1の検出信号が出力されると、P
chトランジスタのゲートは導通状態となるが、Nch
トランジスタには出力が反転して伝えられ、Nchトラ
ンジスタは非導通状態となる。また、クロック検出回路
108から第2の検出信号が出力されると、Nchトラ
ンジスタのゲートは導通状態となるが、Pchトランジ
スタには出力が反転して伝えられ、Pchトランジスタ
は非導通状態となる。このようにして、第1又は第2の
検出信号により、ビデオバス配線には、映像信号電位と
コモン電位のどちらか一方が供給されることになる。
【0038】続いて、上記データ線電位制御回路109
の動作について説明する。
【0039】クロックが正常に入力されている間、クロ
ック検出回路108からは第1の検出信号が出力され
る。この第1の検出信号が出力されると、Pchトラン
ジスタのゲートは導通状態となり、Nchトランジスタ
は非導通状態となるため、ビデオバス配線には映像信号
電位が供給される。一方、基準クロック信号が何らかの
理由により停止あるいは誤動作すると、クロック検出回
路108からは第2の検出信号が出力される。この第2
の検出信号が出力されると、Nchトランジスタのゲー
トは導通状態となり、Pchトランジスタは非導通状態
となるため、ビデオバス配線にはコモン電位が供給され
る。
【0040】このように、基準クロック信号が何らかの
理由により停止あるいは誤動作した場合には、クロック
検出回路108から出力された第2の検出信号により、
データ線電位制御回路109で入力が切り換えられ、ビ
デオバス配線にはコモン電位が供給される。これによ
り、画素電極と対向電極の双方が同一電位となるため、
電極間に保持された液晶層に長時間に渡って直流電圧が
印加されることが防止される。
【0041】この実施形態では、コモン回路4からデー
タ線電位制御回路109にコモン電位を供給するように
しているが、データ線電位制御回路109でのコモン電
位は他の独立した回路から供給するようにしてもよい。
また、基準クロック信号が停止あるいは誤動作した場合
に設定する電位は、必ずしもコモン電極と同電位でなく
ともよい。例えば、コモン電位が+5Vのときに、デー
タ線電位制御回路109には+4.5Vをコモン電位と
して供給するようにしてもよい。この場合、液晶層には
若干の直流成分が印加されるが、データ線電位制御回路
109におけるコモン電位の設定に幅をもたせることが
できるので、回路構成の簡略化も可能となる。
【0042】上記実施形態では、液晶表示装置を例にと
り説明したが、他の平面表示装置にも適用可能である。
また、液晶表示装置としては、アレイ基板(絶縁性基
板)上に画素電極及び対向電極が形成されるIPS(イ
ン・プレイン・スイッチング)モード等であってもよ
い。
【0043】
【発明の効果】以上説明したように、この発明に係わる
平面表示装置においては、基準クロック信号が何らかの
理由により停止あるいは誤動作した場合には、ビデオバ
ス配線をコモン電位と同電位に設定するようにしたの
で、電極間に不所望な直流電圧が長時間にわたり印加さ
れることがなくなり、直流電圧の印加による液晶などの
光変調層の特性劣化を防止することができる。
【0044】また、クロック検出回路をD/A変換回路
毎に内蔵する必要がないため、実装される部品点数を少
なくすることができるうえ、D/A変換回路を共通化す
ることができるので、生産性の向上や低コスト化を達成
することができる。
【図面の簡単な説明】
【図1】図4に示すエリアL1の部分拡大図。
【図2】実施形態に係わる液晶表示装置の全体構成を示
すブロック図。
【図3】液晶パネルの回路構成図。
【図4】液晶パネルの概略配線図。
【符号の説明】
1 アクティブマトリクス部 2 走査線駆動回路 3 信号線駆動回路 4 コモン回路 101 液晶パネル 102 駆動回路基板 103 コントロールIC 108 クロック検出回路 109 データ線電位制御回路
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA50 GA59 JA24 JB22 JB31 KA04 KA05 NA29 PA06 2H093 NA31 NC02 NC09 NC11 NC12 NC13 NC16 NC18 NC22 NC23 NC24 NC27 NC34 ND53 ND54 NE03 NE07 5C006 AF65 BB16 BC11 BC20 BF26 FA33 FA38 FA43 FA51 5C080 AA10 BB05 DD18 FF11 JJ02 JJ06

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 互いに交差する複数のゲート線及び複数
    のデータ線の交点近傍にスイッチ素子を介して接続され
    た画素電極、コモン電位に設定される対向電極及びこれ
    ら電極間に介在された光変調層を含む複数の表示画素が
    マトリクス状に配置された表示パネルと、前記ゲート線
    にアドレス信号を供給するゲート線駆動回路と、前記対
    向電極にコモン電位を供給するコモン回路と、前記デー
    タ線に対しビデオバス配線を通じて映像信号を供給する
    データ線駆動回路と、前記データ線駆動回路に供給すべ
    き映像信号を外部から供給されたクロック信号に基づい
    て出力する駆動制御回路とを備えた平面表示装置におい
    て、 前記外部から供給されたクロック信号の状態に応じて所
    定の検出信号を出力するクロック検出部と、 前記クロック検出部から出力された所定の検出信号に基
    づいて、前記ビデオバス配線をコモン電位と同電位に設
    定するデータ線電位制御部とを備えたことを特徴とする
    平面表示装置。
  2. 【請求項2】 前記クロック検出部は、クロック信号の
    状態に応じて第1又は第2の検出信号を出力し、 前記データ線電位制御部は、第1の検出信号が出力され
    ている間は前記ビデオバス配線を映像信号電位に設定
    し、第2の検出信号が出力されている間は前記ビデオバ
    ス配線をコモン電位と同電位に設定することを特徴とす
    る請求項1記載の平面表示装置。
  3. 【請求項3】 前記データ線電位制御部は、第1又は第
    2の検出信号に基づいて、前記駆動制御回路から出力さ
    れる映像信号電位と前記コモン回路から供給されるコモ
    ン電位の一方を選択して前記ビデオバス配線に供給する
    スイッチ回路からなることを特徴とする請求項1又は2
    記載の平面表示装置。
  4. 【請求項4】 前記クロック検出部は、前記駆動制御回
    路と同一基板上に一体的に形成されていることを特徴と
    する請求項1、2又は3記載の平面表示装置。
  5. 【請求項5】 前記データ線電位制御部は、前記ゲート
    線駆動回路及びデータ線駆動回路と同一基板上に一体的
    に形成されていることを特徴とする請求項1、2、3又
    は4記載の平面表示装置。
JP2000138562A 2000-05-11 2000-05-11 平面表示装置 Pending JP2001318657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000138562A JP2001318657A (ja) 2000-05-11 2000-05-11 平面表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000138562A JP2001318657A (ja) 2000-05-11 2000-05-11 平面表示装置

Publications (1)

Publication Number Publication Date
JP2001318657A true JP2001318657A (ja) 2001-11-16

Family

ID=18646153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000138562A Pending JP2001318657A (ja) 2000-05-11 2000-05-11 平面表示装置

Country Status (1)

Country Link
JP (1) JP2001318657A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006243565A (ja) * 2005-03-04 2006-09-14 Nec Lcd Technologies Ltd 表示パネルの駆動方法及びその装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006243565A (ja) * 2005-03-04 2006-09-14 Nec Lcd Technologies Ltd 表示パネルの駆動方法及びその装置
JP4572128B2 (ja) * 2005-03-04 2010-10-27 Nec液晶テクノロジー株式会社 表示パネルの駆動方法及びその装置
US8264442B2 (en) 2005-03-04 2012-09-11 Nlt Technologies, Ltd. Driving method and driving device for displaying panel utilizing parallel driven drive controllers

Similar Documents

Publication Publication Date Title
KR100339799B1 (ko) 평면 표시 장치의 구동 방법
KR100324912B1 (ko) 평면표시장치
US6756953B1 (en) Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same
JP3638121B2 (ja) データ信号線駆動回路およびそれを備える画像表示装置
JPH11161243A (ja) 液晶表示装置
JP4043112B2 (ja) 液晶表示装置およびその駆動方法
US20030063048A1 (en) Active matrix display device and data line switching circuit, switching section drive circuit, and scanning line drive circuit thereof
JP4088422B2 (ja) 表示データの伝送方法及び液晶表示装置
US7002563B2 (en) Driving method for flat-panel display device
JP3637898B2 (ja) 表示駆動回路及びこれを備えた表示パネル
US6633284B1 (en) Flat display device
KR20000023433A (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
US7053876B2 (en) Flat panel display device having digital memory provided in each pixel
JP2002311926A (ja) 平面表示装置の駆動方法
JP2005181970A (ja) 電気光学装置の調整方法、電気光学装置の調整装置および電子機器
JP2001318657A (ja) 平面表示装置
JP2000020033A (ja) 液晶表示装置
JP3044037B2 (ja) 平面表示装置
JP2003108031A (ja) 表示装置
JP2001195033A (ja) 表示装置の検査方法
JPH10149141A (ja) 液晶表示装置
JP2001027887A (ja) 平面表示装置の駆動方法
JP2007532943A (ja) 液晶表示装置
JP2604750Y2 (ja) 表示駆動装置
JP4288849B2 (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末