JP2001313311A - 電子部品素子の実装方法 - Google Patents

電子部品素子の実装方法

Info

Publication number
JP2001313311A
JP2001313311A JP2000131011A JP2000131011A JP2001313311A JP 2001313311 A JP2001313311 A JP 2001313311A JP 2000131011 A JP2000131011 A JP 2000131011A JP 2000131011 A JP2000131011 A JP 2000131011A JP 2001313311 A JP2001313311 A JP 2001313311A
Authority
JP
Japan
Prior art keywords
electronic component
bump
component element
load
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000131011A
Other languages
English (en)
Inventor
Akira Oikawa
彰 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000131011A priority Critical patent/JP2001313311A/ja
Publication of JP2001313311A publication Critical patent/JP2001313311A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 電子部品素子のAuまたはAu合金バンプと
基体の所定位置との間で位置ずれが発生することがなく
安定した接合が可能な実装方法を提供する。 【解決手段】下面にバンプ電極17を有する電子部品素
子1を、基体2の所定位置に前記バンプ電極17を当接
させて、荷重を付与し、且つ超音波を印加して実装する
電子部品素子の実装方法であり、電子部品素子1に荷重
のみを付与する第1のステップと、バンプ電極17の先
端とパッド18が圧接し、振動による位置ずれを生じな
い状態となってから前記電子部品素子1に、荷重を付与
しながら、超音波を印加する第2のステップとを有する
方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バンプ電極を有す
る半導体チップなどの電子部品を、所定基体、例えば回
路基板やパッケージ等に超音波熱圧着にて接合する電子
部品素子の実装方法に関するものである。
【0002】
【従来の技術】半導体チップなどの電子部品素子を高密
度に回路基板などの基体に実装する方法として、フリッ
プチップ実装方法が多用されている。一般的な例とし
て、このフリップチップ実装方法は、半導体チップの底
面(実装面)にAlまたはAl合金電極を形成し、該電極
上にバンプを形成していた。この電極及びバンプによ
り、バンプ電極を構成していた。
【0003】特にバンプ材料として、AuまたはAu合
金を主成分としたバンプを用いた場合、そのプリップチ
ップ方法は、基体の所定位置に、電子部品素子のパップ
電極のバンプを当接させた状態で、所定温度に加熱し、
超音波振動を印加ししながら、所定荷重を電子部品素子
側から基体側に向かって付与していた。この接合方法で
は、生産効率性、接合信頼性が向上するため、非常に有
効な接合方法といえる。
【0004】
【発明が解決しようとする課題】具体的には、特開平1
1−74315に例示されているように、荷重、超音波
振動を同時に印加を開始し、一定時間後に荷重、超音波
振動の印加を終了する方法であった。
【0005】しかし、この方法では、バンプの先端部分
(先端突出部)が荷重により潰れ始める時点、すなわち
バンプと基体との摩擦が殆ど無い状態で超音波が印加さ
れている。即ち、荷重の供給と超音波の印加が同時で
る。
【0006】これにより、超音波の印加よる振動によっ
て、電子部品素子が動いてしまい、接合位置が、基体の
所定位置からずれてしまう問題があった。
【0007】また、Auワイヤのワイヤボンディング法
により形成したバンプは、電子部品素子底面のAl電極
の表面に、ワイヤの先端を溶融させて形成されたボール
を押圧して構成される台座部と、該ワイヤを引きちぎる
ことにより形成される先端突出部とから構成されること
になる。
【0008】このため、バンプの高さは、同一電子部品
素子の複数のバンプ電極間で若干バラツキが発生してい
る。従って、電子部品素子の異なるバンプ高さのバンプ
電極を、基体に安定して接合することが困難となる。例
えば、荷重と超音波付与の一定時間が短い場合、バンプ
高さの低いバンプ電極と基体の所定位置との接合不良と
なる。これを防止するため、一定時間を長くして、バン
プを意図的に潰すと、必要以上の時間で荷重、超音波振
動を印加してしまうために、バンプとAl電極の接合部
に多大なダメージを与えてしまう。また、電子部品素子
の底面と基体との間の距離が狭くなりすぎ、アンダーフ
ィル樹脂の充填不足が発生し、接合の信頼性を低下させ
てしまうという問題があった。
【0009】このため、従来は、同一電子部品素子のバ
ンプ高さを揃えるために、先端突出部の高さを合わせる
レベリング前処理加工が必要であった。
【0010】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、電子部品素子のバンプと基体
の所定位置との間で位置ずれが発生することがなく安定
した接合が可能な実装方法を提供することにある。
【0011】
【課題を解決するための手段】本発明は、下面にバンプ
電極を有する電子部品素子を、基体の所定位置に前記バ
ンプ電極を当接させて、荷重を付与し、且つ超音波を印
加して実装する電子部品素子の実装方法において、前記
電子部品素子に荷重のみを付与する第1のステップと、
前記電子部品素子に、荷重を付与しながら、超音波を印
加する第2のステップとを有する電子部品素子の実装方
法である。
【0012】また、前記電子部品素子のバンプ電極は、
台座部と該台座部の径が小さくなる先端突出部とからな
るAuを主成分とするバンプを有することを特徴とする
電子部品層の実装方法である。
【作用】本発明の実装方法では、第1のステップである
荷重の付与(初期の荷重付与)で、先端突出部の先端を
潰すしている。これにより、バンプ形成用電極のバンプ
と基体の所定位置との接合状態が、点より面となり、摩
擦が大きくなる。
【0013】この状態で、第2のステップである超音波
印加(荷重を付与しながら)によって実際の接合を行
う。
【0014】従って、超音波印加を開始した時点で、バ
ンプと基体との間で摩擦が大きい状態であるため、超音
波振動によって、大きくバンプがずれることがなく、所
定位置に安定した実装が達成できることになる。
【0015】また、バンプが台座部、該台座部上の先端
突起突出部を有している場合、その効果が絶大であり、
従来のレベリング前処理加工も不要となり、生産効率が
非常に向上することになる。
【0016】
【発明の実施の形態】以下、本発明の電子部品素子の実
装方法を図面に基づいて説明する。
【0017】図1は本発明の電子部品素子の実装方法に
用いるボンディング装置の概略図であり、図2は基体に
接合する前の状態をて示す電子部品素子、例えば、半導
体チップの側面図であり、図3は電子部品素子を基体の
所定位置に接合実装した状態の側面図である。
【0018】図において、1は半導体チップやSAW素
子などのバンプ電極が形成された電子部品素子であり、
2は回路基板やパッケージなどの電子部品素子1が接合
される基体である。
【0019】図2は、電子部品素子1は、シリコンチッ
プや圧電基板などの電子部品素子基板1aと、電子部品
素子基板1aの底面側に被着形成されたAlやAl合金
などのバンプ形成用電極16と、該バンプ形成用電極1
6上にワイヤボンデング方式により形成されたバンプか
ら構成される。ここで、このバンプを有して電極として
機能する部分をバン電極といい、符号17で示す。
【0020】このバンプは、Au線ワイヤボンディング
方式によって形成される。具体的には、トーチなどによ
ってAuワイヤの先端部を溶融させ、ボールを形成し、
バンプ形成用電極16上に若干の荷重をあたり、接合し、
この状態でワイヤーを引きあげることにより、溶融領域
で非溶融領域の境界で糸を引くようにして引き千切られ
ることになる。尚、Au線は、溶融領域と非溶融領域で
安定的に引きちぎられるように、Pdなどを1wt%程
度含有されている。
【0021】このため、バンプ形成用電極16上のバン
プの形状は、ボールが潰されて形成された台座部17d
と、このボールから引きちぎられ分までの間で構成され
る先端突出部17bとから構成される。尚、図2中の1
7aは、ボールを接合時に若干の荷重を与えた時、ワイ
ヤキャピラリのインサイドチャンファ部分あたる領域で
ある。即ち、台座部17dから先端突出部17bにかけ
て、その径は小さくなる。
【0022】また、基体2は、基板やパッケージ本体な
どであり、セラミックなどからなる。そして、基体2の
表面には、上述のバンプ電極17が接合する接合用電極
パッド18が形成されている。この接合用電極パッド1
8は、例えばタングステンメタライズ上に、Ni、Au
メッキが施されている。
【0023】次に、上述の実装方法に用いるボンディン
グ装置について図1を用いて説明する。図中、1はバン
プ電極17が形成された電子部品素子であり、この電子
部品素子1は、バンプ電極17が形成されていない上面
1bを、真空吸着手段を有するツール7にて保持されて
いる。ツールの吸着ノズルの径は、電子部品素子1と略
同一にしてある。これはツール7の先端部が、基体2の
一部と接触することにより、電子部品素子1が位置ずれ
しないようにするためである。尚、ツール7の吸着手段
は、吸着孔8及びこの吸着孔に通じるチューブ及び真空
ホンプなどの吸着元(図示せず)から構成される。電子
部品素子1は、チップトレーにて整列されており、図1
のボンディングヘッド15に併設されたピックアップヘ
ッド(図示せず)でピックアップし、プリセンターテー
ブル(図示せず)に載せられる。
【0024】基体2は、基体移載ユニット(図示せず)
にて搬送されワーク固定部4に供給され、固定部4の底
面側の真空吸着手段にて固定される。ワーク固定部4の
基体2が収納される部分のサイズは、基体2の寸法より
長辺及び短辺ともに夫々若干大きく、例えば0.1mm
づつ大きく設定されている。ワーク固定部4の底面に基
体2を載せ真空吸着により固定し、上方よりカメラで基
体2内の所定位置(接合位置)を画像認識手段(図示せ
ず)により位置認識する。これにより、ツールに保持搬
送される電子部品素子1のバンプ電極17が基体2の所
定位置に合致するように、上述の画像認識手段により算
出された結果に基づいて、位置補正される。尚、この補
正情報は、ボンディング装置全体を制御する制御手段
(図示せず)に記憶され、ボンディングヘッド15の動
作、X軸駆動部13、Z軸駆動部12などの所定動作の
基礎データとなる。
【0025】この状態で、ボンディングヘッド15はプ
リセンターテーブルにある電子部品素子1を吸着保持す
べく、X軸駆動部13が移動し、Z軸駆動部12が下降
して、ツール7が電子部品素子1を真空吸着によりピッ
クアップする。その後Z軸駆動部12の上昇、X軸駆動
部13がボンディングヘッド15を実装位置に移動す
る。その後、前記画像処理にてXYテーブル14及びθ
回転軸が所定の位置補正を行い、電子部品素子1を基体
2の所定位置、即ち、電子部品素子1のバンプ形成用電
極16と基体2の接合用電極パッド18とを完全に合致
させる。そして、ツール7の下降により、電子部品素子
1のバンプ電極17が基体2の接合用電極パッド18に
当接することになる。そして、基体2はワーク加熱手段
5より例えば200℃に加熱され、荷重検出ロードセル
3は超音波振動子10及びボンディング制御部(図示せ
ず)に電気的に接続されている。
【0026】ここで、本発明は、まず、Z軸駆動部12
が下降させ、電子部品素子1を下方に所定の荷重を与え
る。このとき、ツール7を介して超音波振動は印加され
ていない。そして、電子部品素子1をさらに下方に連続
的に荷重を加えて、バンプ電極17の先端突出部17b
を押し潰す(第1のステップ)。
【0027】その後、バンプ当りの荷重が所定の値にな
った時点で、超音波振動子10で発振した超音波振動
を、トランスジューサ9、ツール7を介して電子部品素
子1に印加する。これにより、電子部品素子1のバンプ
電極17は、基体2の接合用電極パッド18に、超音波
融着及び加熱圧着とによって接合されることになる(第
2のステップ)。
【0028】尚、第1のステップ及び第2のステップを
通じて、基体2を加熱することを省略しても構わない。
【0029】本発明の実装方法を、横軸に時間軸、縦軸
に超音波の印加及び荷重量を1つの特性図で対応させる
と、図4のようになる。
【0030】例えば、電子部品素子1のバンプ電極17
の先端部を、基体2の接合用電極パッド18に当接させ
て、しばらくの間を超音波振動を印加することなく、荷
重を増大させる。そして、バンプ当りの荷重が、例えば
15gfにに達した時点で、超音波振動を印加する。そ
の後も、荷重を増大させ、融着が安定に達成できるよう
にする。
【0031】そして、この荷重が、バンプ当たり、例え
ば50gfになった時点で、超音波振動と荷重の印加を
終了する。これにより、実装工程が終了する。
【0032】ここで、超音波振動を印加する前に、先行
して荷重を与えることにより、バンプ電極17の先端突
出部17bの先端部分がつぶれ、接合用パッド18との
接触面積が増大する。即ち、この当接部分で摩擦が大き
くなり、超音波振動を与えても、この当接状態で位置ず
れが発生することがない。その結果、所定接合位置に安
定した接合が可能となる。
【0033】超音波振動を印加する前の荷重を小さくす
ると、電子部品素子1と基体2との間で、上述の摩擦が
小さいため、接合位置でずれが発生してしまう。
【0034】本発明者の測定では、バンプあたりの荷重
が15gf未満では、バンプ電極17の位置ずれが発生
することを確認した。
【0035】また、安定した接合を達成するには、実装
初期の荷重のみを供給する第1のステップを設けるだけ
でなく、超音波振動を終了させる時点の荷重の設定も重
要となる。例えば、終了時点の荷重が大きい場合、バン
プ電極17の台座部17dの部分にまで、バンプが潰れ
てしまい、電子部品素子1のバンプ形成用電極16とバ
ンプとの接合部分にも超音波が大きく影響し、バンプ形
成用電極16とバンプの接合部分にダメージを与えてし
まう。例えば、荷重、並びに超音波振動を必要以上に印
加することで、図3のバンプの台座部分17dまで潰れ
てしまう。電子部品素子1側バンプと基体2側の電極パ
ッド18との必要充分以上に接合した後は、超音波振動
が電子部品素子1のバンプ形成用電極16とバンプ17
部の接合部分にも作用するために、電子部品素子1のバ
ンプ形成用電極16とバンプの接合部分にダメージを与え
てしまうためである。これによって、シェア強度が大き
く低下してしまう。
【0036】本発明者は、超音波終了時点における荷重
と、シェア強度を測定した。その結果、1バンプあたり
の荷重が40gfでは、シェア強度が46gf/バンプ
となり、1バンプあたりの荷重が50gfでは、シェア
強度が54gf/バンプとなり、1バンプあたりの荷重
が60gfでは、シェア強度が44gf/バンプとな
る。それぞれ場合でシェア強度測定試験での破壊モード
をバンプの基体2側への残り率で表すと70%、80
%、100%となる。このことから考えても実装時の基
体2側の電極パッド18とバンプ17の接合領域は、キ
ャピラリのインサイドチャンファ部分あたる領域に制御
することが有効であることがいえる。
【0037】以上のように、本発明のように、第1のス
テップで超音波振動しない状態で荷重のみを与える実装
方法は、特に、前記電子部品素子のバンプ電極は、台座
部と該台座部の径が小さくなる先端突出部とからなるA
uを主成分とバンプからなるバンプ電極である場合、特
に有用である。
【0038】尚、図4の荷重及び超音波振動の印加のタ
イミングチャートでは印加する荷重が漸次に増加し、超
音波振動が一定の出力を印加しているが、ステップ状或
いは漸次状に可変しても良い。
【0039】
【発明の効果】以上のように、電子部品素子に、先ず所
定の荷重を付与し(第1のステップ)、その後、超音波振
動の印加を加え(第2のステップ)、所定の荷重到達点で
超音波振動を停止して、実装を行う。Auワイヤ線の引
きちぎりの高さのバラツキによらず、超音波振動印加前
のバンプ電極と基体との接触面積を増大させることがで
き、電子部品素子の実装ずれをなくすことができる。さ
らに、実装後のバンプ高さを安定させることができる。
またバンプ形成後バンプ高さをそろえるためレベリング
前処理工程を必要とせずとも良好な実装が可能となる。
【0040】また、電子部品素子と基体間の距離を一定
以上安定的に確保出来、アンダーフィルの充填が安定
し、更に電子負品素子の電極とバンプの接合部にダメー
ジを与える事無く、良好なフリップチップ実装が可能と
なる。
【図面の簡単な説明】
【図1】本発明の実施例に係わるボンディング装置を示
す側面図である。
【図2】本発明の実施例に係わる電子部品素子にバンプ
電極を形成した状態の側面図である。
【図3】本発明の実施例に係わるバンプ電極を有する電
子部品素子と基体とを結合実装した状態の側面図であ
る。
【図4】本発明の図1のボンディング装置における実装
条件を示す特性図である。
【符号の説明】
1・・電子部品素子 2・・基体 17・・バンプ電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 下面にバンプ電極を有する電子部品素子
    を、基体の所定位置に前記バンプ電極を当接させて、荷
    重を付与し、且つ超音波を印加して実装する電子部品素
    子の実装方法において、 前記電子部品素子に荷重のみを付与する第1のステップ
    と、前記電子部品素子に、荷重を付与しながら、超音波
    を印加する第2のステップとを有する電子部品素子の実
    装方法。
  2. 【請求項2】前記電子部品素子のバンプ電極は、台座部
    と該台座部の径より小さくなる先端突出部とからなるA
    uを主成分とするバンプを有することを特徴とする請求
    項1の電子部品素子の実装方法。
JP2000131011A 2000-04-28 2000-04-28 電子部品素子の実装方法 Pending JP2001313311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000131011A JP2001313311A (ja) 2000-04-28 2000-04-28 電子部品素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000131011A JP2001313311A (ja) 2000-04-28 2000-04-28 電子部品素子の実装方法

Publications (1)

Publication Number Publication Date
JP2001313311A true JP2001313311A (ja) 2001-11-09

Family

ID=18639992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000131011A Pending JP2001313311A (ja) 2000-04-28 2000-04-28 電子部品素子の実装方法

Country Status (1)

Country Link
JP (1) JP2001313311A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086127A (ja) * 2003-09-11 2005-03-31 Tanaka Kikinzoku Kogyo Kk 半導体素子又は配線基板へのバンプ形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086127A (ja) * 2003-09-11 2005-03-31 Tanaka Kikinzoku Kogyo Kk 半導体素子又は配線基板へのバンプ形成方法

Similar Documents

Publication Publication Date Title
US6172422B1 (en) Semiconductor device and a manufacturing method thereof
JP5334843B2 (ja) 電子部品装着装置および電子部品装着方法
JP2002158257A (ja) フリップチップボンディング方法
JP2003152006A (ja) バンプボンディング方法及び装置
US6572005B2 (en) Bump-joining method
JP2001313311A (ja) 電子部品素子の実装方法
JPS59208844A (ja) フエイスダウンボンダ−
JP4157260B2 (ja) フリップチップ実装方法
JPH08181175A (ja) ワイヤボンディング方法
JP2002043354A (ja) フリップチップ実装方法
JP3313568B2 (ja) ワイヤボンディング装置およびその制御方法
JP2006332080A (ja) 超音波フリップチップ実装装置
JP3498285B2 (ja) 半導体チップの接合方法及び接合装置
JP3676995B2 (ja) バンプボンディング方法および装置
JPH11186325A (ja) 半導体装置の製造方法
JP2004253663A (ja) 半導体装置の製造方法、及び同製造方法に用いるチップボンディング装置
JP2004014715A (ja) チップボンディング方法、及びチップボンディング装置
JP2006114649A (ja) 半導体装置の製造方法およびその製造装置
JP2005286049A (ja) 超音波フリップチップ接合方法および接合装置
JP3754538B2 (ja) ボンディング方法及びバンプボンダー
JP2000332060A (ja) 半導体装置およびその製造方法
JP2002299374A (ja) 半導体装置及びその製造方法
JP2006269539A (ja) 電子部品の製造方法および電子部品の製造装置
JP2004303952A (ja) 接合方法および接合装置
JPH0982755A (ja) 半導体装置とその製造方法