JP4157260B2 - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP4157260B2
JP4157260B2 JP2000229402A JP2000229402A JP4157260B2 JP 4157260 B2 JP4157260 B2 JP 4157260B2 JP 2000229402 A JP2000229402 A JP 2000229402A JP 2000229402 A JP2000229402 A JP 2000229402A JP 4157260 B2 JP4157260 B2 JP 4157260B2
Authority
JP
Japan
Prior art keywords
electronic component
component element
electrode
wire
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000229402A
Other languages
English (en)
Other versions
JP2002043355A (ja
Inventor
彰 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000229402A priority Critical patent/JP4157260B2/ja
Publication of JP2002043355A publication Critical patent/JP2002043355A/ja
Application granted granted Critical
Publication of JP4157260B2 publication Critical patent/JP4157260B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【０００１】
【発明の属する技術分野】
本発明は、実装底面に突出電極を有するＩＣチップ、ＳＡＷ素子などの電子部品素子を、配線基板又はパッケージ等の配線基板に、荷重及び超音波振動を印加して融着するフリップチップ実装方法に関するものである。
【０００２】
【従来の技術】
従来より、ＩＣチップなどの電子部品素子を高密度に配線基板に実装する方法として、フリップチップ実装方法が盛んに使用されている。一般的な例として、このフリップチップ実装方法は、突出電極とパッド電極とを当接させ、加熱しながら、荷重及び超音波振動を与えて超音波融着する方法、突出電極とパッド電極との間に導電性樹脂を介在させて接合する方法、突出電極とパッド電極との間に異方性導電樹脂を介在させて接合する方法、突出電極自身を半田ボールで形成し、この半田ボールの一部を溶融させることによって、パッド電極に接合する方法などもある。
【０００３】
尚、上述の方法では、突出電極の材料によって左右されるが、半田ボールの接合方法を除いては、金属ワイヤーを用いたボールボンディング方法を用いて形成されることが一般的である。
【０００４】
この金属ワイヤーを用いたボールボンディング方法による突出電極は、キャピラリーの先端から突出する部分をトーチなどで溶融して形成したボールを、電子部品素子の実装面に形成された入出力パッド上に押し当て、次に、ワイヤーを上方に延伸させることにより形成していた。
【０００５】
これにより、突出電極は、電子部品素子の入出力パッド側から、ワイヤー先端の溶融及び押圧により形成される台座部と、該台座部上でワイヤーキャピラリー先端形状（インサイドチャンファー）で規制されて形成されるチャンファ部と、該チャンファ部上にワイヤーの延伸により形成される尖塔部とから構成されている。尚、突出電極の材料として、Ａｕ、Ｃｕ、Ａｇ等を用いることができる。
【０００６】
【発明が解決しようとする課題】
突出電極が有するＩＣチップ等を超音波熱圧着する方法としては、特開平１１−７４３１５号に例示されているように、荷重及び超音波振動を同時に印加を開始し、一定時間後に荷重及び超音波振動の印加を終了する方法があった。但し、この方法では、上述のボールボンディング法により突起電極を形成していたため、ワイヤーを引き切り際に、尖塔部の高さにバラツキが生じ、その結果、１つの電子部品素子の中で複数の突出電極の高さにバラツキが発生してしまう。
【０００７】
各々の突出電極の高さにバラツキがあるのに対し、各々の電子部品素子に対して超音波振動を一定時間印加しているために、接合終了後の突出電極の高さにバラツキが生じてしまう。そのため、突出電極の潰し過ぎが起こった場合には、突出電極と配線基板との間に必要以上の時間で荷重及び超音波振動を印加してしまう。そして、突出電極と電子部品素子の入力パッドとの間の接合部に過度のダメージを与えてしまう問題があった。
【０００８】
また、突出電極の潰し過ぎにより、電子部品素子と配線基板との間の間隙が狭くなり、その結果、例えば、アンダーフィル樹脂（電子部品素子と基板との間に供給され、機械的な接合強度を補う樹脂）の充填不足が生じてしまうという問題があった。
【０００９】
また、突出電極の高さを安定させるために、従来、１つの電子部品素子に突出電極を形成したのち、尖塔部の一部を機械的に潰して、全ての突出電極の高さを揃えるフラットニング工程を行うこともあった。このフラットニング工程では、工程付加となり、生産性を悪化させることになる。
【００１０】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、工程の付加を行うことなく、超音波融着時を安定して制御できるフリップチップ実装方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、実装面にワイヤーのボールボンディングにより形成した突出電極を有する電子部品素子を、荷重及び超音波振動を印加しながら、所定配線基板の表面に形成したパッド電極に接合して成るフリップチップ実装方法において、前記電子部品素子の突出電極が、ワイヤー先端の溶融及び押圧により形成される台座部と、該台座部上でワイヤーキャピラリーの先端形状で規制されて形成されるチャンファ部と、該チャンファ部上にワイヤーの延伸により形成される尖塔部とからなり、且つ前記接合における超音波振動の印加の停止を、前記突出電極の尖塔部からチャンファ部への融着が行われる際の周波数変化値で決定することを特徴とするフリップチップ実装方法である。
【００１２】
【発明の実施の形態】
以下に、本発明のフリップチップ実装方法を図面に基づいて説明する。図１は、本発明のフリップチップ実装方法にかかる電子部品素子を配線基板にフリップチップ実装した状態の側面図であり、図２は、電子部品素子に突出電極を形成した状態の側面図であり、図３は本発明の一実施例にかかるフリップチップボンディング装置の概略図である。
【００１３】
図において、１は電子部品素子、２は配線基板であり、３は突出電極である。電子部品素子１は、例えばＩＣチップやＳＡＷ素子などが用いられる。そして、配線基板２側の実装面には、ＩＣチップやＳＡＷ素子などの電源供給、接地接続、信号入出力などを行うための入出力パッド１１が形成されている。そして、図２に示すように、この入出力パッド１１上に、突出電極３が形成されている。この突出電極３は、入出力パッド１１側から球体が上下方向に押しつぶされた形状の台座部３ａ、キャピラリーの先端形状で規制されて、概略円錐台形状のチャンファ部（以下、第２の突出部）３ｂと、ワイヤーの延伸により形成される尖塔部３ｃとからなっている。
【００１４】
また、配線基板２は、平板状の回路基板やキャビティー部を有するセラミックパッケージなどが用いられ、回路基板の表面やキャビティー部の底面には、電子部品素子１の突起電極３と接合するパッド電極２１が形成されている。
【００１５】
上述の突出電極３は、例えば、Ａｕワイヤーを用いて、そのボールボンディング方法によって形成される。具体的には、ワイヤーキャピラリーの先端から所定量のワイヤーを延出させて、この突出部分とトーチ間で高電圧放電し、その先端を溶融してボールを形成する。この状態で、ボールを電子部品素子１の入出力パッド１１に超音波熱圧着方式で融着する。その後、ワイヤー自身を上方に延伸して、ワイヤー先端の溶融部分とワイヤーとの境界部分で引き切る。これにより、突出電極３は、上述したように台座部３ａ、キャピラリーの先端形状（キャピラリーのインサイドチャンファ部分）で規制された第２の突出部３ｂと、延伸により形成される尖塔部３ｃが形成されることになる。
【００１６】
尚、延伸を、単に上方に引き延ばした場合には、図２のように上方に延びる（図２では下方に伸びるように示している）尖塔部３ｃとなり、また、上方の延伸に続いて、横方向にせり切りした場合には、途中が屈曲した尖塔部となり、さらに、上方の延伸に続いて、ヘアピン状に下方に延伸させた場合、先端がＵ字状となった尖塔部が得られる。
【００１７】
尚、ワイヤーを引き切る位置が安定するように、Ｐｄなどが微量に添加されたＡｕワイヤーを用いることが望ましい。
【００１８】
一方、配線基板２のパッド電極２１は、基板材料のセラミックスの表面に、タングステン（Ｗ）やモリブデン（Ｍｏ）などの下地導体膜が形成され、さらにその表面にＮｉメッキ、Ａｕメッキが施されている。
【００１９】
次に、本発明のフリップチップ実装方法について、実装後の構造（図１）及びフリップチップボンディング装置（図３）を交えて説明する。
【００２０】
フリップチップボンディング装置は、電子部品素子１の実装面と対向する上面側を真空吸着するツール４１、ツール４１を支持し、且つ所定超音波振動を発生する超音波振動子４２及びトランスデューサ４３、ツール４１に吸着された電子部品素子１を所定位置に回転方向及び上下方向に移動させるとともに、電子部品素子１に印加する荷重量を制御する制御系を有している。例えば、図の奥行方向の動作を制御するＸ軸駆動部４４、図の上下方向の動作を制御するＺ軸駆動部４５、回転軸を中心に動作するθ回転駆動部４６とを有している。
【００２１】
また、ツール４１は、吸着孔４７が形成され、該吸着孔４７が真空源に接続されている。さらに、ツール４１の先端部分は、図示していないが、加熱手段を有しており、ツール４１で吸着保持した電子部品素子１を所定温度に加熱可能となっている。
【００２２】
また、ワーク固定側装置は、ワークを固定する固定台５１、固定台５１を加熱する加熱台５２、固定台５１のＸ−Ｙ方向に位置合わせするための駆動部５３、５４とから構成されている。この固定台５１と加熱台５２とは吸着孔５５で連通しており、真空源に接続されている。上述のように、パッド電極２１が形成された配線基板２は、ワーク固定台５１のキャビティー部内に保持され、吸気孔５５を介して吸着され固定されることになる。さらに加熱台５２により、配線基板２は所定温度に加熱され、超音波振動による融着信頼性を向上させるようになっている。
【００２３】
また、ツール４１の先端には、電子部品素子１の実装面と対向する面が吸着により保持され、画像認識などによって、Ｘ軸駆動部４４、Ｚ軸駆動部４５、さらに、θ回転駆動部４６によって、電子部品素子１が配線基板２の所定位置に実装されるように所定位置に位置決めされることになる。
【００２４】
このようなフリップチップボンディング装置を用いて、まず、ワーク固定台５１内の配線基板２と、ツール４１に保持された電子部品素子１との位置決めが完了した後、例えば、加熱台５２やツール４１側の加熱手段により配線基板２及び電子部品素子１を加熱処理する。尚、熱の直接的な印加により、特性が変動する電子部品素子１の場合には、加熱は固定台５１側のみで行うことが望ましい。加熱によって温められる温度は、例えば２００℃である。
【００２５】
次に、図の上下方向は、例えばＺ軸駆動部１２を制御して、ツール４１に保持された電子部品素子１の実装面を、ワーク固定台５１に保持された配線基板２の所定位置にまで降下させる。この降下によって、電子部品素子１の突出電極３の尖塔部３ｃが、配線基板２の所定パッド電極２１に接触する。この両者が接触した状態で、実際の接合処理が行われる。
【００２６】
本例の実装方法では、第１の工程として、Ｚ軸駆動部４５を制御して、「低速下降」を行う。尚、この下降速度は、１８０μｍ／０．３秒である。また、その荷重量の推移は、０〜例えば４０ｇｆ／バンプと暫時増加させて印加されるものである。そして、荷重が例えば１５ｇｆ／バンプに到達した時点で、超音波振動を与える。この０〜１５ｇｆ／バンプの間は、電子部品素子１の実装面に形成された複数の突出電極３の高さのバラツキを考慮して、このバラツキを平準化するために尖塔部３ｃの先端を潰すものである。即ち、複数の突出電極３の高さの差をΔｈとすると、この第１の工程で潰される尖塔部３ｃの量は、最も高い突出電極３を基準にして、少なくともΔｈ以上を潰すことになる。
【００２７】
このように、突出電極３の尖塔部３ｃの先端部分の一部が潰れ、配線基板２のパッド電極２１と突出電極３との当接面積が増大する。これにより、両者の間で摩擦力が大きくなり、超音波振動を印加しても、その振動による位置ずれを有効に抑えることができる。
【００２８】
次に、概ね突出電極３の尖塔部３ｃの一部が潰れた状態で、超音波振動を印加して、実際に超音波融着を実施し、その融着が終了するまで、一定の荷重、例えば４０ｇｆ／バンプまたは暫時減少、例えば４０ｇｆ／バンプから３０ｇｆ／バンプまでに減少するような荷重を与えながら、超音波振動を与える。
【００２９】
ここで、超音波振動の印加により融着させる際の一定荷重を、例えば４０ｇｆ／バンプとすると、接合強度（シェア強度）が、５０ｇｆ／バンプを超え、例えば５２ｇｆ／バンプとなる。そして、その破壊モードは、配線基板２側に突出電極３が約７０％程度残存するものになる。この突出電極３の残存率が７０％というのは、突出電極３の第２の突出部３ｂ部分で破壊されることになり、充分な接合強度の接合が達成できていることが理解できる。
【００３０】
この一定荷重が、例えば３０ｇｆ／バンプを下回ると、接合強度（シェア強度）が例えば、４０ｇｆ／バンプとなり、充分な接合強度が得られない。そして、その破壊モードは配線基板２上での突出電極３の残存率が５０％となり、例えば、突出電極３の第２の突出部３ｂと尖塔部３ｃとの境界付近で剥離し切り離されてしまう。これでは、充分な接合が達成できていないことになる。
【００３１】
また、この一定荷重が、例えば５０ｇｆ／バンプ〜６０ｇｆ／バンプとなると、接合強度（シェア強度）が５８ｇｆ／バンプ〜４４ｇｆ／バンプとなる。即ち、４０〜５０ｇｆ／バンプに接合強度のピークが存在することになる。そして、その破壊モードが、突出電極３の残存率が８０％〜１００％となり、電子部品素子１の入出力パッド１１の直ぐ近傍または、入出力パッド１１と突出電極３との接合部分で剥離し切り離されてしまう。このように突出電極３の残存率が８０〜１００％となると、超音波振動が直接または多大な力が電子部品素子１に加わることになり、電子部品素子１にダメージを与えることになる。
【００３２】
以上のように、一定荷重は、３０〜５０ｇｆ／バンプ、特に、４０ｇｆ／バンプ前後の値が望ましい。
【００３３】
次に、超音波振動印加の出力について種々検討した。
【００３４】
ボールボンディング方法を用いてワイヤーで形成した突出電極３は、上述のように３つの部位から構成されている。接合が進行する順では、尖塔部３ｃ、第２の突出部３ｂ、台座部３ａの順である。
【００３５】
本発明者の実験では、超音波振動を一定周波数に設定して超音波融着を実施しても、直径の小さい尖塔部３ｃを融着している時の周波数と、直径の比較的大きい第２の突出部３ｂを融着している時の周波数と、直径が非常に大きい台座部３ａに融着が達成した時の周波数（フリップチップボンディング装置の振動素子１０の発振周波数）が夫々変動することが判った。
【００３６】
即ち、例えば一定荷重、例えば４０ｇｆ／バンプの状態において、０〜１０００ｍｓまでの間、一定の発振周波数、例えば、６５．２ｋＨｚで発振させるようにしても、時間の経過、即ち、融着の進行度合いによって、その周波数が変動する。
【００３７】
実際には、当初、６５．２ｋＨｚの発振周波数で振動させていても、２００ｍｓ経過後には、発振周波数が６５．６ｋＨｚ、突出電極３の高さＨが５０μｍとなり、同じく４００ｍｓ経過後には、発振周波数が６５．９ｋＨｚ、突出電極３の高さＨが４５μｍとなり、同じく６００ｍｓ経過後には、発振周波数が６６．２ｋＨｚ、突出電極３の高さＨが４０μｍとなり、８００ｍｓ経過後には、発振周波数が６７．５ｋＨｚ、突出電極３の高さＨが３０μｍとなり、１０００ｍｓ経過後には、発振周波数が６８．１ｋＨｚ、突出電極３の高さＨが２８μｍとなる。この突出電極３の高さの変化により、その接合融着が実際の突出電極３のどの領域にまで到達しているかが理解できる。
【００３８】
そして、周波数の変化を見ると、突出電極３の高さＨが４０μｍから３０μｍに移行する際に大きく周波数の変化の傾きが変わり、その変化量が大きくなる。
【００３９】
この突出電極３の高さＨが４０μｍ〜３０μｍというのは、まさに、直径の小さい尖塔部３ｃの融着が完了して、第２の突出部３ｂでの融着が開始された時点である。
【００４０】
即ち、本発明において、超音波振動の印加について、その印加の終了を、尖塔部３ｃの融着が終了して、第２の突出部３ｂに到達した時点で終了させることが重要である。
【００４１】
これは、直径の変化によって、融着による振動に対して、負荷が増大して、その結果、一定の振動を得るためには、フリップチップボンディング装置の発振周波数が高周波側に変動するものである。
【００４２】
このため、フリップチップボンディング装置の発振周波数を測定して、一定周波数、即ち、尖塔部３ｃから第２の突出部３ｂに到達した時点の周波数の変動値を観察し、設定周波数、例えば上述の例では、６７．５ｋＨｚに達した時点で、超音波振動の供給を停止する。
【００４３】
これにより、これ以上の接合融着は進行せず、結果として、尖塔部３ｃ及び第２の突出部３ｂの一部での超音波融着で制御することができ、過度の超音波融着、即ち、第２の突出部３ｂの大部分または台座部３ａにまで到達する融着を未然に防止することができる。
【００４４】
このようにフリップチップボンディング装置の発振周波数の変動推移は、フリップチップボンディング装置自らで検出することができ、設定周波数に達した時点で、フリップチップボンディング装置自らの発振を終了させるという、接合状況に応じた自動制御が非常に簡単になる。
【００４５】
従って、突出電極３を少なくとも台座部３ａ及び第２の突出部３ｂの大部分を残存させることができるため、超音波融着後、電子部品素子１と配線基板２との間の間隔を充分に確保することができ、例えばアンダーフィルなどの接着樹脂部材を安定して供給することができ、しかも、電子部品素子１に過度のダメージを与えることが一切ない。また、電子部品素子１、例えば、シリコンＩＣチップを用いた際に、チップと入出力パッドとの界面に発生しやすいクレタリングの発生もなくなる。
【００４６】
また、超音波振動における周波数変動によって、超音波融着の印加停止を決定しているため、仮に、突出電極３を形成した時の突出高さのばらつき（主に尖塔部３ｃの高さのばらつきに起因して発生する）が発生しても、完全に尖塔部３ｃが融着により潰れるまでは、周波数の変動が、所定値に達しないため、超音波振動を印加し続けることになり、突出電極３の高さのばらつきにかかわらず、非常に安定した接合が可能となる。
【００４７】
上述の実験を行った突出電極３では、超音波振動の停止周波数値を６７．５ｋＨｚとしているが、突出電極３の直径、例えば、ワイヤーの径や第２の突出部３ｂのインサイド形状（内径）によって、超音波振動の停止周波数値は種々に変化させても構わない。
【００４８】
尚、上述の実施例では、電子部品素子１として、ＩＣチップ、ＳＡＷ素子などを用いているが、その他のフリップチップ実装が可能な電子部品素子全般に広く適用できるものである。
【００４９】
【発明の効果】
以上のように、本発明のフリップチップ実装方法では、超音波振動による融着の停止を、突出電極の尖塔部から第２の突出部に到達することにより変動する発振周波数としている。従って、突出電極の高さばらつきがあったとしても、フリップチップボンディング装置でそのばらつきを緩和して、確実な接合が可能な超音波振動を供給することができる。しかも、各突出電極の高さバラツキも有効に許容でき、従来のレベリング加工工程も一切不要となり、さらに、強固な接合及び電子部品素子にダメージを与えることがないフリップチップ実装方法となる。
【図面の簡単な説明】
【図１】 電子部品素子を配線基板にフリップチップ実装した状態の側面図である。
【図２】 電子部品素子に突出電極を形成した状態の側面図である。
【図３】 フリップチップボンディング装置の概略図である。
【符号の説明】
１・・電子部品素子
１１・・入出力パッド
２・・配線基板
２１・・パッド電極
３・・突出電極
３ａ・・台座部
３ｂ・・第２の突出部
３ｃ・・尖塔部

Claims (1)

  1. 実装面にワイヤーのボールボンディングにより形成した突出電極を有する電子部品素子を、荷重及び超音波振動を印加しながら、所定配線基板の表面に形成したパッド電極に接合して成るフリップチップ実装方法において、前記電子部品素子の突出電極が、ワイヤー先端の溶融及び押圧により形成される台座部と、該台座部上でワイヤーキャピラリーの先端形状で規制されて形成されるチャンファ部と、該チャンファ部上にワイヤーの延伸により形成される尖塔部とからなり、且つ前記接合における超音波振動の印加停止を、前記突出電極の尖塔部からチャンファ部への融着が行われる際の周波数変化値で決定することを特徴とするフリップチップ実装方法。
JP2000229402A 2000-07-28 2000-07-28 フリップチップ実装方法 Expired - Fee Related JP4157260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000229402A JP4157260B2 (ja) 2000-07-28 2000-07-28 フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000229402A JP4157260B2 (ja) 2000-07-28 2000-07-28 フリップチップ実装方法

Publications (2)

Publication Number Publication Date
JP2002043355A JP2002043355A (ja) 2002-02-08
JP4157260B2 true JP4157260B2 (ja) 2008-10-01

Family

ID=18722525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000229402A Expired - Fee Related JP4157260B2 (ja) 2000-07-28 2000-07-28 フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP4157260B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4459258B2 (ja) * 1999-01-29 2010-04-28 パナソニック株式会社 電子部品の実装方法
JP4264388B2 (ja) 2004-07-01 2009-05-13 富士通株式会社 半導体チップの接合方法および接合装置
JP5974472B2 (ja) * 2011-12-15 2016-08-23 日産自動車株式会社 ワイヤボンディング装置およびワイヤボンディング方法

Also Published As

Publication number Publication date
JP2002043355A (ja) 2002-02-08

Similar Documents

Publication Publication Date Title
JP3880775B2 (ja) 回路基板への電子部品の実装方法
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JPH08264540A (ja) バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法
US20030094481A1 (en) Bump bonding method and apparatue
JP4157260B2 (ja) フリップチップ実装方法
JPS59208844A (ja) フエイスダウンボンダ−
JPH1197493A (ja) ボンディング方法および装置
JP2002043354A (ja) フリップチップ実装方法
JPH0799202A (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JP4200090B2 (ja) 半導体装置の製造方法
JPH08181175A (ja) ワイヤボンディング方法
JP2947220B2 (ja) フリップチップ接続方法及びフリップチップ搭載装置
JP2006332080A (ja) 超音波フリップチップ実装装置
JP2001313311A (ja) 電子部品素子の実装方法
JP3676995B2 (ja) バンプボンディング方法および装置
JP2003224162A (ja) 超音波フリップチップ実装方法および装置
JP2004014715A (ja) チップボンディング方法、及びチップボンディング装置
JP3560584B2 (ja) 超音波接合装置
JP2004253663A (ja) 半導体装置の製造方法、及び同製造方法に用いるチップボンディング装置
JPH10107074A (ja) バンプボンダー
JP2000332060A (ja) 半導体装置およびその製造方法
JP2000357705A (ja) 電子部品の接続方法
JPH07153764A (ja) はんだバンプ形成方法
JP4044559B2 (ja) 電子部品等の接合方法、およびそれに用いる接合装置
JP2005286049A (ja) 超音波フリップチップ接合方法および接合装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees