JP2001308704A - 電気回路用補償回路 - Google Patents

電気回路用補償回路

Info

Publication number
JP2001308704A
JP2001308704A JP2001039438A JP2001039438A JP2001308704A JP 2001308704 A JP2001308704 A JP 2001308704A JP 2001039438 A JP2001039438 A JP 2001039438A JP 2001039438 A JP2001039438 A JP 2001039438A JP 2001308704 A JP2001308704 A JP 2001308704A
Authority
JP
Japan
Prior art keywords
circuit
digital
analog
coupled
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001039438A
Other languages
English (en)
Inventor
Clinton Chan
クリントン・チャン
Arnold C Knudsen
アーノルド・シー・ヌードセン
Frank P Hutton
フランク・ピー・ハットン
Christian H Guenther
クリスティアン・エイチ・ギュンター
Ronald E Sorace
ロナルド・イー・ソレース
Victor S Reinhardt
ビクター・エス・レインハート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of JP2001308704A publication Critical patent/JP2001308704A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】 本発明は、比較的小型で軽量で周囲温度等の
状態変化を補償する制御が容易な補償回路を提供するこ
とを目的である。 【解決手段】 制御回路は、センサ18と、メモリ21と、
それらに結合された補償回路16とを備え、この補償回路
16は、センサ18に結合されてアナログ信号をデジタル信
号へ変換するためにいるアナログデジタル回路36と、メ
モリ21からのデジタル値をアナログ信号へ変換するため
にメモリ21に結合されているデジタルアナログ回路24
と、デジタル信号に応答してメモリから設定値を検索し
デジタルアナログ回路に結合されている補償部40と、デ
ジタルアナログ部46に結合されたトラックおよび保持回
路48と、トラックおよび保持回路48に結合されて設定値
に応答して電圧および電流出力を発生する出力セクショ
ン28とを備えていることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電気回路用の制御回
路に関し、特に温度、老化、または他の環境状態等の要
因を補償する回路に関する。
【0002】
【従来の技術】電気回路の設計において、回路の寿命期
間にわたって予め定められた性能を維持することが通常
望まれている。適切な信号が発生されるように出力を補
償するための回路が望ましい。このような回路は一般的
に多用途であるが、特に自動車および宇宙空間における
使用において有用である。
【0003】宇宙用の補償に所望される1つのパラメー
タは温度である。既知の温度補償回路はそれぞれセンサ
と制御装置としてサーミスタと減衰器を使用する。しか
しながらサーミスタの入力を減衰器設定に変換するため
に使用される処理回路は複雑である。構成要素はかさば
り、高価なスペースを必要とし重量を増加する。
【0004】宇宙空間で使用するとき、小型で軽量の回
路が非常に望ましい。またフレキシブル性と使用の容易
さも設計で考慮すべき点である。補償用の従来の回路
は、アナログデジタルおよびデジタルアナログ変換器を
伴ったデジタルハードウェアの大きな追加またはアナロ
グ回路の大きい集合体を含んでいる。補償等に使用され
るアナログ回路は大きくかさばるだけでなく調節および
較正が困難である。
【0005】
【発明が解決しようとする課題】それ故、小型で、軽量
で、較正が容易な補償回路を提供することが望まれてい
る。本発明の目的は、比較的小型で、軽量で、周囲温度
等の状態変化を補償する制御が容易な補償回路を提供す
ることである。これらの特徴のために、本発明は特に衛
星で使用するのに適している。
【0006】
【課題を解決するための手段】本発明の1特徴では、回
路は感知された状態に応答して装置の動作を補償するた
めに電気装置へ結合される。補償回路は、補償表を記憶
するメモリを含んでいる。連続的近似レジスタに結合さ
れているデジタルアナログ変換器は前記感知された状態
をデジタル信号へ変換するためのアナログデジタル変換
器の機能を行う。前記アナログデジタル機能に結合され
た補償部は前記デジタル信号に応答してメモリから設定
値を検索する。デジタルアナログ変換器は前記設定値を
アナログ信号へ変換し、出力セクションは電気装置に結
合されている電圧出力または電流出力を発生する。
【0007】本発明のさらに別の特徴では、電気装置の
動作を補償する方法は、アナログ信号をセンサから受信
し、アナログ信号をデジタル信号へ変換し、前記デジタ
ル信号に応答して設定値をメモリから検索し、前記設定
値に応答して前記電気装置に結合する出力信号を駆動す
るステップを有する。
【0008】本発明の1つの利点は、回路が非常に小さ
く20以上の電圧または電流出力をサポートするように
高レベルの集積を行えることである。また本発明はプロ
グラムおよび使用が容易である。本発明のさらに別の利
点は構成素子の内部ドリフトが較正プロセス中に補償さ
れることである。
【0009】本発明は特に宇宙船環境で実行するのに適
している。進行波管増幅器と組合わせて使用されると
き、本発明は進行波管の性能の大きな進歩を可能にす
る。また本発明は動作回路の環境における経年変化およ
び悪影響に対して更新された補償表を負荷する能力を可
能にする。
【0010】
【発明の実施の形態】本発明のその他の目的および特徴
は、添付図面と特許請求の範囲を伴って好ましい実施形
態の詳細な説明から明白になるであろう。以下、衛星で
使用する補償回路に関して説明する。しかしながら当業
者は本発明の補償回路は自動車分野を含む衛星以外の応
用分野を有することを認識するであろう。本発明は1つ
の電圧出力と1つの電流出力を有する単一のセンサシス
テムに関して説明されているが、当業者は多数のセンサ
が多数の電流および電圧出力と共に使用されてもよいこ
とを認識するであろう。
【0011】図1を参照すると、衛星10は地球12上に位
置されている。衛星10は地球12上に位置する地上局14と
通信するために使用される。衛星10と地上局14は命令お
よび制御信号を含む種々の信号を通信する。衛星10は回
路の中で例えば温度またはその他の環境的影響に対して
RF回路または進行波管増幅器を補償する補償回路16を
含んでいる。
【0012】図2を参照すると、補償回路16が詳細に示
されている。補償回路16は回路の寸法および重量を最小
にするため単一の特定用途集積回路(ASIC)に設け
られてもよい。勿論、当業者は補償回路16が幾つかの集
積回路に設けられてもよいことを認識するであろう。補
償回路16は感知された状態に応答してアナログ信号を発
生するセンサ18のようなアナログ入力に結合される。好
ましい実施形態では、対応する回路を有する幾つかのア
ナログ入力が使用されてもよい。これらの入力は類似の
方法で動作するので、それらについては図示しない。補
償回路16は補償される電気装置20または電気回路に結合
される。図示されている電気装置はRF回路である。し
かしながら、当業者は進行波管増幅器のような宇宙用装
置または自動車分野のような非宇宙用の装置を含む補償
回路の種々の応用を認識するであろう。
【0013】補償回路16は電気的に消去可能でプログラ
ム可能な読取り専用メモリ(EEPROM)等のメモリ
装置21に結合されている。メモリ装置21はセンサ18から
のアナログ入力に基づいて構成および初期化プログラミ
ングと、補償表とを記憶している。補償表からの導出を
以下で説明する。
【0014】補償回路16は遠隔測定および制御ライン等
の外部制御回路に結合されてもよい制御入力22を有す
る。制御入力22は回路16の種々のモードを制御するため
に使用されてもよい。
【0015】補償回路16の初期化中に、試験装置23が試
験およびプログラミングを行うために補償回路16に結合
されてもよい。
【0016】補償回路16はデジタル部24、アナログ部2
6、出力部28を有する。デジタル部24は補償部30、命令
/復号回路32、入力バッファ34を含んでいる。
【0017】入力バッファ34は試験装置23、制御入力2
2、命令/復号回路32に結合されている。命令/復号回
路32は補償部30に結合されている。補償部30はアナログ
部26を通ってセンサ18に結合されている。
【0018】連続的近似レジスタ36、自動レベル制御回
路(ALC)38、減衰制御装置40は補償部30に関連され
ている。
【0019】命令/復号回路32はEEPROM21に結合
されているEEPROMインターフェイス42に関連され
ている。
【0020】アナログ部26はマルチプレクサ47と多数の
トラックおよび保持回路48に結合されているデジタルア
ナログ変換器(DAC)46を有し、トラックおよび保持
回路48はそれぞれの各電圧または電流出力のためのもの
である。説明を簡単にするために1つのトラックおよび
保持回路による動作を説明する。マルチプレクサ47は連
続的近似レジスタ36と減衰器40をDAC46に結合する。
減衰器入力はEEPROM21からの補償入力により得ら
れる。
【0021】デジタルアナログ変換器46の出力は比較装
置50にも結合している。比較装置50はまたセンサ18に結
合された入力を有し、比較装置50の出力は連続的近似レ
ジスタ36に結合されている。比較装置50、連続的近似レ
ジスタ36、デジタルアナログ変換器46はセンサからの入
力に対するアナログデジタル変換器として動作する。
【0022】出力部28はトラックおよび保持回路48へ結
合される電圧出力54と電流出力56とを有する。電圧出力
54と電流出力56は電気装置20の補償用の信号を提供し、
電気装置20は示されているようにRF回路であるか、ま
たはチャンネル制御装置、駆動リミッタ増幅器、線形装
置または他の回路を含んでもよい。ただ1つの電圧出力
54とただ1つの電流出力56だけが示されているが、多数
の出力が使用されてもよい。
【0023】装置は少なくとも2つの動作モードを有す
る。第1のモードは試験およびプログラミングを含む初
期化モードである。第2のモードは装置の通常の動作モ
ードである。初期化中、試験装置23から得られた値はメ
モリ装置21に記憶されることができる。試験モード中、
センサ18はデジタル部24によって使用されるアナログ信
号を発生し、それによって所望の性能が電気装置20によ
り実現されるまで種々の設定を発生する。自動レベル制
御装置38はこの点では所望の性能へ収斂させるために使
用されてもよい。これらの設定値はプログラムモードで
EEPROM21に記憶される。その設定値は本質的にア
ナログ形態に変換され、電流、電圧またはその両者とし
て電気装置20へ結合される値に温度のような条件を調節
するデータ表である。また試験モードでは、電気装置20
の属性がプログラムされる。これらの属性は信号の伝送
および最終的な目的地情報を含んでいる。
【0024】実際の装置は初期化中に使用されるため、
構成素子のドリフトも補償されることができる。これは
ドリフトを示す構成素子が典型的に破棄された従来の場
合に比較してさらに多くの構成素子が許容可能であるこ
とを可能にする。
【0025】通常の動作では、試験装置23は補償回路16
には結合されない。センサ18はアナログ信号を発生す
る。アナログ信号は比較装置50、連続的近似レジスタ3
6、デジタルアナログ変換器46を使用してデジタル信号
に変換される。アナログ信号は比較装置50でデジタルア
ナログ変換器46の出力と比較される。この比較はセンサ
18からの入力がデジタルアナログ変換器46の出力よりも
大きいか小さいかを示す2つの値のうちの一方を与え
る。上位桁ビットから下位桁ビットへ開始してデジタル
ワードの各ビットが比較される。結果は連続的近似レジ
スタ36へ記憶される。センサ18からのアナログ入力は、
入力ワードのビット数に等しいビット数を有するデジタ
ルワードへ変換される。このアナログデジタル変換方法
は通常技術で知られている。
【0026】連続的近似方法は温度センサが補償回路30
へデジタル的に読取られることを可能にする。センサ18
からの温度またはその他の読取りが一度得られると、メ
モリ21からの設定データは対応する電圧、電流またはそ
の両者を設定するために補間によってまたは補間なしに
使用されることができる。減衰制御装置40はセンサ18か
らの入力信号に基づいて所望の減衰レベルに設定される
ことができる。減衰器の出力は、デジタルアナログ変換
器46へ多重化され、対応するアナログ出力は電圧出力54
または電流出力56を駆動するトラックおよび保持回路48
により捕捉される。
【0027】補償回路16がRF回路20に使用される場合
には、RF信号の品質を維持するために、デジタル部24
からの雑音は通常知られている補間の使用、または当業
者に明白であるように平均の移動によって減少されるべ
きである。
【0028】補償回路16が温度補償に使用され、回路が
RF電子回路であるならば、所定の温度に対する特定の
設定は複雑な数学的関数により得られることができる。
しかしながら複雑な解析の必要を避けるため、設定は経
験的に得られてもよい。試験モードでは、装置を含むユ
ニットは種々の温度を与えられ、入力および出力信号20
が監視される。各温度で、ユニットの性能を維持するた
めの電流電圧設定の値が得られ、これらの値がメモリ21
に記録される。
【0029】増幅装置の閉ループ出力レベル制御と補償
は例えば1次位相ロックループである自動レベル制御回
路38により実行される。自動レベル制御回路38のフィー
ドバックループは別のアナログ入力からの応答を含んで
いる。アナログ入力に応答して、メモリ装置21から値が
検索され、電気装置20へ出力されることができる。自動
レベル制御回路38は電気装置20により発生された所望の
信号レベルを一定レベルに維持するために使用される。
これらの機能はデジタル回路で行われるので、これらは
温度変化に対して頑丈である。
【0030】制御入力22は宇宙船の遠隔測定装置のよう
な外部命令回路に結合されることができる。この制御入
力22はEEPROM中の表を更新し、回路の所望の減衰
レベルを設定するか、または自動レベル制御回路38を設
定するために使用されてもよい。
【0031】デジタルEEPROMメモリのエラー検出
および補正は2ビット検出と1ビット補正を与える変更
されたハミングコードアルゴリズムからなる。宇宙船用
のための好ましい実施形態は同一にプログラムされたデ
ュアル冗長EEPROMを使用する。1つのEEPRO
Mはアクティブであり、他方は周期的にリフレッシュさ
れる。装置は1ビットエラーが検出されるときにはいつ
でも比較され補正される。
【0032】本発明の1つの利点は、単一のASICに
補償回路16を構成することにより、回路面積が従来の回
路の約25平方インチから本発明の実施形態で構成され
た回路の0.5平方インチへ減少されることである。回
路が2個のASICで構成されるならば、面積は約4.
5平方インチまで減少される。これらの回路の大きな減
少は優秀な補償回路16によるものである。
【0033】本発明の特定の実施形態を示し説明した
が、多くの変形および別の実施形態が当業者により行わ
れよう。したがって本発明は特許請求の範囲によっての
み限定されることを意図する。
【図面の簡単な説明】
【図1】本発明による補償回路を有する衛星システムの
概略図。
【図2】本発明による補償回路のブロック図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アーノルド・シー・ヌードセン アメリカ合衆国、カリフォルニア州 90272、パシフィック・パリサデス、ビー ンベニダ・アベニュー 1248 (72)発明者 フランク・ピー・ハットン アメリカ合衆国、カリフォルニア州 90266、マンハッタン・ビーチ、テンス・ ストリート 1613 (72)発明者 クリスティアン・エイチ・ギュンター アメリカ合衆国、カリフォルニア州 90066、ロサンゼルス、グリーンウッド・ アベニュー 3452 (72)発明者 ロナルド・イー・ソレース アメリカ合衆国、カリフォルニア州 90503、トーランス、ナンバー295、プラ ザ・デル・アモ 2971 (72)発明者 ビクター・エス・レインハート アメリカ合衆国、カリフォルニア州 90275、ランチョ・パロス・ベルデス、エ ルムブリッジ・ドライブ 27551

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 設定値を記憶するメモリと、 前記メモリに結合され、アナログ信号をデジタル信号へ
    変換するアナログデジタル回路と、 前記アナログデジタル回路に結合されて前記デジタル信
    号に応答して前記メモリから設定値を検索する補償部
    と、 前記アナログデジタル回路に結合されているトラックお
    よび保持回路と、 前記設定値に応答して電圧および電流出力を発生する出
    力セクションとを具備し、感知された状態に応答してア
    ナログ信号を発生することを特徴とするセンサに結合す
    るための補償回路。
  2. 【請求項2】 前記デジタル部は入力バッファを具備し
    ている請求項1記載の補償回路。
  3. 【請求項3】 前記入力バッファに結合されている試験
    回路を具備している請求項2記載の補償回路。
  4. 【請求項4】 前記デジタルアナログ回路と前記出力セ
    クションは用途特定集積回路で構成される請求項1記載
    の補償回路。
  5. 【請求項5】 前記センサは温度検出器を具備している
    請求項1記載の補償回路。
  6. 【請求項6】 前記アナログデジタル回路は、連続的近
    似レジスタと、比較装置と、前記比較装置に結合した出
    力を有するデジタルアナログ回路とを具備している請求
    項1記載の補償回路。
  7. 【請求項7】 所望の出力信号レベルを維持するために
    前記出力セクションと前記メモリとに結合された自動レ
    ベル制御回路をさらに具備している請求項1記載の補償
    回路。
  8. 【請求項8】 予め定められた減衰レベルを与えるため
    前記デジタルアナログ回路に多重化された減衰器をさら
    に具備している請求項1記載の補償回路。
  9. 【請求項9】 電気装置の動作を制御するための制御回
    路において、 センサと、 メモリと、 前記センサと、前記メモリと、前記電気装置とに結合さ
    れた補償回路とを具備し、この補償回路は、 前記センサに結合され、アナログ信号をデジタル信号へ
    変換するアナログデジタル回路と、 前記メモリに結合され、メモリからのデジタル値をアナ
    ログ信号へ変換するデジタルアナログ回路と、 前記デジタルアナログ回路に結合されて前記デジタル信
    号に応答して前記メモリから設定値を検索する補償部
    と、 前記デジタルアナログ部に結合されているトラックおよ
    び保持回路と、 前記トラックおよび保持回路に結合されて前記設定値に
    応答して電圧および電流出力を発生する出力セクション
    とを具備していることを特徴とする制御回路。
  10. 【請求項10】 チャンネル制御装置と、駆動リミッタ
    増幅器と、線形装置からなるグループから選択された1
    つのような電気装置を制御する請求項9記載の制御回
    路。
JP2001039438A 2000-02-17 2001-02-16 電気回路用補償回路 Pending JP2001308704A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51167000A 2000-02-17 2000-02-17
US09/511670 2000-02-17

Publications (1)

Publication Number Publication Date
JP2001308704A true JP2001308704A (ja) 2001-11-02

Family

ID=24035922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001039438A Pending JP2001308704A (ja) 2000-02-17 2001-02-16 電気回路用補償回路

Country Status (2)

Country Link
EP (1) EP1126594A3 (ja)
JP (1) JP2001308704A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029173A1 (de) * 1980-08-01 1982-03-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung zur umwandlung des widerstandswertes eines veraenderbaren widerstandes in ein digitales signal
US4481597A (en) * 1981-10-16 1984-11-06 Halliburton Company Borehole spectral analog to digital converter
US5995033A (en) * 1998-02-02 1999-11-30 Motorola Inc. Signal conditioning circuit including a combined ADC/DAC, sensor system, and method therefor

Also Published As

Publication number Publication date
EP1126594A2 (en) 2001-08-22
EP1126594A3 (en) 2004-06-30

Similar Documents

Publication Publication Date Title
US6316992B1 (en) DC offset calibration for a digital switching amplifier
US9537499B2 (en) Circuit and method for comparator offset error detection and correction in an ADC
US9397679B1 (en) Circuit and method for DAC mismatch error detection and correction in an ADC
US5266906A (en) Linear amplifier performing distortion compensation control
KR102219849B1 (ko) 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치
US8824703B2 (en) Amplifier circuit
JPH05122072A (ja) デイジタル・アナログ変換回路及びデイジタル入力信号を変換する方法
EP1193865B1 (en) Distortion compensation apparatus and distortion compensation method
JPH06244724A (ja) 伝達関数を物理的に実現するシステム及びそのシステムを具現する方法
JPH0779125A (ja) 増幅器のバイアス制御システム
JP2001308704A (ja) 電気回路用補償回路
US11644521B1 (en) Circuitry for compensating for gain and/or phase mismatch between voltage and current monitoring paths
US6236898B1 (en) Error compensation circuit for compensating for parameter errors of an IC chip having a filter and a boost circuit
JP2684848B2 (ja) 送信電力制御方式
JP3587263B2 (ja) 安定化較正装置を含むレーダシステム
US7148744B2 (en) Calibration technique for variable-gain amplifiers
US6483371B1 (en) Universal temperature compensation application specific integrated circuit
KR101840698B1 (ko) 혼합형 아날로그 디지털 변환 장치 및 그것의 동작 방법
JP2003101411A (ja) 並列型a/d変換器
JP2666570B2 (ja) マイクロ波増幅用fetバイアス制御回路
JPH07264081A (ja) 送信出力制御回路
JPH10135828A (ja) A/d変換装置
WO2001047323A2 (en) Compander for power control in a ballast
JPH0783266B2 (ja) オフセット補償回路
JPH04317205A (ja) Fet増幅器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040629