JP2001308337A - Method of manufacturing low-temperature polysilicon tft - Google Patents

Method of manufacturing low-temperature polysilicon tft

Info

Publication number
JP2001308337A
JP2001308337A JP2000122738A JP2000122738A JP2001308337A JP 2001308337 A JP2001308337 A JP 2001308337A JP 2000122738 A JP2000122738 A JP 2000122738A JP 2000122738 A JP2000122738 A JP 2000122738A JP 2001308337 A JP2001308337 A JP 2001308337A
Authority
JP
Japan
Prior art keywords
metal film
temperature polysilicon
low
polysilicon tft
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000122738A
Other languages
Japanese (ja)
Inventor
Yutaka Hanaki
豊 花木
Katsuya Ishikawa
克也 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000122738A priority Critical patent/JP2001308337A/en
Publication of JP2001308337A publication Critical patent/JP2001308337A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a simple, excellent, low- temperature polysilicon TFT(thin film transistor) by avoiding increase in the number of mask steps in forming an LDD structure for use in the method. SOLUTION: Isotropic etching after transistor gate patterning causes formation of a metallic film on electrodes larger in area than a gate electrode, into which implantation of E and P is carried out. Consequently, a method for manufacturing a simple, excellent, low-temperature polysilicon TFT can be obtained wherein a single implantation enables formation of a transistor of an LDD structure.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば液晶パネル
における液晶を駆動する画素部や周辺回路部等に用いら
れる低温ポリシリコンTFTの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a low-temperature polysilicon TFT used for a pixel portion or a peripheral circuit portion for driving a liquid crystal in a liquid crystal panel, for example.

【0002】[0002]

【従来の技術】以下に従来の低温ポリシリコンの製造方
法について説明する。
2. Description of the Related Art A conventional low-temperature polysilicon manufacturing method will be described below.

【0003】図2は従来の低温ポリシリコンTFTの製
造方法を示すものである。図2(A)において、1はガ
ラス、2はSiO2 、3はポリシリコン層である。
FIG. 2 shows a conventional method for manufacturing a low-temperature polysilicon TFT. In FIG. 2A, 1 is glass, 2 is SiO 2 , and 3 is a polysilicon layer.

【0004】まず、図2(B)において、上記ポリシリ
コン層3上にゲート絶縁膜4を堆積し、更にゲート絶縁
膜4上に金属酸化膜5を堆積し、金属酸化膜5上にゲー
ト電極として金属膜6を堆積する。さらに、図2(C)
において、パターニングしたレジスト7を用いて、金属
膜6をエッチングした後、図2(D)に示すようにレジ
ストマスクを用いて、金属酸化膜5を金属膜6より幅が
大きくなるようにエッチングする。図2(E)におい
て、その上からPを注入することにより高濃度不純物層
8及び低濃度不純物層9を同時に形成し、LDD構造
(LightlyDoped Drain)を形成す
る。
First, in FIG. 2B, a gate insulating film 4 is deposited on the polysilicon layer 3, a metal oxide film 5 is further deposited on the gate insulating film 4, and a gate electrode is formed on the metal oxide film 5. The metal film 6 is deposited. Further, FIG.
2, after the metal film 6 is etched using the patterned resist 7, the metal oxide film 5 is etched using a resist mask as shown in FIG. . In FIG. 2E, a high-concentration impurity layer 8 and a low-concentration impurity layer 9 are simultaneously formed by implanting P from above to form an LDD structure (Lightly Doped Drain).

【0005】[0005]

【発明が解決しようとする課題】しかしながら上記の従
来例の構成では、金属酸化膜5及び金属膜6を別マスク
にて形成するため、マスク工程が2度必要となりコスト
が増加する。その上、2度のマスク工程を必要とするた
めにマスクずれによるトランジスタ特性の劣化が生じる
という問題点を有していた。
However, in the structure of the above-mentioned conventional example, since the metal oxide film 5 and the metal film 6 are formed using different masks, a mask step is required twice and the cost is increased. In addition, there is a problem that the transistor characteristics are deteriorated due to a mask shift because two mask steps are required.

【0006】[0006]

【課題を解決するための手段】請求項1記載の低温ポリ
シリコンTFTの製造方法は、基板の上面に形成したポ
リシリコン層上にゲート絶縁膜を堆積する工程と、前記
ゲート絶縁膜上に第一の金属膜を堆積する工程と、前記
第一の金属膜上に前記第一の金属膜と異なる材質の第二
の金属膜を堆積する工程と、パターニングしたレジスト
を用いて前記第二の金属膜をトランジスタゲートパター
ニングする工程と、前記前記第一の金属膜を前記第二の
金属膜より長さ・幅ともに小さくなるように等方性エッ
チングする工程と、前記第一の金属膜を前記第二の金属
膜より小さくした構造をマスクとしてソース・ドレイン
の不純物原子を注入してLDD構造のトランジスタを形
成する工程とを含むものである。
According to a first aspect of the present invention, there is provided a method of manufacturing a low-temperature polysilicon TFT, comprising: depositing a gate insulating film on a polysilicon layer formed on an upper surface of a substrate; A step of depositing one metal film, a step of depositing a second metal film of a material different from the first metal film on the first metal film, and the second metal film using a patterned resist A step of patterning a film with a transistor gate; a step of isotropically etching the first metal film so that both the length and width are smaller than the second metal film; and Using a structure smaller than the second metal film as a mask to implant source and drain impurity atoms to form an LDD transistor.

【0007】請求項1記載の低温ポリシリコンTFTの
製造方法によれば、ゲート電極上にゲート電極よりも長
さ・幅ともに大きい金属膜が載るような構造を形成し、
前記構造にソース・ドレイン形成のための不純物注入を
行い、ソース・ドレイン形成と同時に前記金属膜を通っ
て形成した低濃度不純物領域でLDD構造のTFTを形
成する。このため、一回のマスク工程のみでLDD構造
を形成することができるのでマスク合わせズレによるT
FT特性の劣化を抑え、マスク削減を図ることが可能と
なる。また一度の注入でLDD構造のトランジスタを形
成することができるため、コストを削減できマスクずれ
によるトランジスタ特性の劣化の無い優れた低温ポリシ
リコンTFTを実現できる。
According to the method of manufacturing a low-temperature polysilicon TFT according to the first aspect, a structure is formed in which a metal film having a length and a width larger than the gate electrode is mounted on the gate electrode.
Impurity implantation for forming a source / drain is performed on the structure, and a TFT having an LDD structure is formed in a low concentration impurity region formed through the metal film simultaneously with the formation of the source / drain. For this reason, the LDD structure can be formed only by one mask process, so that T
Deterioration of FT characteristics can be suppressed, and masks can be reduced. Further, since a transistor having an LDD structure can be formed by one implantation, an excellent low-temperature polysilicon TFT can be realized in which cost can be reduced and transistor characteristics do not deteriorate due to mask shift.

【0008】請求項2記載の低温ポリシリコンTFTの
製造方法は、請求項1において、ソース・ドレインの不
純物原子を注入後に第二の金属膜を選択的にエッチング
除去する工程を含むものである。
According to a second aspect of the present invention, there is provided a method for manufacturing a low-temperature polysilicon TFT according to the first aspect, further comprising the step of selectively etching and removing the second metal film after implanting impurity atoms of source and drain.

【0009】請求項2記載の低温ポリシリコンTFTの
製造方法によれば、請求項1と同様な効果がある。
According to the method of manufacturing a low-temperature polysilicon TFT according to the second aspect, the same effect as that of the first aspect is obtained.

【0010】請求項3記載の低温ポリシリコンTFTの
製造方法は、請求項1または請求項2において、不純物
原子がボロンまたは燐である。
According to a third aspect of the present invention, in the method of manufacturing a low-temperature polysilicon TFT according to the first or second aspect, the impurity atoms are boron or phosphorus.

【0011】請求項3記載の低温ポリシリコンTFTの
製造方法によれば、請求項1または請求項2と同様な効
果がある。
According to the method of manufacturing a low-temperature polysilicon TFT according to the third aspect, the same effect as that of the first or second aspect can be obtained.

【0012】[0012]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図1を参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIG.

【0013】図1(A)において、11はガラス、12
はSiO2 、13はポリシリコン層で、基板となる。
In FIG. 1A, reference numeral 11 denotes glass, 12
Is a SiO 2 layer, and 13 is a polysilicon layer, which becomes a substrate.

【0014】まず、図1(B)において、上記のポリシ
リコン層13上にゲート絶縁膜14を堆積し、更にゲー
ト絶縁膜14上にゲート電極として金属酸化膜を含む第
一の金属膜15を堆積し、この第一の金属膜15上にイ
オンドープのマスク材料として第一の金属膜15と異な
る材質の第二の金属膜16を堆積する。さらに、図1
(C)において、パターニングしたレジスト17を用い
て、第二の金属膜16をエッチングした後、図1(D)
において、第二の金属膜16をマスクとして等方性エッ
チングすることにより、ゲート電極である第一の金属膜
15を第二の金属膜16より長さ・幅ともに小さくした
構造に形成する。図1(E)において、この構造を通し
て、ソース・ドレインの不純物原子であるB(ボロン)
またはP(燐)を注入することにより、高濃度不純物層
18及び低濃度不純物層19を同時に形成し、図1
(F)において、第二の金属膜16を選択的にエッチン
グ除去することによりLDD構造を形成する。
First, in FIG. 1B, a gate insulating film 14 is deposited on the polysilicon layer 13 and a first metal film 15 including a metal oxide film as a gate electrode is formed on the gate insulating film 14. Then, a second metal film 16 of a material different from that of the first metal film 15 is deposited on the first metal film 15 as a mask material for ion doping. Further, FIG.
In FIG. 1C, after the second metal film 16 is etched using the patterned resist 17, FIG.
In the above, by performing isotropic etching using the second metal film 16 as a mask, the first metal film 15 as the gate electrode is formed in a structure in which both the length and the width are smaller than the second metal film 16. In FIG. 1 (E), through this structure, B (boron) which is an impurity atom of a source / drain
Alternatively, high-concentration impurity layers 18 and low-concentration impurity layers 19 are simultaneously formed by injecting P (phosphorus), and FIG.
In (F), an LDD structure is formed by selectively removing the second metal film 16 by etching.

【0015】以上のように、この一実施の形態によれ
ば、等方性のエッチングにより形成されたゲート電極上
の第二の金属膜16を通して不純物注入を行うことによ
り、一度の注入でLDD構造のトランジスタを形成する
ことができる。このことにより、セルフアラインでLD
D構造のTFTを作製できるため、マスク合わせずれの
無い良好なTr特性を得られ、しかも工程削減が可能と
なる。また、ゲート電極には低濃度不純物層と同じ濃度
の不純物しか注入されないため、不純物導入による比抵
抗増加を抑えることが可能となる。
As described above, according to this embodiment, the impurity is implanted through the second metal film 16 on the gate electrode formed by isotropic etching, so that the LDD structure can be implanted by one implantation. Transistors can be formed. This allows self-aligned LD
Since a TFT having a D structure can be manufactured, good Tr characteristics without mask misalignment can be obtained, and the number of steps can be reduced. Further, since only an impurity having the same concentration as that of the low-concentration impurity layer is implanted into the gate electrode, an increase in specific resistance due to the introduction of the impurity can be suppressed.

【0016】[0016]

【発明の効果】請求項1記載の低温ポリシリコンTFT
の製造方法によれば、ゲート電極上にゲート電極よりも
長さ・幅ともに大きい金属膜が載るような構造を形成
し、前記構造にソース・ドレイン形成のための不純物注
入を行い、ソース・ドレイン形成と同時に前記金属膜を
通って形成した低濃度不純物領域でLDD構造のTFT
を形成する。このため、一回のマスク工程のみでLDD
構造を形成することができるのでマスク合わせズレによ
るTFT特性の劣化を抑え、マスク削減を図ることが可
能となる。また一度の注入でLDD構造のトランジスタ
を形成することができるため、コストを削減できマスク
ずれによるトランジスタ特性の劣化の無い優れた低温ポ
リシリコンTFTを実現できる。
The low-temperature polysilicon TFT according to claim 1
According to the manufacturing method of (1), a structure in which a metal film having a length and width larger than the gate electrode is mounted on the gate electrode is formed, and an impurity is implanted into the structure to form a source / drain. LDD structure TFT with low concentration impurity region formed through the metal film at the same time as the formation
To form For this reason, LDD is performed only by one mask process.
Since the structure can be formed, deterioration of the TFT characteristics due to misalignment of the mask can be suppressed, and the number of masks can be reduced. Further, since a transistor having an LDD structure can be formed by one implantation, an excellent low-temperature polysilicon TFT can be realized in which cost can be reduced and transistor characteristics do not deteriorate due to mask shift.

【0017】請求項2記載の低温ポリシリコンTFTの
製造方法によれば、請求項1と同様な効果がある。
According to the method of manufacturing a low-temperature polysilicon TFT according to the second aspect, the same effect as that of the first aspect is obtained.

【0018】請求項3記載の低温ポリシリコンTFTの
製造方法によれば、請求項1または請求項2と同様な効
果がある。
According to the method of manufacturing a low-temperature polysilicon TFT according to the third aspect, the same effects as those of the first or second aspect can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態における低温ポリシリコ
ンTFTの製造方法の工程説明図
FIG. 1 is a process explanatory view of a method for manufacturing a low-temperature polysilicon TFT according to an embodiment of the present invention.

【図2】従来の低温ポリシリコンTFTの製造方法の工
程説明図
FIG. 2 is a process explanatory view of a conventional low-temperature polysilicon TFT manufacturing method.

【符号の説明】[Explanation of symbols]

11 ガラス 12 SiO2 13 ポリシリコン層 14 ゲート絶縁膜 15 第一の金属膜 16 第二の金属膜 17 レジスト 18 高濃度不純物層 19 低濃度不純物層11 glass 12 SiO 2 13 polysilicon layer 14 gate insulating film 15 first metal film 16 a second metal film 17 resist 18 high concentration impurity layer 19 lightly doped layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板の上面に形成したポリシリコン層上
にゲート絶縁膜を堆積する工程と、前記ゲート絶縁膜上
に第一の金属膜を堆積する工程と、前記第一の金属膜上
に前記第一の金属膜と異なる材質の第二の金属膜を堆積
する工程と、パターニングしたレジストを用いて前記第
二の金属膜をトランジスタゲートパターニングする工程
と、前記第一の金属膜を前記第二の金属膜より長さ・幅
ともに小さくなるように等方性エッチングする工程と、
前記第一の金属膜を前記第二の金属膜より小さくした構
造をマスクとしてソース・ドレインの不純物原子を注入
してLDD構造のトランジスタを形成する工程とを含む
低温ポリシリコンTFTの製造方法。
A step of depositing a gate insulating film on a polysilicon layer formed on an upper surface of a substrate; a step of depositing a first metal film on the gate insulating film; Depositing a second metal film of a different material from the first metal film, transistor gate patterning the second metal film using a patterned resist, and forming the first metal film on the first metal film. A step of isotropically etching such that both the length and width are smaller than the second metal film,
Using a structure in which the first metal film is smaller than the second metal film as a mask to implant a source / drain impurity atom to form a transistor having an LDD structure.
【請求項2】 ソース・ドレインの不純物原子を注入後
に第二の金属膜を選択的にエッチング除去する工程を含
む請求項1記載の低温ポリシリコンTFTの製造方法。
2. The method of manufacturing a low-temperature polysilicon TFT according to claim 1, further comprising the step of selectively etching and removing the second metal film after implanting source / drain impurity atoms.
【請求項3】 不純物原子はボロンまたは燐である請求
項1または請求項2記載の低温ポリシリコンTFTの製
造方法。
3. The method according to claim 1, wherein the impurity atoms are boron or phosphorus.
JP2000122738A 2000-04-24 2000-04-24 Method of manufacturing low-temperature polysilicon tft Pending JP2001308337A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000122738A JP2001308337A (en) 2000-04-24 2000-04-24 Method of manufacturing low-temperature polysilicon tft

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000122738A JP2001308337A (en) 2000-04-24 2000-04-24 Method of manufacturing low-temperature polysilicon tft

Publications (1)

Publication Number Publication Date
JP2001308337A true JP2001308337A (en) 2001-11-02

Family

ID=18633183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000122738A Pending JP2001308337A (en) 2000-04-24 2000-04-24 Method of manufacturing low-temperature polysilicon tft

Country Status (1)

Country Link
JP (1) JP2001308337A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004040108A (en) * 2002-07-08 2004-02-05 Toppoly Optoelectronics Corp Thin film transistor with ldd structure and its manufacturing method
JP2006041265A (en) * 2004-07-28 2006-02-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
US10388759B2 (en) 2014-12-31 2019-08-20 Shanghai Tianma AM-OLED Co., Ltd. Method for fabricating lightly doped drain area, thin film transistor and array substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004040108A (en) * 2002-07-08 2004-02-05 Toppoly Optoelectronics Corp Thin film transistor with ldd structure and its manufacturing method
JP2006041265A (en) * 2004-07-28 2006-02-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP4628032B2 (en) * 2004-07-28 2011-02-09 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
US10388759B2 (en) 2014-12-31 2019-08-20 Shanghai Tianma AM-OLED Co., Ltd. Method for fabricating lightly doped drain area, thin film transistor and array substrate

Similar Documents

Publication Publication Date Title
JP4963252B2 (en) Recess gate thin film transistor having self-aligned low impurity concentration drain and method of forming the transistor
KR0151195B1 (en) Thin film transistor
JP2905680B2 (en) Method for manufacturing thin film transistor
JP3087031B2 (en) Structure of thin film transistor and method of manufacturing the same
KR100654022B1 (en) Method of fabricating silicon thin film transistor
KR100307457B1 (en) Method for manufacturing Thin Film Transistor
JP2733909B2 (en) Thin film transistor and method of manufacturing the same
JP2004040108A (en) Thin film transistor with ldd structure and its manufacturing method
JP2002124677A (en) Substrate for liquid crystal displays and its manufacturing method
JP2007519251A (en) Method for manufacturing transistor
US6677189B2 (en) Method for forming polysilicon thin film transistor with a self-aligned LDD structure
US20030197207A1 (en) Method of fabricating CMOS thin film transistor
JP2001308337A (en) Method of manufacturing low-temperature polysilicon tft
JPH0637314A (en) Thin-film transistor and manufacture thereof
KR100482462B1 (en) Manufacturing method of polysilicon thin film transistor of liquid crystal display device
JP4510396B2 (en) Thin film transistor manufacturing method
KR20070000802A (en) Method of fabricating thin film transistor having ldd structure using milc
JP3862692B2 (en) Manufacturing method of semiconductor device having low concentration drain
KR100273250B1 (en) Thin film transistor and manufacturing method thereof
KR100308852B1 (en) Method of fabricating a thin film transistor
JP2000332255A (en) Thin-film transistor and manufacture thereof
KR100697379B1 (en) Method of manufacturing poly-Si TFT
KR20000021376A (en) Method of manufacturing a thin film transistor
KR100205521B1 (en) Thin film transistor and its fabrication method
JP2001274413A (en) Method of manufacturing thin film transistor