JP2001308086A - 膜形成方法 - Google Patents

膜形成方法

Info

Publication number
JP2001308086A
JP2001308086A JP2000117008A JP2000117008A JP2001308086A JP 2001308086 A JP2001308086 A JP 2001308086A JP 2000117008 A JP2000117008 A JP 2000117008A JP 2000117008 A JP2000117008 A JP 2000117008A JP 2001308086 A JP2001308086 A JP 2001308086A
Authority
JP
Japan
Prior art keywords
gas
film
sih
chamber
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000117008A
Other languages
English (en)
Inventor
Shigeo Ishikawa
重男 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000117008A priority Critical patent/JP2001308086A/ja
Priority to US09/832,093 priority patent/US20010031321A1/en
Priority to KR10-2001-0020190A priority patent/KR100433078B1/ko
Publication of JP2001308086A publication Critical patent/JP2001308086A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】酸化膜の形成がウエハー外周部から始まるた
め、ウエハー面内のチャージの注入量が大きく異なり、
ゲート酸化膜の絶縁破壊を起こす原因となっていた。 【解決手段】同一反応ガスを少なくとも５倍の流量差に
よりチャンバー内に導入する為の、小流量ガスラインと
大流量ガスラインを有するプラズマＣＶＤ装置を用いて
基板上に膜を形成する方法において、前記小流量ガスラ
インからのガスを前記大流量ガスラインからのガスより
先に前記チャンバー内に導入する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造工
程において用いられるプラズマＣＶＤ装置を用いる膜形
成方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの微細化に伴いプラズマＣ
ＶＤ装置を用いて形成したゲート酸化膜の破壊が問題に
なってきている。特にプラズマＣＶＤ装置による膜形成
は、高アスペクト比の埋め込みのためのプラズマ密度の
高いＨＤＰ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍ
ａ）ＣＶＤが使用され始め、プラズマ中の電子やイオン
によるゲート酸化膜の破壊が大きくなってきている。
【０００３】従来プラズマＣＶＤ装置を用いて酸化膜を
形成する場合は、チャンバー（反応室）内へＯ2，Ａ
ｒ，Ｎ2ガス等を導入したのち、ＲＦパワーを導入して
プラズマを安定化し、次いでＳｉＨ4，ＳｉＦ4，ＴＥＯ
Ｓ（テトラエトキシシリケート）を導入するか、ＲＦパ
ワー導入と同時に、ＳｉＨ4，ＳｉＦ4，ＴＥＯＳを導入
するのが一般的であった。
【０００４】図３はＨＤＰ−ＣＶＤ装置のチャンバーの
一例の構成図である。以下一般的なＳｉＯ2膜の形成方
法について説明する。
【０００５】チャンバーの構成は、セラミックドームに
ソースコイル２５を巻き、これに高周波電源１９により
パワーを印加させることによりソースプラズマを発生さ
せる。またウエハー２６を載せるステージ２３はＥＳＣ
（Ｅｌｅｃｔｒｉｃ Ｓｔａｔｉｃ Ｃｈｕｃｋ）を有
し、同時に高周波電源２０によりパワーが印加出来るよ
うにしてある。チャンバーの排気口２４にはターボポン
プが接続されており、ガスノズル２１，２２から反応ガ
スが流される構成となっている。
【０００６】図２は従来のガスを導入するタイミング図
である。酸化膜の形成は、ウエハー２６をチャンバー内
に搬入しステージ２３上においたのち、Ｏ2ガス配管
２，５とＡｒがガス配管３，６よりガスを同時にチャン
バー内に導入する。ガスの流量が安定したのち高周波電
源１９より高周波を印加しソースコイル２５よりプラズ
マを印加させる。このプラズマ印加によりウエハー２６
の温度が上昇し２００〜４００℃に達したら、ＳｉＨ4
ガス配管１，４より同時にチャンバー内にＳｉＨ4ガス
を導入し、次いでステージ側高周波源２０よりバイアス
を印加させる。高周波源２０による印加はＳｉＨ4ガス
をチャンバー内に導入するのと同時または数秒後に行
う。またＳｉＨ4ガス配管１，４のガス流量は成膜を均
一に行うため、それぞれのガス配管に接続されたマスフ
ローコントローラ（ＭＦＣ）７，１３により異なる流量
が設定されている。特にＳｉＨ4ガス配管１のガス流量
は、ウエハー２６上に均一な膜を形成するものでありそ
の流量は、ＳｉＨ4ガス配管１が１０ＳＣＣＭ、ＳｉＨ4
ガス配管４が７０ＳＣＣＭというように、ＳｉＨ4ガス
配管１はＳｉＨ4ガス配管４の流量に比べ１／５〜１／
１０程度の流量しか流されない。この様な場合ウエハー
２６に成膜される膜厚が１００ｎｍ以上の場合において
は、ウエハーに成膜される膜厚のばらつきは大幅に改善
されていた。
【０００７】しかしながらガスノズル２１，２２を複数
にしても、ウエハー２６上に形成される初期膜（膜厚が
１０ｎｍ以下）では、大流量のガスを吹き出すガスノズ
ル２２の付近から形成されることから、膜はウエハーの
外周部から形成されやすかった。
【０００８】このように、成膜初期段階においてウエハ
ーに膜が不均一に成膜され、特にウエハー外周部から成
膜される場合、成膜初期段階においてウエハー面内のチ
ャージ（電子やイオン）の注入量が大きく異なり、特に
ウエハー中心部のチップ領域に形成されるゲート酸化膜
の絶縁破壊を引き起こす原因となっていた。
【０００９】この様にして成膜されて作成されたトラン
ジスタのゲート耐圧を図５に示す。図５には半導体素子
上にパターニングされた配線長が３２０μｍ、２０３２
０μｍ、８０３２０μｍ及び３２０３２０μｍのトラン
ジスタのゲート耐圧が示されている。
【００１０】通常ゲートリーク電流は、２．５Ｖ印加時
１０-12Ａ以下であるが、従来の方法で形成されたゲー
ト酸化膜を使用した場合は、ゲート耐圧が劣化し１０
-12Ａ以上の電流が流れる。またそのゲート耐圧の劣化
は、酸化膜を形成する半導体素子上にパターニングされ
た配線長が長い程劣化が激しいことがわかる。
【００１１】
【発明が解決しようとする課題】上述したように従来の
プラズマＣＶＤ装置を用いて酸化膜を形成する場合、初
期段階の膜形成方法がゲート酸化膜を破壊するという問
題点があった。ガスノズルを追加し膜厚を均一化しても
この問題の改善はみられなかった。
【００１２】本発明の目的は、ゲート酸化膜の耐圧劣化
を引き起こさないプラズマ酸化膜の形成方法を提供する
ことにある。
【００１３】
【課題を解決するための手段】本発明の膜形成方法は、
同一反応ガスを少なくとも５倍の流量差によりチャンバ
ー内に導入する為の、小流量ガスラインと大流量ガスラ
インを有するプラズマＣＶＤ装置を用いて基板上に膜を
形成する方法において、前記小流量ガスラインからのガ
スを前記大流量ガスラインからのガスより先に前記チャ
ンバー内に導入することを特徴とするものである。
【００１４】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１は本発明の実施の形態を説明する為の
ガスを導入するタイミング図である。以下図３のチャン
バーの構成図を併用して説明する。
【００１５】図３を参照すると使用するプラズマＣＶＤ
装置のチャンバーは、セラミックドームにソースコイル
２５を巻き、これに高周波電源１９によりパワーを印加
させることによりソースプラズマを発生させる。またウ
エハー２６を載せるステージ２３はＥＳＣを有し、同時
に高周波電源２０によりパワーが印加出来るようにして
ある。チャンバーの排気口２４にはターボポンプが接続
されており、小流量のガスを流すガスノズル２１はステ
ージ２３の中心部上に設けられ、また大流量のガスを流
すガスノズル２２はステージ２３の周辺部上に設けられ
その先端はウエハー２６の中心部に向けられている。
【００１６】なお図３において７はＳｉＨ4ガスＭＦ
Ｃ、８はＯ2ガスＭＦＣ、９はＡｒガスＭＦＣ、１０は
ＳｉＨ4ガスバルブ、１１はＯ2ガスバルブ、１２はＡｒ
ガスバルブ、１３はＳｉＨ4ガスＭＦＣ、１４はＯ2ガス
ＭＦＣ、１５はＡｒガスＭＦＣ、１６はＳｉＨ4ガスバ
ルブ、１７はＯ2ガスバルブ、１８はＡｒガスバルブで
ある。
【００１７】酸化膜の形成は図１に示したタイミング図
の様に、ウエハー２６をチャンバー内のステージ２３上
においたのちＯ2ガス配管２，５とＡｒガス配管３，６
よりＯ2とＡｒガスを同時にチャンバー内に導入する。
ガスの流量が安定したのち高周波電源１９より高周波を
印加し、ソースコイル２５よりプラズマを印加させる。
このプラズマ印加によりウエハー２６の温度が上昇し２
００〜４００℃に達したらＳｉＨ4ガス配管１からＳｉ
Ｈ4ガスをチャンバー内に導入し、次いで１〜１０秒後
にＳｉＨ4ガス配管４からＳｉＨ4ガスをチャンバー内に
導入する。
【００１８】またステージ側の高周波電源２０によりバ
イアスを印加させるが、高周波電源２０によるバイアス
の印加は、ＳｉＨ4ガス配管１からＳｉＨ4ガスをチャン
バー内に導入したのちＳｉＨ4ガス配管４よりＳｉＨ4ガ
スを導入するまでの間に行うか、またはＳｉＨ4ガス配
管４からＳｉＨ4ガスを導入したあとに行う。
【００１９】ＳｉＨ4ガス配管１，４より導入するガス
の流量は膜厚を均一にするためそれぞれのガス流量は各
配管に接続されたＭＦＣ７，１３により異なる流量が設
定される。特にＳｉＨ4ガス配管１のガス流量は、ウエ
ハー２６上に均一な膜を形成するものでありその流量
は、ＳｉＨ4ガス配管１が１０ＳＣＣＭ、ＳｉＨ4ガス配
管４が７０ＳＣＣＭというように、ＳｉＨ4ガス配管１
はＳｉＨ4ガス配管４の流量に比べ１／５〜１／１０程
度の流量しか流さないようにする。
【００２０】本実施の形態のように小流量用のＭＦＣ７
を有するガス配管からＳｉＨ4ガスをガスノズル２１を
介して流すことにより、ウエハー２６に形成される初期
膜（膜厚１０ｎｍ以下）では、小流量のガスノズル２１
付近、すなわちウエハーの中心部から成膜され、その後
大流量用のＭＦＣ１３を有するガス配管からガスノズル
２２を介してＳｉＨ4ガスを流すことにより、成膜初期
段階においてウエハーに膜が不均一（特に外周部からの
成膜による）に形成されることが緩和され、その後ガス
ノズル２２から導入されたガスにより形成される膜の膜
厚均一性も従来と同様の均一性が得られる。
【００２１】このように、特に成膜初期にウエハー中心
部から酸化膜が形成される場合、成膜初期段階において
ウエハー内の各チップ領域へのチャージの注入量が大き
く異なることがなくなるため、ゲート酸化膜が絶縁破壊
を引き起こすことがなくなる。このようにして形成され
た酸化膜を有するトランジスタのゲート耐圧を図４に示
す。
【００２２】図４には半導体素子上にパターニングされ
た配線長が３２０μｍ、２０３２０μｍ、８０３２０μ
ｍ、３２０３２０μｍのトランジスタのゲート耐圧が示
されている。通常ゲートリーク電流は２．５Ｖ印加時１
０-12Ａ以下であるが、本実地の形態で形成される酸化
膜を使用した場合は、図５に示した様に従来の方法で形
成した酸化膜を用いたトランジスタに比べ、ゲート耐圧
が大幅に改善されていることが分かる。
【００２３】なお、上記実施の形態では、大流量のガス
を流すガスノズル２２からのガスの導入を小流量のガス
を流すガスノズル２１からのガスの導入より１〜１０秒
間遅らせたが、１秒以下では従来と同様に膜形成がウエ
ハーの外周部より始まり、また１０秒以上ではガスノズ
ル２２からＳｉＨ4ガスが導入されるまでの間に形成さ
れる初期酸化膜の膜質が悪化し、酸化膜の絶縁破壊が生
じるため適当ではない。 また上記実施の形態において
は、ガスノズル２１を介して小流量のＳｉＨ4ガスをウ
エハー２６の中央部に流す方法について説明したが、ガ
スノズル２１をウエハー２６の中央部より少しづらして
ガスを流した場合でもゲート耐圧は図５に示した従来の
ものより大幅に改善された。
【００２４】
【発明の効果】以上説明したように本発明によれば、小
流量ガスラインからのガスを大流量ガスラインからのガ
スより先にチャンバー内に導入し、しかもウエハー中央
部から成膜されるようなガスの流し方を行うことによ
り、ゲート酸化膜の耐圧劣化を引き起こさない半導体素
子が得られるという効果がある。
【図面の簡単な説明】
【図１】実施の形態を説明するためのガスを導入するタ
イミング図。
【図２】従来の膜形成方法を説明するためのガスを導入
するタイミング図。
【図３】プラズマＣＶＤ装置のチャンバーの構成図。
【図４】実施の形態により得られたトランジスタのゲー
ト電流と累積故障率との関係を示す図。
【図５】従来の膜形成方法で得られたトランジスタのゲ
ート電流と累積故障率との関係を示す図。
【符号の説明】
１ ＳｉＨ4ガス配管 ２ Ｏ2ガス配管 ３ Ａｒガス配管 ４ ＳｉＨ4ガス配管 ５ Ｏ2ガス配管 ６ Ａｒガス配管 ７ ＳｉＨ4ガスＭＦＣ ８ Ｏ2ガスＭＦＣ ９ ＡｒガスＭＦＣ １０ ＳｉＨ4ガスバルブ １１ Ｏ2ガスバルブ １２ Ａｒガスバルブ １３ ＳｉＨ4ガスＭＦＣ １４ Ｏ2ガスＭＦＣ １５ ＡｒガスＭＦＣ １６ ＳｉＨ4ガスバルブ １７ Ｏ2ガスバルブ １８ Ａｒガスバルブ １９ 高周波電源 ２０ 高周波電源 ２１ ガスノズル ２２ ガスノズル ２３ ステージ ２４ 排気口 ２５ ソースコイル ２６ ウエハー
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA04 AA06 AA09 AA14 BA44 CA04 EA03 EA06 FA04 LA15 5F045 AA08 AB32 AC01 AC02 AC09 AC11 AF03 BB16 CA05 DP03 EE18 EF09 5F058 BA01 BC02 BF07 BF23 BF24 BF25 BF29 BJ01

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 同一反応ガスを少なくとも５倍の流量差
    によりチャンバー内に導入する為の、小流量ガスライン
    と大流量ガスラインを有するプラズマＣＶＤ装置を用い
    て基板上に膜を形成する方法において、前記小流量ガス
    ラインからのガスを前記大流量ガスラインからのガスよ
    り先に前記チャンバー内に導入することを特徴とする膜
    形成方法。
  2. 【請求項２】 前記小流量ガスラインからのガスを前記
    大流量ガスラインからのガスより１〜１０秒先に前記チ
    ャンバー内に導入する請求項１記載の膜形成方法。
  3. 【請求項３】 前記基板の中心部に前記ガスラインのノ
    ズルを向けて前記反応ガスを流す請求項１記載の膜形成
    方法。
  4. 【請求項４】 前記小流量ガスラインからのガスを前記
    基板の中心部の上部から導入し前記基板の中心部から膜
    を形成する請求項１記載の膜形成方法。
  5. 【請求項５】 前記反応ガスはＳｉを含む化合物のガス
    である請求項１記載の膜形成方法。
  6. 【請求項６】 前記Ｓｉを含む化合物のガスはＳｉＨ4
    又はＳｉＦ4又はテトラエトキシシリケートである請求
    項５記載の膜形成方法。
JP2000117008A 2000-04-18 2000-04-18 膜形成方法 Pending JP2001308086A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000117008A JP2001308086A (ja) 2000-04-18 2000-04-18 膜形成方法
US09/832,093 US20010031321A1 (en) 2000-04-18 2001-04-11 Film forming method in which flow rate is switched
KR10-2001-0020190A KR100433078B1 (ko) 2000-04-18 2001-04-16 유량이 스위치되는 막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000117008A JP2001308086A (ja) 2000-04-18 2000-04-18 膜形成方法

Publications (1)

Publication Number Publication Date
JP2001308086A true JP2001308086A (ja) 2001-11-02

Family

ID=18628391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000117008A Pending JP2001308086A (ja) 2000-04-18 2000-04-18 膜形成方法

Country Status (3)

Country Link
US (1) US20010031321A1 (ja)
JP (1) JP2001308086A (ja)
KR (1) KR100433078B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510872A (ja) * 2001-11-26 2005-04-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シリコン欠乏雰囲気中のｐｅｃｖｄプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660662B2 (en) 2001-01-26 2003-12-09 Applied Materials, Inc. Method of reducing plasma charge damage for plasma processes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238588B1 (en) * 1991-06-27 2001-05-29 Applied Materials, Inc. High pressure high non-reactive diluent gas content high plasma ion density plasma oxide etch process
US6070551A (en) * 1996-05-13 2000-06-06 Applied Materials, Inc. Deposition chamber and method for depositing low dielectric constant films
US6328803B2 (en) * 1997-02-21 2001-12-11 Micron Technology, Inc. Method and apparatus for controlling rate of pressure change in a vacuum process chamber
JP3161362B2 (ja) * 1997-05-01 2001-04-25 富士ゼロックス株式会社 微小構造体、その製造方法、その製造装置、基板および成形型
JP4141021B2 (ja) * 1998-09-18 2008-08-27 東京エレクトロン株式会社 プラズマ成膜方法
US6299697B1 (en) * 1999-08-25 2001-10-09 Shibaura Mechatronics Corporation Method and apparatus for processing substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510872A (ja) * 2001-11-26 2005-04-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド シリコン欠乏雰囲気中のｐｅｃｖｄプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法

Also Published As

Publication number Publication date
KR20010098633A (ko) 2001-11-08
US20010031321A1 (en) 2001-10-18
KR100433078B1 (ko) 2004-05-28

Similar Documents

Publication Publication Date Title
US8722547B2 (en) Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
TW202031926A (zh) 基板支撐單元、薄膜沉積設備及基板處理設備
KR100547248B1 (ko) 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법
US8569186B2 (en) Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
US20040083967A1 (en) Plasma CVD apparatus for large area CVD film
US7972946B2 (en) Plasma treatment method and plasma treatment device
JPH1012608A (ja) 高密度プラズマ膜の固有応力低減のための方法および装置
JPH03198340A (ja) 半導体装置の製造方法
US9818601B1 (en) Substrate processing apparatus and method of processing substrate
US20110086517A1 (en) Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device
TW202333194A (zh) 超高選擇性氮化合物蝕刻以形成鰭式場效電晶體裝置
US6632726B2 (en) Film formation method and film formation apparatus
KR20170093732A (ko) 원자층 증착 및 고밀도 플라즈마 화학적 기상 증착을 사용하여 에어갭 시일들을 생성하기 위한 시스템들 및 방법들
JP2001308086A (ja) 膜形成方法
US7192855B2 (en) PECVD nitride film
JPH01103844A (ja) 絶縁体薄膜の製造方法
JP2007123783A (ja) 半導体装置の製造方法
KR100458851B1 (ko) 반도체소자의소자분리방법
JP2758860B2 (ja) 半導体装置の製造方法
CN118028775A (zh) 石英腔内表面sin膜的去除方法
KR101090464B1 (ko) 게이트 스페이서의 형성 방법
JP3214060B2 (ja) 液相ｃｖｄ方法及び液相ｃｖｄ装置
JPH07161709A (ja) 半導体装置およびその製造方法
JP2001168090A (ja) 成膜方法及び成膜装置
KR100533880B1 (ko) 고밀도 플라즈마 화학기상증착 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070313

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020