JP2001308015A - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JP2001308015A
JP2001308015A JP2000120758A JP2000120758A JP2001308015A JP 2001308015 A JP2001308015 A JP 2001308015A JP 2000120758 A JP2000120758 A JP 2000120758A JP 2000120758 A JP2000120758 A JP 2000120758A JP 2001308015 A JP2001308015 A JP 2001308015A
Authority
JP
Japan
Prior art keywords
thin film
film
film thickness
measurement
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000120758A
Other languages
English (en)
Inventor
Katsuya Nozawa
克弥 能澤
Toru Saito
徹 齋藤
Yoshihiko Kanzawa
好彦 神澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000120758A priority Critical patent/JP2001308015A/ja
Publication of JP2001308015A publication Critical patent/JP2001308015A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 枚葉式薄膜プロセスにおいて、基板の個体差
が大きい場合でも容易に高精度で膜厚を制御する方法が
従来提供されていない。 【解決手段】 枚葉式薄膜プロセス装置において、薄膜
プロセスを所定の厚みまで行う際、処理が所定の厚みに
まで達する前に処理を一時中断し、そこまでの処理によ
り行われた膜厚を測定した後、測定した膜厚をもとに,
残りの薄膜プロセスの条件を決定し処理を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、エピタキシャル成
長等の薄膜プロセスに関するものである。
【0002】
【従来の技術】既存の結晶上に、連続的に新たな結晶薄
膜を成長させるエピタキシャル成長技術は、SiGeバイポ
ーラトランジスタ等の高性能デバイスの作製に不可欠の
技術である。
【0003】エピタキシャル成長技術を用いれば、結晶
の組成たとえばGe濃度や、BやPといった不純物濃度プロ
ファイルをサブnmからnmオーダーで制御して造り込むこ
とが可能になる。逆に、エピタキシャル成長技術を用い
て、デバイスを作製する場合、プロファイルを十分に制
御しなければ、所望の特性を得る事ができない。エピタ
キシャル成長工程直後のプロファイルが意図するものと
異なる原因は、プロセス中の結晶成長速度が意図したも
のでなかったことによる。成長速度がずれる原因には大
きく分けて二つあり、一つは成長装置の基板加熱系やガ
ス圧制御系の設定がずれてしまうこと、もう一つは基板
の個体差(表面に形成されているパターンや膜の厚み
等)により同じ成長条件でも成長速度が変化するせいで
ある。装置自体のずれに関しては、装置を適切に使用・
管理すれば抑制することが可能である。問題は基板の個
体差に起因する変化である。個体差により成長速度が変
化する最大の原因は、輻射率(エミッシビティ)の変化
である。表面材質により輻射率は大きく変化する。輻射
率が変化すると輻射により失われる熱の流れが変化する
ために、基板に対し同一条件で加熱を行っても基板温度
は変化することになる。基板温度が変化すれば当然成長
速度は変化する。
【0004】輻射率は、表面材質だけでなく、表面に形
成されているパターン形状、薄膜の膜厚により変化す
る。したがって、結晶成長までのプロセス、例えばpoly
-Si堆積やドライエッチング等のプロセスのばらつきに
より膜厚等が変化し、輻射率がばらつく。
【0005】従来のこの個体差によるばらつきへの対処
方法は,同一ロットの製品用基板を先行で1枚もしくは複
数枚処理し、そのウェハーのプロファイルを成膜完了後
確認し、それがずれていた場合、加熱系やガス圧力制御
系の装置設定を変更し補正を行っていた。
【0006】このような方法とは別に、実際に成膜中に
膜厚の変化をリアルタイムで測定し、それを成長条件に
リアルタイムで反映させる方法も公知である。例として
は D.E.Aspnesらが1993年のThin Solid Films誌225巻26
-31頁に報告している技術を挙げることができる。
【0007】
【発明が解決しようとする課題】従来の成膜完了後にプ
ロファイル確認を行う方法の場合、必ず補正は次以降の
ウェハーにしか加えることが出来ない。したがって、あ
るウェハーに対する処理が大幅にずれていた場合、その
ウェハーを無駄にしなければならない。また、同一ロッ
ト内の個体差が大きい場合、ある基板で求めた補正条件
がその次のウェハーにとって適切であるとは必ずしも限
らない。また、サンプルが多層膜構造をとっている場
合、成長完了後、トータル膜厚を測定することは比較的
簡単であるが、各層の厚みを個別に決定することは難し
い。従って、トータル膜厚の測定結果のみを用いて補正
を行った場合、補正の結果,トータル膜厚は設計値と一
致しても,各層の膜厚比が設計とは異なったものとなる
問題が発生する。
【0008】また、結晶成長中に膜厚の変化をリアルタ
イムで測定し、成長条件にフィードバックをかける技術
も存在するが、この技術の場合複雑な処理が必要であ
り、またパターン付基板での実施が難しいためにほとん
ど普及していない。
【0009】つまり、枚葉式薄膜プロセスにおいて、基
板の個体差が大きい場合でも容易に高精度で膜厚を制御
する方法が従来提供されていない。
【0010】
【課題を解決するための手段】本発明では、上記目的を
達成するために、薄膜成長プロセスを開始した後、その
完了前迄に一旦成長を中断し、それまでのプロセスによ
る膜厚の変化を測定し、その情報をもとに残りの薄膜プ
ロセスの条件を決定しプロセスを実行することを特徴と
している。
【0011】また、サンプルの構造が多層膜構造をとっ
ている場合、成長中断を行うのを、第一層目に対する処
理完了前にとることを特徴とする。
【0012】成長中断による悪影響を避けるため、成長
中断から膜厚測定、成長再開までを超高真空状態もしく
は高清浄の水素雰囲気もしくは、He等の薄膜の表面状態
を変化させない不活性雰囲気で行うことを特徴とする。
【0013】膜厚測定中の基板温度を一定とし、特にス
ループットを向上させるために、その温度を室温以上、
実質的に結晶成長温度程度までとすることを特徴とす
る。
【0014】また、上記プロセスの実施に適した装置と
して、互いに連結された少なくとも一つの成膜室と、少
なくとも一つの膜厚測定室を有し、膜厚測定室に基板温
度を一定とする機構を有していることを特徴とする。
【0015】
【発明の実施の形態】(実施の形態)本発明の実施の一
形態を、SiGe HBTの製造工程を例にとり説明す
る。
【0016】この実施例の場合、Si基板101上には酸化
膜102やpoly-Si層103がすでに作成されており、エピタ
キシャル成長プロセスにより、均一なGe組成のSiGe単層
膜からなるSiGeバッファ層108、最下層のGe組成がSiGe
バッファ層と同一で最上層のGe組成が0(つまりSi)と
なるように深さ方向にGe組成を変調したSiGe傾斜ベース
層106、アンドープのSiからなるSiキャップ層107を成長
させる。各層の厚みは40nm程度である。
【0017】まず、結晶成長に先立ち、基板をRCA洗浄
法等を用いて洗浄し表面の不純物を取り除く。洗浄の最
終段階としてHF処理を行い、Si結晶表面が水素で終端さ
れた状態で乾燥させる。ここまでの処理は、バッチ単位
で同時に複数枚処理を行ってもよい。
【0018】この洗浄が完了し、水素終端処理をおこな
った基板を結晶成長装置に導入する。図2に本発明の実
施に適した薄膜プロセス装置の例を示す。この装置の場
合、おのおの個別に真空に排気されたロードロック201
と成長室1 211、成長室2221と測定室231
が、すべてゲートバルブ250を介して搬送室241に結合さ
れており、各真空容器からべつの真空容器へは超高真空
状態のまま基板を搬送することができる。なお、成長室
には基板加熱装置(213、223)と基板温度測定装置(21
4、224)およびガス導入系(215、225)が接続されてお
り、真空容器内に置かれた基板の温度を測定しながら加
熱し、ガスを導入できるようになっている。また、測定
室231も同様に加熱装置233と基板温度測定機234を備え
るが、この他に膜厚を測定するための装置234も備えて
いる。
【0019】ここでは、本発明の実施に適した結晶成長
室が2つある結晶成長装置での実施例を示すが、本発明
の実施には必ずしも複数の結晶成長室が必要であるとい
うわけではない。
【0020】まず、ロードロック室に同時に複数枚のウ
ェハーを装填し真空排気する。ロードロック室が所定の
真空度まで達したら、まず最初に成長を行うウェハーを
成長室1に搬送する。
【0021】つぎに、成長室1内で、排気装置により結
晶成長装置内の真空度が10-9Torr程度まで向上するまで
排気を行う。真空度が向上した時点で、基板を徐々に加
熱し、最終的に850℃で10分間加熱することにより表面
の残留酸化膜を完全に除去し、清浄なSi表面を露出させ
る。しかる後、基板温度をエピタキシャル成長温度であ
る550℃まで冷却し、装置内にソースガスを導入し結晶
成長を開始する。
【0022】ソースガスとしては、Siのソースとしてジ
シラン(Si2H6)やシラン等を用いることができ、SiGe
混晶を成長させる場合にはこのSiのソースと同時にGeの
ソースであるゲルマン(GeH4)を導入する。SiGe混晶の
Ge組成比はSiのソースガスとGeのソースガスの供給比を
介して制御することが出来る。また、Bドープを行う場
合には同時にBのソースであるB2H6を供給する。
【0023】この実施例の場合には、最初にアンドープ
単一Ge組成のSiGeバッファ層を成長させるので、ジシラ
ンとゲルマンを供給する。流量は数〜20sccm程度でよ
く、この時の成長室の圧力は10-5〜10-3Torr(1Tor
r=133.322Pa)程度になる。基板温度が550
℃の場合、成長速度は基板表面での反応速度で律速され
るため、ガス流量、圧力はここに例示する近辺であれば
よい。
【0024】デバイス作成上必要な厚みは、この実施例
の場合40nmであるが、最初の30nm程度を成膜した段階で
結晶成長を中断する。中断を行う膜厚については、必ず
しも30nm程度でなくとも良いが、最終的に成長させたい
厚みに対する割合が高すぎると、個体差により場合によ
っては、膜厚測定を行う前に所定の膜厚以上に成長させ
てしまう恐れがある。したがって、この実施例では安全
を見て所定の膜厚の75%相当のところで中断をかけてい
る。成長速度ばらつきの大きいサンプル等であれば、こ
の割合をもう少し下げ、例えば50%に相当で中断を行っ
たほうが良い。ただしあまりに成長中断が早い段階で行
われると、膜厚が薄くなってしまい、それまでの成長速
度の見積もりに含まれる誤差が大きくなり、その後に行
われる補正が適切でなくなる恐れがあるので、十分な精
度で測定できる程度まで成長してから中断を行う必要が
ある。
【0025】この成長中断を行った状態で基板を成長室
1から取り出し、測定室に運び込む。この搬送中は、表
面に不純物が付着するのを防ぐのと、酸化膜が形成され
るのを防止する意味で、超高真空雰囲気もしくは高清浄
な水素雰囲気もしくはHe等の不活性な雰囲気中で行う。
無論、測定室内の雰囲気も、同様でなければならない。
不純物が付着したり、酸化膜が形成された場合、再度結
晶成長を行う際にサーマルクリーニングが必要となる。
このサーマルクリーニングがそれまで成長させた膜等で
格子緩和や不純物拡散等を引き起こし、悪影響を与える
こと、またサーマルクリーニング時に膜厚減少が発生す
るためにトータル膜厚を制御することが困難になり、本
発明の実施効果が低下する。従って、測定のためにサン
プルを真空容器外に取り出すことはできる限り避けなけ
ればならない。ただし、金属膜堆積のような、表面の清
浄度をあまり要求しないプロセスの場合には、真空容器
外で測定を行っても良い。
【0026】なお、基板温度の低下を防止する観点から
は、超高真空状態がもっとも好ましい。この測定室内で
膜厚測定を行うのであるが、測定時の基板温度が一定で
ないと測定結果が変化する恐れがあり、また、この測定
後再度結晶成長を行うために基板温度を550℃程度にし
なければならないため、この測定室では基板温度を出来
れば結晶成長温度と同じ温度、少なくとも300℃程度に
一定に保つように加熱を行うことが好ましい。当然、基
板温度を一定とするために、放射温度計や熱電対を用い
て基板温度を測定し、この情報を加熱系に入力し基板温
度を安定させる。なお、膜厚を光学測定で行う場合に
は、サンプルの光との相互作用が基板温度により変化す
るため,測定結果も変化する。従って、基板温度の測定
結果は膜厚測定系にも入力し、正しい膜厚を求めること
ができるようにすることが好ましい。
【0027】この実施例のように成長室と別に測定室を
設けなくても、成長室内で膜厚測定を行ってもよい。こ
の場合、基板温度の変化や搬送に伴う基板表面の汚染を
最小限にとどめることが出来る。ただし測定中は成膜が
中断されるので、その分スループットは低下することに
なる。
【0028】この測定室でおこなう膜厚測定方法とし
て、分光エリプソメトリを利用することが出来る。反射
率測定等のほかの膜厚測定手段も用いることは可能であ
る。ただし、膜厚測定後、結晶成長を再開し、また最終
的にデバイスの作成をおこなうのであるから、測定によ
り基板にダメージが入るような電子線、イオンビームを
用いるような測定方法や、汚染問題が発生するような金
属針を用いるような方法は不適であることはいうまでも
無い。
【0029】本発明は、パターンがすでに形成されてい
るウェハーに対し実施することを主たる目的としてい
る。したがって、パターン付ウェハーの膜厚が測定でき
なければならない。通常、パターンが形成されている部
分の膜厚測定は困難であるので、膜厚測定用に平坦な領
域をウェハー上に用意することが好ましい。この領域の
大きさは測定方法、測定機器により異なるが、分光エリ
プソメーターの場合400×400μm程度の領域があれば正
常な測定が可能である。膜厚測定時にこの領域を狙って
測定できるように、測定室にはパターン認識機構,ウェ
ハーの自動位置調整機構が装備されていることが好まし
い。
【0030】この膜厚測定中に、成長室1に次のウェハ
ーをロードロックから搬送し結晶成長処理を開始させる
ことによりスループットを向上させることが出来る。
【0031】測定室で測定した膜厚を元に、標準の成長
速度からの補正係数を算出する。この補正係数をもと
に、残りの膜 (SiGeバッファ層の残り、傾斜SiGe層、S
i キャップ層)成長条件を決定する。残りの結晶成長
は、成長室2で行う。無論、最初の成膜を行ったのと同
じ成長室1で行ってもよいが、その場合膜厚測定時間だ
けスループットが低下するので、成長室と測定室を別に
設けた意味が無くなる。
【0032】成長条件の補正としては、基板温度を調整
する方法と、成長時間を調整する方法が考えられるが、
後者の場合、SiGe混晶のようにGe組成により成長の活性
化エネルギーが変化し基板温度変化に対する成長速度変
化率が異なるような材料系の場合、Ge組成に応じ補正係
数を決定しなければならないので処理が複雑である。し
たがって、補正は基板温度に対して行うことが好まし
い。ただし、成長させる膜が単層膜の場合は、時間のみ
で調整を行うほうが簡便である。たとえば、第一層目の
残り部分の成膜は、あえて基板温度をそれまでと同一と
し、成長時間だけで調整をおこなえば簡単である。第一
層目の処理の温度依存性をあらかじめ求めておけば、膜
厚測定により第一層目の処理が実際にどのような温度で
行われたかを知ることができ、それをもとに膜厚測定後
再開する薄膜プロセスの基板温度を補正し、本来の基板
温度に戻すことができる。
【0033】膜厚測定のための成長中断は必ずしも多層
膜の第一層目で行わなければならないわけではないが、
膜厚測定結果に基づく補正は、当然膜厚測定後に行うプ
ロセスに対してのみ適用可能である。従って、多層膜構
造第一層目の処理途中で膜厚測定を行えば、膜厚測定後
の処理を第一層目の処理の続きから行うことが可能にな
り、最終的に作成する構造すべての層に膜厚測定による
補正を適用することができる。また、膜厚測定対象が単
層膜の場合、多層膜に比べ高精度で膜厚を測定できるの
で、補正の精度を向上させる観点からも第一層目途中で
膜厚測定を行うことが理想である。
【0034】ただし、多層膜構造の第一層目の膜厚が特
に高精度で制御する必要がなく、かつ、膜厚測定が困難
な場合、例えば第一層目が良好な結晶を成長させるため
のバッファ層であり基板と組成が同一の場合、第二層目
以降で測定を行うほうが本発明の実施は容易であり、十
分効果を得ることができる。
【0035】上記実施例では、薄膜プロセスの例として
エピタキシャル成長プロセスを取り上げたが、本発明は
その他の薄膜プロセス、たとえば酸化、窒化、絶縁膜や
金属膜等の堆積、ドライエッチングやウェットエッチン
グによる膜の除去等においても実施可能である。
【0036】
【発明の効果】これまで述べたように本発明を用いれ
ば、枚葉式薄膜プロセスにおいて、基板の個体差が大き
くても高精度で膜厚等を制御することが可能になる。
【図面の簡単な説明】
【図1】本発明の薄膜プロセスの流れを示す図
【図2】本発明の薄膜プロセスの実施に適した装置を示
す図
【符号の説明】 101 Si基板 102 SiO2 103 poly-Si 104 SiGeバッファ層の一部 105 所定の膜厚まで成長させたSiGeバッファ層 106 SiGe傾斜ベース層 107 Siキャップ層 108 SiGeバッファ層 201 ロードロック 202 排気装置 211 成長室1 212 排気装置 213 加熱装置 214 基板温度測定装置 215 ガス導入系 221 成長室2 222 排気装置 223 加熱装置 224 基板温度測定装置 225 ガス導入系 231 測定室 232 排気装置 233 加熱装置 234 測定機 241 搬送室 250 ゲートバルブ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神澤 好彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4K030 AA05 AA06 BA09 BA48 CA04 FA10 HA01 HA14 JA01 JA10 KA39 KA41 LA15 5F045 AA03 AB01 AB02 AC01 AD09 AD12 AE11 AE13 AE15 AF03 BB03 CA02 DA52 DB02 DP02 DQ17 GB09 GB13 HA24 HA25

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】枚葉式薄膜プロセス装置において、薄膜プ
    ロセスを所定の厚みまで行う際、処理が所定の厚みにま
    で達する前に処理を一時中断し、そこまでの処理により
    行われた膜厚を測定した後、測定した膜厚をもとに,残
    りの薄膜プロセスの条件を決定し処理を行うことを特徴
    とする薄膜形成方法。
  2. 【請求項2】行うべき薄膜プロセスが、多層膜構造に対
    して加工を行うもの、もしくは多層膜を形成するもので
    あり、膜厚測定のためのプロセスの中断を第一層目の処
    理の完了までに行い、膜厚測定の結果により基板温度の
    補正をした後に残りのプロセスを行うことを特徴とする
    請求項1に記載の薄膜形成方法。
  3. 【請求項3】行うべき薄膜プロセスが、多層膜構造に対
    して加工を行うもの、もしくは多層膜を形成するもので
    あり、膜厚測定のためのプロセスの中断を第一層目の処
    理の完了までに行い、膜厚測定を行った結果、第一層の
    残りの処理はそれまでと同じ基板温度で行い、第二層目
    以降の処理を基板温度を補正した後に行うことを特徴と
    する請求項1に記載の薄膜軽視方法。
  4. 【請求項4】薄膜プロセスの中断から、膜厚測定、薄膜
    プロセスの再開の一連の処理を、超高真空状態もしく
    は、高清浄水素雰囲気もしくは薄膜の表面状態を変化さ
    せない不活性な雰囲気において行うことを特徴とする請
    求項1〜3のいずれかに記載の薄膜形成方法。
  5. 【請求項5】膜厚測定中にサンプルの温度を、室温から
    薄膜プロセスを行う温度までの間の温度に一定に保つこ
    とを特徴とする請求項1から4のいずれかに記載の薄膜
    形成方法。
  6. 【請求項6】少なくとも一つの薄膜プロセスを行うため
    の真空容器と、少なくとも一つの膜厚測定を備えた真空
    容器を有し、薄膜プロセスのための真空容器から膜厚測
    定のための真空容器までのサンプルの搬送が超高真空状
    態もしくは高清浄水素雰囲気もしくはサンプルの表面状
    態がほとんど変化しない不活性気体雰囲気で行うことが
    可能であり、膜厚測定室に基板温度を一定とする機構を
    有していることを特徴とする薄膜形成装置。
  7. 【請求項7】膜厚測定装置として分光エリプソメーター
    を装備していることを特徴とする請求項6に記載の薄膜
    形成装置。
JP2000120758A 2000-04-21 2000-04-21 薄膜形成方法 Pending JP2001308015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000120758A JP2001308015A (ja) 2000-04-21 2000-04-21 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000120758A JP2001308015A (ja) 2000-04-21 2000-04-21 薄膜形成方法

Publications (1)

Publication Number Publication Date
JP2001308015A true JP2001308015A (ja) 2001-11-02

Family

ID=18631516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000120758A Pending JP2001308015A (ja) 2000-04-21 2000-04-21 薄膜形成方法

Country Status (1)

Country Link
JP (1) JP2001308015A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007084926A (ja) * 2005-08-24 2007-04-05 Brother Ind Ltd 膜形成装置および膜形成方法
JP2013543651A (ja) * 2010-09-14 2013-12-05 アプライド マテリアルズ インコーポレイテッド デバイス歩留まり向上のための移送チャンバ計量

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007084926A (ja) * 2005-08-24 2007-04-05 Brother Ind Ltd 膜形成装置および膜形成方法
JP2013543651A (ja) * 2010-09-14 2013-12-05 アプライド マテリアルズ インコーポレイテッド デバイス歩留まり向上のための移送チャンバ計量
US10103288B2 (en) 2010-09-14 2018-10-16 Applied Materials, Inc. Transfer chamber metrology for improved device yield

Similar Documents

Publication Publication Date Title
JP2001332602A (ja) 熱洗浄と熱処理との間のウェハ環境を制御するための装置および方法
US6255004B1 (en) III-V nitride semiconductor devices and process for the production thereof
US7919397B2 (en) Method for reducing agglomeration of Si layer, method for manufacturing semiconductor device and vacuum treatment apparatus
Lee et al. Silicon epitaxial growth by rapid thermal processing chemical vapor deposition
JP3895410B2 (ja) Iii−v族窒化物結晶膜を備えた素子、およびその製造方法
JPH08236462A (ja) 気相成長方法
JP2001308015A (ja) 薄膜形成方法
JP3779831B2 (ja) 窒化物系iii−v族化合物半導体の結晶成長方法、その方法で得られた半導体の積層構造
JP3684660B2 (ja) 半導体単結晶薄膜の製造方法
US6806202B2 (en) Method of removing silicon oxide from a surface of a substrate
KR101921979B1 (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
JP2001308085A (ja) 熱処理方法
US6784031B2 (en) Method for forming thin films of semiconductor devices
JP3681128B2 (ja) 真空成膜方法およびその装置
JP4451508B2 (ja) 気相成長方法
JPH06333822A (ja) 半導体装置
JPH10242053A (ja) GaN系半導体装置および、GaN系半導体装置の製造方法
JPH04124814A (ja) Soi基板の作製方法
JPH0427116A (ja) 半導体異種接合を形成する方法
KR100331964B1 (ko) 원자층 증착 설비 및 이를 이용한 원자층 증착 방법
JP2003183837A (ja) 半導体装置の製造方法及び基板処理装置
JP2005243736A (ja) 基板処理装置
KR20210090348A (ko) 에피택셜 웨이퍼의 제조 방법 및 제조 장치
CN116377413A (zh) 一种生长硅薄膜的工艺方法及半导体设备
JPH02191319A (ja) Soi構造の形成方法