JP2001297324A

JP2001297324A - 画像処理装置、方法及び記録媒体

Info

Publication number: JP2001297324A
Application number: JP2000114174A
Authority: JP
Inventors: Toshiaki Nobumiya; 利昭信宮
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-04-14
Filing date: 2000-04-14
Publication date: 2001-10-26

Abstract

(57)【要約】【課題】黒白２値表示出力装置で濃淡画像を再現する
ための中間調画像形成手段としてのセルラーニューラル
ネットは、繰り返し収束計算を行うため演算量が多く、
ソフトウエアで処理した場合計算に時間がかかったり、
リアルタイム処理を行うためにはハードウェアが大規模
になる。【解決手段】入力された1画素多値レベル画像データ
をニューラルネットのアルゴリズムに基づき中間調処理
し、その処理結果を出力する場合において、ニューラル
ネットの状態が変化した近傍画素位置を記憶しておく記
憶手段、及び中間調処理演算の収束判定手段を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は入力画像データを中
間調処理する画像処理方法および装置に関し、入力画像
データを中間処理する画像処理方法及び装置に関するも
のである。

【０００２】

【従来の技術】黒白の２値表示のプリンタやディスプレ
イで濃淡画像を再現するために、擬似的なデジタル中間
調画像を形成することにより濃淡画像を表現する面積階
調法が従来から使われてきた。面積階調法は、近傍画像
内の黒の割合を変化させて階調を再現する方法で、原画
像の濃淡ｕ（x,y）を一定の規則により算出された閾値
Ｔと比較するディザ法、入力濃淡画像値と出力中間調画
像との誤差を走査されていない画素に拡散する誤差拡散
法が実用的に使用されている。また、人間の視覚感度特
性に基づき、セルラーニューラルネットによる最適化ア
ルゴリズムを用いて中間調処理をする方法も提案されて
いる。

【０００３】

【発明が解決しようとする課題】従来のディザ法や誤差
拡散法は、ワンパスで処理が行えるが、セルラーニュー
ラルネットは繰り返し収束計算を行うため演算量が多
い。

【０００４】このためソフトウエアで処理した場合計算
に時間がかかったり、リアルタイム処理を行うためには
ハードウェアが大規模になるなどの問題がある。

【０００５】即ち、本発明は演算量を減らし、この技術
の問題点を除去するためのものである。

【０００６】

【解決手段】そこで本発明は、多値レベル画像データ
を記憶する記憶手段と、前記画像データを処理する手段
であって、近傍画像領域の画像データのアドレスを計算
する計算手段と、入力重み値を記憶する記憶手段と、前
記近傍画像領域における入力画像値を記憶する記憶手段
と、出力重み値を記憶する記憶手段と、前記近傍画像領
域における各サブピクセルの出力画像値を記憶する記憶
手段と、前記入力重み値と前記近傍画像領域における入
力画像値との積和を演算する第一の演算手段と、前記出
力重み値と前記近傍画像領域における各サブピクセルの
出力画像値との積和を演算する第二の演算手段と、前記
第一の演算手段からの出力と前記第二の演算手段からの
出力との和から、所定の非線形特性に基づき演算を行う
第三の演算手段と、前記第一乃至第三の演算が収束した
か否かを判別する判別手段と、を備える処理手段と、出
力フレームを記憶する記憶手段と、処理対象ピクセルか
否かを表すフラグを記憶するためのフラグ記憶手段と、
出力画像を表示する表示手段とを備えることを特徴とす
る画像処理装置を提供することにより、前記課題を解決
する。

【０００７】

【発明の実施の形態】以下、本発明の第１の実施例を詳
細に説明する。

【０００８】図１は本実施例で２値の中間調処理を行う
離散時間型セルラーニューラルネット（ＤＴＣＮＮ）の
概念を説明するための図である。

【０００９】図１においては、注目画素に対する出力画
素の５×５近傍画像領域における出力低ビット画像値と
出力重み値との積和ΣＡ_k,l＊Ｙ_i-k,j-lと、入力画像５
×５近傍画像領域における入力濃淡画像と入力重み値と
の積和ΣＢ_k,l＊Ｕ_i-k,j-lとを加算し、

【００１０】

【数１】（式１）を求める。

【００１１】ここで、入力Ｕ_i,jは-1.0と+1.0の間の実
数値、出力Ｙ_i.jは、-1.0または+1.0の２値をとる。
Ａ_k,l，Ｂ_k,lの値は例えば以下のようなものを用いる。

【００１２】

【数２】

【００１３】（式２）

【００１４】

【数３】（式３）を求め、非線形演算部へ入力し、

【００１５】

【数４】（式４）を求める。

【００１６】そして非線形演算の結果Ｙ_i,jを、注目画
素の出力画像の画像値とする。

【００１７】この演算を全画像に対して行い、結果が収
束するまで繰り返す。収束するに従ってＹ_i,jの値が変
化するセルの数は急激に減少する。あるセルのＹ_i,jが
変化すると、その影響はテンプレートの大きさの近傍領
域に及ぶが、それ以外の画素には影響が及ばないので、
影響が及ばない画素については計算の必要がない。本発
明ではこのことを用いて演算量を減少させる。

【００１８】図２は、２値中間調処理を行う場合の、図
１の非線形演算部ｆ（ｘ）の作用を表わす図である。

【００１９】また、この方法で多値中間調処理を行うた
めには、２値の非線形演算部を多値に変えればよい。

【００２０】例えば、４値の中間調処理を行う場合に
は、図１の非線形演算部ｆ（ｘ）の作用を図３で示すよ
うにする。

【００２１】図４は、本実施例のデジタル画像処理プロ
セッサを内蔵した、表示システムの構成を示したブロッ
ク図である。

【００２２】図４において、１は１画素複数ビットから
なる濃淡カラー画像を入力する画像入力部であり、各画
素グレースケール８ビットのデータを入力する。画像入
力部１は例えば、デジタルカメラ、スキャナ、コンピュ
ータによって、構成される。２は入力フレームバッファ
で、全画素に対する画像データを一次格納する。ここで
は全画素数を１２８０×１０２４画素とする。

【００２３】図４において、３はフラグであり、全画素
数１２８０×１０２４画素に対応した容量を持ち、変化
した画素近傍を記録する。

【００２４】図４において、４はプロセッサエレメント
である。プロセッサエレメントはＤＴＣＮＮのアルゴリ
ズムに基づき、図１に示した如く、出力画像データと出
力重み値との積和演算ΣＢ_k,l＊Ｕ_i-k,j-lとを加算し出
力する。このＤＴＣＮＮアルゴリズムにより所定エリア
の入力画像及び出力画像を考慮し、注目画素のデータと
して入力画像になるべく忠実なデータを出力フレームバ
ッファ５へ出力する。このときにフラグ３の注目画素を
参照することで余分な計算を省略する。このプロセッサ
エレメント４については後に、さらに詳細に説明する。

【００２５】５の出力はフレームバッファで、全画素数
１２８０×１０２４画素の要素を持ち、量子化された多
値画像データを格納する。

【００２６】６はディスプレイである。このディスプレ
イの１画素はモノクロ２階調（１ビット）の表現能力を
持っている。ディスプレイ６はレーザプリンタなどの２
階調出力装置でもよい。

【００２７】７はＣＰＵで、入力フレームバッファ２、
フラグ３、プロセッサエレメント４、出力フレームバッ
ファ５で接続され、データ転送のアドレス制御、プロセ
ッサエレメントの制御、バッファやフラグの初期化など
を行う。ＣＰＵ７には制御プログラムを格納したＲＯ
Ｍ、ワークエリアとしてのＲＡＭが備えられている。

【００２８】図５はプロセッサエレメント４の詳細を示
したブロック図である。

【００２９】プロセッサエレメントにはアドレス計算部
３１、入力重み値メモリ４０、入力画像値メモリ４１、
出力重み値メモリ４２、出力画像値メモリ４３、積和演
算部５０、積和演算部５１、加算器５５、非線形演算部
５６がある。

【００３０】アドレス計算部３１はＡＬＵ、ＰＣレジス
タ６４、ＮＰＣレジスタ６５からなる。

【００３１】ＰＣレジスタ６４はＣＰＵからの指令のも
と入力画像の処理対象ピクセルのアドレスを格納する。
そしてＮＰＣレジスタ６５は近傍系の画像位置を格納す
る。

【００３２】このＮＰレジスタ６５に格納される値は、
処理に用いる近傍系を５×５のサイズとすれば、（-2,-
2）から（2,2）の間の値を格納し、そのために、それら
の値を更新できるようなインクリメンタを内蔵してい
る。

【００３３】このＮＰＣレジスタ６５とＰＣレジスタ６
４の値からＡＬＵ６３で近傍画素のアドレスを計算し、
入力重み値メモリ４０、入力画像値メモリ４１、出力重
み値メモリ４２、出力画像値メモリ４３を制御する。

【００３４】入力重み値メモリ４０には、ＣＰＵからの
指令に基づいて、Ｂ_k,lの値を格納する。

【００３５】入力画像値メモリ４１には近傍画像領域に
おける入力濃淡画像を格納する。

【００３６】出力重み値メモリ４２には、ＣＰＵからの
指令に基づいて、Ａ_k,lの値を格納する。

【００３７】出力画像値メモリ４３には近傍画像領域に
おける各サブピクセルの出力画像を格納する。

【００３８】積和演算部５０は、レジスタ７０、レジス
タ７１、乗算器７２、加算器７３、ＡＣＣレジスタ７４
からなる。

【００３９】積和演算部５１は、レジスタ７５、レジス
タ７６、乗算器７７、加算器７８、ＡＣＣレジスタ７９
からなる。

【００４０】レジスタ７０は、入力重み値メモリ４０の
値をフェッチする。

【００４１】レジスタ７１は、入力画像値メモリ７１の
値をフェッチする。

【００４２】レジスタ７５は、出力重み値メモリ４２の
値をフェッチする。

【００４３】レジスタ７６は、出力画像値メモリ４３の
値をフェッチする。

【００４４】乗算器７２は、レジスタ７０とレジスタ７
１の値の乗算を行い、Ａ_k,l＊Ｙ_i-k _,j-lを出力する。

【００４５】乗算器７７は、レジスタ７５とレジスタ７
６の値の乗算を行い、Ｂ_k,j・Ｕ_i-k _,j-lを出力する。加
算器７８とＡＣＣレジスタ７９は乗算器７７の累積を行
い、ΣＢ_k,l・Ｕ_i-k,j-lの値を出力する。

【００４６】加算器５５には、積和演算器５０、積和演
算器５１の結果の値が入力され、（式１）に示される、
Ｘ_i,jを出力する。

【００４７】非線形演算部５６は図２に示される（式
４）の関数の演算を行い、出力画像値メモリ４３の値を
更新する。

【００４８】そして、演算が収束後、出力画像値メモリ
４３の値を出力フレームバッファへ転送する。

【００４９】次に本実施例における動作制御フローチャ
ートを図６に示し、その制御を説明する。図６のフロー
チャートはＣＰＵ７によって実行される。

【００５０】ステップＳ１０１ではプロセッサエレメン
トで用いられる出力重み値（Ａ）及び入力重み値（Ｂ）
を設定する。

【００５１】ステップＳ１０２では、出力フレームバッ
ファ５に初期値を設定する。ここでは全画素１２８０×
１０２４画素に+１または-１のデータをランダムに出力
フレームバッファに設定する。

【００５２】入力フレームバッファ２には入力部１から
１画素分１２８０×１０２４画素のデータを転送する。

【００５３】さらにフラグ３を全画素１２８０×１０２
４画素に関して値１に初期化する。

【００５４】また、１画面の全画素データに対し、積和
演算を実行するに際し、その演算順序を設定する。ここ
で、演算順序はランダムに、全ての画素を走査するよう
な順とする。

【００５５】ステップＳ１０３ではステップＳ１０２で
決定した順序に基づき、フラグ３を参照し、値が１であ
れば、プロセッサエレメント４に指令を出し、ΣＡ_k,l
・Ｙ_i-k,j-l+ΣＢ_k,l・Ｕ_i-k,j-lの演算とその非線形演
算を実行する。この結果は出力フレームバッファ５に送
られる。

【００５６】フラグ３の値が０であれば、この演算をせ
ずにステップＳ１０２で決定した次の画素の計算に進
む。

【００５７】また、新しい結果が既に格納されている値
と異なる場合、その画素に対する近傍画素（ここでは、
注目画素を中心に、５×５の範囲）のフラグの値を１に
セットする。新しい結果が既に格納されている値と等し
い場合、その画素のみのフラグの値を０にセットする。

【００５８】ステップＳ１０４では出力フレームバッフ
ァの値が書き換えられた画素数を判別する。

【００５９】ステップＳ１０５ではステップＳ１０４で
判別した画素数が所定値以下か否かを判別し、所定値以
下の場合はＤＴＣＮＮに基づく演算が収束したと判別
し、計算を終了する。又、所定値に達していない場合で
も、繰り返し回数が所定値に達した場合には、そこで計
算を打ち切る。それ以外の場合はステップＳ１０３に戻
る。終了した場合には、出力フレームバッファ５の値を
ディスプレイ６に転送する。

【００６０】本実施例は、ハードウェア処理の実施例で
あるが、すべてソフトウエアで処理する場合でも、ニュ
ーラルネットの状態が変化した近傍画素位置を記憶して
おくことで計算時間を大幅に減らすことができる。

【００６１】この実施例で、フラグを使わない場合、積
和演算の回数は１１７９６４８０回であったが、フラグ
を使った場合、積和演算の回数を３４７１３０３回と１
／３以下に減少させることができた。

【００６２】

【他の実施形態】なお、本発明は、複数の機器（例えば
ホストコンピュータ，インタフェイス機器，リーダ，プ
リンタなど）から構成されるシステムに適用しても、一
つの機器からなる装置（例えば、複写機，ファクシミリ
装置など）に適用してもよい。

【００６３】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても、達成されることは言う
までもない。

【００６４】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【００６５】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。

【００６６】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。

【００６７】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。

【００６８】本発明を上記記憶媒体に適用する場合、そ
の記憶媒体には、先に説明したフローチャートに対応す
るプログラムコードを格納することになる。

【００６９】

【発明の効果】ニューラルネットの状態が変化した近傍
画素位置を記憶しておくことにより、デジタル中間調処
理の演算量を大幅に減らすことができる。

【００７０】この結果、中間調処理の計算時間を短縮す
ることができ、リアルタイム処理に対応できる。

【００７１】又、ハードウエア規模も小さくすることが
でき、低コスト化を実現できる。

【図面の簡単な説明】

【図１】実施例１におけるＤＴＣＮＮを用いた画像処理
の概念を説明するための図である。

【図２】２値中間調処理をする場合の、図１の非線形演
算部を説明するための図である。

【図３】４値中間調処理をする場合の、図１の非線形演
算部を説明するための図である。

【図４】実施例１のデジタル画像処理プロセッサを内蔵
した表示システムの構成を示したブロック図である。

【図５】プロセッサエレメントの詳細を示したブロック
図である。

【図６】実施例１における制御フローチャート図であ
る。

Claims

【特許請求の範囲】

【請求項１】入力画像データを中間調処理する画像処
理装置であって、多値レベル画像データを記憶する記憶手段と、前記画像データを処理する手段であって、近傍画像領域の画像データのアドレスを計算する計算手
段と、入力重み値を記憶する記憶手段と、前記近傍画像領域における入力画像値を記憶する記憶手
段と、出力重み値を記憶する記憶手段と、前記近傍画像領域における各サブピクセルの出力画像値
を記憶する記憶手段と、前記入力重み値と前記近傍画像領域における入力画像値
との積和を演算する第一の演算手段と、前記出力重み値と前記近傍画像領域における各サブピク
セルの出力画像値との積和を演算する第二の演算手段
と、前記第一の演算手段からの出力と前記第二の演算手段か
らの出力との和から、所定の非線形特性に基づき演算を
行う第三の演算手段と、前記第一乃至第三の演算が収束したか否かを判別する判
別手段と、を備える処理手段と、出力フレームを記憶する記憶手段と、処理対象ピクセルか否かを表すフラグを記憶するための
フラグ記憶手段と、出力画像を表示する表示手段とを備えることを特徴とす
る画像処理装置。
【請求項２】請求項１に記載の画像処理装置であっ
て、前記多値レベル画像データを入力するための入力手
段を更に備えることを特徴とする、画像処理装置。
【請求項３】請求項１又は請求項２に記載の画像処理
装置であって、前記近傍画像領域の画像データのアドレ
スを計算する計算手段が少なくとも、処理対象ピクセルのアドレスを記憶する第一の記憶手段
と、前記処理対象ピクセルの近傍系の画素位置を記憶する第
二の記憶手段と、前記第一の記憶手段に記憶されたデータと、前記第二の
記憶手段に記憶されたデータから、近傍画素のアドレス
を計算する計算手段とを有することを特徴とする、画像
処理装置。
【請求項４】請求項１乃至請求項３のいずれかに記載
の画像処理装置であって、前記フラグ記憶手段に記憶さ
れるフラグは、前記出力フレームを記憶する記憶手段に記憶されている
データと、前記第三の演算手段の演算結果が、異なる場
合にはその画素に対する近傍画素のフラグが１にセット
され、等しい場合にはその画素に対する近傍画素のフラ
グが０にセットされることを特徴とする画像処理装置。
【請求項５】請求項１乃至請求項４のいずれかに記載
の画像処理装置であって、前記第一乃至第三の演算が収
束したか否かを判別する前記判別手段が、前記出力フレ
ームを記憶するための記憶手段に記憶された値が書き換
えられた画素数が、所定値以下か否かにより判別する手
段であることを特徴とする、画像処理装置。
【請求項６】請求項１乃至請求項４のいずれかに記載
の画像処理装置であって、前記第一乃至第三の演算が収
束したか否かを判別する前記判別手段が、前記第一乃至
第三の演算の演算回数が所定値に達したか否かにより判
別する手段であることを特徴とする、画像処理装置。
【請求項７】入力画像データを中間調処理する画像処
理方法であって、多値レベル画像データを記憶する記憶
工程と、前記画像データを処理する工程であって、近傍画像領域の画像データのアドレスを計算する計算工
程と、入力重み値を記憶する記憶工程と、前記近傍画像領域における入力画像値を記憶する記憶工
程と、出力重み値を記憶する記憶工程と、前記近傍画像領域における各サブピクセルの出力画像値
を記憶する記憶工程と、前記入力重み値と前記近傍画像領域における入力画像値
との積和を演算する第一の演算工程と、前記出力重み値と前記近傍画像領域における各サブピク
セルの出力画像値との積和を演算する第二の演算工程
と、前記第一の演算工程からの出力と前記第二の演算工程か
らの出力との和から、所定の非線形特性に基づき演算を
行う第三の演算工程と、前記第一乃至第三の演算工程における演算が収束したか
否かを判別する判別工程と、を備える処理工程と、出力フレームを記憶する記憶工程と、処理対象ピクセルか否かを表すフラグを記憶するための
フラグ記憶工程と、出力画像を表示する表示工程とを備
えることを特徴とする画像処理方法。
【請求項８】請求項７に記載の画像処理方法であっ
て、前記多値レベル画像データを入力するための入力工
程を更に備えることを特徴とする、画像処理方法。
【請求項９】請求項７又は請求項８に記載の画像処理
方法であって、前記近傍画像領域の画像データのアドレ
スを計算する計算工程が少なくとも、処理対象ピクセルのアドレスを記憶する第一の記憶工程
と、前記処理対象ピクセルの近傍系の画素位置を記憶する第
二の記憶工程と、前記第一の記憶工程で記憶されたデータと、前記第二の
記憶工程で記憶されたデータから、近傍画素のアドレス
を計算する計算工程とを有することを特徴とする、画像
処理方法。
【請求項１０】請求項７乃至請求項９のいずれかに記
載の画像処理方法であって、前記フラグ記憶工程におい
て記憶されるフラグは、前記出力フレームを記憶する記憶工程において記憶され
たデータと、前記第三の演算工程における演算結果が、
異なる場合にはその画素に対する近傍画素のフラグが１
にセットされ、等しい場合にはその画素に対する近傍画
素のフラグが０にセットされることを特徴とする画像処
理方法。
【請求項１１】請求項７乃至請求項１０のいずれかに
記載の画像処理方法であって、前記第一乃至第三の演算
が収束したか否かを判別する前記判別工程が、前記出力
フレームを記憶するための記憶工程で記憶された値が書
き換えられた画素数が、所定値以下か否かにより判別す
る工程であることを特徴とする、画像処理方法。
【請求項１２】請求項７乃至請求項１０のいずれかに
記載の画像処理方法であって、前記第一乃至第三の演算
が収束したか否かを判別する前記判別工程が、前記第一
乃至第三の演算の演算回数が所定値に達したか否かによ
り判別する工程であることを特徴とする、画像処理方
法。
【請求項１３】入力画像データを中間調処理する画像
処理方法のプログラムコードが記録された記録媒体であ
って、前記プログラムコードは少なくとも、多値レベル
画像データを入力するステップのコードと、前記入力画
像データを記憶する記憶するステップのコードと、前記
画像データを処理するステップのコードであって、近傍画像領域の画像データのアドレスを計算するステッ
プのコードと、入力重み値を記憶するステップのコードと、前記近傍画像領域における入力画像値を記憶するステッ
プのコードと、出力重み値を記憶するステップのコードと、前記近傍画像領域における各サブピクセルの出力画像値
を記憶するステップのコードと、前記入力重み値と前記近傍画像領域における入力画像値
との積和を演算する第一の演算ステップのコードと、前記出力重み値と前記近傍画像領域における各サブピク
セルの出力画像値との積和を演算する第二の演算ステッ
プのコードと、前記第一の演算ステップからの出力と前記第二の演算ス
テップからの出力との和から、所定の非線形特性に基づ
き演算を行う第三の演算ステップのコードと、前記第一乃至第三の演算ステップにおける演算が収束し
たか否かを判別するステップのコードとを備える処理ス
テップのコードと、出力フレームを記憶するステップのコードと、処理対象ピクセルか否かを表すフラグを記憶するステッ
プのコードと、出力画像を表示するステップのコードとを備えることを
特徴とする記録媒体。
【請求項１４】請求項１３に記載の記録媒体であっ
て、前記フラグ記憶ステップのコードにより記憶される
フラグは、前記出力フレームを記憶する記憶ステップにおいて記憶
されているデータと、前記第三の演算ステップにおける
演算結果が、異なる場合にはその画素に対する近傍画素
のフラグが１にセットされ、等しい場合にはその画素に
対する近傍画素のフラグが０にセットされることを特徴
とする記録媒体。
【請求項１５】請求項１３又は請求項１４に記載の記
録媒体であって、前記第一乃至第三の演算が収束したか
否かを判別する前記判別ステップのコードが、前記出力
フレームを記憶するための記憶ステップのコードにより
記憶された値が書き換えられた画素数が、所定値以下か
否かにより判別するステップのコードであることを特徴
とする記録媒体。
【請求項１６】請求項１３又は請求項１４のいずれか
に記載の記録媒体であって、前記第一乃至第三の演算が
収束したか否かを判別する前記判別ステップのコード
が、前記第一乃至第三の演算の演算回数が所定値に達し
たか否かにより判別するステップのコードであることを
特徴とする記録媒体。