JP2000067234A - 画像処理方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 画素毎に階調表現力が異なる出力装置に対し
て良好に中間調処理を行える画像処理方法及び装置を提
供する。 【解決手段】 画素毎に階調数が異なる入力画像データ
を離散時間型セルラーニューラルネットにより中間調処
理する際に、画素毎の輝度比に応じた重み付けを行い、
画素毎に異なる階調数に応じて、非線形作用部にて中間
調処理のしきい値関数を切り替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力画像データを
中間調処理する画像処理方法及び装置に関するものであ
る。

【０００２】

【従来の技術】従来より、擬似的なデジタル中間調画像
を形成することにより濃淡画像を表現する面積階調法を
用いて黒白の２値表示のプリンタやディスプレイに濃淡
画像を再現している。ここで、面積階調法は、近傍画像
内の黒の割合を変化させて階調を再現できる方法で、原
画像の濃淡ｕ（ｘ，ｙ）を一定の規則により算出された
しきい値と比較するディザ法、或いは入力濃淡画像値と
出力中間調画像との誤差を走査されていない画素に拡散
する誤差拡散法が実用的に使用されている。

【０００３】また、カラー画像の場合も、従来より、デ
ィザ法や誤差拡散法を用いて、入力カラー画像データを
低ビット（例えば１ビットの２値データ）に中間調処理
し、２値プリンタや２値表示装置を用いてフルカラー画
像を形成する技術が知られている。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
ディザ法や誤差拡散法は、全ての画素で同じ階調表現力
を持つこと（つまり、全ての画素が同じ最大輝度を持
ち、同じビット数を持ち、同じ色表現能力を持つこと）
を前提としているため、画素毎に最大輝度、ビット数、
色表現能力が異なる出力装置に対しては中間調処理を良
好に行えないという問題があった。

【０００５】本発明は、上記課題を解決するためになさ
れたもので、画素毎に階調表現力が異なる出力装置に対
して良好に中間調処理を行える画像処理方法及び装置の
提供を目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、入力画像データを中間調処理する画像処
理装置であって、画素毎に階調数が異なる入力画像デー
タを中間調処理する際に、前記画素毎の輝度比に応じた
重み付けを行う輝度重み付け手段と、前記画素毎に異な
る階調数に応じて、中間調処理のしきい値関数を切り替
える切替手段とを有することを特徴とする。

【０００７】また上記目的を達成するために、本発明
は、入力画像データを中間調処理する画像処理方法であ
って、画素毎に階調数が異なる入力画像データを中間調
処理する際に、前記画素毎の輝度比に応じた重み付けを
行う輝度重み付け工程と、前記画素毎に異なる階調数に
応じて、中間調処理のしきい値関数を切り替える切替工
程とを有することを特徴とする。

【０００８】

【発明の実施の形態】以下、図面を参照しながら本発明
に係る実施の形態を詳細に説明する。

【０００９】図１は、ＦＬＣディスプレイを標準解像度
モードで駆動する時のピクセル構成の詳細を示す図であ
る。

【００１０】図２は、ＦＬＣディスプレイを高解像度モ
ードで駆動する時のピクセル構成の詳細を示す図であ
る。本図からわかるように、高解像度モードでは、標準
解像度モードの画素を縦（ｙ）横（ｘ）それぞれ２分割
し、４倍の画素数として用いることができる。

【００１１】図３は、本実施形態で中間調処理を行う離
散時間型セルラーニューラルネット（ＤＴＣＮＮ）の概
念を説明するための図である。図において、入力画像３
×３近傍画像領域における入力濃淡画像と入力重み値と
の積和ΣＢｉｊｍｎＵｍｎと、出力画像３×３近傍画素
領域における出力低ビット画像値と出力重み値と出力最
大輝度重み値との積和ΣＡｉｊｍｎＷｍｎＹｍｎとを加
算する。これを各色ｒ（ｒｅｄ），ｇ（ｇｒｅｅｎ），
ｂ（ｂｌｕｅ）毎に求め、非線形作用部へ入力する。そ
して、非線形作用部では、各色毎の入力画像及び、出力
画像の積和演算結果を入力し、出力データを決定する。

【００１２】図４に高解像度モード時の出力最大輝度重
みメモリに格納されている重み値の一例を示す。画素毎
に異なる最大輝度比に応じて、この重み値が入力濃淡画
像の画素値に重み付けられる。即ち、画素位置が上段
（ｙ：奇数，ｘ：奇数）の画素と（ｙ：奇数，ｘ：偶
数）の画素ではｒ，ｂの最大輝度比が２：１なので、重
み値も２：１となっている。これに対して、ｇはその逆
である。また、画素位置が下段の画素についても同様に
重み付けが行われる。

【００１３】尚、標準解像度モード時には、画素によら
ず、Ｗｒ＝１，Ｗｇ＝１，Ｗｂ＝１である。

【００１４】図５は、高解像度モード時の非線形作用部
の動作を示す図である。このモードでは、画素毎に異な
る階調数に応じて、しきい値関数を切り替える。この例
では、画素位置が上段（ｙ：奇数，ｘ：奇数及び偶数）
の画素は２階調を持つため、図５に示す（Ａ）のよう
に、しきい値関数を切り替える。また、画素位置が下段
（ｙ：偶数，ｘ：奇数及び偶数）の画素は４階調を持つ
ため、図５に示す（Ｂ）のように、しきい値関数を切り
替える。

【００１５】図６は、標準解像度モード時の非線形作用
部の動作を示す図である。尚、このモードでは、全ての
画素が同じ１６階調を持つため、しきい値関数を切り替
えることはしない。

【００１６】図７は、本実施形態のデジタル画像処理プ
ロセッサを内蔵した、画像処理装置の構成を示すブロッ
ク図である。図７において、１は画像入力部であり、１
画素が複数ビットで構成される濃淡カラー画像を入力す
る。ここでは、ｒ，ｇ，ｂの各画素が８ビットのデータ
を入力する。画像入力部１は例えば、デジタルカメラ、
スキャナ、コンピュータによって構成される。２は入力
フレームバッファであり、少なくとも各色に対して、複
数ライン分の画像データを一時格納する。ここでは、注
目画素の出力データを決定する際に、入力画像データの
５×５のエリアで積和演算を実行するので、各色それぞ
れ少なくとも５ライン分のデータを一時格納する。

【００１７】図７において、３は画像処理部であり、
ｒ，ｇ，ｂの各プロセッサエレメントにより構成されて
いる。各プロセッサエレメントは、ＤＴＣＮＮのアルゴ
リズムに基づき、図３に示した如く、出力画像データと
出力重み値と出力最大輝度重み値との積和演算ΣＡｉｊ
ｍｎＷｍｎＹｍｎと、入力画像データと入力重み値との
積和演算ΣＢｉｊｍｎＵｍｎとを加算し出力する。この
ＤＴＣＮＮアルゴリズムにより所定エリアの入力画像及
び出力画像を考慮し、注目画素のデータとして入力画像
になるべく忠実なデータが後述する出力フレームバッフ
ァへ出力される。この画像処理部３については後に、更
に詳細に説明する。

【００１８】４は出力フレームバッファであり、ｒ，
ｇ，ｂの各画素に対してそれぞれ量子化された多値画像
データを格納する。５は強誘電性液晶ディスプレイ（Ｆ
ＬＣディスプレイ）である。このディスプレイの１画素
は、ｒ，ｇ，ｂのサブピクセルから構成されている。

【００１９】６はＣＰＵであり、入力フレームバッファ
２、画像処理部３、出力フレームバッファ４に接続さ
れ、データ転送時のアドレス制御や画像処理部３の制御
などを行う。また、ＣＰＵ６には、ＣＰＵ６の制御プロ
グラムや制御データを格納したＲＯＭと、ワークエリア
として使用されるＲＡＭが備えられている。

【００２０】図８は、画像処理部３における１つのプロ
セッサエレメントの構成を示す詳細ブロック図である。
図示するように、プロセッサエレメントには、入力フレ
ームバッファ２から送られてきた複数画素によって構成
される近傍画像領域における濃淡画像を格納するメモリ
３０と、近傍画像領域における入力重み値を格納するメ
モリ２８と、近傍画像領域における出力低ビット中間調
画像を格納するメモリ３１と、近傍画像領域における出
力重み値を格納するメモリ２９と、近傍画像領域におけ
る出力輝度重み値を格納するメモリ２７と、各々のメモ
リ２７，２８，２９，３０，３１をアクセスするアドレ
ス値を計算するアドレス計算部４１とが備えられてい
る。このアドレス計算部４１はＡＬＵ４２、ＮＰＣレジ
スタ４３、ＰＣレジスタ４４からなる。尚、各々のメモ
リ２７，２８，２９，３０，３１はプロセッサの内部に
あるが、外部にあってもよい。

【００２１】また、プロセッサエレメントには、上述の
近傍画像領域における入力重み値を格納するメモリ２８
内のデータと入力濃淡画像を格納するメモリ３０内のデ
ータとの積和ΣＢｉｊｍｎＵｍｎを計算する第１の積和
演算部１１が備えられている。この第１の積和演算部１
１は、乗算器１３と累算器１４、レジスタ１５，１６よ
り構成される。レジスタ１５，１６はそれぞれメモリ２
８，３０からフェッチされた入力濃淡画像Ｕと重み値Ｂ
をそれぞれラッチする。また、累算器１４は加算器１
７、ＡＣＣレジスタ１８より構成される。

【００２２】更に、プロセッサエレメントには、上述の
近傍画像領域における出力重み値を格納するメモリ２９
内のデータと、出力最大輝度重み値を格納するメモリ２
７内のデータと、出力中間調画像を格納するメモリ３１
内のデータとの積和ΣＡｉｊｍｎＷｍｎＹｍｎを計算す
る第２の積和演算部１２が備えられている。この第２の
積和演算部１２は、乗算器１９と累算器２０、レジスタ
２１，２２，３２より構成される。レジスタ２１，３
２，２２はそれぞれメモリ２９，２７，３１からフェッ
チされた出力重み値Ａ、出力最大輝度重み値Ｗ、出力中
間調画像Ｙとをそれぞれラッチする。また、累算器２０
は加算器２３、ＡＣＣレジスタ２４より構成される。

【００２３】ここで、プロセッサエレメントの内部の各
レジスタ１８，２４，２７，４３，４４の役割について
説明する。ＰＣレジスタ４４はＣＰＵ６からの指令に基
づき、処理対象ピクセルのアドレスを格納する。ＮＰＣ
レジスタ４３は処理に用いる近傍系を５×５のサイズと
すれば、図９に示す如く、（−２，−２）から（２，
２）の間の値を格納するため、それらの値を更新できる
ようなインクリメントを内蔵している。近傍系における
重み値Ａと輝度重み値Ｗと出力中間調画像Ｙとの積和演
算を行う際に、このＮＰＣレジスタ４３とＰＣレジスタ
４４の値から近傍画素のアドレスを計算し、その画素値
をフェッチする。

【００２４】ＡＣＣレジスタ１８は、第１の積和演算部
１１における注目画素と、その近傍系の積和演算結果を
累算するレジスタである。またＡＣＣレジスタ２４は、
第２の積和演算部１２における、注目画素の近傍系に関
する積和演算の結果を累積するレジスタである。アドレ
ス計算部４１はＮＰＣレジスタ４３とＰＣレジスタ４４
からアドレスを計算するユニットである。

【００２５】図８に戻り、プロセッサエレメントには、
更に、上述の第１の積和演算部１１からの演算結果と第
２の積和演算部１２からの演算結果とを加算する加算器
２５と、この加算器２５の加算結果から注目画素の多値
化結果を出力する非線形作用部２６とが備えられてい
る。そして、非線形作用部２６からの多値化結果は出力
画像値メモリ３１に格納され、この値は第２の積和演算
部１２及び出力フレームバッファ５へ送られる。

【００２６】図１０は、上述の出力重み値メモリ２９に
格納されている重み値の一例を示す図である。また図１
１は、上述の入力重み値メモリ２８に格納されている重
み値の一例を示す図である。

【００２７】次に、上述の画像処理部３を制御するＣＰ
Ｕ６の制御手順について説明する。図１２は、本実施形
態におけるＣＰＵ６の制御を示すフローチャートであ
る。

【００２８】まず、ステップＳ１０１では、ｒ，ｇ，ｂ
の各プロセッサエレメントで用いられる出力重み値
（Ａ）、入力重み値（Ｂ）、出力輝度重み値（Ｗ）を設
定する。ここで、出力重み値（Ａ）と入力重み値（Ｂ）
は一例として、図１０、図１１に示したものが用いられ
る。尚、各々複数のパラメータの中から任意のパラメー
タを選択できるようにしても良い。また、出力輝度重み
値（Ｗ）には、標準解像度モード時には、画素によらず
Ｗｒ＝１，Ｗｇ＝１，Ｗｂ＝１を設定し、高解像度モー
ド時には、図４に示した値を設定する。

【００２９】次に、ステップＳ１０２では、ｒ，ｇ，ｂ
の各出力フレームバッファ４に初期値を設定する。ここ
で、標準解像度モード時には、画素毎にランダムな１６
値のデータを設定し、高解像度モード時には、画素に応
じて画素毎にランダムな２値又は４値のデータを出力フ
レームバッファ４に設定する。また同時に、１画面の全
画素入力データに対し、積和演算を実行する際の演算順
序も設定する。ここで、演算順序はランダムに全ての画
素を走査するような順とする。

【００３０】次に、ステップＳ１０３では、ステップＳ
１０２で決定した演算順序に基づきｒ，ｇ，ｂの各プロ
セッサエレメントに指令を出し、ΣＡｉｊｍｎＷｍｎＹ
ｍｎ＋ΣＢｉｊｍｎＵｍｎの演算とその非線形作用を実
行する。この結果はｒ，ｇ，ｂの各フレームバッファ４
に送られ、既に格納されている値と異なる場合、値が書
き換えられる。

【００３１】次に、ステップＳ１０４では、ｒ，ｇ，ｂ
の各出力フレームバッファ４の値が書き換えられた画素
数を判別する。そして、ステップＳ１０５では判別した
画素数が所定値以下か否かを判別し、所定値以下の場合
はＤＴＣＮＮに基づく演算が収束したと判別し、計算を
終了する。また、所定値に達していないが、繰り返し回
数が所定値に達した場合にも、演算を打ち切る。それ以
外の場合はステップＳ１０３に戻り、上述の制御を繰り
返す。

【００３２】［変形例］次に、本発明に係る画像処理装
置の変形例について詳細に説明する。前述した実施形態
では、デジタル画像処理プロセッサにより高解像度モー
ドの中間調処理を行っているが、この変形例ではコンパ
レータとディザ回路により中間調処理を行うものであ
る。

【００３３】図１３は、変形例における画像処理部の構
成を示す図である。図１３において、２０１はＣＰＵで
あり、データ転送時のアドレス制御、後述するディザ回
路へのディザマトリクス転送、コンパレータへのしきい
値転送などを行う。またＣＰＵ２０１には、ＣＰＵ２０
１の制御プログラムや制御データを格納したＲＯＭと、
ワークエリアとして使用されるＲＡＭが備えられてい
る。

【００３４】２０７はアドレス計算部であり、フレーム
バッファのアドレス計算、画素毎のコンパレータの切り
替え、ディザマトリクスのアドレス計算を行う。また、
アドレス計算部２０７はＰＣレジスタ２０２、ＮＰＣレ
ジスタ２０３、ＡＬＵ２０４より構成されている。

【００３５】２０５は入力フレームバッファであり、１
画素が複数ビットで構成される濃淡カラー画像（ｒ，
ｇ，ｂ）を格納する。２０６は出力フレームバッファで
あり、ｒ，ｇ，ｂの各画素に対してそれぞれ量子化され
た多値画像データを格納する。２１０，２１１，２１
２，２１３はコンパレータであり、各コンパレータでそ
れぞれ異なるしきい値と入力濃淡画像のデータ値とを比
較する。

【００３６】例えば、標準解像度モードで各画素各色１
６値の中間調処理を行うためには、コンパレータは１５
個必要になり、入力濃淡画像のデータ値を０〜２５５の
整数とすると、各コンパレータは０〜１７、１８〜３
４、３５〜５１、５２〜６８、６９〜８５、８６〜１０
２、１０３〜１１９、１２０〜１３６、１３７〜１５
３、１５４〜１７０、１７１〜１８７、１８８〜２０
４、２０５〜２２１、２２２〜２３８、２３９〜２５５
の１５の領域に分離する。

【００３７】２２０，２２１，２２２，２２３はディザ
回路であり、上述のように、コンパレータで分けられた
データをディザ処理する。例えば、標準解像度モードで
各画素各色１６値の中間調処理を行うためには、ディザ
回路は１５個必要になる。

【００３８】一方、高解像度モードの場合には、２階調
の画素では、コンパレータ、ディザ回路を１つだけ動作
させ、２階調の中間調処理を行う。また、４階調の画素
では、コンパレータ、ディザ回路を３つ動作させ、４階
調の中間調処理を行う。この場合、入力濃淡画像のデー
タ値を０〜２５５の整数とすると、各コンパレータは０
〜８５、８６〜１７０、１７１〜２５５の３つの領域に
分離する。

【００３９】以上説明したように、実施形態によれば、
多値のカラー画像データ（ｒｇｂ）を標準解像度モード
では、各色あたり１６値で、高解像度モードでは、画素
毎に異なる２値と４値でＦＬＣディスプレイに表示する
ことができる。

【００４０】尚、本発明は複数の機器（例えば、ホスト
コンピュータ，インタフェイス機器，リーダ，プリンタ
など）から構成されるシステムに適用しても、一つの機
器からなる装置（例えば、複写機，ファクシミリ装置な
ど）に適用してもよい。

【００４１】また、本発明の目的は前述した実施形態の
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体を、システム或いは装置に供給し、そのシ
ステム或いは装置のコンピュータ（ＣＰＵ若しくはＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、達成されることは言うまでも
ない。

【００４２】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【００４３】プログラムコードを供給するための記憶媒
体としては、例えばフロッピーディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。

【００４４】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部又は全部
を行い、その処理によって前述した実施形態の機能が実
現される場合も含まれることは言うまでもない。

【００４５】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
ＣＰＵなどが実際の処理の一部又は全部を行い、その処
理によって前述した実施形態の機能が実現される場合も
含まれることは言うまでもない。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
画素毎に階調表現力が異なる出力装置に対しても良好に
中間調処理を行うことが可能となる。

【００４７】

【図面の簡単な説明】

【図１】ＦＬＣディスプレイを標準解像度モードで駆動
する時のピクセル構成の詳細を示す図である。

【図２】ＦＬＣディスプレイを高解像度モードで駆動す
る時のピクセル構成の詳細を示す図である。

【図３】本実施形態で中間調処理を行う離散時間型セル
ラーニューラルネット（ＤＴＣＮＮ）の概念を説明する
ための図である。

【図４】高解像度モード時の出力最大輝度重みメモリに
格納されている重み値の一例を示す図である。

【図５】高解像度モード時の非線形作用部の動作を示す
図である。

【図６】標準解像度モード時の非線形作用部の動作を示
す図である。

【図７】本実施形態のデジタル画像処理プロセッサを内
蔵した、画像処理装置の構成を示すブロック図である。

【図８】画像処理部３における１つのプロセッサエレメ
ントの構成を示す詳細ブロック図である。

【図９】積和演算を実行する注目画素の近傍系を示す図
である。

【図１０】出力重み値メモリ２９に格納されている重み
値の一例を示す図である。

【図１１】入力重み値メモリ２８に格納されている重み
値の一例を示す図である。

【図１２】本実施形態におけるＣＰＵ６の制御を示すフ
ローチャートである。

【図１３】変形例における画像処理部の構成を示す図で
ある。

【符号の説明】 １ 入力部 ２ 入力フレームバッファ ３ 画像処理部 ４ 出力フレームバッファ ５ ＦＬＣＤ ６ ＣＰＵ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 裕司 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 大島 正道 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5B057 CA01 CA08 CA12 CA16 CB01 CB07 CB12 CB16 CC02 CE13 CH09 5C077 LL19 MP01 MP08 NN08 NP01 PP48 PQ15 RR16 TT02 TT06

Claims (10)

【特許請求の範囲】
1. 【請求項１】 入力画像データを中間調処理する画像処
   理装置であって、 画素毎に階調数が異なる入力画像データを中間調処理す
   る際に、前記画素毎の輝度比に応じた重み付けを行う輝
   度重み付け手段と、 前記画素毎に異なる階調数に応じて、中間調処理のしき
   い値関数を切り替える切替手段とを有することを特徴と
   する画像処理装置。
2. 【請求項２】 前記中間調処理は、離散時間型セルラー
   ニューラルネットにより行われることを特徴とする請求
   項１に記載の画像処理装置。
3. 【請求項３】 前記中間調処理は、ディザ法を用いて行
   われることを特徴とする請求項１に記載の画像処理装
   置。
4. 【請求項４】 前記画素毎に異なる階調数は、２階調と
   ４階調であることを特徴とする請求項１に記載の画像処
   理装置。
5. 【請求項５】 更に、前記中間調処理により処理された
   画像データの表示を行う表示手段を有することを特徴と
   する請求項１に記載の画像処理装置。
6. 【請求項６】 入力画像データを中間調処理する画像処
   理方法であって、 画素毎に階調数が異なる入力画像データを中間調処理す
   る際に、前記画素毎の輝度比に応じた重み付けを行う輝
   度重み付け工程と、 前記画素毎に異なる階調数に応じて、中間調処理のしき
   い値関数を切り替える切替工程とを有することを特徴と
   する画像処理方法。
7. 【請求項７】 前記中間調処理は、離散時間型セルラー
   ニューラルネットにより行われることを特徴とする請求
   項６に記載の画像処理方法。
8. 【請求項８】 前記中間調処理は、ディザ法を用いて行
   われることを特徴とする請求項６に記載の画像処理方
   法。
9. 【請求項９】 前記画素毎に異なる階調数は、２階調と
   ４階調であることを特徴とする請求項６に記載の画像処
   理方法。
10. 【請求項１０】 中間調処理方法のプログラムコードが
    格納されたコンピュータ可読記憶媒体であって、 画素毎に階調数が異なる入力画像データを中間調処理す
    る際に、前記画素毎の輝度比に応じた重み付けを行う輝
    度重み付け工程のコードと、 前記画素毎に異なる階調数に応じて、中間調処理のしき
    い値関数を切り替える切替工程のコードとを有すること
    を特徴とする記憶媒体。