JP2001292182A

JP2001292182A - ディジタル放送受信機

Info

Publication number: JP2001292182A
Application number: JP2000102166A
Authority: JP
Inventors: Shigeto Masuda; 成人升田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-04-04
Filing date: 2000-04-04
Publication date: 2001-10-19
Anticipated expiration: 2020-04-04
Also published as: JP3566177B2

Abstract

(57)【要約】【課題】バスラインを複数系統設けることなく且つ制
御システムを複雑化することなく、高受信品質を維持す
るディジタル放送受信機を提供する。【解決手段】本発明のディジタル放送受信機は、局部
発振信号を生成する局部発振回路４と、マイクロコンピ
ュータ１４からの選局情報に基づいて、上記局部発振信
号が選局すべきチャンネルに対応する周波数を有するよ
うに、上記局部発振回路４をＰＬＬ制御する選局用ＰＬ
Ｌ回路１２と、上記マイクロコンピュータ１４と上記選
局用ＰＬＬ回路１２を接続するシステム制御バス１８を
オン／オフするスイッチ１３とを備えている。このスイ
ッチ１３は、ディジタル復調のシステムリセット信号１
９によってオン／オフが制御される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、あらゆるタイプの
デジタル放送チューナに適用でき、ＰＬＬ周波数シンセ
サイザによってチャンネル選局を行うディジタル放送受
信機に関するものである。

【０００２】

【従来の技術】従来のＰＬＬ周波数シンセサイザによる
チャンネル選局を行う受信機のブロック構成を図７に示
す。図７に示す受信機において、ディジタル変調された
ＲＦ信号は受信機入力端１を介して入力され、入力フィ
ルタ２及びＲＦ−ＡＧＣ増幅回路３を介してミキサ回路
４に入力される。ミキサ回路４に入力された信号は、受
信周波数（選局周波数）に応じた局部発振信号とミキシ
ングされ、バンドパスフィルタ５を介してＩＦ（中間周
波信号）信号に周波数変換される。

【０００３】上記局部発振信号は次のようにして生成さ
れる。すなわち、マイクロコンピュータ１４から伝送さ
れてくる制御データ信号を受信すると、選局用ＰＬＬ回
路１２は、局部発振回路１１の発振周波数を受信制御デ
ータ信号および該局部発振回路１１の出力に基づいてＰ
ＬＬ制御し、局部発振信号増幅回路１０を介して上記局
部発振信号として上記ミキサ回路４に送る。

【０００４】周波数変換されたＩＦ信号は、ＩＦ−ＡＧ
Ｃ増幅回路６を介してＡ／Ｄコンバータ７に送られ、こ
こでディジタル信号に変換された後、ディジタル復調回
路８にてディジタル復調が施されて元のディジタルデー
タに復調される。ここで、周波数変換に用いられる局部
発振信号は、選局用ＰＬＬ回路１２にてＰＬＬ制御さ
れ、その周波数設定はマイクロコンピュータ１４よりシ
ステム制御バス１８を介して送信される制御データ信号
にて行われる。

【０００５】又、ディジタル復調回路８には、復調パラ
メータ設定のため、マイクロコンピュータ１４からシス
テム制御バス１８を介して復調制御データが送信され
る。あるいは、逆に、ディジタル復調回路８からマイク
ロコンピュータ１４にステータス情報を返すこともあ
る。また、マイクロコンピュータ１４は、選局用ディジ
タルデータやディジタル復調設定データのみではなく、
同一バスを用いてその他のシステム制御にも使用され
る。

【０００６】しかしながら、図７で示す従来技術では、
システム制御バス１８が、チャンネル選局用バスとディ
ジタル復調制御バスあるいはその他のシステムバスを兼
ねているため、チャンネル選局時以外にも選局用ＰＬＬ
回路１２にその他の制御データが伝送されることにな
る。このようにチャンネル選局時以外に伝送されてきた
制御データは、選局用ＰＬＬ回路１２及び局部発振回路
１１において雑音信号となり、その結果、局部発振回路
１１の発振周波数が変動をおこし、図８に示すようにＩ
Ｆ信号のスペクトラムに変動が生じ、最終的にディジタ
ル復調出力（ディジタル復調回路８の出力）においてエ
ラーが発生するという問題があった。

【０００７】そこで、上記問題点を克服するものとし
て、図９に示す他の従来技術が知られている。なお、図
７の従来技術と同じ機能を有する部材には同じ参照符号
を付記し、詳細な説明を省略する。

【０００８】図９に示す従来技術によれば、受信機入力
端１からディジタル復調回路８までの構成は図７に示す
従来技術と同じであるが、チャンネル選局のための選局
用制御バス１８ａは、ディジタル復調制御バス１８ｂと
分離され、単独の制御バスとしての機能している点で異
なっている。

【０００９】つまり、図９に示す従来技術によれば、選
局用ＰＬＬ回路１２を制御するマイクロコンピュータ１
４からの選局用制御バス１８ａ（ＰＬＬ制御バス）がデ
ィジタル復調制御バス１８ｂから分離されるので、チャ
ンネル選局時以外に選局に係る制御データ信号以外が選
局用ＰＬＬ回路１２に伝送されることはない。したがっ
て、チャンネル選局時以外にマイクロコンピュータ１４
からの送信データに起因して局部発振信号の雑音特性が
劣化しなくなり、その結果、ビット誤り率が劣化して受
信品質が悪くなることが回避される。

【００１０】

【発明が解決しようとする課題】上述のように、図９に
示す従来技術の構成によれば、選局用制御バス１８ａ
と、ディジタル復調制御バス１８ｂとが互いに分離され
ているので、図７の受信機に固有の上記問題を克服でき
る。

【００１１】しかしながら、図９に示す従来技術の構成
では、選局用制御バス１８ａと、ディジタル復調制御バ
ス１８ｂを含むその他のシステムバスとを互いに分離す
るために、複数系統のバスラインが必要である。これ
は、マイクロコンピュータ１４において必要とされるＩ
／Ｏポート数（無制限にＩ／Ｏポート数があるわけでは
なくて、制限がある。）が多くなるという問題点や、バ
スラインを複数系統設けることに伴って制御システムが
複雑化するという問題点を招来する。

【００１２】本発明は、上記問題点に鑑みなされたもの
であり、その目的は、バスラインを複数系統設けること
なく且つ制御システムを複雑化することなく、高受信品
質を維持するディジタル放送受信機を提供することにあ
る。

【００１３】

【課題を解決するための手段】本発明に係る発明のディ
ジタル放送受信機は、上記課題を解決するために、ディ
ジタル変調信号と局部発振信号とをミキシングして中間
周波信号に周波数変換し、この中間周波信号に基づいて
元のディジタル信号に復調するディジタル放送受信機に
おいて、以下の措置を講じたことを特徴としている。

【００１４】即ち、上記ディジタル放送受信機は、上記
局部発振信号を生成する局部発振回路と、マイクロコン
ピュータからの選局情報に基づいて、上記局部発振信号
が選局すべきチャンネルに対応する周波数を有するよう
に、上記局部発振回路をＰＬＬ制御する選局用ＰＬＬ回
路と、上記マイクロコンピュータと上記選局用ＰＬＬ回
路を接続するバスを断接する断接手段とを備えたことを
特徴としている。

【００１５】上記の発明によれば、局部発振信号が局部
発振回路によって生成される。選局用ＰＬＬ回路は、マ
イクロコンピュータから選局情報を受け、この選局情報
に基づいて上記局部発振回路をＰＬＬ制御する。この制
御により、局部発振回路から出力される局部発振信号の
周波数は、選局すべきチャンネルに対応したものとな
る。このようにして得られた局部発振信号と、入力信号
であるディジタル変調信号とがミキシングされて中間周
波信号に周波数変換され、この中間周波信号に基づいて
元のディジタル信号に復調される。

【００１６】従来のディジタル放送受信機は、雑音信号
による発振周波数の変動がチャンネル選局時以外に生じ
ることを回避するために、選局情報と、その他の情報と
は別々のバスを介して伝送されていた。そのため、複数
系統のバスが必要となり、マイクロコンピュータにおい
て必要とされるＩ／Ｏポート数（無制限にＩ／Ｏポート
数があるわけではなくて、制限がある。）が多くなると
いう問題点や、バスを複数系統設けることに伴って制御
システムが複雑化するという問題点を招来していた。

【００１７】そこで、上記ディジタル放送受信機によれ
ば、マイクロコンピュータと選局用ＰＬＬ回路を接続す
るバスを断接する断接手段が設けられているので、上記
選局情報は該断接手段を介してマイクロコンピュータか
ら選局用ＰＬＬ回路に伝送されることになる。つまり、
断接手段が接状態にあるときには選局情報がマイクロコ
ンピュータから選局用ＰＬＬ回路に伝送されるが、断状
態にあるときには選局情報は伝送されなくなる。

【００１８】このように、断接手段が断状態にあるとき
には選局情報が選局用ＰＬＬ回路に伝送されないので、
チャンネル選局時以外に発振周波数に変動が生じること
を回避できる。また、上記従来のように複数系統のバス
を設ける必要がないので、マイクロコンピュータのＩ／
Ｏポート数も一つのバス分だけ用意すればよいと共に、
制御システムを複雑化することを確実に回避できる。

【００１９】上記断接手段の断接は、チャンネル選局中
はアクティブである一方チャンネル選局完了後にノンア
クティブになるリセット信号によって制御され、上記断
接手段は、上記リセット信号がアクティブのときに接状
態になる一方、ノンアクティブのときに断状態になると
共に、上記リセット信号がノンアクティブのときに上記
復調動作は維持される一方、上記リセット信号がアクテ
ィブからノンアクティブになるときに上記復調動作がリ
セットされることが好ましい。

【００２０】この場合、唯一のリセット信号は、復調動
作の制御と断接手段の断接動作の制御の双方に共用され
る。つまり、従来から復調動作の制御に使用されていた
リセット信号を断接手段の断接動作の制御にも利用でき
るので、断接手段の制御用に別途新たな制御信号を用意
する必要がない。したがって、回路構成や制御システム
を複雑化することなく、所望の選局制御が高精度に行え
る。

【００２１】上記リセット信号は、選局情報が伝送され
る期間中アクティブであることが好ましい。この場合、
一部が欠落することなく確実に選局情報が選局用ＰＬＬ
回路に伝送され、適切なＰＬＬ制御を行うことが可能と
なる。

【００２２】上記断接手段は、伝送方向が、上記マイク
ロコンピュータから上記選局用ＰＬＬへの１方向のみで
あってもよい。この場合、例えば、上記断接手段は、上
記リセット信号と上記選局情報を入力し、論理積演算を
行う論理積演算回路で実現することができる。

【００２３】また、上記断接手段は、伝送方向が、上記
マイクロコンピュータと上記選局用ＰＬＬとの間で双方
向であってもよい。この場合、例えば、上記断接手段
は、双方向のアナログスイッチで実現することができ
る。

【００２４】また、上記断接手段は、ソースが第１電源
電圧にプルアップされ、ドレインが第２電源電圧にプル
アップされ、ゲートに上記リセット信号が印加されるＦ
ＥＴで実現することもできる。

【００２５】この場合、ゲートに入力されるリセット信
号がアクティブのときは、ＦＥＴはオンし、マイクロコ
ンピュータから選局情報が選局用ＰＬＬ回路に伝送され
るか、又はこれとは逆向きの伝送が行われる。しかも、
伝送の結果、マイクロコンピュータ側の信号レベル（第
１電源電圧〜グランドレベル）を選局用ＰＬＬ回路側の
信号レベル（第２電源電圧〜グランドレベル）にレベル
変換するか、又はこの逆のレベル変換を行うことが可能
となる。

【００２６】これに対して、ゲートに入力されるリセッ
ト信号がノンアクティブのときは、ＦＥＴはオフし、マ
イクロコンピュータから選局情報が選局用ＰＬＬ回路に
伝送されることはないし、またこれと逆向きの伝送もな
されない。

【００２７】以上のように、上記断接手段をＦＥＴで上
記のように構成すれば、選局用ＰＬＬ回路がマイクロコ
ンピュータからデータを受信する場合のみならず、選局
用ＰＬＬ回路がマイクロコンピュータに送信する場合に
も使用できる。すなわち、マイクロコンピュータと選局
用ＰＬＬ回路の間で双方向にデータ信号が伝送されるア
プリケーションにおいて使用できる。しかも、この場
合、マイクロコンピュータ側と選局用ＰＬＬ回路側とで
信号レベルが異なる（動作電源が異なる）システムのア
プリケーションにおいて使用可能となる。

【００２８】

【発明の実施の形態】本発明の実施の一形態について図
１乃至図６に基づいて説明すれば、以下のとおりであ
る。なお、前述の図７と同じ機能を有する部材について
は同じ参照符号を付記する。

【００２９】本実施の形態に係るディジタル放送受信機
は、図１に示すように、ＲＦ（Radio Frequency ）信号
が受信機入力端１を介して入力される。このＲＦ信号
は、入力フィルタ２及びＲＦ−ＡＧＣ（Automatic Gain
Control）増幅回路３を介してミキサ回路４に入力され
る。ミキサ回路４に入力された信号は、受信周波数（選
局周波数）に応じて変化する局部発振信号（局部発振回
路１１の出力）とミキシングされ、バンドパスフィルタ
５を介してＩＦ信号（中間周波信号）に周波数変換され
る。

【００３０】上記局部発振信号は、次のようにして生成
される。すなわち、マイクロコンピュータ１４から伝送
されてくるクロック信号及びデータ信号を受信すると、
選局用ＰＬＬ回路１２は、局部発振回路１１の発振周波
数を受信データ信号および該局部発振回路１１の出力に
基づいてＰＬＬ制御し、局部発振信号増幅回路１０を介
して上記局部発振信号として上記ミキサ回路４に送る。

【００３１】周波数変換された上記ＩＦ信号は、ＩＦ−
ＡＧＣ増幅回路６を介してＡ／Ｄコンバータ７に入力さ
れ、ディジタル信号に変換された後、ディジタル復調回
路８にてディジタル復調が施されて元のディジタルデー
タに復調される。ここで、周波数変換に用いられる局部
発振信号は、選局用ＰＬＬ回路１２にてＰＬＬ制御さ
れ、その周波数設定は、マイクロコンピュータ１４より
システム制御バス１８を介して送信される制御データ信
号（選局情報）によって行われる。

【００３２】また、ディジタル復調回路８には、復調パ
ラメータ設定のため、マイクロコンピュータ１４よりシ
ステム制御バス１８を介して復調制御データが送信され
るようになっている。あるいは逆に、ディジタル復調回
路８からマイクロコンピュータ１４にステータス情報を
返すこともある。また、マイクロコンピュータ１４は選
局用ディジタルデータ（選局情報）やディジタル復調設
定データのみではなく、同一バスを用いてその他のシス
テム制御にも使用される。

【００３３】システム制御用のマイクロコンピュータ１
４は、選局用ＰＬＬ回路１２やディジタル復調回路８あ
るいは他のシステム回路（図示しない）と１系統のバス
ライン（システム制御バス１８）で接続され、マイクロ
コンピュータ１４と選局用ＰＬＬ回路１２の間には、遮
断／伝送（通過）を切り替えるためのスイッチ回路１３
（断接手段）が設けられている。

【００３４】スイッチ回路１３のオン／オフの切替制御
には、ディジタル復調のシステムリセット信号１９が用
いられる。このディジタル復調のシステムリセット信号
１９は、マイクロコンピュータ１４からディジタル復調
回路８にも伝送される。

【００３５】ここで、選局用ＰＬＬ回路１２に対する制
御データは、クロック信号とデータ信号から構成されて
いるとする。また、ディジタル復調のシステムリセット
信号１９は、ハイレベルからローレベルに立ち下がると
きにアクティブになるものとする。つまり、ディジタル
復調のシステムリセット信号１９がローレベルではリセ
ット動作が行われずに通常の復調動作状態が維持される
一方、ハイレベルからローレベルに立ち下がるときにリ
セット動作が行われる。

【００３６】上記リセット動作は、チャンネル選局動作
ごとに行われ、且つチャンネル選局動作が終了した後に
行われる。また、ディジタル復調のシステムリセット信
号１９は、ハイレベルの期間が図２に示すようにＰＬＬ
制御データ（選局情報）の伝送期間を完全に含むように
しておくことが好ましい。これにより、一部が欠落する
ことなく確実にＰＬＬ制御データが選局用ＰＬＬ回路１
２に伝送され、適切なＰＬＬ制御が行われることにな
る。

【００３７】マイクロコンピュータ１４と選局用ＰＬＬ
回路１２の間に設けられた遮断／伝送（通過）を切り替
えるスイッチ回路１３は、ディジタル復調のシステムリ
セット信号１９を切替の制御信号として利用しており、
これがハイレベルのときに伝送（通過）状態となる一
方、ローレベルのときに遮断状態となるように動作する
とする。

【００３８】ここで、ディジタル放送受信機がチャンネ
ル選局を行うとき、ディジタル復調のシステムリセット
信号１９はハイレベルとなり、スイッチ回路１３は伝送
（通過）状態となる。このとき、スイッチ回路１３を介
してチャンネル選局用のクロック信号とデータ信号が選
局用ＰＬＬ回路１２に伝送され、局部発振回路１１の発
振周波数が選局周波数に応じた周波数に設定され、希望
チャンネルが選局される。

【００３９】チャンネル選局動作が完了した後、ディジ
タル復調のシステムリセット信号１９は、ハイレベルか
らローレベルに立ち下がり、ディジタル復調回路８がリ
セットされ、ローレベル状態で通常の復調動作モードが
維持される。このとき、ディジタル復調のシステムリセ
ット信号１９は、ローレベルであるため、スイッチ回路
１３は遮断状態にある。この状態で、マイクロコンピュ
ータ１４からディジタル復調回路８やその他のシステム
に制御データが送られたり、逆にマイクロコンピュータ
１４にステータス情報が送られたりしても、スイッチ回
路１３は遮断状態にあるため、送信側から受信側へデー
タ等が伝送されることはない。その結果、スイッチ回路
１３が遮断状態にある間は、局部発振回路１１におい
て、スイッチ回路１３を介して行われるデータ信号の送
受信に起因するノイズが発生することはない。

【００４０】図３は、上記スイッチ回路１３をＡＮＤ回
路１５及び１６で構成した場合の具体例を示すディジタ
ル放送受信機の構成ブロック図である。

【００４１】図３に示すように、マイクロコンピュータ
１４のＩ／Ｏポート（図示しない）はＡＮＤゲート１５
及び１６の各第１入力端子に入力され、またＡＮＤゲー
ト１５及び１６の各第２入力端子には、ディジタル復調
回路８に入力されるディジタル復調のシステムリセット
信号１９が供給される。

【００４２】ディジタル復調のシステムリセット信号１
９は、ＡＮＤゲート１５及び１６のゲートの開閉を制御
する制御信号の役割を果たしている。すなわち、入力さ
れるディジタル復調のシステムリセット信号１９がハイ
レベルのときにＡＮＤゲート１５及び１６はゲートが開
かれた状態となり、クロック信号及びデータ信号がそれ
ぞれそのまま選局用ＰＬＬ回路１２に伝送される。これ
に対して、入力されるディジタル復調のシステムリセッ
ト信号１９がローレベルのときにＡＮＤゲート１５及び
１６はゲートが閉じられた状態となり、クロック信号及
びデータ信号は選局用ＰＬＬ回路１２に伝送されること
はない（ＡＮＤゲート１５及び１６からはローレベルが
選局用ＰＬＬ回路１２に伝送される。）。

【００４３】より具体的には、上記の構成によれば、Ａ
ＮＤゲート１５及び１６に入力されるディジタル復調の
システムリセット信号１９がハイレベルで、且つマイク
ロコンピュータ１４からの送信データ信号がハイレベル
のときは、ＡＮＤゲート１５及び１６の出力はハイレベ
ルとなり、また、ディジタル復調のシステムリセット信
号１９がハイレベルで、且つ、マイクロコンピュータ１
４からの送信データ信号がローレベルのときは、ＡＮＤ
ゲート１５および１６の出力はローレベルとなる。これ
は、マイクロコンピュータ１４からのデータ信号が選局
用ＰＬＬ回路１２に入力されることを意味する。

【００４４】これに対して、ディジタル復調のシステム
リセット信号１９がローレベルのときは、マイクロコン
ピュータ１４からの送信データ信号がハイレベルでもロ
ーレベルでも、ＡＮＤゲート１５及び１６の出力は常に
ローレベルとなる。これは、マイクロコンピュータ１４
からの送信データ信号が選局用ＰＬＬ回路１２に伝送さ
れないことを意味する。

【００４５】図３に示す例は、選局用ＰＬＬ回路１２が
データ受信する場合のみに使用できる。即ち、マイクロ
コンピュータ１４から選局用ＰＬＬ回路１２に単方向
（１方向）に伝送されるアプリケーションにおいて使用
できる。

【００４６】ここで、図４を参照しながら、上記スイッ
チ回路１３をアナログスイッチ１７で構成した場合の具
体例を示すディジタル放送受信機の構成例について説明
する。

【００４７】図４に示すように、マイクロコンピュータ
１４のＩ／Ｏポート（図示しない）は双方向のアナログ
スイッチ１７に入力され、またアナログスイッチ１７の
出力端子は選局用ＰＬＬ回路１２のデータ入力端子に接
続される。更に、アナログスイッチ１７のコントロール
端子には、ディジタル復調回路８に入力されるディジタ
ル復調のシステムリセット信号１９が制御信号として供
給される。ディジタル復調のシステムリセット信号１９
がハイレベルのときはアナログスイッチ１７がオンする
一方、ローレベルのときはオフするとする。

【００４８】この場合、アナログスイッチ１７のコント
ロール端子に、ハイレベルのディジタル復調のシステム
リセット信号１９が入力されると、マイクロコンピュー
タ１４からのクロック信号及びデータ信号が選局用ＰＬ
Ｌ回路１２に伝送されるか、又は、これとは逆に、選局
用ＰＬＬ回路１２からステータス情報等がマイクロコン
ピュータ１４に伝送される。

【００４９】これに対して、ローレベルのシステムリセ
ット信号１９が入力されると、マイクロコンピュータ１
４からのクロック信号及びデータ信号が選局用ＰＬＬ回
路１２に伝送されることはないし、また、これとは逆
に、選局用ＰＬＬ回路１２からステータス情報等がマイ
クロコンピュータ１４に伝送されることもない。

【００５０】以上のように、図４に示す例は、選局用Ｐ
ＬＬ回路１２がマイクロコンピュータ１４からデータを
受信する場合のみならず、選局用ＰＬＬ回路１２がマイ
クロコンピュータ１４にステータス情報等を送信する場
合にも使用できる。すなわち、マイクロコンピュータ１
４と選局用ＰＬＬ回路１２の間で双方向にデータ信号が
伝送されるアプリケーションにおいて使用できる。

【００５１】図５は、上記スイッチ回路１３をＮＭＯＳ
ＦＥＴであるＱ１及びＱ２で構成した場合の具体例を示
すディジタル放送受信機の構成ブロック図である。

【００５２】マイクロコンピュータ１４のＩ／Ｏポート
（図示しない）は、図５に示すように、ＮＭＯＳＦＥＴ
であるＱ１及びＱ２（以下、説明の便宜上、ＦＥＴＱ１
及びＦＥＴＱ２と称す。）のそれぞれのソースに接続さ
れる。又、これらソースは抵抗Ｒ５及びＲ６を介して第
１電源電圧Ｂ１にそれぞれプルアップされている。ＦＥ
ＴＱ１及びＱ２のドレインは、抵抗Ｒ１及び抵抗Ｒ２を
介して第２電源電圧Ｂ２にそれぞれプルアップされてい
る。また、ＦＥＴＱ１及びＱ２のドレインは、選局用Ｐ
ＬＬ回路１２のデータ入力端子に接続されている。ＦＥ
ＴＱ１及びＱ２のゲートには、ディジタル復調回路８に
入力されるディジタル復調のシステムリセット信号１９
がそれぞれ供給される。

【００５３】この場合、各ゲートに入力されるディジタ
ル復調のシステムリセット信号１９がハイレベルのとき
は、ＦＥＴＱ１及びＱ２はそれぞれオンし、マイクロコ
ンピュータ１４からクロック信号とデータ信号とが選局
用ＰＬＬ回路１２に伝送されるか、又はこれとは逆に、
選局用ＰＬＬ回路１２からステータス情報等がマイクロ
コンピュータ１４に伝送される。

【００５４】しかも、伝送の結果、マイクロコンピュー
タ１４側の信号レベル（第１電源電圧Ｂ１〜グランドレ
ベル）を選局用ＰＬＬ回路１２側の信号レベル（第２電
源電圧Ｂ２〜グランドレベル）にレベル変換するか、こ
の逆のレベル変換を行うことが可能となる。

【００５５】これに対して、それぞれゲートに入力され
るディジタル復調のシステムリセット信号１９がローレ
ベルのときは、ＦＥＴＱ１及びＱ２はそれぞれオフし、
マイクロコンピュータ１４からクロック信号とデータ信
号とが選局用ＰＬＬ回路１２に伝送されることはない
し、またこれとは逆に、選局用ＰＬＬ回路１２からステ
ータス情報等がマイクロコンピュータ１４に伝送される
こともない。

【００５６】以上のように、図５に示す例は、選局用Ｐ
ＬＬ回路１２がマイクロコンピュータ１４からデータを
受信する場合のみならず、選局用ＰＬＬ回路１２がマイ
クロコンピュータ１４にステータス情報等を送信する場
合にも使用できる。すなわち、マイクロコンピュータ１
４と選局用ＰＬＬ回路１２の間で双方向にデータ信号が
伝送されるアプリケーションにおいて使用できる。

【００５７】しかも、図５に示す例は、マイクロコンピ
ュータ１４側と選局用ＰＬＬ回路１２側とで信号レベル
が異なる（動作電源が異なる）システムのアプリケーシ
ョンにおいて使用可能となる。

【００５８】図６は、以上説明の各スイッチ回路１３を
備えたディジタル放送受信機のＩＦ信号のスペクトラム
波形図である。図８の従来技術の場合と比較して、安定
したスペクトラム波形が得られた。

【００５９】以上は、ディジタル復調のシステムリセッ
ト信号１９がローレベルで通常動作状態を維持し、ハイ
レベルからローレベルに立ち下がるときにリセット動作
が行われる場合について説明しているが、本発明はこれ
に限定されるものではなく、例えば、逆に、ディジタル
復調のシステムリセット信号１９はハイレベルで通常動
作状態を維持し、ローレベルからハイレベルに立ち上が
るときにリセット動作が行われる場合、スイッチ回路１
３のコントロール信号としてディジタル復調のシステム
リセット信号１９を反転した信号を用いることによっ
て、同じ作用、効果を奏する。

【００６０】上記実施の形態に係るディジタル放送受信
機は、以上のように、マイクロコンピュータ１４から選
局用ＰＬＬ回路１２につながるバスラインにおいて遮断
／伝送（通過）を切り替えるスイッチ回路１３を設け、
この切替制御をディジタル復調のシステムリセット信号
１９によって行い、ディジタル復調のシステムリセット
期間にスイッチ回路１３を伝送（通過）状態にして選局
用ＰＬＬデータをマイクロコンピュータ１４から選局用
ＰＬＬ回路１２に伝送することによって、所望チャンネ
ルの選局を行い、それ以外の期間はスイッチ回路１３を
遮断状態にすることによって、スイッチ回路１３を介し
て行われるデータ等の伝送を行わない構成を有してい
る。

【００６１】上記ディジタル放送受信機によれば、チャ
ンネル選局時にのみマイクロコンピュータ１４から選局
用ＰＬＬ回路１２にデータを伝送することによってチャ
ンネル選局を行うことができるため、１系統のシステム
バスラインによって受信システムを構成しても他の制御
データによって局部発振信号が影響されない受信システ
ムを構築できる。

【００６２】本発明に係る第１ディジタル放送受信機
は、以上のように、ＰＬＬ制御された局部発振回路と周
波数変換回路にてディジタル変調された任意のチャンネ
ル信号を選局してＩＦ信号に周波数変換する選局部とＩ
Ｆ信号をＡ／Ｄ変換した後ディジタル信号に復調を行う
ディジタル復調部から構成されるディジタル放送受信機
であって、ＰＬＬ周波数設定のためマイクロコンピュー
タからＰＬＬ回路に接続されるデータバスラインに遮断
／伝送（通過）を切り替えるスイッチを設け、そのスイ
ッチの切替制御をシステムリセット信号（ディジタル復
調システムリセット信号）によって行うものである。

【００６３】本発明に係る第２ディジタル放送受信機
は、以上のように、上記の第１ディジタル放送受信機に
おいて、システムリセット期間に上記スイッチを伝送
（通過）状態にして選局用ＰＬＬデータを選局用ＰＬＬ
回路に伝送して選局を行い、それ以外の期間は上記スイ
ッチを遮断状態にすることを特徴としている。

【００６４】本発明に係る第３ディジタル放送受信機
は、以上のように、上記の第１ディジタル放送受信機に
おいて、上記スイッチとして入力から出力方向への１方
向のみの伝送素子を用い、上記マイクロコンピュータか
ら選局用ＰＬＬ回路への１方向のみのデータ伝送を行う
ことを特徴としている。

【００６５】本発明に係る第４ディジタル放送受信機
は、以上のように、上記の第１ディジタル放送受信機に
おいて、上記スイッチとして入出力双方向の伝送素子を
用い、上記マイクロコンピュータと選局用ＰＬＬ回路の
間の双方向データ伝送を行うことを特徴としている。

【００６６】本発明に係る第５ディジタル放送受信機
は、以上のように、上記の第１ディジタル放送受信機に
おいて、上記スイッチとしてＦＥＴを用い、上記システ
ムリセット信号でＦＥＴのゲートを制御し、またドレイ
ンに抵抗を介して第１のデータ信号レベルを動作させる
ための第１の電源電圧を加え、またソースに抵抗を介し
て第２のデータ信号レベルを動作させるための第２の電
源電圧を加え、マイクロコンピュータ出力信号レベルと
ＰＬＬデータ入力信号レベルとで異なる信号レベルに対
しても信号レベルシフトを行い、かつドレイン−ソース
間の伝送／遮断の切替を行うことを特徴としている。

【００６７】上記第１乃至第５ディジタル放送受信機に
よれば、スイッチがマイクロコンピュータと選局用ＰＬ
Ｌ回路の間に設けられているので、１系統のシステム制
御バスラインにおいて他のシステム制御データによる影
響を受けることなく、ＰＬＬ選局を行うことが可能とな
るので、安価で高性能なディジタル放送受信機を実現す
ることができる。

【００６８】

【発明の効果】本発明に係る発明のディジタル放送受信
機は、以上のように、ディジタル変調信号と局部発振信
号とをミキシングして中間周波信号に周波数変換し、こ
の中間周波信号に基づいて元のディジタル信号に復調す
るディジタル放送受信機において、上記局部発振信号を
生成する局部発振回路と、マイクロコンピュータからの
選局情報に基づいて、上記局部発振信号が選局すべきチ
ャンネルに対応する周波数を有するように、上記局部発
振回路をＰＬＬ制御する選局用ＰＬＬ回路と、上記マイ
クロコンピュータと上記選局用ＰＬＬ回路を接続するバ
スを断接する断接手段とを備えたことを特徴としてい
る。

【００６９】上記の発明によれば、局部発振信号が局部
発振回路によって生成される。選局用ＰＬＬ回路は、マ
イクロコンピュータから選局情報を受け、この選局情報
に基づいて上記局部発振回路をＰＬＬ制御する。この制
御により、局部発振回路から出力される局部発振信号の
周波数は、選局すべきチャンネルに対応したものとな
る。このようにして得られた局部発振信号と、入力信号
であるディジタル変調信号とがミキシングされて中間周
波信号に周波数変換され、この中間周波信号に基づいて
元のディジタル信号に復調される。

【００７０】従来のディジタル放送受信機は、チャンネ
ル選局時以外に雑音信号により発振周波数に変動が生じ
ることを回避するために、選局情報と、その他の情報と
は別々のバスを介して伝送されていた。そのため、複数
系統のバスが必要となり、マイクロコンピュータにおい
て必要とされるＩ／Ｏポート数（無制限にＩ／Ｏポート
数があるわけではなくて、制限がある。）が多くなると
いう問題点や、バスを複数系統設けることに伴って制御
システムが複雑化するという問題点を招来していた。

【００７１】そこで、上記ディジタル放送受信機によれ
ば、マイクロコンピュータと選局用ＰＬＬ回路を接続す
るバスを断接する断接手段が設けられているので、上記
選局情報は該断接手段を介してマイクロコンピュータか
ら選局用ＰＬＬ回路に伝送されることになる。つまり、
断接手段が接状態にあるときには選局情報がマイクロコ
ンピュータから選局用ＰＬＬ回路に伝送されるが、断状
態にあるときには選局情報は伝送されなくなる。

【００７２】このように、断接手段が断状態にあるとき
には選局情報が選局用ＰＬＬ回路に伝送されないので、
チャンネル選局時以外に発振周波数に変動が生じること
を回避できる。また、上記従来のように複数系統のバス
を設ける必要がないので、マイクロコンピュータのＩ／
Ｏポート数も一つのバス分だけ用意すればよいと共に、
制御システムを複雑化することを回避できるという効果
を奏する。

【００７３】上記断接手段の断接は、チャンネル選局中
はアクティブである一方チャンネル選局完了後にノンア
クティブになるリセット信号によって制御され、上記断
接手段は、上記リセット信号がアクティブのときに接状
態になる一方、ノンアクティブのときに断状態になると
共に、上記リセット信号がノンアクティブのときに上記
復調動作は維持される一方、上記リセット信号がアクテ
ィブからノンアクティブになるときに上記復調動作がリ
セットされることが好ましい。

【００７４】この場合、唯一のリセット信号は、復調動
作の制御と断接手段の断接動作の制御の双方に共用され
る。つまり、従来から復調動作の制御に使用されていた
リセット信号を断接手段の断接動作の制御にも利用でき
るので、断接手段の制御用に別途新たな制御信号を用意
する必要がない。したがって、回路構成や制御システム
を複雑化することなく、所望の選局制御が高精度に行え
るという効果を併せて奏する。

【００７５】上記リセット信号は、選局情報が伝送され
る期間中アクティブであることが好ましい。この場合、
一部が欠落することなく確実に選局情報が選局用ＰＬＬ
回路に伝送され、適切なＰＬＬ制御を行うことが可能と
なるという効果を併せて奏する。

【００７６】上記断接手段は、伝送方向が、上記マイク
ロコンピュータから上記選局用ＰＬＬへの１方向のみで
あってもよい。この場合、例えば、上記断接手段は、上
記リセット信号と上記選局情報を入力し、論理積演算を
行う論理積演算回路で実現することができる。

【００７７】また、上記断接手段は、伝送方向が、上記
マイクロコンピュータと上記選局用ＰＬＬとの間で双方
向であってもよい。この場合、例えば、上記断接手段
は、双方向のアナログスイッチで実現することができ
る。

【００７８】また、上記断接手段は、ソースが第１電源
電圧にプルアップされ、ドレインが第２電源電圧にプル
アップされ、ゲートに上記リセット信号が印加されるＦ
ＥＴで実現することもできる。

【００７９】この場合、ゲートに入力されるリセット信
号がアクティブのときは、ＦＥＴはオンし、マイクロコ
ンピュータから選局情報が選局用ＰＬＬ回路に伝送され
るか、又はこれとは逆向きの伝送が行われる。しかも、
伝送の結果、マイクロコンピュータ側の信号レベル（第
１電源電圧〜グランドレベル）を選局用ＰＬＬ回路側の
信号レベル（第２電源電圧〜グランドレベル）にレベル
変換するか、又はこの逆のレベル変換を行うことが可能
となる。

【００８０】これに対して、ゲートに入力されるリセッ
ト信号がノンアクティブのときは、ＦＥＴはオフし、マ
イクロコンピュータから選局情報が選局用ＰＬＬ回路に
伝送されることはないし、またこれと逆向きの伝送もな
されない。

【００８１】以上のように、上記断接手段をＦＥＴで上
記のように構成すれば、選局用ＰＬＬ回路がマイクロコ
ンピュータからデータを受信する場合のみならず、選局
用ＰＬＬ回路がマイクロコンピュータに送信する場合に
も使用できる。すなわち、マイクロコンピュータと選局
用ＰＬＬ回路の間で双方向にデータ信号が伝送されるア
プリケーションにおいて使用できる。しかも、この場
合、マイクロコンピュータ側と選局用ＰＬＬ回路側とで
信号レベルが異なる（動作電源が異なる）システムのア
プリケーションにおいて使用可能となるという効果を併
せて奏する。

【図面の簡単な説明】

【図１】本発明に係るディジタル放送受信機の構成例を
示すブロック図である。

【図２】上記ディジタル放送受信機において使用される
ディジタル復調のシステムリセット信号とＰＬＬ制御デ
ータとの関係を示すタイミングチャート図である。

【図３】上記ディジタル放送受信機において、スイッチ
回路の具体的構成例を示すブロック図である。

【図４】上記ディジタル放送受信機において、スイッチ
回路の他の具体的構成例を示すブロック図である。

【図５】上記ディジタル放送受信機において、スイッチ
回路の更に他の具体的構成例を示すブロック図である。

【図６】上記ディジタル放送受信機のＩＦ信号のスペク
トラム波形図である。

【図７】従来のＰＬＬ周波数シンセサイザによるチャン
ネル選局を行う受信機のブロック構成図である。

【図８】図７の従来の受信機のＩＦ信号のスペクトラム
波形図である。

【図９】従来の他のＰＬＬ周波数シンセサイザによるチ
ャンネル選局を行う受信機のブロック構成図である。

【符号の説明】

１受信機入力端２入力フィルタ３ＲＦ−ＡＧＣ増幅回路４ミキサ回路５バンドパスフィルタ６ＩＦ−ＡＧＣ増幅回路７Ａ／Ｄコンバータ８ディジタル復調回路１０局部発振信号増幅回路１１局部発振回路１２選局用ＰＬＬ回路１３スイッチ回路（断接手段）１４マイクロコンピュータ１８システム制御バス１９ディジタル復調のシステムリセット信号

Claims

【特許請求の範囲】

【請求項１】ディジタル変調信号と局部発振信号とをミ
キシングして中間周波信号に周波数変換し、この中間周
波信号に基づいて元のディジタル信号に復調するディジ
タル放送受信機において、上記局部発振信号を生成する局部発振回路と、マイクロコンピュータからの選局情報に基づいて、上記
局部発振信号が選局すべきチャンネルに対応する周波数
を有するように、上記局部発振回路をＰＬＬ制御する選
局用ＰＬＬ回路と、上記マイクロコンピュータと上記選局用ＰＬＬ回路を接
続するバスを断接する断接手段とを備えたことを特徴と
するディジタル放送受信機。
【請求項２】上記断接手段の断接は、チャンネル選局中
はアクティブである一方、チャンネル選局完了後にノン
アクティブになるリセット信号によって制御され、上記断接手段は、上記リセット信号がアクティブのとき
に接状態になる一方、ノンアクティブのときに断状態に
なると共に、上記リセット信号がノンアクティブのときに上記復調動
作は維持される一方、上記リセット信号がアクティブか
らノンアクティブになるときに上記復調動作がリセット
されることを特徴とする請求項１に記載のディジタル放
送受信機。
【請求項３】上記リセット信号は、選局情報が伝送され
る期間中アクティブであることを特徴とする請求項２に
記載のディジタル放送受信機。
【請求項４】上記断接手段は、伝送方向が、上記マイク
ロコンピュータから上記選局用ＰＬＬへの１方向のみで
あることを特徴とする請求項１、２、又は３に記載のデ
ィジタル放送受信機。
【請求項５】上記断接手段は、上記リセット信号と上記
選局情報を入力し、論理積演算を行う論理積演算回路か
らなることを特徴とする請求項４に記載のディジタル放
送受信機。
【請求項６】上記断接手段は、伝送方向が、上記マイク
ロコンピュータと上記選局用ＰＬＬとの間で双方向であ
ることを特徴とする請求項１、２、又は３に記載のディ
ジタル放送受信機。
【請求項７】上記断接手段は、双方向のアナログスイッ
チであることを特徴とする請求項６に記載のディジタル
放送受信機。
【請求項８】上記断接手段は、ソースが第１電源電圧に
プルアップされ、ドレインが第２電源電圧にプルアップ
され、ゲートに上記リセット信号が印加されるＦＥＴで
あることを特徴とする請求項１、２、又は３に記載のデ
ィジタル放送受信機。