JP2001291802A - Wiring board and method of manufacturing the same and semiconductor device - Google Patents

Wiring board and method of manufacturing the same and semiconductor device

Info

Publication number
JP2001291802A
JP2001291802A JP2000110581A JP2000110581A JP2001291802A JP 2001291802 A JP2001291802 A JP 2001291802A JP 2000110581 A JP2000110581 A JP 2000110581A JP 2000110581 A JP2000110581 A JP 2000110581A JP 2001291802 A JP2001291802 A JP 2001291802A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
underlayer
electronic component
elastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000110581A
Other languages
Japanese (ja)
Inventor
Michio Horiuchi
道夫 堀内
Takashi Kurihara
孝 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000110581A priority Critical patent/JP2001291802A/en
Priority to US09/826,512 priority patent/US6660942B2/en
Priority to EP01303229A priority patent/EP1143515B1/en
Priority to DE60133429T priority patent/DE60133429T2/en
Publication of JP2001291802A publication Critical patent/JP2001291802A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0133Elastomeric or compliant polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board useful for a COB type device and capable of forming a highly reliable electric connection. SOLUTION: This wiring board has a pad for mounting an electronic component electrically connected to the electronic component at one end thereof and lead wiring connected to an external connection terminal at the other end. This wiring board is constructed such that an undercoat layer with low elasticity composed of a material having elasticity lower than that of a substrate is disposed between the base material of the wiring board and each of the pad for mounting an electronic component and the lead wiring.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品の実装技
術に関し、さらに詳しく述べると、COB(チップ・オ
ン・ボード)方式によって電子部品を実装可能な配線基
板とその製造方法、そしてかかる配線基板を使用した半
導体装置に関する。ここで、「電子部品」なる語は、そ
れを本願明細書で使用した場合、配線基板の上に搭載可
能な各種の部品を意味し、具体的には、ICチップ、L
SIチップ等の半導体素子、受動素子、電源などを指
す。また、したがって、本願発明の半導体装置は、電子
装置とも言うことができる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for mounting electronic components, and more particularly, to a wiring board on which electronic components can be mounted by a COB (chip-on-board) method, a method of manufacturing the same, and such a wiring board. And a semiconductor device using the same. Here, the term "electronic component", when used in the specification of the present application, means various components that can be mounted on a wiring board.
Refers to semiconductor elements such as SI chips, passive elements, and power supplies. Therefore, the semiconductor device of the present invention can also be called an electronic device.

【0002】[0002]

【従来の技術】最近、パーソナルコンピュータ、携帯電
話、PHSなどの電子機器の分野において、機器の小型
化、薄型化、軽量化、そして高機能化についての要求が
大である。このような要求に応えて、現在、半導体素子
を配線基板上に高密度に実装する技術が開発され、実用
されている。
2. Description of the Related Art Recently, in the field of electronic devices such as personal computers, mobile phones, and PHSs, there is a great demand for downsizing, thinning, lightening, and high functionality of devices. In response to such demands, a technique for mounting a semiconductor element on a wiring board at a high density has been developed and put to practical use.

【0003】高密度実装技術としてはすでにいろいろな
技術が知られているが、その1つにフリップチップ法が
ある。フリップチップ法は、半導体素子を配線基板上に
電気的に接続して搭載するに際して、配線が煩雑であ
り、複雑な構造に対応できない導体ワイヤを使用しない
で、配線基板のパッドと半導体素子の外部接続用端子と
の間に金属バンプを介在させて、半導体素子を直接的に
搭載しようとするものである。熱処理を施して金属バン
プを溶融させると、配線基板のパッドと半導体素子の外
部接続用端子とを固着させ、電気的に接続することがで
きる。ところで、この方法の場合、金属バンプの溶融の
ための加熱時、配線基板と半導体素子の熱膨張係数の差
に起因する熱応力が金属バンプに集中し、バンプそのも
のが破損してしまうという問題がある。
[0003] Various techniques are already known as high-density mounting techniques, and one of them is a flip-chip method. In the flip-chip method, when a semiconductor element is electrically connected to and mounted on a wiring board, wiring is complicated, and a conductive wire that cannot cope with a complicated structure is not used. A semiconductor element is directly mounted with a metal bump interposed between the terminal and the connection terminal. When the heat treatment is performed to melt the metal bumps, the pads of the wiring board and the external connection terminals of the semiconductor element can be fixedly connected to each other. By the way, in the case of this method, at the time of heating for melting the metal bump, there is a problem that thermal stress caused by a difference in thermal expansion coefficient between the wiring board and the semiconductor element is concentrated on the metal bump and the bump itself is damaged. is there.

【0004】上述の問題を解決するため、パッケージの
改良を通じて応力緩和を図ることが屡々行われている。
例えば配線基板のパッドと半導体素子の外部接続用端子
とを金属バンプで固着した後、配線基板と半導体素子の
間に樹脂を充填する方法がある。この方法は、アンダー
フィル構造と呼ばれるもので、金属パンプの機械的強度
を樹脂の機械的強度で補い、バンプの破損を防止するこ
とができる。しかし、この方法の場合、熱応力がバンプ
に集中することを防止していないので、バンプの破損を
完全に回避することは不可能である。
[0004] In order to solve the above-mentioned problems, it is often practiced to relieve the stress by improving the package.
For example, there is a method of fixing a pad of a wiring board and an external connection terminal of a semiconductor element with a metal bump, and then filling a resin between the wiring board and the semiconductor element. This method is called an underfill structure, in which the mechanical strength of the metal pump is compensated for by the mechanical strength of the resin, and the breakage of the bump can be prevented. However, in this method, since the thermal stress is not prevented from being concentrated on the bump, it is impossible to completely avoid the damage of the bump.

【0005】また、熱応力がバンプに集中することを防
止するため、配線基板と半導体素子の間に樹脂を充填す
る代わりに、それらの中間にシート状の熱硬化樹脂系接
着材を配置する方法もある。この方法では、配線基板上
に接着材を介して半導体素子を配置した後、半導体素子
を熱圧着し、金属パンプが配線基板のパッドに接続した
状態で接着材を硬化させる。室温状態に戻ると、硬化し
た接着材に熱収縮力等の圧縮力が発生し、この圧縮力に
よって、金属パンプが配線基板のパッドに圧接される。
この方法では、金属パンプを介して半導体素子の端子と
配線基板のパッドを固着していないので、両者の熱膨張
係数の差に原因した、金属バンプに対する熱応力の集中
を防止することができる。但し、この方法では、接着材
の熱膨張係数が金属バンプのそれよりも大きい場合、温
度サイクル試験時において、バンプとパッドの間に隙間
が生じて、両者間の接続不良が発生するなどの問題点が
ある。
In order to prevent the thermal stress from being concentrated on the bumps, a method of disposing a sheet-like thermosetting resin-based adhesive between the wiring substrate and the semiconductor element, instead of filling the resin between them, is proposed. There is also. In this method, after a semiconductor element is arranged on a wiring substrate via an adhesive, the semiconductor element is thermocompression-bonded, and the adhesive is cured while the metal pump is connected to a pad of the wiring substrate. When the temperature returns to the room temperature, a compression force such as a heat shrinkage force is generated in the cured adhesive, and the compression force causes the metal pump to be pressed against the pad of the wiring board.
In this method, since the terminal of the semiconductor element and the pad of the wiring board are not fixed via the metal pump, it is possible to prevent the thermal stress from being concentrated on the metal bump due to the difference in the coefficient of thermal expansion between the two. However, in this method, when the thermal expansion coefficient of the adhesive is larger than that of the metal bump, a gap occurs between the bump and the pad during the temperature cycle test, and a connection failure between the two occurs. There is a point.

【0006】配線基板のパッドと金属バンプの間の接続
信頼性を高めるため、特開平10−270496号公報
には、図13に示すような半導体装置が提案されてい
る。この半導体装置では、リジッドな基板52を備えた
配線基板51の実装面に、接着材66を介して半導体チ
ップ60が搭載され、また、その際、半導体チップ60
の外部接続用端子63は、バンプ電極65を介して、配
線基板51のパッド54Aに接続される。特に、図示の
半導体装置の場合、パッド54Aに凹部54Bが形成さ
れ、この凹部54B内において、パッド54Aとバンプ
電極65とが接続される。パッド54Aは、柔軟層53
の表面上に形成され、また、パッド54Aの凹部54B
は、そのパッドと柔軟層53の弾性変形によって形成さ
れる。柔軟層53は、接着材に比較して熱膨張係数が低
いエポキシ系の低弾性樹脂から形成される。このような
構成を採用すると、凹部54の窪み量に相当する分、配
線基板51と半導体チップ60の間の隙間を狭くするこ
とができ、よって、接着材の厚さの低減の結果としてそ
の接着材の厚さ方向の熱膨張を低下させることができる
ので、温度サイクル試験時における接続不良の発生を防
止できる。
In order to improve the connection reliability between the pads of the wiring board and the metal bumps, a semiconductor device as shown in FIG. 13 is proposed in Japanese Patent Application Laid-Open No. Hei 10-270496. In this semiconductor device, a semiconductor chip 60 is mounted on a mounting surface of a wiring substrate 51 having a rigid substrate 52 via an adhesive 66.
The external connection terminal 63 is connected to the pad 54A of the wiring board 51 via the bump electrode 65. Particularly, in the case of the illustrated semiconductor device, a recess 54B is formed in the pad 54A, and the pad 54A and the bump electrode 65 are connected in the recess 54B. The pad 54A is made of a flexible layer 53
And a recess 54B of the pad 54A.
Is formed by elastic deformation of the pad and the flexible layer 53. The flexible layer 53 is formed of an epoxy-based low-elastic resin having a lower coefficient of thermal expansion than the adhesive. When such a configuration is employed, the gap between the wiring board 51 and the semiconductor chip 60 can be reduced by an amount corresponding to the amount of depression of the concave portion 54, and thus, as a result of reducing the thickness of the adhesive, Since thermal expansion in the thickness direction of the material can be reduced, it is possible to prevent the occurrence of connection failure during a temperature cycle test.

【0007】[0007]

【発明が解決しようとする課題】上記したように、配線
基板のパッドと金属バンプの間の接続信頼性を高めるた
めに有用な方法は、従来から広く検討され、提案もされ
ている。しかし、いずれの方法も応力緩和をパッケージ
の構造の改良に委ねているので、構造が複雑になり、そ
の分、製造工程も煩雑となり、製造コストも増加してい
る。
As described above, methods useful for improving the connection reliability between the pads and the metal bumps of the wiring board have been widely studied and proposed. However, all of these methods rely on the improvement of the structure of the package to relieve the stress, so that the structure is complicated, and the manufacturing process is accordingly complicated, and the manufacturing cost is increased.

【0008】本発明の目的は、したがって、配線基板の
パッドと半導体チップ等の電子部品との間の接続信頼性
を、構造や製造を複雑化しないで高めることができる配
線基板を提供することにある。また、本発明のもう1つ
の目的は、そのような配線基板を製造するのに好適な方
法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a wiring board capable of increasing the connection reliability between pads of the wiring board and electronic components such as semiconductor chips without complicating the structure and manufacturing. is there. Another object of the present invention is to provide a method suitable for manufacturing such a wiring board.

【0009】さらに、本発明のもう1つの目的は、その
ような配線基板を使用した半導体装置を提供することに
ある。本発明の上記した目的及びその他の目的は、以下
の詳細な説明から容易に理解することができるであろ
う。
Still another object of the present invention is to provide a semiconductor device using such a wiring board. The above and other objects of the present invention can be easily understood from the following detailed description.

【0010】[0010]

【課題を解決するための手段】本発明者らは、上記した
目的を達成すべく鋭意研究の結果、パッケージ側の改良
に代えて、配線基板の側に改良を加えて、配線基板上の
導体パターン(引き回し配線)を移動可能とすること
が、所期の目的を達成するのに有効であるということを
見い出し、本発明を完成した。
Means for Solving the Problems The inventors of the present invention have conducted intensive studies to achieve the above-mentioned object, and as a result, the conductors on the wiring board have been improved by improving the wiring board instead of the package. The inventors have found that it is effective to make a pattern (leading wiring) movable to achieve an intended purpose, and have completed the present invention.

【0011】本発明は、その1つの面において、一端が
電子部品を電気的に接続する電子部品搭載用パッド、他
端が外部接続用端子に接続された引き回し配線を備えた
配線基板であって、前記配線基板の基材と、前記電子部
品搭載用パッド及び前記引き回し配線のそれぞれとの間
に、前記基材よりも低い弾性率を有する材料からなる低
弾性下地層が介在されていることを特徴とする配線基板
にある。
The present invention is a wiring board having, on one surface thereof, an electronic component mounting pad for electrically connecting an electronic component at one end, and a lead-out wiring having the other end connected to an external connection terminal. A low-elastic underlayer made of a material having a lower elastic modulus than the base material is interposed between the base material of the wiring board and each of the electronic component mounting pad and the lead-out wiring. Characteristic wiring board.

【0012】また、本発明は、そのもう1つの面におい
て、本発明の配線基板を製造する方法であって、前記配
線基板の基材の上に形成された前記外部接続用端子が露
出するパターンに、前記基材よりも低い弾性率を有する
材料からなる低弾性下地層を形成した後、前記低弾性下
地層の上に、前記電子部品搭載用パッド及び前記引き回
し配線をそれぞれ定められたパターンに形成すること、
を特徴とする配線基板の製造方法にある。
According to another aspect of the present invention, there is provided a method of manufacturing a wiring board according to the present invention, the method comprising the step of: exposing the external connection terminal formed on a base material of the wiring board. After forming a low elastic base layer made of a material having a lower elastic modulus than the base material, on the low elastic base layer, the electronic component mounting pad and the lead-out wiring in a predetermined pattern respectively Forming,
A method of manufacturing a wiring board characterized by the following.

【0013】さらに、本発明は、そのもう1つの面にお
いて、本発明の配線基板を製造する方法であって、前記
配線基板の基材の上に、前記基材よりも高い弾性率を有
する材料からなる高弾性下地層を形成した後、前記基材
よりも低い弾性率を有する材料からなる低弾性下地層を
前記高弾性下地層の領域よりも狭い領域に、かつ導体金
属層を前記高弾性下地層とほぼ同一の領域に、順次形成
し、その後、前記導体金属層を選択的に除去することに
よって、前記電子部品搭載用パッド、前記引き回し配線
及び前記外部接続用端子をそれぞれ定められたパターン
に形成すること、を特徴とする配線基板の製造方法にあ
る。
In another aspect, the present invention is directed to a method of manufacturing a wiring board according to the present invention, wherein a material having a higher elastic modulus than the base material is provided on the base material of the wiring board. After forming a high elasticity underlayer made of a material having a lower elastic modulus than the base material, a low elasticity underlayer made of a material having a lower elastic modulus A pattern in which the electronic component mounting pad, the lead-out wiring, and the external connection terminal are respectively defined by sequentially forming in the same region as the base layer and then selectively removing the conductive metal layer. In a method of manufacturing a wiring board.

【0014】さらにまた、本発明は、そのもう1つの面
において、本発明の配線基板を製造する方法であって、
前記配線基板の基材の上に、前記基材よりも低い弾性率
を有する材料からなる低弾性下地層を形成した後、前記
基材よりも高い弾性率を有する材料からなる高弾性下地
層を前記低弾性下地層の領域よりも狭い領域に、かつ導
体金属層を前記低弾性下地層とほぼ同一の領域に、順次
形成し、その後、前記導体金属層を選択的に除去するこ
とによって、前記電子部品搭載用パッド、前記引き回し
配線及び前記外部接続用端子をそれぞれ定められたパタ
ーンに形成すること、を特徴とする配線基板の製造方法
にある。
Still another aspect of the present invention is a method of manufacturing the wiring board of the present invention,
After forming a low-elastic base layer made of a material having a lower elastic modulus than the base material on the base material of the wiring board, a high-elastic base layer made of a material having a higher elastic modulus than the base material is formed. By sequentially forming a conductive metal layer in a region narrower than the region of the low elasticity underlayer and in a region substantially the same as the low elasticity underlayer, and then selectively removing the conductive metal layer, A method for manufacturing a wiring board, comprising: forming an electronic component mounting pad, the wiring, and the external connection terminal in a predetermined pattern.

【0015】さらにまた、本発明は、そのもう1つの面
において、本発明の配線基板と、その配線基板のパッド
に電気的に接続して搭載された電子部品とを含むことを
特徴とする半導体装置にある。
Still another aspect of the present invention provides a semiconductor device including, on another side thereof, the wiring board of the present invention, and an electronic component mounted on the wiring board by being electrically connected to the pad. In the device.

【0016】[0016]

【発明の実施の形態】本発明による配線基板は、電子部
品を電気的に接続する電子部品搭載用パッド、引き回し
配線及び外部接続用端子を実装基板に作り込んだもので
ある。ここで、「引き回し配線」なる語は、それを本願
明細書で使用した場合、広義で使用されていて、以下の
説明から明らかなように、配線基板に配線目的で設けら
れる各種の導体金属のパターンを意味し、したがって、
以下、「導体部」、「配線層」、「配線パターン」など
とも呼ぶ。また、かかる引き回し配線は、通常、配線基
板の表面あるいは裏面に設けられるが、必要に応じて、
配線基板の内部に内層として設けられていてもよい。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A wiring board according to the present invention is one in which electronic component mounting pads for electrically connecting electronic components, routing wiring and external connection terminals are formed on a mounting substrate. Here, the term “routing wiring”, when used in the specification of the present application, is used in a broad sense, and as will be apparent from the following description, various conductive metals provided on a wiring board for wiring purposes. Means a pattern, thus
Hereinafter, they are also referred to as “conductor portion”, “wiring layer”, “wiring pattern”, and the like. In addition, such routing wiring is usually provided on the front surface or the back surface of the wiring board, but if necessary,
It may be provided as an inner layer inside the wiring board.

【0017】実装基板(本願明細書では、「基材」とも
呼ぶ)は、常用のものをそのままあるいは任意の改良を
加えて使用することができる。適当な基材としては、例
えば、硬質樹脂基板、金属系基板、セラミック基板、プ
リント基板などがある。硬質樹脂基板は、例えば、グラ
ス繊維、ケブラーTM繊維等の強化材で強化した樹脂から
なる基板、例えばグラスポリイミド樹脂、グラスエポキ
シ樹脂、グラスビスマレイミドトリアジン(BT)、グ
ラスポリフェニレンエーテル(PPE)樹脂などからな
る基板である。金属系基板は、アルミニウム、鉄、銅な
どの基材の上に有機絶縁膜(例えば、ポリイミド樹脂、
エポキシ樹脂など)を介して回路パターンを形成したも
のである。具体的には、IMS基板、メタルコア基板、
ホウロウ基板などを挙げることができる。セラミック基
板は、高純度なファインセラミックを基材に使用して、
これに回路パターンを形成したものである。適当なセラ
ミック基板としては、例えば、アルミナ基板、AlN基
板(窒化アルミニウム基板)、低温焼結基板などを挙げ
ることができる。プリント基板は、プリント配線技術に
よって回路パターンを形成した各種の基板を包含する
が、典型的には、ビルトアップ基板である。ビルトアッ
プ基板は、周知の通り、基材の上にめっき、スクリーン
印刷などによって導体層、絶縁層を順次積層して形成し
た多層プリント配線基板である。
As the mounting substrate (also referred to as “base material” in the specification of the present application), a conventional substrate can be used as it is or with any improvement. Suitable substrates include, for example, a hard resin substrate, a metal-based substrate, a ceramic substrate, and a printed circuit board. The hard resin substrate is, for example, a substrate made of a resin reinforced with a reinforcing material such as glass fiber or Kevlar fiber, such as glass polyimide resin, glass epoxy resin, glass bismaleimide triazine (BT), glass polyphenylene ether (PPE) resin, or the like. The substrate is made of Metallic substrates are made of an organic insulating film (for example, polyimide resin,
A circuit pattern is formed via an epoxy resin or the like. Specifically, an IMS substrate, a metal core substrate,
An enamel substrate can be used. The ceramic substrate uses high-purity fine ceramic for the base material,
A circuit pattern is formed on this. Suitable ceramic substrates include, for example, an alumina substrate, an AlN substrate (aluminum nitride substrate), and a low-temperature sintered substrate. The printed circuit board includes various kinds of boards on which a circuit pattern is formed by a printed wiring technique, but is typically a built-up board. As is well known, the built-up board is a multilayer printed wiring board formed by sequentially laminating a conductor layer and an insulating layer on a base material by plating, screen printing, or the like.

【0018】本発明の配線基板において、電子部品を電
気的に接続して搭載するためのパッド(特に電極パッ
ド;以下、「電子部品搭載用パッド」と呼ぶ)、引き回
し配線、外部接続用端子などの配線要素は、それぞれ、
この技術分野に一般的な技術を使用して、任意の所望な
パターンで形成することができる。上記のような配線要
素は、常用の技法を使用して形成することができるが、
通常、各種の常用の導体金属、例えば銅、アルミニウム
などの薄膜あるいはフィルム(以下、金属層ともいう)
を使用して形成することが好ましい。導電性や加工性な
どを考慮した場合、銅箔を配線要素形成材料として使用
するのが特に好適である。ここで使用する銅箔の厚さ
は、通常、10〜30μm程度であり、20μm近傍の
厚さが好適である。また、銅箔は、それが酸化されて満
足な接続ができなくなるのを防止したり、その銅箔から
形成した配線要素(例えば、リード、配線、電極など)
と他の部品との接合を保証するため、導電性金属のめっ
きをその片面もしくは両面に施すことが好ましい。適当
な金属めっきとしては、例えば、金めっき、銀めっき、
スズめっき、ニッケルめっきなどを挙げることができ
る。金めっきが特に好適である。このような金属めっき
の厚さは、広い範囲で変更することができるけれども、
通常、1μm前後である。
In the wiring board of the present invention, pads for electrically connecting and mounting electronic components (particularly, electrode pads; hereinafter, referred to as "electronic component mounting pads"), routing wiring, external connection terminals, etc. The wiring elements of
It can be formed in any desired pattern using techniques common in this technical field. Wiring elements such as those described above can be formed using conventional techniques,
Usually, thin films or films of various common conductive metals such as copper and aluminum (hereinafter also referred to as metal layers).
It is preferable to form using. In consideration of conductivity, workability, and the like, it is particularly preferable to use a copper foil as a wiring element forming material. The thickness of the copper foil used here is usually about 10 to 30 μm, and a thickness of about 20 μm is preferable. In addition, the copper foil prevents oxidization of the copper foil so that a satisfactory connection cannot be made, or a wiring element (eg, lead, wiring, electrode, etc.) formed from the copper foil.
It is preferable to apply a conductive metal plating on one side or both sides to ensure the bonding between the metal and other parts. Suitable metal plating includes, for example, gold plating, silver plating,
Examples include tin plating and nickel plating. Gold plating is particularly preferred. Although the thickness of such metal plating can vary over a wide range,
Usually, it is around 1 μm.

【0019】上記した銅箔を基材に貼り付けるため、半
導体装置の製造において常用の接着剤を使用することが
できる。適当な接着剤は、例えば、密着性や耐熱性など
にすぐれた熱硬化性のエポキシ系接着剤である。このよ
うな接着剤から形成される接着剤層の厚さは、使用する
接着剤の種類や所望とする接着強度などに応じて広い範
囲で変更することができるが、通常、10〜40μm程
度である。なお、接着剤層は、適当な接着剤をその溶液
から塗布して形成してもよく、さもなければ、シート状
接着剤を貼付することによって形成してもよい。
Since the above-described copper foil is attached to the base material, a conventional adhesive can be used in the manufacture of a semiconductor device. A suitable adhesive is, for example, a thermosetting epoxy adhesive having excellent adhesion and heat resistance. The thickness of the adhesive layer formed from such an adhesive can be changed in a wide range depending on the type of adhesive to be used, the desired adhesive strength, and the like, but is usually about 10 to 40 μm. is there. The adhesive layer may be formed by applying a suitable adhesive from the solution, or may be formed by applying a sheet-like adhesive.

【0020】基材の表面に貼り付けた銅箔は、その不要
部分を除去して所望とする配線要素、すなわち、リー
ド、配線、電極などを形成する。この工程は、半導体装
置の製造において常用のエッチングプロセスに従って有
利に実施することができる。すなわち、配線要素として
残したい銅箔をマスキングするためにその銅箔の上にエ
ッチングレジストを選択的に被覆した後、露出している
不要な銅箔を適当なエッチング液(例えば、塩化第二鉄
の水溶液)で溶解除去する。なお、必要ならば、このエ
ッチング工程に続けて、先に説明した銅箔のめっき工程
を実施してもよい。
The copper foil adhered to the surface of the base material removes unnecessary portions thereof to form desired wiring elements, that is, leads, wiring, electrodes and the like. This step can be advantageously performed according to an etching process commonly used in the manufacture of semiconductor devices. That is, in order to mask a copper foil to be left as a wiring element, an etching resist is selectively coated on the copper foil, and then the exposed unnecessary copper foil is removed with an appropriate etching solution (for example, ferric chloride). Dissolved in water). If necessary, the above-described copper foil plating step may be performed following this etching step.

【0021】配線要素は、必要に応じて、スパッタ法、
蒸着法などのような慣用の薄膜形成法を使用して、所望
のパターンで形成することができる。かかる成膜法を使
用すると、薄くて均一な膜厚の配線パターンを高精度で
形成することができ、上記したような接着剤の使用も不
要である。かかる方法で有利に使用することのできる成
膜材料も、銅、金などの導体金属である。
The wiring elements may be formed by sputtering, if necessary.
It can be formed in a desired pattern using a conventional thin film forming method such as an evaporation method. When such a film forming method is used, a wiring pattern having a thin and uniform film thickness can be formed with high precision, and the use of the above-mentioned adhesive is unnecessary. Film forming materials that can be advantageously used in such a method are also conductive metals such as copper and gold.

【0022】本発明の配線基板では、電子部品と配線基
板の熱膨張係数差に起因する熱応力を緩和し、高められ
た接続信頼性を確保するため、基材と、その表面に形成
された電子部品搭載用パッド及び引き回し配線の間に、
基材よりも低い弾性率を有する材料からなる低弾性下地
層が介在されていることが必須である。このような低弾
性下地層が存在すると、電子部品と配線基板の熱膨張係
数差に起因する熱応力を効果的に緩和することができ、
また、上記のように基板の改良を通じてこれを達成して
いるので、従来のパッケージの改良に依存した方法とは
異なって、装置の複雑化を回避することができる。
In the wiring board of the present invention, in order to reduce thermal stress caused by a difference in thermal expansion coefficient between the electronic component and the wiring board, and to secure enhanced connection reliability, the base material and the surface formed on the surface thereof are provided. Between the electronic component mounting pad and the routing wiring,
It is essential that a low elastic underlayer made of a material having a lower elastic modulus than the base material is interposed. When such a low elasticity underlayer exists, thermal stress caused by a difference in thermal expansion coefficient between the electronic component and the wiring board can be effectively reduced,
Further, since this is achieved through the improvement of the substrate as described above, it is possible to avoid complication of the device, unlike the conventional method relying on the improvement of the package.

【0023】低弾性下地層の形成には、比較的に低い弾
性率を有することが知られているいろいろな低弾性材料
を使用することができる。適当な低弾性材料は、例え
ば、熱硬化性の樹脂、例えばNBRゴムやアクリルゴム
などを含むエポキシ樹脂、あるいは熱可塑性の樹脂、例
えばポリオレフィン系の樹脂、ポリイミド樹脂などであ
る。
For forming the low elasticity base layer, various low elasticity materials known to have a relatively low elastic modulus can be used. Suitable low-elasticity materials include, for example, thermosetting resins, for example, epoxy resins including NBR rubber and acrylic rubber, or thermoplastic resins, for example, polyolefin-based resins, polyimide resins, and the like.

【0024】また、かかる低弾性材料は、その弾性率の
好ましい範囲をヤング率で規定することができる。本発
明者らが経験的に得た知見によれば、配線基板に含まれ
る低弾性下地層は、室温(20〜30℃)で測定して、
1GPa未満のヤング率を有し、かつ150℃で測定し
て、10MPa以下のヤング率を有することが好まし
い。測定されるヤング率が上述の範囲を外れると、満足
し得る程度の応力緩和を達成することができない。
Further, in such a low elastic material, a preferable range of the elastic modulus can be defined by Young's modulus. According to the knowledge obtained by the present inventors empirically, the low elastic underlayer contained in the wiring board is measured at room temperature (20 to 30 ° C.)
Preferably, it has a Young's modulus of less than 1 GPa and a Young's modulus of 10 MPa or less, measured at 150 ° C. If the measured Young's modulus is outside the above range, a satisfactory degree of stress relaxation cannot be achieved.

【0025】低弾性下地層は、好ましくは、シート材の
ラミネーションや、選ばれた低弾性材料の溶液のスピン
コートなどによって、形成することができる。また、形
成される低弾性下地層の膜厚は、その下地層を形成する
領域や所望とする応力緩和レベルなどに応じて広く変更
することができるというものの、配線基板の全厚の低
減、配線要素の容易な形成などの面から、通常、できる
限り薄いことが好ましい。したがって、低弾性下地層の
膜厚は、20〜200μmの範囲であるのが一般的に好
ましく、さらに好ましくは、25〜50μmの範囲であ
る。
The low elasticity underlayer can be preferably formed by lamination of a sheet material, spin coating of a solution of a selected low elasticity material, or the like. Further, although the thickness of the low elasticity underlayer to be formed can be widely changed according to the region in which the underlayer is formed, a desired stress relaxation level, etc. In general, it is preferable to be as thin as possible from the viewpoint of easy formation of the element. Therefore, the thickness of the low elasticity underlayer is generally preferably in the range of 20 to 200 μm, and more preferably in the range of 25 to 50 μm.

【0026】本発明の配線基板では、その基材上に上記
のような低弾性下地層を形成した後、前記したような手
法に従って電子部品搭載用パッド及び引き回し配線を形
成する。ここで、本発明者らは、電子部品搭載用パッド
及び引き回し配線を形成した後、そのような配線要素を
覆う形でソルダレジスト層を形成すること、また、その
際、ソルダレジスト層が、低弾性下地層と同様に比較的
に低い弾性率を有する材料からなること、がさらに好ま
しいということを見い出した。ソルダレジスト層そのも
のの奏する作用効果、例えば配線の簡略化、信頼性の向
上などに追加して、配線要素を低弾性材料でサンドイッ
チすることによって、所期の応力緩和効果をより一層高
めることができるからである。したがって、ソルダレジ
スト層は、室温(20〜30℃)で測定して、1GPa
未満のヤング率を有し、かつ150℃で測定して、10
MPa以下のヤング率を有するレジスト材料から形成さ
れていることが好ましい。
In the wiring board of the present invention, after the low elasticity underlayer as described above is formed on the base material, pads for mounting electronic components and lead-out wirings are formed in accordance with the above-described method. Here, after forming the electronic component mounting pad and the lead wiring, the present inventors form a solder resist layer so as to cover such wiring elements. It has been found that it is more preferable to use a material having a relatively low elastic modulus, like the elastic underlayer. In addition to the functions and effects of the solder resist layer itself, for example, simplification of wiring, improvement of reliability, etc., by sandwiching wiring elements with a low elastic material, the intended stress relaxation effect can be further enhanced. Because. Therefore, the solder resist layer measures 1 GPa at room temperature (20-30 ° C.).
Having a Young's modulus of less than 10 and measured at 150 ° C.
It is preferable to be formed from a resist material having a Young's modulus of not more than MPa.

【0027】また、1つの好ましい実施の形態に従う
と、本発明の配線基板において、低弾性下地層は、配線
基板の基材と、電子部品搭載用パッド及び引き回し配線
のそれぞれとの間に介在されるけれども、特に、配線基
板の基材と外部接続用端子との間にまで延在されてお
り、その際、電子部品搭載用パッド及び引き回し配線の
領域の低弾性下地層の厚さが50μm以上であり、かつ
外部接続用端子の領域の低弾性下地層の厚さが10μm
以下であることがさらに好ましい。また、配線基板の基
材と外部接続用端子との間には、以下に説明するよう
に、通常、高弾性下地層が介在されていることが好まし
い。低弾性下地層を、このように異なる膜厚で形成する
ことによって、応力緩和の効果をより一層高めることが
できる。
According to one preferred embodiment, in the wiring board of the present invention, the low elasticity underlayer is interposed between the base material of the wiring board and each of the electronic component mounting pad and the lead wiring. However, in particular, it extends to between the base material of the wiring board and the terminal for external connection, and in this case, the thickness of the low elastic underlayer in the area of the electronic component mounting pad and the wiring area is 50 μm or more. And the thickness of the low elasticity underlayer in the region of the external connection terminal is 10 μm.
It is more preferred that: In addition, it is usually preferable that a high elasticity underlayer is interposed between the base material of the wiring board and the external connection terminals, as described below. By forming the low-elasticity base layers with such different film thicknesses, the effect of stress relaxation can be further enhanced.

【0028】さらに、もう1つの好ましい実施の形態に
従うと、本発明の配線基板では、その基材上に、電子部
品搭載用パッド及び引き回し配線に追加して外部接続用
端子を有するが、外部接続用端子は、その下地として、
すなわち、配線基板の基材と外部接続用端子との間に、
比較的に高い弾性率を有する材料からなる高弾性下地層
を有しているのがさらに好ましい。高弾性下地層は、通
常、前記した低弾性下地層の領域まで延在するように、
その低弾性下地層の下に設けられることが好ましい。配
線基板において、配線要素の下地として、比較的に硬く
て剛性のある層を内側に配置するとともに、比較的に柔
らかくて弾性のある層を表側に配置することによって、
応力緩和の効果をより一層高めることができ、電子部品
の搭載などをより容易にかつより確実に行うことができ
る。したがって、高弾性下地層は、少なくとも、室温
(20〜30℃)で測定して、1GPa以上のヤング率
を有し、かつ150℃で測定して、10MPaを上回る
ヤング率を有することが必要である。なお、低弾性下地
層と高弾性下地層の間のヤング率の差は、なるべく大き
いほうが好ましいというものの、極端に大きな差は、得
られる応力緩和や成膜結果に悪影響がでるおそれがある
ので、避けることが望ましい。
According to still another preferred embodiment, the wiring board of the present invention has external connection terminals on the base material in addition to the electronic component mounting pads and the lead-out wiring. Terminal is used as its base.
That is, between the base material of the wiring board and the external connection terminal,
It is more preferable to have a high elastic underlayer made of a material having a relatively high elastic modulus. The high elasticity underlayer usually extends to the region of the low elasticity underlayer described above,
It is preferable to be provided under the low elasticity base layer. In the wiring board, by placing a relatively hard and rigid layer on the inside as a base of the wiring element, and disposing a relatively soft and elastic layer on the front side,
The effect of stress relaxation can be further enhanced, and mounting of electronic components and the like can be performed more easily and more reliably. Therefore, it is necessary that the high elastic underlayer has at least a Young's modulus of 1 GPa or more measured at room temperature (20 to 30 ° C) and a Young's modulus of more than 10 MPa measured at 150 ° C. is there. The difference in Young's modulus between the low elasticity base layer and the high elasticity base layer is preferably as large as possible, but an extremely large difference may adversely affect the obtained stress relaxation and the film formation result. It is desirable to avoid.

【0029】高弾性下地層は、前記した低弾性下地層の
形成と同様な手法に従って形成することができる。すな
わち、上記したようなヤング率の要件を満足させること
のできる高弾性材料、例えばエポキシ樹脂、ポリイミド
樹脂などのシート材を基材にラミネートすることにより
形成することができる。この高弾性下地層の材料は、前
記した低弾性下地層の材料と同一であってもよく、さも
なければ、異なる材料であってもよい。高弾性下地層の
膜厚は、その下地層を形成する領域や、組み合わせて使
用される低弾性下地層の特質、所望とする応力緩和レベ
ルなどに応じて広く変更することができるというもの
の、通常、できる限り薄いことが好ましく、一般的に、
20〜100μmの範囲であるのが好ましく、さらに好
ましくは、20〜50μmの範囲である。
The high elasticity underlayer can be formed according to the same method as the formation of the low elasticity underlayer described above. That is, it can be formed by laminating a sheet material such as an epoxy resin or a polyimide resin, which can satisfy the Young's modulus requirement as described above, on a base material. The material of the high elasticity underlayer may be the same as the material of the low elasticity underlayer described above, or may be a different material. Although the thickness of the high elastic underlayer can be widely varied depending on the region in which the underlayer is formed, the characteristics of the low elastic underlayer used in combination, the desired stress relaxation level, etc. , Preferably as thin as possible, and in general,
It is preferably in the range of 20 to 100 μm, and more preferably in the range of 20 to 50 μm.

【0030】さらに、本発明の配線基板では、その配線
要素のうちの引き回し配線が、少なくとも一部におい
て、すなわち、その引き回し配線が接続された配線要素
の間で、例えば、その一端が接続された電子部品搭載用
パッドと、その他端が接続された外部接続用端子との間
の特に低弾性下地層の上で、非直線的に形成されている
ことが好ましい。この引き回し配線の非直線的なパター
ンは、配線基板の層構成などによって変更可能であると
いうものの、通常、曲線的であることが好ましく、具体
的には、雲形定規などの変形で得られるような任意に湾
曲したパターンであることが好ましい。引き回し配線が
直線的でなく、しかもその下に低弾性下地層が存在する
ことによって、引き回し配線の平面方向の変形を許容
し、結果として断線などの不都合を伴なうことなく配線
基板を任意に曲げたりすることができるので、装置をコ
ンパクトにすることができ、その際の作業性及び信頼性
も良好である。
Further, in the wiring board according to the present invention, at least one of the wiring elements of the wiring element is connected, for example, at one end between the wiring elements to which the wiring is connected. It is preferable to be formed non-linearly, especially on the low elasticity base layer between the electronic component mounting pad and the external connection terminal to which the other end is connected. Although the non-linear pattern of the routing wiring can be changed depending on the layer configuration of the wiring board or the like, it is usually preferable that the wiring be curved, and more specifically, such a pattern obtained by deformation of a cloud ruler or the like is used. Preferably, the pattern is arbitrarily curved. The routing wiring is not linear, and the low-elastic base layer underneath allows the wiring to be deformed in the planar direction.As a result, the wiring board can be arbitrarily adjusted without inconvenience such as disconnection. Since the device can be bent, the device can be made compact, and the workability and reliability at that time are good.

【0031】本発明の配線基板において、それに搭載さ
れる電子部品は、先にも定義したように、電子機器など
で使用されている各種の部品を包含し、典型的には、半
導体チップなどである。また、もしも配線基板を積層し
て使用するような場合には、電子部品が配線基板そのも
のであってもよい。また、電子部品は、その所定の部位
に、配線基板との電気的な接続をとるための金属バンプ
を備えていることが好ましい。金属バンプの分布及び数
は、それぞれ、接続部位やその数に応じて任意に変更可
能である。
In the wiring board of the present invention, the electronic components mounted thereon include, as defined above, various components used in electronic devices and the like, and typically include a semiconductor chip or the like. is there. If the wiring boards are stacked and used, the electronic component may be the wiring board itself. Further, it is preferable that the electronic component is provided with a metal bump for establishing an electrical connection with the wiring board at a predetermined position. The distribution and number of the metal bumps can be arbitrarily changed according to the connection site and the number thereof.

【0032】電子部品の金属バンプは、電子実装の分野
で一般的に用いられている任意の金属バンプであること
ができる。金属バンプは、通常、電子部品の電極(例え
ば、アルミニウムからなる)の上に形成されるが、必要
に応じて、電極以外の部位に、直接的にあるいは適当な
導体金属を介して、形成されてもよい。金属バンプは、
以下に列挙するものに限定されるわけではないけれど
も、例えば、金(Au)、ニッケル(Ni)、銅(C
u)、高融点はんだ(Pb/Sn)などから電解めっき
法、蒸着法等によって形成されたボールバンプや、ワイ
ヤボンディング法によって金(Au)などから形成され
たスタッドバンプなどを挙げることができる。もちろ
ん、所望とする電気的な接続が得られるならば、金属バ
ンプが存在しなくてもよく、さもなければ、金属バンプ
に代わる他の接続媒体が設けられていてもよい。
The metal bump of the electronic component can be any metal bump generally used in the field of electronic packaging. The metal bump is usually formed on an electrode (for example, made of aluminum) of an electronic component. However, if necessary, the metal bump may be formed on a portion other than the electrode directly or through an appropriate conductive metal. You may. Metal bumps
Although not limited to those listed below, for example, gold (Au), nickel (Ni), copper (C
u), ball bumps formed by electrolytic plating, vapor deposition, or the like from high melting point solder (Pb / Sn), and stud bumps formed from gold (Au) by a wire bonding method. Of course, if a desired electrical connection can be obtained, the metal bump may not be present, or another connection medium may be provided instead of the metal bump.

【0033】以上、本発明の配線基板を特にその好まし
い実施の形態を参照して説明した。しかし、本発明の配
線基板は、本発明の範囲内において上記した以外の任意
に構成を採用することができる。例えば、配線要素は、
上記した電子部品搭載用パッド、引き回し配線及び外部
接続用端子に限定されるものではない。その他の組み込
み可能な配線要素として、例えば、通常は引き回し配線
の一部とみなされるが、ビアやピン、ボールなどを挙げ
ることができる。
The wiring board of the present invention has been described with reference to the preferred embodiments. However, the wiring board of the present invention can adopt any configuration other than the above within the scope of the present invention. For example, the wiring element
The present invention is not limited to the above-described electronic component mounting pad, routing wiring, and external connection terminal. Other wiring elements that can be incorporated include, for example, vias, pins, balls, and the like, which are usually considered part of the routing wiring.

【0034】本発明による配線基板は、いろいろな手順
に従って製造することができる。1つの好ましい実施の
形態に従うと、本発明の配線基板は、その基材の上に外
部接続用端子を定められたパターンに形成することがで
きる。外部接続用端子は、上記したように、導体金属の
層をエッチングすることなどによって形成することがで
きる。
The wiring board according to the present invention can be manufactured according to various procedures. According to one preferred embodiment, the wiring board of the present invention can form external connection terminals in a predetermined pattern on the base material. As described above, the external connection terminal can be formed by etching a conductive metal layer or the like.

【0035】次いで、本発明に従い、配線基板の基材の
上に、その基材の上にすでに形成されている外部接続用
端子が露出するような手法で、基材よりも低い弾性率を
有する材料からなる低弾性下地層を形成する。低弾性下
地層は、上記したように、低弾性材料シートをさらにそ
の上に銅箔を介在させて上記基材上にラミネートするこ
とで形成することができる。
Next, in accordance with the present invention, a method of exposing external connection terminals already formed on the base material of the wiring board to the base material of the wiring board has a lower elastic modulus than that of the base material. A low elastic underlayer made of a material is formed. As described above, the low elasticity base layer can be formed by laminating a low elasticity material sheet on the base material with a copper foil interposed therebetween.

【0036】そして、上記のようにして低弾性下地層を
形成した後、その低弾性下地層の上の銅箔部を電子部品
搭載用パッドと引き回し配線のそれぞれに定められたパ
ターンにエッチングで形成する。なお、本発明では、形
成される引き回し配線が、非直線的となるように配線の
設計を行うことが好ましい。さらに、上記のようにして
電子部品搭載用パッドと引き回し配線を形成した後、そ
れらの部分を覆うように、低弾性下地層と同様に低い弾
性率を有するレジスト材料からなるソルダレジスト層を
形成するのが好ましい。
After the low elasticity underlayer is formed as described above, the copper foil portion on the low elasticity underlayer is formed by etching in a pattern defined for each of the electronic component mounting pad and the lead wiring. I do. Note that, in the present invention, it is preferable to design the wiring so that the formed wiring is non-linear. Further, after forming the electronic component mounting pad and the lead-out wiring as described above, a solder resist layer made of a resist material having a low elastic modulus similar to the low elasticity base layer is formed so as to cover those portions. Is preferred.

【0037】本発明の配線基板は、通常、上記したよう
な一連の工程を経て製造することができる。しかし、本
発明の製造方法は、必要に応じて、配線基板の製造に一
般的に使用されているような手法をあわせて採用し、本
発明の範囲内において任意に変更あるいは改良すること
ができる。本発明の配線基板の製造方法において、外部
接続用端子の形成は、配線基板の基材の上に、その基材
よりも高い弾性率を有する材料からなる高弾性下地層を
形成した後、その高弾性下地層の上に、外部接続用端子
を定められたパターンに形成するようにして実施するこ
とが好ましい。基材上の高弾性下地層の形成領域は、所
望とする応力緩和レベルなどのファクタに応じて、基材
の表面に全面的に形成してもよく、さもなければ、選択
的に形成してもよく、また、通常は均一な膜厚で形成さ
れるけれども、必要に応じて、高弾性下地層の膜厚を部
位ごとに変化させてもよい。
The wiring board of the present invention can be usually manufactured through a series of steps as described above. However, the manufacturing method of the present invention can be arbitrarily changed or improved within the scope of the present invention, if necessary, by adopting a method generally used for manufacturing a wiring board. . In the method for manufacturing a wiring board according to the present invention, the formation of the external connection terminals is performed by forming a high elastic base layer made of a material having a higher elastic modulus than the base on the base of the wiring board. It is preferable that the external connection terminals be formed in a predetermined pattern on the high elasticity base layer. The formation region of the high-elastic underlayer on the base material may be entirely formed on the surface of the base material, or may be selectively formed, depending on factors such as a desired stress relaxation level. Although it is usually formed with a uniform film thickness, the film thickness of the high elasticity underlayer may be changed for each part as needed.

【0038】すでに説明したように、本発明の実施にお
いて、低弾性下地層は、室温(20〜30℃)で測定し
て、1GPa未満のヤング率を有し、かつ150℃で測
定して、10MPa以下のヤング率を有する材料から形
成するのが好ましい。したがって、本発明の配線基板
は、それが例えばビルトアップ基板のようなプリント基
板である時、次のような手順に従って製造することが好
ましい。
As previously described, in the practice of the present invention, the low modulus underlayer has a Young's modulus of less than 1 GPa measured at room temperature (20-30 ° C.) and measured at 150 ° C. It is preferably formed from a material having a Young's modulus of 10 MPa or less. Therefore, when the wiring board of the present invention is a printed board such as a built-up board, it is preferable to manufacture the wiring board according to the following procedure.

【0039】(1)配線基板の基材の上に、室温(20
〜30℃)で測定して、1GPa未満のヤング率を有
し、かつ150℃で測定して、10MPa以下のヤング
率を有する材料からなる低弾性下地層を形成する。この
基材の上には、外部接続用端子がすでに、好ましくは高
弾性下地層を介して、形成されており、また、低弾性下
地層の形成は、好ましくは、上記したように、外部接続
用端子を被覆しないようにして行う。
(1) A room temperature (20)
-30 ° C.) to form a low elastic underlayer made of a material having a Young's modulus of less than 1 GPa and less than 10 MPa measured at 150 ° C. The external connection terminals are already formed on this base material, preferably via a high elasticity underlayer, and the low elasticity underlayer is preferably formed by the external connection terminal as described above. It is performed without covering the terminal for use.

【0040】(2)形成された低弾性下地層の所定の部
位に、すなわち、接続ビアを形成すべき部位に、以下に
詳述するような手法に従って貫通孔を形成する。この貫
通孔の形成により、低弾性下地層の上面からその下地層
の下面に向かって抜かれた細孔ができ、その細孔の底面
に、基材上あるいはその内部に形成されている導体部が
露出する。
(2) A through hole is formed in a predetermined portion of the formed low elasticity underlayer, that is, in a portion where a connection via is to be formed, according to a method described in detail below. Due to the formation of the through-holes, pores are formed from the upper surface of the low elasticity underlayer toward the lower surface of the underlayer, and a conductor formed on or in the base material is formed on the bottom surface of the pores. Exposed.

【0041】(3)貫通孔の形成後、その貫通孔に導体
金属を充填して接続ビアを形成し、かつ、その工程と同
時にあるいは異なるタイミングで、電子部品搭載用パッ
ド及び引き回し配線を形成する。この工程は、好ましく
は、めっき工程とその後のエッチング工程によって行う
ことができ、どちらの工程も常法に従って行うことがで
きる。例えば、めっき工程において、めっき材料は、導
電性に優れた銅、金などであることができ、また、めっ
き方法は、無電解めっきあるいは電解めっきのいずれで
あってもよい。めっき厚さは、配線要素の種類に応じて
最適な厚さを選択することができる。
(3) After the formation of the through-hole, the through-hole is filled with a conductive metal to form a connection via, and simultaneously with the process or at a different timing, a pad for mounting electronic components and a lead-out wiring are formed. . This step can be preferably performed by a plating step and a subsequent etching step, and both steps can be performed according to a conventional method. For example, in the plating step, the plating material may be copper, gold, or the like having excellent conductivity, and the plating method may be either electroless plating or electrolytic plating. As the plating thickness, an optimum thickness can be selected according to the type of the wiring element.

【0042】上記した貫通孔の形成工程をさらに説明す
る。貫通孔は、通常、低弾性下地層の厚さ方向の全体に
ついて形成され、その終端が基材上の導体部(配線パタ
ーン)で閉塞され、したがってその導体部が貫通孔の底
面に露出した構造をとることができる。しかし、もしも
導体部が基材の内部に形成されているような場合には、
その内部に設けられた導体部のところで終端していても
よい。貫通孔の直径は、種々のファクタに応じて広く変
更することが可能であるが、通常、0.05〜0.5mm
程度である。
The step of forming the above-described through hole will be further described. The through-hole is usually formed in the entire thickness direction of the low elasticity base layer, and its end is closed by a conductor (wiring pattern) on the base material, so that the conductor is exposed on the bottom surface of the through-hole. Can be taken. However, if the conductor is formed inside the substrate,
It may be terminated at a conductor provided therein. The diameter of the through-hole can be widely varied depending on various factors, but is usually 0.05 to 0.5 mm
It is about.

【0043】貫通孔は、例えば、貫通孔以外の部分をメ
タルマスク層でマスキングした状態の下で、CO2レーザ
ー、エキシマレーザー等を使用してドリリングを行う
か、プラズマエッチングを行うことによって有利に実施
することができる。また、本発明の配線基板は、それが
例えば硬質樹脂板、金属板、セラミック板等のリジッド
基板で配線を有しないような場合、次のような手順に従
って製造することが好ましい。
The through-hole is advantageously formed by drilling using a CO 2 laser, an excimer laser, or the like, or performing plasma etching in a state where a portion other than the through-hole is masked with a metal mask layer. Can be implemented. Further, when the wiring board of the present invention is a rigid board such as a hard resin plate, a metal plate, a ceramic plate or the like and has no wiring, it is preferable to manufacture according to the following procedure.

【0044】(1)配線基板の基材の上に、基材よりも
高い弾性率を有する材料からなる高弾性下地層、基材よ
りも低い弾性率を有する材料からなる低弾性下地層を高
弾性下地層の領域よりも狭い面積の領域に、そして導体
金属層を高弾性下地層とほぼ同一の面積の領域に、順次
形成する。高弾性下地層及び低弾性下地層は、それぞ
れ、上記したようにして形成することができ、また、導
体金属層も、上記したように、導体金属の箔などの貼付
あるいは導体金属の成膜によって形成することができ
る。
(1) A high elastic underlayer made of a material having a higher elastic modulus than the base material and a low elastic underlayer made of a material having a lower elastic modulus than the base material are formed on the base material of the wiring board. The conductive metal layer is sequentially formed in a region having a smaller area than the region of the elastic underlayer, and in a region having substantially the same area as the high elastic underlayer. The high elasticity underlayer and the low elasticity underlayer can each be formed as described above, and the conductive metal layer can also be formed by attaching a conductive metal foil or the like or forming a conductive metal as described above. Can be formed.

【0045】(2)先の工程で形成した導体金属層を選
択的に除去するすることによって、電子部品搭載用パッ
ド、引き回し配線及び外部接続用端子をそれぞれ定めら
れたパターンに形成する。導体金属層の選択的除去は、
先にも説明したように、常法に従って行うことができ、
好ましくは、エッチングによって行うことができる。本
発明の配線基板は、さもなければ、次のような手順に従
っても有利に製造することができる。
(2) By selectively removing the conductive metal layer formed in the previous step, the pads for mounting electronic parts, the routing wiring, and the terminals for external connection are formed in predetermined patterns. The selective removal of the conductive metal layer
As explained earlier, it can be done according to the usual method,
Preferably, it can be performed by etching. Otherwise, the wiring board of the present invention can be advantageously manufactured according to the following procedure.

【0046】(1)配線基板の基材の上に、基材よりも
低い弾性率を有する材料からなる低弾性下地層、基材よ
りも高い弾性率を有する材料からなる高弾性下地層を低
弾性下地層の領域よりも狭い面積の領域に、そして導体
金属層を低弾性下地層とほぼ同一の面積の領域に、順次
形成する。高弾性下地層及び低弾性下地層は、それぞ
れ、上記したようにして形成することができ、また、導
体金属層も、上記したように、導体金属の箔などの貼付
あるいは導体金属の成膜によって形成することができ
る。
(1) A low elastic underlayer made of a material having a lower elastic modulus than the base material and a high elastic underlayer made of a material having a higher elastic modulus than the base material are formed on the base material of the wiring board. The conductor metal layer is sequentially formed in a region having an area smaller than the region of the elastic underlayer, and in a region having substantially the same area as the low elastic underlayer. The high elasticity underlayer and the low elasticity underlayer can each be formed as described above, and the conductive metal layer can also be formed by attaching a conductive metal foil or the like or forming a conductive metal as described above. Can be formed.

【0047】(2)先の工程で形成した導体金属層を選
択的に除去するすることによって、電子部品搭載用パッ
ド、引き回し配線及び外部接続用端子をそれぞれ定めら
れたパターンに形成する。導体金属層の選択的除去は、
先にも説明したように、常法に従って行うことができ、
好ましくは、エッチングによって行うことができる。ま
た、このような製造方法を実施するに当たって、先にも
説明したが、所望とする応力緩和レベルなどに応じて、
高弾性下地層の厚さ及び低弾性下地層の厚さを、それぞ
れ、領域ごとに変化させてもよく、そのようにすること
によって、応力緩和の最適化などを図ることができる。
(2) By selectively removing the conductive metal layer formed in the previous step, the pads for mounting electronic components, the routing wiring, and the terminals for external connection are formed in predetermined patterns. The selective removal of the conductive metal layer
As explained earlier, it can be done according to the usual method,
Preferably, it can be performed by etching. In carrying out such a manufacturing method, as described above, according to a desired stress relaxation level and the like,
The thickness of the high-elasticity underlayer and the thickness of the low-elasticity underlayer may be changed for each region, and by doing so, optimization of stress relaxation and the like can be achieved.

【0048】上記した2つの製造方法は、基材上に高弾
性下地層及び低弾性下地層を形成する際にそれぞれの下
地層の占有領域を異ならせる点で相違するけれども、い
ずれの方法でも、十分な応力緩和を達成することがで
き、したがって、本発明に特有の効果、例えば、接続信
頼性の向上、実装作業等の簡略化、従来のプリント基板
製造技術又はビルトアップ技術の活用などを実現するこ
とができる。
The above two manufacturing methods are different in that the occupied regions of the respective underlayers are different when the high elasticity underlayer and the low elasticity underlayer are formed on the base material. Sufficient stress relaxation can be achieved, thus realizing the effects unique to the present invention, for example, improvement of connection reliability, simplification of mounting work, utilization of conventional printed circuit board manufacturing technology or built-up technology, etc. can do.

【0049】本発明は、上述のような配線基板に追加し
て、半導体装置も提供する。本発明の半導体装置は、一
端が電子部品を電気的に接続する電子部品搭載用パッ
ド、他端が外部接続用端子に接続された引き回し配線を
備えた配線基板と、この配線基板の電子部品搭載用パッ
ドに電気的に接続して搭載された電子部品とを含む半導
体装置であり、その配線基板が、本発明の配線基板から
なることを特徴とする。すなわち、本発明の半導体装置
では、そのベースとなる配線基板の基材と、電子部品搭
載用パッド及び引き回し配線のそれぞれとの間に、基材
よりも低い弾性率を有する材料からなる低弾性下地層が
介在されていることが特徴である。
The present invention also provides a semiconductor device in addition to the above-described wiring board. A semiconductor device according to the present invention includes a wiring board having an electronic component mounting pad having one end electrically connected to an electronic component, and a routing wiring having the other end connected to an external connection terminal; A semiconductor device including an electronic component electrically connected to and mounted on a pad for use in a semiconductor device, wherein the wiring substrate is formed of the wiring substrate of the present invention. In other words, in the semiconductor device of the present invention, a low elasticity material made of a material having a lower elastic modulus than the base material is provided between the base material of the wiring substrate serving as the base and each of the electronic component mounting pad and the lead wiring. The feature is that a stratum is interposed.

【0050】半導体装置の基本構成は、特に限定される
ものではなく、周知の半導体装置と同様な構成を有する
ことができ、また、本発明の範囲の延長として、その他
の類似の電子装置なども包含することができる。また、
本発明の半導体装置は、半導体装置に通常使用されてい
る手法に従って製造することができ、ただし、配線基板
は、上記したような本発明方法に従って製造するのが好
ましい。
The basic configuration of the semiconductor device is not particularly limited, and can have the same configuration as a known semiconductor device. Further, as an extension of the scope of the present invention, other similar electronic devices can be used. Can be included. Also,
The semiconductor device of the present invention can be manufactured according to a method usually used for a semiconductor device. However, the wiring substrate is preferably manufactured according to the above-described method of the present invention.

【0051】さらに説明すると、本発明の半導体装置に
おいて、基材上に搭載する電子部品は、特に限定される
ものではなく、半導体装置の製造に一般的に使用されて
いるいかなる部品であってもよい。適当な電子部品は、
例えば、LSIチップ、VLSIチップ等の半導体チッ
プである。このような半導体チップのサイズは、種類に
よっていろいろであるけれども、一般的には、40〜5
0μm程度の薄いものから、500μm程度の厚さのも
のまである。
More specifically, in the semiconductor device of the present invention, the electronic components mounted on the substrate are not particularly limited, and may be any components generally used for manufacturing semiconductor devices. Good. Suitable electronic components are
For example, it is a semiconductor chip such as an LSI chip and a VLSI chip. Although the size of such a semiconductor chip varies depending on the type, it is generally 40 to 5 mm.
It ranges from as thin as about 0 μm to as thick as about 500 μm.

【0052】また、本発明の半導体装置では、必要に応
じて、それぞれの基材に少なくとも1個、通常2個もし
くはそれ以上の半導体チップを搭載した状態で積層し、
相互に電気的に接続することによって、複合された半導
体装置を製造してもよい。複合された半導体装置の形態
にはいろいろのタイプのものが含まれるが、通常、同サ
イズの装置を厚さ方向に重ね合わせて積層し、それぞれ
の装置間を電気的に接続したものが好ましい。このよう
な複合された半導体装置は、特に、メモリーモジュール
などとして有用である。
Further, in the semiconductor device of the present invention, if necessary, at least one, usually two or more semiconductor chips are mounted on each base material,
A composite semiconductor device may be manufactured by being electrically connected to each other. Various types of semiconductor devices are included in the form of a composite semiconductor device. In general, it is preferable that devices of the same size are stacked by being stacked in the thickness direction, and each device is electrically connected. Such a combined semiconductor device is particularly useful as a memory module or the like.

【0053】本発明によって提供される半導体装置は、
例えば、携帯電話、パーソナルコンピュータ、特に携帯
型のパーソナルコンピュータなどや、その他の携帯型の
電気機器及び電子機器において有利に使用することがで
きる。
The semiconductor device provided by the present invention comprises:
For example, the present invention can be advantageously used in mobile phones, personal computers, particularly portable personal computers, and other portable electric and electronic devices.

【0054】[0054]

【実施例】以下、添付の図面を参照して本発明の実施例
を説明する。なお、図示の実施例は典型例であって、本
発明の範囲内において種々の変更や改良を施し得ること
を理解されたい。図1は、本発明の好ましい1態様に従
う配線基板の表面の配線パターンを示した斜視図であ
る。図示のように、配線基板10は、その上面に引き回
し配線17を有しており、電子部品搭載用パッド16及
び外部接続用端子12で終端している。引き回し配線1
7、パッド16及び外部接続用端子12は、それぞれ、
基材に銅箔を貼り付けた後にエッチングを行うことによ
って形成したものである。
Embodiments of the present invention will be described below with reference to the accompanying drawings. It should be understood that the illustrated embodiment is a typical example, and that various changes and improvements can be made within the scope of the present invention. FIG. 1 is a perspective view showing a wiring pattern on a surface of a wiring board according to a preferred embodiment of the present invention. As shown in the figure, the wiring board 10 has a lead-out wiring 17 on its upper surface, and terminates at an electronic component mounting pad 16 and an external connection terminal 12. Routing wiring 1
7, the pad 16 and the external connection terminal 12 are respectively
It is formed by performing etching after attaching a copper foil to a base material.

【0055】図1に示した配線基板の構成は、その線分
II−IIに沿った断面図である図2から容易に理解するこ
とができるであろう。配線基板10は、リジッドな銅張
り積層板を使用して製造したものであり、絶縁性のプラ
スチック基材1の両面に銅箔の選択的エッチングによっ
て形成された導体部2が形成されている。また、基材1
の両面の導体部2は、図示されるように、銅めっきした
スルーホールによって電気的に導通されている。基材1
の一方の面には、導体部2の一部から外部接続用端子1
2が形成されるともに、それ以外の部分には、低弾性下
地層3が所定の膜厚で被覆されている。低弾性下地層3
は、熱硬化性のゴム成分入りエポキシ樹脂(ゴム様材
料)からなる。低弾性下地層3の所定の部位には、その
下に形成された導体部2との導通をとるため、接続ビア
15が形成されている。接続ビア15は、貫通孔に銅を
めっきすることによって形成したものである。また、低
弾性下地層3の表面には、図1に示したようなパターン
で、それぞれ銅箔のエッチングによって形成された電子
部品搭載用パッド16及び引き回し配線17が形成され
ている。引き回し配線17は、本発明の特徴として、配
線基板10を可動となすために湾曲模様で形成されてい
る。また、本発明の応力緩和の効果を高めるため、外部
接続用端子12の下の基材1自体が高弾性下地層となっ
ている。
The configuration of the wiring board shown in FIG.
It can be easily understood from FIG. 2 which is a cross-sectional view along II-II. The wiring board 10 is manufactured using a rigid copper-clad laminate, and has conductor portions 2 formed by selective etching of copper foil on both surfaces of an insulating plastic base material 1. In addition, substrate 1
As shown in the figure, the conductor portions 2 on both sides are electrically connected by copper plated through holes. Substrate 1
On one surface of the terminal, a part of the conductor portion 2 is connected to an external connection terminal 1.
2 is formed, and the other portions are covered with a low elasticity underlayer 3 with a predetermined thickness. Low elastic underlayer 3
Is made of a thermosetting epoxy resin containing a rubber component (rubber-like material). A connection via 15 is formed at a predetermined portion of the low-elasticity base layer 3 to establish conduction with the conductor portion 2 formed thereunder. The connection via 15 is formed by plating the through hole with copper. On the surface of the low elasticity base layer 3, electronic component mounting pads 16 and lead-out wirings 17 formed by etching copper foil are formed in a pattern as shown in FIG. As a feature of the present invention, the routing wiring 17 is formed in a curved pattern so as to make the wiring substrate 10 movable. Further, in order to enhance the effect of relaxing the stress of the present invention, the base material 1 below the external connection terminal 12 itself is a highly elastic underlayer.

【0056】図2の配線基板は、図3に順を追って示す
方法で有利に製造することができる。まず、工程(A)
に示すように、絶縁性のプラスチック基材1の両面に導
体部2を形成するとともに、一方の面(図では、上面)
に外部接続用端子12を形成する。この工程のため、そ
の両面に膜厚18μmの銅(Cu)箔2を有する厚さ
1.0mmのガラスエポキシ基材1を用意する。その
後、基材1の所定の部位(図では、2ヶ所)にスルーホ
ールをドリリングによって形成する。
The wiring board of FIG. 2 can be advantageously manufactured by the method shown in FIG. First, step (A)
As shown in FIG. 1, conductor portions 2 are formed on both surfaces of an insulating plastic substrate 1 and one surface (the upper surface in the figure).
An external connection terminal 12 is formed on the substrate. For this step, a glass epoxy substrate 1 having a thickness of 1.0 mm and a copper (Cu) foil 2 having a thickness of 18 μm on both surfaces is prepared. Thereafter, through holes are formed in predetermined portions (two locations in the figure) of the base material 1 by drilling.

【0057】スルーホールを形成した後、基材1の両面
のCu箔2(あとで、導体部となる)の間の導通をとる
ため、銅めっきを行う。ここでは、無電解銅めっき後、
Cu箔2を電極として使用して電解めっきを行った。銅
めっきの膜厚は、約15μmであった。スルーホールの
銅めっきが完了した後、導体部(配線パターン)2及び
外部接続用端子12を形成するため、Cu箔2から不要
部分を溶解除去する。この工程は、図示しないけれど
も、所望の配線パターンに対応するエッチングレジスト
をCu箔2の上に塗布して硬化させた後、レジスト膜で
被覆されていない不要のCu箔2を適当なエッチャント
(ここでは塩化第二鉄の水溶液を使用)で溶解除去する
ことによって行うことができる。使用済みのレジスト膜
は、適当な溶剤で溶解して取り除く。
After the through-holes are formed, copper plating is performed in order to establish conduction between the Cu foils 2 on both sides of the base material 1 (which will be a conductor later). Here, after electroless copper plating,
Electroplating was performed using the Cu foil 2 as an electrode. The thickness of the copper plating was about 15 μm. After the copper plating of the through hole is completed, an unnecessary portion is dissolved and removed from the Cu foil 2 to form the conductor (wiring pattern) 2 and the external connection terminal 12. In this step, although not shown, an etching resist corresponding to a desired wiring pattern is applied on the Cu foil 2 and cured, and then the unnecessary Cu foil 2 not covered with the resist film is coated with an appropriate etchant (here, (Using an aqueous solution of ferric chloride). The used resist film is removed by dissolving with a suitable solvent.

【0058】次いで、工程(B)に示すように、基材1
の表面に選択的に、すなわち、外部接続用端子12を覆
わないようにして、低弾性下地層3を所定の膜厚で形成
する。ここでは、ゴム様粘弾性を具えた熱硬化性のエポ
キシ樹脂シート(50μm厚)3の上に膜厚18μmの
Cu箔7を配した後、加圧下(3MPa)に180℃で
30分間にわたって加熱することによってラミネートし
た。
Next, as shown in the step (B), the substrate 1
The low elastic underlayer 3 is formed in a predetermined thickness selectively on the surface of the substrate, that is, without covering the external connection terminals 12. Here, a 18 μm thick Cu foil 7 is placed on a thermosetting epoxy resin sheet (50 μm thick) 3 having rubber-like viscoelasticity, and then heated at 180 ° C. for 30 minutes under pressure (3 MPa). And laminated.

【0059】引き続いて、工程(C)に示すように、C
u箔7の所定部をエッチング除去した後、これをマスク
として低弾性下地層3の所定の部位に、その下に形成さ
れた導体部2との導通をとるため、貫通孔5を形成す
る。貫通孔5の直径は100μmであり、CO2 レーザ
ードリリングによって形成した。最後に、工程(D)に
示すように、低弾性下地層3の貫通孔5を銅めっきする
ことによって接続ビア15を形成する。また、低弾性下
地層3の表面において、Cu箔7の選択的エッチングを
行い、電子部品搭載用パッド16及び引き回し配線17
を形成する。上記したような一連の工程を経て、図2に
示したような配線基板10を製造することができる。こ
こで特に注目しなければならないことは、本発明の製造
方法は、従来のプリント配線技術(Cu箔のパターニン
グによる導体部の形成)及びビルトアップ技術(例え
ば、レーザー加工と無電解めっきによる接続ビアの形
成)を利用することにより、従来通りの製造プロセスで
対応でき、製造が簡単で、コストも低減できるというこ
とである。
Subsequently, as shown in step (C), C
After a predetermined portion of the u-foil 7 is removed by etching, a through-hole 5 is formed in a predetermined portion of the low elasticity base layer 3 using the mask as a mask in order to establish conduction with the conductor portion 2 formed thereunder. The diameter of the through hole 5 was 100 μm, and was formed by CO 2 laser drilling. Lastly, as shown in the step (D), the connection via 15 is formed by plating the through hole 5 of the low elasticity base layer 3 with copper. Further, the Cu foil 7 is selectively etched on the surface of the low elasticity base layer 3 so as to mount the electronic component mounting pad 16 and the lead wiring 17.
To form Through a series of steps as described above, the wiring board 10 as shown in FIG. 2 can be manufactured. It should be noted here that the manufacturing method of the present invention is based on the conventional printed wiring technology (formation of a conductor portion by patterning Cu foil) and build-up technology (for example, connection via by laser processing and electroless plating). This means that the conventional manufacturing process can be used, the manufacturing is simple, and the cost can be reduced.

【0060】図4、図5及び図6は、それぞれ、本発明
のビルトアップ配線基板の好ましい態様を示した断面図
である。いずれの配線基板においても、配線パターンの
下に本発明に従い高弾性下地層と低弾性下地層とを組み
合わせて配置したことによって引き回し配線が可動であ
るので、顕著な応力緩和とそれによる接続信頼性の向上
を達成することができ、また、外部接続端子が高弾性率
の材料上に形成されているので、メモリーをスロットに
入れたりカードを差し込んだりする作業を容易にかつト
ラブルを伴わないで実施することができる。なお、図示
の配線基板のそれぞれの構成要素は、基本的に、先に図
2及び図3を参照して説明した配線基板10のそれに同
じであることができ、よって、ここでの詳細な説明を省
略する。
FIGS. 4, 5, and 6 are cross-sectional views showing preferred embodiments of the built-up wiring board of the present invention. In any of the wiring boards, since the leading wiring is movable by arranging the high elastic underlayer and the low elastic underlayer in combination under the wiring pattern according to the present invention, remarkable stress relaxation and the connection reliability due thereto are achieved. The external connection terminals are formed on a material with high elasticity, making it easy and trouble-free to insert a memory into a slot or insert a card. can do. Note that each component of the illustrated wiring board can be basically the same as that of the wiring board 10 described above with reference to FIGS. 2 and 3, and thus, a detailed description here Is omitted.

【0061】図4の配線基板10では、導体部2を所定
のパターンで具えたプラスチック基材1の片面に高弾性
下地層4が所定の膜厚で形成されており、また、その上
には、低弾性下地層3が、外部接続用端子12の領域を
避けて形成されている。そして、高弾性下地層4及び低
弾性下地層3を覆うようにして、引き回し配線17及び
外部接続用端子12が形成されている。引き回し配線1
7と導体部2とは、接続ビア15によって導通されてい
る。このような積層一体化構造は、好ましくは、高弾性
下地層4、低弾性下地層3、そして引き回し配線17及
び導体部2を形成するための銅箔7を積層した後、加圧
下に加熱し、硬化(キュアリング)することによって有
利に形成することができる。
In the wiring board 10 of FIG. 4, a highly elastic underlayer 4 having a predetermined thickness is formed on one surface of a plastic substrate 1 having a conductor portion 2 in a predetermined pattern. The low elasticity base layer 3 is formed so as to avoid the area of the external connection terminal 12. The wiring 17 and the external connection terminal 12 are formed so as to cover the high elasticity base layer 4 and the low elasticity base layer 3. Routing wiring 1
7 and the conductor 2 are electrically connected by the connection via 15. In such a laminated integrated structure, preferably, the high elasticity underlayer 4, the low elasticity underlayer 3, and the copper foil 7 for forming the wiring 17 and the conductor 2 are laminated, and then heated under pressure. , And cured (cured).

【0062】図5の配線基板10では、導体部2を所定
のパターンで具えたプラスチック基材1の片面に高弾性
下地層4が異なる膜厚で形成されている。すなわち、外
部接続用端子12の領域の高弾性下地層4が厚く、それ
以外の領域が薄くなるように、予め定められたパターン
で高弾性下地層4が形成されている。そして、高弾性下
地層4の上には、その最高厚さに合わせて、高弾性下地
層4と低弾性下地層3の厚さが一定となるように、低弾
性下地層3が形成されている。そして、高弾性下地層4
の上には外部接続用端子12が、そして低弾性下地層3
の上には電子部品搭載用パッド16及び引き回し配線1
7が、それぞれ形成されている。電子部品搭載用パッド
16と導体部2とは、接続ビア15によって導通されて
いる。また、図示の配線基板10では、図4のそれのよ
うに配線パターンの面に段差があるのではなくて、配線
パターンの面が平坦になるように、特別の製造工程を使
用することを通じて、改善されている。
In the wiring board 10 shown in FIG. 5, a highly elastic underlayer 4 having a different thickness is formed on one surface of a plastic substrate 1 having a conductor portion 2 in a predetermined pattern. That is, the high elastic underlayer 4 is formed in a predetermined pattern such that the high elastic underlayer 4 in the region of the external connection terminal 12 is thick and the other regions are thin. The low elastic underlayer 3 is formed on the high elastic underlayer 4 so that the thickness of the high elastic underlayer 4 and the low elastic underlayer 3 is constant according to the maximum thickness. I have. And the high elasticity base layer 4
The external connection terminal 12 and the low elasticity base layer 3
The electronic component mounting pad 16 and the routing wiring 1
7 are formed respectively. The electronic component mounting pad 16 and the conductor 2 are electrically connected by the connection via 15. In addition, in the illustrated wiring board 10, through the use of a special manufacturing process, the wiring pattern surface is flattened instead of having a step on the wiring pattern surface as in FIG. 4. Has been improved.

【0063】図5のビルトアップ配線基板10は、例え
ば、図7に順を追って示すような手順で有利に製造する
ことができる。先ず、工程(A)において、ビルトアッ
プ配線基板の基材1(図では、簡略化のため、作り込ま
れた配線層などが省略されている)の両面に導体部2を
形成する。また、図示のようにスルーホールを形成し、
基材1の両面の導体部2の間の導通をとるため、銅めっ
きを行う。
The built-up wiring board 10 of FIG. 5 can be advantageously manufactured, for example, by the procedure shown in FIG. 7 in order. First, in step (A), conductor portions 2 are formed on both surfaces of a base material 1 of a built-up wiring board (in the drawing, formed wiring layers and the like are omitted for simplicity). Also, a through hole is formed as shown in the figure,
Copper plating is performed to establish conduction between the conductor portions 2 on both surfaces of the base material 1.

【0064】次いで、工程(B)に示すように、基材1
の表面に高弾性下地層4を異なる厚さで形成し、その上
に、低弾性下地層3を所定の膜厚で形成し、さらにその
上に銅箔7を形成する。ここで、高弾性下地層4の厚さ
と低弾性下地層3の厚さの合計が均一となり、下地層の
表面が平坦となるようにするため、図示のものよりも大
きな厚さを有する低弾性下地層3の形成材料を高弾性下
地層4の上に積層し、加熱下で適当な治具を使用して強
く押し付ける方法を有利に使用することができる。
Next, as shown in the step (B), the substrate 1
A high elastic underlayer 4 is formed with a different thickness on the surface, a low elastic underlayer 3 is formed thereon with a predetermined thickness, and a copper foil 7 is further formed thereon. Here, in order to make the sum of the thickness of the high elastic underlayer 4 and the thickness of the low elastic underlayer 3 uniform and to make the surface of the underlayer flat, a low elasticity A method of laminating the material for forming the underlayer 3 on the high elasticity underlayer 4 and pressing strongly with an appropriate jig under heating can be advantageously used.

【0065】下地層の形成が完了した後、工程(C)に
示すように、引き続く工程において形成される電子部品
載置用パッドと低弾性下地層3の下に形成された導体部
2との導通をとるため、低弾性下地層3の所定の部位に
貫通孔5を形成する。貫通孔5は、レーザードリリング
によって有利に形成することができる。最後に、工程
(D)に示すように、低弾性下地層3の貫通孔5を銅め
っきすることによって接続ビア15を形成する。また、
低弾性下地層3の表面及び高弾性下地層4の表面のそれ
ぞれにおいて、導体部2の形成と同様な手順に従って銅
箔7の選択的エッチングを行い、低弾性下地層3の上に
電子部品搭載用パッド16及び引き回し配線17を形成
し、かつ、それと同時に、高弾性下地層4の上に外部接
続用端子12を形成する。上記したような一連の工程を
経て、図5に示したような配線基板10を製造すること
ができる。
After the formation of the underlayer is completed, as shown in step (C), the electronic component mounting pad formed in the subsequent step and the conductor portion 2 formed under the low elasticity underlayer 3 are formed. A through-hole 5 is formed in a predetermined portion of the low elasticity base layer 3 in order to establish conduction. The through hole 5 can be advantageously formed by laser drilling. Lastly, as shown in the step (D), the connection via 15 is formed by plating the through hole 5 of the low elasticity base layer 3 with copper. Also,
The copper foil 7 is selectively etched on each of the surface of the low-elastic underlayer 3 and the surface of the high-elastic underlayer 4 in the same procedure as the formation of the conductor portion 2, and electronic components are mounted on the low-elastic underlayer 3. The external connection terminals 12 are formed on the high elasticity base layer 4 at the same time as forming the pads 16 and the routing wirings 17. Through a series of steps as described above, the wiring board 10 as shown in FIG. 5 can be manufactured.

【0066】図6の配線基板10では、導体部2を所定
のパターンで具えたプラスチック基材1の片面に高弾性
下地層4が、外部接続用端子12の領域に限って形成さ
れている。高弾性下地層4の厚さは、図示のように、端
部のほうが薄くなるようになっている。そして、高弾性
下地層4に隣接して、低弾性下地層3が、図示のような
膜厚分布で形成されている。図示の例の場合、特に、低
弾性下地層3の厚さを50μm以上とする一方で、その
一部を高弾性下地層4の下に、非常に薄い厚さ(10μ
m以下)で回り込ませている。高弾性下地層4と低弾性
下地層3とからなる複合された下地層の厚さは、一定で
ある。高弾性下地層4の上には外部接続用端子12が、
そして低弾性下地層3の上には電子部品搭載用パッド1
6及び引き回し配線17が、それぞれ形成されている。
電子部品搭載用パッド16と導体部2とは、接続ビア1
5によって導通されている。
In the wiring board 10 shown in FIG. 6, the high elastic underlayer 4 is formed only on the surface of the external connection terminal 12 on one surface of the plastic substrate 1 having the conductor 2 in a predetermined pattern. As shown in the drawing, the thickness of the high elastic base layer 4 is such that the end portion is thinner. The low elastic underlayer 3 is formed adjacent to the high elastic underlayer 4 with a thickness distribution as shown in the figure. In the case of the illustrated example, in particular, while the thickness of the low elasticity underlayer 3 is set to 50 μm or more, a part of the low elasticity underlayer 3 is formed under the very elastic underlayer 4 by a very small thickness (10 μm).
m or less). The thickness of the composite underlayer composed of the high elastic underlayer 4 and the low elastic underlayer 3 is constant. An external connection terminal 12 is provided on the high elastic base layer 4.
The electronic component mounting pad 1 is provided on the low elasticity base layer 3.
6 and the routing wiring 17 are formed respectively.
The electronic component mounting pad 16 and the conductor 2 are connected to the connection via 1
5 for conduction.

【0067】図6の配線基板10は、図5の配線基板1
0と同様な構成を有しており、したがって、図7を参照
して上記したような手法を利用して、同様に有利に製造
することができる。図8、図9及び図10は、それぞ
れ、本発明の配線基板の好ましい態様を示した断面図で
ある。それぞれの配線基板10の構成は、図4、図5及
び図6に示したビルトアップ配線基板に代えて、リジッ
ド基板を基材として使用し、基材の片面のみに配線パタ
ーンを形成した相違点を除いて、図4、図5及び図6の
それに同じである。よって、図示の配線基板のそれぞれ
の構成要素についての詳細な説明は、省略することにす
る。
The wiring board 10 of FIG. 6 is the same as the wiring board 1 of FIG.
0 and thus can be similarly advantageously manufactured using the technique described above with reference to FIG. 8, 9 and 10 are cross-sectional views each showing a preferred embodiment of the wiring board of the present invention. The configuration of each wiring board 10 is different from that in which a rigid board is used as a base material and a wiring pattern is formed only on one side of the base material instead of the built-up wiring board shown in FIGS. 4, 5, and 6, except for Therefore, detailed description of each component of the illustrated wiring board will be omitted.

【0068】図8の配線基板10では、リジッドなプラ
スチック基材1の片面に高弾性下地層4が一定の膜厚で
形成されており、また、その上には、低弾性下地層3
が、外部接続用端子12の領域を避けて形成されてい
る。そして、高弾性下地層4及び低弾性下地層3を覆う
ようにして、引き回し配線17及び外部接続用端子12
が形成されている。引き回し配線17と導体部2とは、
接続ビア15によって導通されている。
In the wiring board 10 shown in FIG. 8, a high elastic underlayer 4 is formed on one surface of a rigid plastic substrate 1 with a constant thickness, and a low elastic underlayer 3 is formed thereon.
Are formed avoiding the region of the external connection terminal 12. Then, the wiring 17 and the external connection terminals 12 are covered so as to cover the high elasticity base layer 4 and the low elasticity base layer 3.
Are formed. The routing wiring 17 and the conductor 2 are
The connection via 15 is conductive.

【0069】図9の配線基板10では、リジッドなプラ
スチック基材1の片面に高弾性下地層4が異なる膜厚で
形成されている。すなわち、外部接続用端子12の領域
の高弾性下地層4が厚く、それ以外の領域が薄くなるよ
うに、予め定められたパターンで高弾性下地層4が形成
されている。そして、高弾性下地層4の上には、その最
高厚さに合わせて、高弾性下地層4と低弾性下地層3の
厚さが一定となるように、低弾性下地層3が形成されて
いる。そして、高弾性下地層4の上には外部接続用端子
12が、そして低弾性下地層3の上には電子部品搭載用
パッド16及び引き回し配線17が、それぞれ形成され
ている。電子部品搭載用パッド16と導体部2とは、接
続ビア15によって導通されている。
In the wiring board 10 shown in FIG. 9, a highly elastic underlayer 4 having a different thickness is formed on one surface of a rigid plastic substrate 1. That is, the high elastic underlayer 4 is formed in a predetermined pattern such that the high elastic underlayer 4 in the region of the external connection terminal 12 is thick and the other regions are thin. The low elastic underlayer 3 is formed on the high elastic underlayer 4 so that the thickness of the high elastic underlayer 4 and the low elastic underlayer 3 is constant according to the maximum thickness. I have. The external connection terminals 12 are formed on the high elasticity base layer 4, and the electronic component mounting pads 16 and the routing wirings 17 are formed on the low elasticity base layer 3. The electronic component mounting pad 16 and the conductor 2 are electrically connected by the connection via 15.

【0070】図10の配線基板10では、リジッドなプ
ラスチック基材1の片面に高弾性下地層4が、外部接続
用端子12の領域に限って形成されている。そして、高
弾性下地層4に隣接して、低弾性下地層3が、図示のよ
うな膜厚分布で形成されている。すなわち、低弾性下地
層3は、電子部品搭載用パッド16及び引き回し配線1
7の領域で厚膜に形成されている一方で、その一部を高
弾性下地層4の下に、非常に薄い厚さで回り込ませてい
る。高弾性下地層4と低弾性下地層3とからなる複合さ
れた下地層の厚さは、一定である。高弾性下地層4の上
には外部接続用端子12が、そして低弾性下地層3の上
には電子部品搭載用パッド16及び引き回し配線17
が、それぞれ形成されている。電子部品搭載用パッド1
6と導体部2とは、接続ビア15によって導通されてい
る。
In the wiring board 10 shown in FIG. 10, the high elastic underlayer 4 is formed on one surface of the rigid plastic base material 1 only in the area of the external connection terminals 12. The low elastic underlayer 3 is formed adjacent to the high elastic underlayer 4 with a thickness distribution as shown in the figure. That is, the low elasticity base layer 3 includes the electronic component mounting pad 16 and the leading wiring 1.
While a thick film is formed in the region 7, a part of it is wrapped under the highly elastic underlayer 4 with a very small thickness. The thickness of the composite underlayer composed of the high elastic underlayer 4 and the low elastic underlayer 3 is constant. The external connection terminals 12 are provided on the high elasticity base layer 4, and the electronic component mounting pads 16 and the routing wirings 17 are provided on the low elasticity base layer 3.
Are formed respectively. Electronic component mounting pad 1
The conductor 6 is electrically connected to the conductor 2 by the connection via 15.

【0071】図10の配線基板10は、図7を参照して
上記したような手法を利用して、製造することができ
る。以下、この配線基板の製造方法を、図11を参照し
て順を追って説明することにする。先ず、工程(A)に
おいて、リジッドなプラスチック基材1の片面に、高弾
性下地層4、低弾性下地層3及び銅箔7をそれぞれ所定
の膜厚で形成する。ここで、高弾性下地層4の厚さと低
弾性下地層3の厚さの合計が基材1の表面の全体につい
て均一となり、複合された下地層の表面が平坦となるよ
うにするため、図示のものよりも大きな厚さを有する低
弾性下地層3の形成材料を高弾性下地層4の上に積層
し、適当な治具を使用して強く押し付ける方法を有利に
使用することができる。
The wiring board 10 of FIG. 10 can be manufactured by using the method described above with reference to FIG. Hereinafter, the method of manufacturing the wiring board will be described step by step with reference to FIG. First, in a step (A), a high elasticity underlayer 4, a low elasticity underlayer 3, and a copper foil 7 are formed on one surface of a rigid plastic base material 1 in a predetermined thickness. Here, in order to make the sum of the thickness of the high elastic underlayer 4 and the thickness of the low elastic underlayer 3 uniform over the entire surface of the substrate 1 and to make the surface of the composite underlayer flat, It is possible to advantageously use a method in which a material for forming the low elasticity base layer 3 having a thickness larger than that of the above is laminated on the high elasticity base layer 4 and pressed strongly using an appropriate jig.

【0072】銅箔の貼付が完了した後、工程(B)に示
すように、銅箔7を所望の配線パターンに従ってエッチ
ングし、不要な部分を溶解除去する。低弾性下地層3の
上において電子部品搭載用パッド16及び引き回し配線
17が形成され、かつ、それと同時に、高弾性下地層4
の上に外部接続用端子12が形成され、よって、図10
に示したような配線基板10が得られる。
After the application of the copper foil is completed, as shown in step (B), the copper foil 7 is etched according to a desired wiring pattern, and unnecessary portions are dissolved and removed. The electronic component mounting pad 16 and the routing wiring 17 are formed on the low elasticity base layer 3, and at the same time, the high elasticity base layer 4 is formed.
Is formed on the external connection terminal 12, and thus the terminal 12 shown in FIG.
The wiring board 10 as shown in FIG.

【0073】図12は、本発明の半導体装置の好ましい
1態様を示した断面図である。図から理解されるよう
に、この半導体装置20で使用されている配線基板10
は、先に図2を参照して説明した配線基板10に同じで
ある。この配線基板10の電子部品搭載用パッド16
に、金(Au)からなる金属バンプ9を介して半導体チ
ップ(ここでは、LSIチップ)8が搭載されている。
金属バンプ9は、半導体チップ8の下面に取り付けられ
ている。なお、このようなバンプ9付きの半導体チップ
8は、必要に応じて、商業的に入手可能である。
FIG. 12 is a sectional view showing a preferred embodiment of the semiconductor device of the present invention. As can be understood from the figure, the wiring board 10 used in the semiconductor device 20
Is the same as the wiring board 10 described above with reference to FIG. The electronic component mounting pad 16 of the wiring board 10
A semiconductor chip (here, an LSI chip) 8 is mounted via a metal bump 9 made of gold (Au).
The metal bump 9 is attached to the lower surface of the semiconductor chip 8. In addition, such a semiconductor chip 8 with the bump 9 is commercially available as necessary.

【0074】[0074]

【発明の効果】以上に説明したように、本発明によれ
ば、配線基板のパッドと半導体チップ等の電子部品との
間の接続信頼性を、構造や製造を複雑化しないで高める
ことができるという効果が得られる。さらに具体的に説
明すると、本発明によれば、電子部品搭載用パッドと引
き回し配線の下に低弾性率の材料層が配置されておりか
つ、実装時の固定点の間(引き回し配線の線路)が非直
線的に接続しているので、実装基板の熱膨張係数と電子
部品の熱膨張係数の差に起因した応力を緩和でき、接続
信頼性を高めることができ、かつ、同時に、実装時にリ
ードを自由に動かすことができるので、実装の自由度を
高めることができる。
As described above, according to the present invention, the reliability of connection between pads of a wiring board and electronic components such as semiconductor chips can be increased without complicating the structure and manufacturing. The effect is obtained. More specifically, according to the present invention, a low-elasticity material layer is disposed below the electronic component mounting pad and the routing wiring, and between fixed points during mounting (lines of the routing wiring). Are connected non-linearly, so that stress caused by the difference between the thermal expansion coefficient of the mounting board and the thermal expansion coefficient of the electronic component can be reduced, connection reliability can be improved, and at the same time, Can be moved freely, so that the degree of freedom of implementation can be increased.

【0075】また、配線基板の外部接続用端子の下には
高弾性率の材料層を配置したので、半導体装置、具体的
にはメモリー等のカードをスロットに挿入する作業を、
従来通りの操作で容易に行うことができ、その際の信頼
性も大である。さらに、本発明の配線基板は、その構造
が簡単であり、従来のものと比較して大きな相違点がな
いので、従来から常用されているプリント基板製造技術
やビルトアップ配線技術で製造できる。
Further, since a material layer having a high elastic modulus is arranged under the external connection terminals of the wiring board, the operation of inserting a card such as a semiconductor device, specifically a memory or the like into a slot can be performed.
It can be easily performed by the conventional operation, and the reliability at that time is great. Furthermore, since the wiring board of the present invention has a simple structure and does not have a great difference compared with the conventional wiring board, it can be manufactured by a conventionally used printed board manufacturing technique or a built-up wiring technique.

【0076】さらにまた、本発明では、半導体素子等の
電子部品を予めパッケージ化して、その後に配線基板に
搭載する必要がないので、モジュール基板等の低コスト
化、低インダクタンス化、そして納期の短縮などを実現
することができる。
Furthermore, according to the present invention, it is not necessary to package electronic components such as semiconductor elements in advance and then mount them on a wiring board, so that the cost of the module board and the like, the inductance, and the delivery time are reduced. Etc. can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の好ましい1態様に従う配線基板の表面
の配線パターンを示した斜視図である。
FIG. 1 is a perspective view showing a wiring pattern on a surface of a wiring board according to a preferred embodiment of the present invention.

【図2】図1に示した配線基板の線分II−IIに沿った断
面図である。
FIG. 2 is a cross-sectional view taken along line II-II of the wiring board shown in FIG.

【図3】図2の配線基板の製造方法を順を追って示した
断面図である。
FIG. 3 is a sectional view sequentially illustrating a method of manufacturing the wiring board of FIG. 2;

【図4】本発明の配線基板のもう1つの好ましい態様を
示した断面図である。
FIG. 4 is a sectional view showing another preferred embodiment of the wiring board of the present invention.

【図5】本発明の配線基板のさらにもう1つの好ましい
態様を示した断面図である。
FIG. 5 is a sectional view showing still another preferred embodiment of the wiring board of the present invention.

【図6】本発明の配線基板のさらにもう1つの好ましい
態様を示した断面図である。
FIG. 6 is a sectional view showing still another preferred embodiment of the wiring board of the present invention.

【図7】図5の配線基板の製造方法を順を追って示した
断面図である。
FIG. 7 is a sectional view sequentially showing a method of manufacturing the wiring board of FIG. 5;

【図8】本発明の配線基板のさらにもう1つの好ましい
態様を示した断面図である。
FIG. 8 is a sectional view showing still another preferred embodiment of the wiring board of the present invention.

【図9】本発明の配線基板のさらにもう1つの好ましい
態様を示した断面図である。
FIG. 9 is a sectional view showing still another preferred embodiment of the wiring board of the present invention.

【図10】本発明の配線基板のさらにもう1つの好まし
い態様を示した断面図である。
FIG. 10 is a sectional view showing still another preferred embodiment of the wiring board of the present invention.

【図11】図10の配線基板の製造方法を順を追って示
した断面図である。
FIG. 11 is a sectional view illustrating a method of manufacturing the wiring board of FIG. 10 in order.

【図12】本発明の半導体装置の好ましい1態様を示し
た断面図である。
FIG. 12 is a cross-sectional view showing a preferred embodiment of the semiconductor device of the present invention.

【図13】従来の半導体装置の一例を示した断面図であ
る。
FIG. 13 is a sectional view showing an example of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1…絶縁性の基材 2…導体部 3…低弾性下地層 4…高弾性下地層 5…貫通孔 7…銅箔 8…半導体チップ 9…金属バンプ 10…配線基板 12…外部接続用端子 15…接続ビア 16…電子部品搭載用パッド 17…引き回し配線 20…半導体装置 DESCRIPTION OF SYMBOLS 1 ... Insulating base material 2 ... Conductor part 3 ... Low elastic underlayer 4 ... High elastic underlayer 5 ... Through-hole 7 ... Copper foil 8 ... Semiconductor chip 9 ... Metal bump 10 ... Wiring board 12 ... External connection terminal 15 ... Connecting via 16 ... Pad for mounting electronic parts 17 ... Routing wiring 20 ... Semiconductor device

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 N Fターム(参考) 5E314 AA27 BB02 BB11 FF05 GG11 5E319 AA03 AA07 AB05 AC11 AC16 GG11 5E346 AA12 FF45 HH07 Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme coat II (reference) H01L 23/12 NF term (reference) 5E314 AA27 BB02 BB11 FF05 GG11 5E319 AA03 AA07 AB05 AC11 AC16 GG11 5E346 AA12 FF45 HH07

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 一端が電子部品を電気的に接続する電子
部品搭載用パッド、他端が外部接続用端子に接続された
引き回し配線を備えた配線基板であって、 前記配線基板の基材と、前記電子部品搭載用パッド及び
前記引き回し配線のそれぞれとの間に、前記基材よりも
低い弾性率を有する材料からなる低弾性下地層が介在さ
れていることを特徴とする配線基板。
An electronic component mounting pad electrically connected to an electronic component at one end, and a wiring substrate having a lead wiring connected to an external connection terminal at the other end, the wiring substrate comprising: a base material of the wiring substrate; A wiring substrate, wherein a low-elastic base layer made of a material having a lower elastic modulus than that of the base material is interposed between the electronic component mounting pad and the lead-out wiring.
【請求項2】 前記配線基板の基材と前記外部接続用端
子との間に、前記基材よりも高い弾性率を有する材料か
らなる高弾性下地層が介在されていることを特徴とする
請求項1に記載の配線基板。
2. A high elastic base layer made of a material having a higher elastic modulus than the base material is interposed between the base material of the wiring board and the external connection terminal. Item 2. The wiring board according to item 1.
【請求項3】 前記低弾性下地層が、室温(20〜30
℃)で測定して、1GPa未満のヤング率を有し、かつ
150℃で測定して、10MPa以下のヤング率を有す
る材料から形成されていることを特徴とする請求項1又
は2に記載の配線基板。
3. The method according to claim 1, wherein the low elasticity underlayer is at room temperature (20 to 30).
C.), and is formed from a material having a Young's modulus of less than 1 GPa as measured at 150 ° C. and less than or equal to 10 MPa as measured at 150 ° C. 4. Wiring board.
【請求項4】 前記引き回し配線が、ソルダレジスト層
により覆われており、前記ソルダレジスト層が、室温
(20〜30℃)で測定して、1GPa未満のヤング率
を有し、かつ150℃で測定して、10MPa以下のヤ
ング率を有するレジスト材料から形成されていることを
特徴とする請求項1〜3のいずれか1項に記載の配線基
板。
4. The lead wiring is covered with a solder resist layer, the solder resist layer has a Young's modulus of less than 1 GPa measured at room temperature (20 to 30 ° C.), and has a Young's modulus of less than 150 ° C. The wiring board according to any one of claims 1 to 3, wherein the wiring board is formed from a resist material having a Young's modulus of 10 MPa or less as measured.
【請求項5】 前記低弾性下地層が、前記配線基板の基
材と前記外部接続用端子との間にまで延在されており、
前記電子部品搭載用パッド及び前記引き回し配線の領域
の低弾性下地層の厚さが50μm以上であり、前記外部
接続用端子の領域の低弾性下地層の厚さが10μm以下
であることを特徴とする請求項1〜4のいずれか1項に
記載の配線基板。
5. The low-elastic base layer extends between a base of the wiring board and the external connection terminal,
The thickness of the low-elastic underlayer in the region of the electronic component mounting pad and the routing wiring is 50 μm or more, and the thickness of the low-elastic underlayer in the region of the external connection terminal is 10 μm or less. The wiring substrate according to any one of claims 1 to 4, wherein
【請求項6】 前記引き回し配線が、少なくとも前記電
子部品搭載用パッドと前記外部接続用端子との間で、非
直線的に形成されていることを特徴とする請求項1〜5
のいずれか1項に記載の配線基板。
6. The wiring according to claim 1, wherein the routing wiring is formed non-linearly at least between the electronic component mounting pad and the external connection terminal.
The wiring board according to any one of the above.
【請求項7】 一端が電子部品を電気的に接続する電子
部品搭載用パッド、他端が外部接続用端子に接続された
引き回し配線を備えた配線基板を製造する方法であっ
て、 前記配線基板の基材の上に形成された前記外部接続用端
子が露出するパターンに、前記基材よりも低い弾性率を
有する材料からなる低弾性下地層を形成した後、 前記低弾性下地層の上に、前記電子部品搭載用パッド及
び前記引き回し配線をそれぞれ定められたパターンに形
成すること、を特徴とする配線基板の製造方法。
7. A method of manufacturing a wiring board having one end having an electronic component mounting pad for electrically connecting an electronic component and the other end connected to an external connection terminal, the wiring board having: After forming a low-elastic base layer made of a material having a lower elastic modulus than the base on the pattern where the external connection terminals are exposed formed on the base, Forming the electronic component mounting pad and the lead-out wiring in a predetermined pattern, respectively.
【請求項8】 前記配線基板の基材の上に、前記基材よ
りも高い弾性率を有する材料からなる高弾性下地層を形
成した後、前記高弾性下地層の上に、前記外部接続用端
子を定められたパターンに形成することを特徴とする請
求項7に記載の配線基板の製造方法。
8. After forming a high elastic base layer made of a material having a higher elastic modulus than the base on the base of the wiring board, the external connection layer is formed on the high elastic base. The method according to claim 7, wherein the terminals are formed in a predetermined pattern.
【請求項9】 前記配線基板の基材の上に、室温(20
〜30℃)で測定して、1GPa未満のヤング率を有
し、かつ150℃で測定して、10MPa以下のヤング
率を有する材料からなる低弾性下地層を形成し、 前記低弾性下地層の所定の部位に、その下地層の上面か
らその下地層の下面に位置する前記基材上の引き回し配
線まで延在する貫通孔を形成した後、 前記貫通孔における接続ビア、前記電子部品搭載用パッ
ド及び前記引き回し配線の形成をめっきによって行うこ
と、を特徴とする請求項7又は8に記載の配線基板の製
造方法。
9. A room temperature (20 ° C.) on a substrate of the wiring board.
To form a low elastic underlayer made of a material having a Young's modulus of less than 1 GPa measured at 150 ° C and a Young's modulus of 10 MPa or less measured at 150 ° C. After forming a through hole at a predetermined portion from the upper surface of the underlayer to the wiring on the base located on the lower surface of the underlayer, a connection via in the through hole, the electronic component mounting pad The method for manufacturing a wiring board according to claim 7, wherein the wiring is formed by plating.
【請求項10】 一端が電子部品を電気的に接続する電
子部品搭載用パッド、他端が外部接続用端子に接続され
た引き回し配線を備えた配線基板を製造する方法であっ
て、 前記配線基板の基材の上に、前記基材よりも高い弾性率
を有する材料からなる高弾性下地層を形成した後、前記
基材よりも低い弾性率を有する材料からなる低弾性下地
層を前記高弾性下地層の領域よりも狭い領域に、かつ導
体金属層を前記高弾性下地層とほぼ同一の領域に、順次
形成し、その後、 前記導体金属層を選択的に除去することによって、前記
電子部品搭載用パッド、前記引き回し配線及び前記外部
接続用端子をそれぞれ定められたパターンに形成するこ
と、を特徴とする配線基板の製造方法。
10. A method of manufacturing a wiring board having an electronic component mounting pad having one end electrically connected to an electronic component and a lead-out wiring having the other end connected to an external connection terminal, wherein the wiring board is provided. After forming a high elastic base layer made of a material having a higher elastic modulus than the base material, a low elastic base layer made of a material having a lower elastic modulus than the base material is formed on the base material. The electronic component mounting is performed by sequentially forming a conductive metal layer in a region narrower than the region of the underlayer and substantially in the same region as the high elasticity underlayer, and then selectively removing the conductive metal layer. Forming a wiring pad, the routing wiring, and the external connection terminal in a predetermined pattern, respectively.
【請求項11】 一端が電子部品を電気的に接続する電
子部品搭載用パッド、他端が外部接続用端子に接続され
た引き回し配線を備えた配線基板を製造する方法であっ
て、 前記配線基板の基材の上に、前記基材よりも低い弾性率
を有する材料からなる低弾性下地層を形成した後、前記
基材よりも高い弾性率を有する材料からなる高弾性下地
層を前記低弾性下地層の領域よりも狭い領域に、かつ導
体金属層を前記低弾性下地層とほぼ同一の領域に、順次
形成し、その後、 前記導体金属層を選択的に除去することによって、前記
電子部品搭載用パッド、前記引き回し配線及び前記外部
接続用端子をそれぞれ定められたパターンに形成するこ
と、を特徴とする配線基板の製造方法。
11. A method for manufacturing a wiring board having a wiring for electronic components mounted on one end, the wiring being electrically connected to the electronic component, and the other end connected to a terminal for external connection, wherein the wiring substrate is provided. After forming a low-elastic base layer made of a material having a lower elastic modulus than the base material on the base material, the high-elastic base layer made of a material having a higher elastic modulus than the base material is formed on the low-elastic base layer. The electronic component mounting is performed by sequentially forming a conductive metal layer in a region narrower than the region of the underlayer and substantially in the same region as the low elasticity underlayer, and then selectively removing the conductive metal layer. Forming the wiring pads, the routing wirings, and the external connection terminals in predetermined patterns, respectively.
【請求項12】 一端が電子部品を電気的に接続する電
子部品搭載用パッド、他端が外部接続用端子に接続され
た引き回し配線を備えた配線基板と、前記配線基板の前
記パッドに電気的に接続して搭載された電子部品とを含
む半導体装置において、 前記配線基板の基材と、前記電子部品搭載用パッド及び
前記引き回し配線のそれぞれとの間に、前記基材よりも
低い弾性率を有する材料からなる低弾性下地層が介在さ
れていることを特徴とする半導体装置。
12. An electronic component mounting pad for electrically connecting an electronic component at one end, a wiring substrate having a lead wiring connected at the other end to an external connection terminal, and an electrical connection to the pad of the wiring substrate. In a semiconductor device including an electronic component connected to and mounted on, a lower elastic modulus than the base material between the base material of the wiring board and each of the electronic component mounting pad and the routing wiring. A semiconductor device having a low-elastic underlayer made of a material having the same interposed therebetween.
JP2000110581A 2000-04-06 2000-04-06 Wiring board and method of manufacturing the same and semiconductor device Pending JP2001291802A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000110581A JP2001291802A (en) 2000-04-06 2000-04-06 Wiring board and method of manufacturing the same and semiconductor device
US09/826,512 US6660942B2 (en) 2000-04-06 2001-04-05 Semiconductor device with an exposed external-connection terminal
EP01303229A EP1143515B1 (en) 2000-04-06 2001-04-05 Wiring substrate, method of manufacturing the same and semiconductor device
DE60133429T DE60133429T2 (en) 2000-04-06 2001-04-05 Wiring substrate, its manufacture and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000110581A JP2001291802A (en) 2000-04-06 2000-04-06 Wiring board and method of manufacturing the same and semiconductor device

Publications (1)

Publication Number Publication Date
JP2001291802A true JP2001291802A (en) 2001-10-19

Family

ID=18623068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000110581A Pending JP2001291802A (en) 2000-04-06 2000-04-06 Wiring board and method of manufacturing the same and semiconductor device

Country Status (4)

Country Link
US (1) US6660942B2 (en)
EP (1) EP1143515B1 (en)
JP (1) JP2001291802A (en)
DE (1) DE60133429T2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5510323B2 (en) * 2008-07-23 2014-06-04 日本電気株式会社 Coreless wiring board, semiconductor device and manufacturing method thereof
WO2014087882A1 (en) * 2012-12-05 2014-06-12 住友ベークライト株式会社 Metal layer having resin layer attached thereto, laminated body, circuit board, and semiconductor device
JP2016122758A (en) * 2014-12-25 2016-07-07 イビデン株式会社 Multilayer wiring board
JP2021057506A (en) * 2019-09-30 2021-04-08 大日本印刷株式会社 Wiring board

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937479B2 (en) * 2001-08-21 2005-08-30 The Charles Stark Draper Laboratory, Inc. Sensor isolation system
KR100499006B1 (en) * 2002-12-30 2005-07-01 삼성전기주식회사 Manufacturing method for package substrate without electrolytic plating lead
DE10345395B4 (en) * 2003-09-30 2006-09-14 Infineon Technologies Ag Semiconductor module and method for producing a semiconductor module
US20050163966A1 (en) * 2004-01-23 2005-07-28 Chengalva Mahesh K. Surface mounting of components
US8058565B2 (en) * 2004-04-23 2011-11-15 Nec Corporation Wiring board, semiconductor device, and method for manufacturing wiring board
JP3928729B2 (en) * 2004-05-26 2007-06-13 セイコーエプソン株式会社 Semiconductor device
JP2007004775A (en) * 2005-05-23 2007-01-11 Toshiba Corp Semiconductor memory card
EP1926584A2 (en) * 2005-07-27 2008-06-04 Applied Materials, Inc. Method of hot wire welding of plastics
TW201037803A (en) * 2009-04-13 2010-10-16 High Conduction Scient Co Ltd Multi-layer packaging substrate, method for making the packaging substrate, and package structure of light-emitting semiconductor
KR102493463B1 (en) * 2016-01-18 2023-01-30 삼성전자 주식회사 Printed circuit board, semiconductor package having the same, and method for manufacturing the same
US20180122749A1 (en) * 2016-11-01 2018-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor package and method for manufacturing the same
DE102017106055B4 (en) * 2017-03-21 2021-04-08 Tdk Corporation Carrier substrate for stress-sensitive component and method of production
CN108807195B (en) * 2018-06-19 2019-06-18 清华大学 The manufacturing method of flexible integration package system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547842A (en) 1991-08-21 1993-02-26 Hitachi Ltd Semiconductor device
EP0740340B1 (en) * 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5872393A (en) 1995-10-30 1999-02-16 Matsushita Electric Industrial Co., Ltd. RF semiconductor device and a method for manufacturing the same
JPH09298255A (en) 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd Ceramic circuit board and semiconductor device using the board
JPH10270496A (en) * 1997-03-27 1998-10-09 Hitachi Ltd Electronic device, information processor, semiconductor device, semiconductor chip, and mounting method thereof
WO1998047331A1 (en) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
JP3768817B2 (en) 1997-10-30 2006-04-19 株式会社ルネサステクノロジ Semiconductor device and manufacturing method thereof
JP3876953B2 (en) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5510323B2 (en) * 2008-07-23 2014-06-04 日本電気株式会社 Coreless wiring board, semiconductor device and manufacturing method thereof
WO2014087882A1 (en) * 2012-12-05 2014-06-12 住友ベークライト株式会社 Metal layer having resin layer attached thereto, laminated body, circuit board, and semiconductor device
CN104871653A (en) * 2012-12-05 2015-08-26 住友电木株式会社 Metal layer having resin layer attached thereto, laminated body, circuit board, and semiconductor device
JP2016122758A (en) * 2014-12-25 2016-07-07 イビデン株式会社 Multilayer wiring board
JP2021057506A (en) * 2019-09-30 2021-04-08 大日本印刷株式会社 Wiring board
JP7385823B2 (en) 2019-09-30 2023-11-24 大日本印刷株式会社 wiring board

Also Published As

Publication number Publication date
EP1143515B1 (en) 2008-04-02
DE60133429T2 (en) 2009-05-07
US6660942B2 (en) 2003-12-09
EP1143515A3 (en) 2002-09-25
EP1143515A2 (en) 2001-10-10
US20010027874A1 (en) 2001-10-11
DE60133429D1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
KR100656751B1 (en) Electronic components embedded pcb and the method for manufacturing thereof
US6744135B2 (en) Electronic apparatus
US6522017B2 (en) Wiring board and semiconductor device
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
JP4767269B2 (en) Method for manufacturing printed circuit board
US6660942B2 (en) Semiconductor device with an exposed external-connection terminal
JP2003522401A (en) Stacked integrated circuit package
TW200541024A (en) Semiconductor device
JP2002198462A (en) Wiring board for mounting semiconductor device and its manufacturing method, and semiconductor package
JP2007129124A (en) Multilayer printed circuit board and method of manufacturing same
WO2007102358A1 (en) Electronic device package, module and electronic device
JP2000100987A (en) Semiconductor chip module multilayer circuit board and manufacture thereof
JP3691995B2 (en) Semiconductor package, manufacturing method thereof, and semiconductor device
JP4183708B2 (en) Manufacturing method of component-embedded substrate
JPWO2004105454A1 (en) Wiring board manufacturing method
JP4638657B2 (en) Electronic component built-in multilayer board
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
JP3634709B2 (en) Semiconductor module
JP3668090B2 (en) Mounting board and circuit module using the same
JP4814129B2 (en) Wiring board with built-in components, Wiring board built-in components
JP2004071698A (en) Semiconductor package
KR101543031B1 (en) Printed circuit board and method for manufacturing the same
KR100827310B1 (en) Printed Circuit Board and the method of manufacturing thereof
JP2787230B2 (en) Substrate for mounting electronic components