JP2001291798A - 電子制御装置 - Google Patents
電子制御装置Info
- Publication number
- JP2001291798A JP2001291798A JP2000109135A JP2000109135A JP2001291798A JP 2001291798 A JP2001291798 A JP 2001291798A JP 2000109135 A JP2000109135 A JP 2000109135A JP 2000109135 A JP2000109135 A JP 2000109135A JP 2001291798 A JP2001291798 A JP 2001291798A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit board
- conductor pattern
- electronic component
- pbga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Tests Of Electronic Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】電子部品数の増加や小型化に対応することが可
能となる電子制御装置を提供する。 【解決手段】自動車用のエンジン制御用ＥＣＵにおい
て、回路基板２には所望の導体パターンが形成されてい
る。回路基板２にはＰＢＧＡ３、パワー素子４等の電子
部品が搭載され、電子部品３，４と導体パターンとが電
気的に接続されている。ＰＢＧＡ３において、基板１０
上にチップ１１が実装されるとともに基板１０の下面に
電極を有する。基板１０の上面に延設した導体パターン
１４の一部にチェックランド１５が形成されている。
能となる電子制御装置を提供する。 【解決手段】自動車用のエンジン制御用ＥＣＵにおい
て、回路基板２には所望の導体パターンが形成されてい
る。回路基板２にはＰＢＧＡ３、パワー素子４等の電子
部品が搭載され、電子部品３，４と導体パターンとが電
気的に接続されている。ＰＢＧＡ３において、基板１０
上にチップ１１が実装されるとともに基板１０の下面に
電極を有する。基板１０の上面に延設した導体パターン
１４の一部にチェックランド１５が形成されている。
Description
【０００１】
【発明の属する技術分野】この発明は電子制御装置に係
り、詳しくは電子制御装置のチェックランドに関するも
のである。
り、詳しくは電子制御装置のチェックランドに関するも
のである。
【０００２】
【従来の技術】図５には電子制御装置の一例を示す。ケ
ーシング２０内に配置された回路基板２１において、回
路基板２１上のモールドＩＣ２２やパワー素子２３等の
電子部品を用いた回路が形成されている。この回路は外
部コネクタ２４により外部の機器（アクチュエータや電
源等）と接続される。また、電子制御装置（製品）の機
能検査を行うために、製品の外部コネクタ２４だけでな
く、内部回路の信号を計測する必要があり、そのため、
回路基板２１上の導体パターン２５の一部にチェックラ
ンド２６と呼ばれるパターンを別に作り、これに計測用
のプローブを接触させることによって回路内の電気信号
を計測し、製品の機能検査を行っている。
ーシング２０内に配置された回路基板２１において、回
路基板２１上のモールドＩＣ２２やパワー素子２３等の
電子部品を用いた回路が形成されている。この回路は外
部コネクタ２４により外部の機器（アクチュエータや電
源等）と接続される。また、電子制御装置（製品）の機
能検査を行うために、製品の外部コネクタ２４だけでな
く、内部回路の信号を計測する必要があり、そのため、
回路基板２１上の導体パターン２５の一部にチェックラ
ンド２６と呼ばれるパターンを別に作り、これに計測用
のプローブを接触させることによって回路内の電気信号
を計測し、製品の機能検査を行っている。
【０００３】
【発明が解決しようとする課題】しかし、最近の電子制
御装置の制御処理内容の高度化で、電子回路を構成して
いる素子数（電子部品数）の増加が進んできた。
御装置の制御処理内容の高度化で、電子回路を構成して
いる素子数（電子部品数）の増加が進んできた。
【０００４】回路基板２１にスペース的に十分な余裕が
ある場合は、回路基板２１上にチェックランド２６を設
けることができるが、製品の小型化が求められている現
在、回路基板２１を大きくして、チェックランド２６の
スペースを確保することもできない。逆に、製品の小型
化によって回路基板２１をより小さくすることが求めら
れ、チェックランド２６のスペースを確保するのが困難
である問題が生じる。
ある場合は、回路基板２１上にチェックランド２６を設
けることができるが、製品の小型化が求められている現
在、回路基板２１を大きくして、チェックランド２６の
スペースを確保することもできない。逆に、製品の小型
化によって回路基板２１をより小さくすることが求めら
れ、チェックランド２６のスペースを確保するのが困難
である問題が生じる。
【０００５】そこで、この発明の目的は、電子部品数の
増加や小型化に対応することが可能となる電子制御装置
を提供することにある。
増加や小型化に対応することが可能となる電子制御装置
を提供することにある。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、電子部品における導体パターンの一部に、チェック
ランドを形成したことを特徴としている。よって、チェ
ックランドを回路基板に設けるのではなく、電子部品に
設けることにより、電子部品数の増加や小型化に対応す
ることが可能となる。
は、電子部品における導体パターンの一部に、チェック
ランドを形成したことを特徴としている。よって、チェ
ックランドを回路基板に設けるのではなく、電子部品に
設けることにより、電子部品数の増加や小型化に対応す
ることが可能となる。
【０００７】ここで、請求項２に記載のように、前記電
子部品として、基板上にチップを実装するとともに基板
の下面に電極を有するものを用い、基板の上面に延設し
た導体パターンの一部に、チェックランドを形成する
と、実用上好ましいものとなる。具体的には、請求項３
に記載のように、電子部品をＰＢＧＡとする。
子部品として、基板上にチップを実装するとともに基板
の下面に電極を有するものを用い、基板の上面に延設し
た導体パターンの一部に、チェックランドを形成する
と、実用上好ましいものとなる。具体的には、請求項３
に記載のように、電子部品をＰＢＧＡとする。
【０００８】
【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。本実施形態における電
子制御装置を図１に示す。この電子制御装置は自動車用
のエンジン制御用ＥＣＵ（ＥＣＵ；電子制御ユニット）
である。なお、図１はケーシングのカバーを取り外して
おり、内部が見える状態となっている。
の形態を図面に従って説明する。本実施形態における電
子制御装置を図１に示す。この電子制御装置は自動車用
のエンジン制御用ＥＣＵ（ＥＣＵ；電子制御ユニット）
である。なお、図１はケーシングのカバーを取り外して
おり、内部が見える状態となっている。
【０００９】図１において、ケーシング１の内部には回
路基板２がビスにより固定されている。この回路基板２
には所望の導体パターン（回路パターン）が形成される
とともに、プラスチックタイプのＢＧＡ（ＰＢＧＡ）３
やパワー素子４等の電子部品が搭載され、各電子部品は
導体パターンと電気的に接続されている。ＰＢＧＡ３や
パワー素子４等の電子部品を用いたエンジン制御のため
の回路が形成されている。また、ケーシング１にはコネ
クタ５が設けられ、コネクタピン６を介してコネクタ５
とエンジン制御回路とが電気的に接続されている。コネ
クタ５に対し相手方のコネクタを嵌合することによりエ
ンジン制御回路が外部機器と接続される。外部機器はバ
ッテリやセンサ類やアクチュエータ（インジェクタ、イ
グナイタ）等である。そして、ＥＣＵはエンジン運転状
態を検出する各種のセンサからの信号を入力して最適な
燃料噴射量、点火時期等を算出してアクチュエータ（イ
ンジェクタ、イグナイタ）を駆動制御するようになって
いる。
路基板２がビスにより固定されている。この回路基板２
には所望の導体パターン（回路パターン）が形成される
とともに、プラスチックタイプのＢＧＡ（ＰＢＧＡ）３
やパワー素子４等の電子部品が搭載され、各電子部品は
導体パターンと電気的に接続されている。ＰＢＧＡ３や
パワー素子４等の電子部品を用いたエンジン制御のため
の回路が形成されている。また、ケーシング１にはコネ
クタ５が設けられ、コネクタピン６を介してコネクタ５
とエンジン制御回路とが電気的に接続されている。コネ
クタ５に対し相手方のコネクタを嵌合することによりエ
ンジン制御回路が外部機器と接続される。外部機器はバ
ッテリやセンサ類やアクチュエータ（インジェクタ、イ
グナイタ）等である。そして、ＥＣＵはエンジン運転状
態を検出する各種のセンサからの信号を入力して最適な
燃料噴射量、点火時期等を算出してアクチュエータ（イ
ンジェクタ、イグナイタ）を駆動制御するようになって
いる。
【００１０】なお、図１においては、回路基板２に搭載
する全電子部品のうちの一部のみを示している。前述の
ＰＢＧＡ（ＩＣパッケージ）３の詳細な構成を、図２〜
図４を用いて説明する。図２にはＰＢＧＡ３の平面図
を、図３には正面図を、図４には下面図を示す。
する全電子部品のうちの一部のみを示している。前述の
ＰＢＧＡ（ＩＣパッケージ）３の詳細な構成を、図２〜
図４を用いて説明する。図２にはＰＢＧＡ３の平面図
を、図３には正面図を、図４には下面図を示す。
【００１１】ＰＢＧＡ３は、電子制御装置に多く使われ
ている。図２，３に示すように、ＰＢＧＡ３は回路基板
１０を有し、回路基板１０には導体パターンが形成され
ている。回路基板１０の上にはＩＣチップ１１が実装さ
れており、ＩＣチップ１１はボンディングワイヤー１２
により回路基板１０上の導体パターンと接続されてい
る。回路基板１０には樹脂材料（プラスチック）が用い
られている。
ている。図２，３に示すように、ＰＢＧＡ３は回路基板
１０を有し、回路基板１０には導体パターンが形成され
ている。回路基板１０の上にはＩＣチップ１１が実装さ
れており、ＩＣチップ１１はボンディングワイヤー１２
により回路基板１０上の導体パターンと接続されてい
る。回路基板１０には樹脂材料（プラスチック）が用い
られている。
【００１２】また、図３，４に示すように、回路基板１
０の下面には多数のはんだボール（電極）１３が並設さ
れている。このはんだボール１３にて図１の回路基板２
と接続することができる。さらに、図２に示すように、
回路基板１０の上面において導体パターン（パターン配
線）１４がボンディングワイヤー１２ａにてＩＣチップ
１１と接続されるとともに、導体パターン１４の一部に
はチェックランド１５が形成されている。なお、回路基
板１０の上のＩＣチップ１１やボンディングワイヤー１
２等はモールド樹脂（図示略）にて覆われるが、チェッ
クランド１５の形成領域は樹脂は無くチェックランド１
５が露出している。
０の下面には多数のはんだボール（電極）１３が並設さ
れている。このはんだボール１３にて図１の回路基板２
と接続することができる。さらに、図２に示すように、
回路基板１０の上面において導体パターン（パターン配
線）１４がボンディングワイヤー１２ａにてＩＣチップ
１１と接続されるとともに、導体パターン１４の一部に
はチェックランド１５が形成されている。なお、回路基
板１０の上のＩＣチップ１１やボンディングワイヤー１
２等はモールド樹脂（図示略）にて覆われるが、チェッ
クランド１５の形成領域は樹脂は無くチェックランド１
５が露出している。
【００１３】そして、図１に示すように、電子部品３，
４等を搭載した回路基板２をケーシング１内に収納した
後において、チェックランド１５に計測用のプローブを
接触させて回路内の電気信号を計測し、製品の機能検査
が行われる。つまり、製品の外部コネクタ５だけでな
く、チェックランド１５を用いて内部回路の信号を計測
して電子制御装置（製品）の機能検査を行う。この際、
ＰＢＧＡ３における基板１０の上面にチェックランド１
５を設けることによりメインの回路基板２のスペースの
有効活用を図ることができる。つまり、素子数（電子部
品数）が増加してもチェックランドのスペースを確保で
き、また、メインの回路基板２をより小さくして製品
（ＥＣＵ）の小型化を図ることができる。
４等を搭載した回路基板２をケーシング１内に収納した
後において、チェックランド１５に計測用のプローブを
接触させて回路内の電気信号を計測し、製品の機能検査
が行われる。つまり、製品の外部コネクタ５だけでな
く、チェックランド１５を用いて内部回路の信号を計測
して電子制御装置（製品）の機能検査を行う。この際、
ＰＢＧＡ３における基板１０の上面にチェックランド１
５を設けることによりメインの回路基板２のスペースの
有効活用を図ることができる。つまり、素子数（電子部
品数）が増加してもチェックランドのスペースを確保で
き、また、メインの回路基板２をより小さくして製品
（ＥＣＵ）の小型化を図ることができる。
【００１４】また、チェックランドは、特に制御処理素
子のパターン配線周りに集中しているため、制御処理素
子をＰＢＧＡにした場合、この回路基板１０にチェック
ランド１５を設けることは、スペースメリットを考える
と効果的である。
子のパターン配線周りに集中しているため、制御処理素
子をＰＢＧＡにした場合、この回路基板１０にチェック
ランド１５を設けることは、スペースメリットを考える
と効果的である。
【００１５】このように、本実施の形態は下記の特徴を
有する。 （イ）図１に示すごとく、電子部品３における導体パタ
ーン１４の一部に、チェックランド１５を形成したの
で、チェックランドを回路基板２に設けるのではなく電
子部品３に設けることにより、電子部品数の増加や小型
化に対応することが可能となる。 （ロ）電子部品として、図２〜図４に示すごとく、基板
１０上にチップ１１を実装するとともに基板１０の下面
に電極１３を有するＰＢＧＡを用い、基板１０の上面に
延設した導体パターン１４の一部にチェックランド１５
を形成したので、もともと基板１０の上面には導体パタ
ーンが延設されており、その一部にチェックランドを設
けるだけでよく、実用上好ましいものである。
有する。 （イ）図１に示すごとく、電子部品３における導体パタ
ーン１４の一部に、チェックランド１５を形成したの
で、チェックランドを回路基板２に設けるのではなく電
子部品３に設けることにより、電子部品数の増加や小型
化に対応することが可能となる。 （ロ）電子部品として、図２〜図４に示すごとく、基板
１０上にチップ１１を実装するとともに基板１０の下面
に電極１３を有するＰＢＧＡを用い、基板１０の上面に
延設した導体パターン１４の一部にチェックランド１５
を形成したので、もともと基板１０の上面には導体パタ
ーンが延設されており、その一部にチェックランドを設
けるだけでよく、実用上好ましいものである。
【００１６】これまでの説明においてはチェックランド
を形成する電子部品はＰＢＧＡであったが、これに限る
ことなく、例えば、ＴＢＧＡ等であってもよい。
を形成する電子部品はＰＢＧＡであったが、これに限る
ことなく、例えば、ＴＢＧＡ等であってもよい。
【図１】 実施の形態における電子制御装置の平面図。
【図２】 ＰＢＧＡの平面図。
【図３】 ＰＢＧＡの正面図。
【図４】 ＰＢＧＡの下面図。
【図５】 従来技術を説明するための電子制御装置の平
面図。
面図。
２…回路基板、３…ＰＢＧＡ、１０…基板、１１…ＩＣ
チップ、１４…導体パターン、１５…チェックランド。
チップ、１４…導体パターン、１５…チェックランド。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18
Claims (3)
- 【請求項１】 所望の導体パターンが形成された回路基
板に対し電子部品が搭載され、当該電子部品と前記導体
パターンとが電気的に接続された電子制御装置であっ
て、 前記電子部品における導体パターンの一部に、チェック
ランドを形成したことを特徴とする電子制御装置。 - 【請求項２】 前記電子部品として、基板上にチップを
実装するとともに基板の下面に電極を有するものを用
い、基板の上面に延設した導体パターンの一部に、チェ
ックランドを形成したことを特徴とする請求項１に記載
の電子制御装置。 - 【請求項３】 前記電子部品はＰＢＧＡであることを特
徴とする請求項２に記載の電子制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000109135A JP2001291798A (ja) | 2000-04-11 | 2000-04-11 | 電子制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000109135A JP2001291798A (ja) | 2000-04-11 | 2000-04-11 | 電子制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291798A true JP2001291798A (ja) | 2001-10-19 |
Family
ID=18621869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000109135A Pending JP2001291798A (ja) | 2000-04-11 | 2000-04-11 | 電子制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291798A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017096903A (ja) * | 2015-11-20 | 2017-06-01 | インクス株式会社 | パワー半導体検査用コンタクトプローブ |
-
2000
- 2000-04-11 JP JP2000109135A patent/JP2001291798A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017096903A (ja) * | 2015-11-20 | 2017-06-01 | インクス株式会社 | パワー半導体検査用コンタクトプローブ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6958534B2 (en) | Power semiconductor module | |
| US5144234A (en) | Hall-effect sensor with integrally molded frame and plate supported Hall element | |
| US5196794A (en) | Hall-effect sensor with integrally molded frame, magnet, flux guide and insulative film | |
| US5831835A (en) | Press grid for electrically connecting circuit components | |
| JP3794937B2 (ja) | 回転検出装置 | |
| US20040113251A1 (en) | Semiconductor chip package with a package substrate and a lid cover | |
| JP2001291798A (ja) | 電子制御装置 | |
| JPH1117058A (ja) | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 | |
| JP2844558B2 (ja) | チップ状半導体素子装着用の配線回路基板およびその製造方法 | |
| JPH08278900A (ja) | エミュレータプローブ | |
| KR940012252A (ko) | 회전 자기 헤드 장치 및 이 장치에 사용하는 접속장치 | |
| JPH05218509A (ja) | 光半導体装置 | |
| JPS6221016Y2 (ja) | ||
| JPH03228356A (ja) | Ｉｃパッケージ | |
| JP2924847B2 (ja) | 半導体パッケージ | |
| KR100357880B1 (ko) | 반도체 패키지용 인쇄회로기판 | |
| JPH09129330A (ja) | 電子部品用ソケット | |
| JPS63263738A (ja) | プロ−ブカ−ド | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| JPH04369253A (ja) | 半導体集積回路パッケージ | |
| JPH11220057A (ja) | Ｂｇａパッケージ、及びパッケージ内半導体チップの温度測定方法 | |
| JP3442989B2 (ja) | 半導体装置及びその製造方法並びに半導体キャリア | |
| KR100199854B1 (ko) | 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지 | |
| JP2561590B2 (ja) | サーマルプリントヘッドの検査方法 | |
| JP2003130742A (ja) | 半導体圧力センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070724 |