JP2001291082A

JP2001291082A - Ｉｃカード

Info

Publication number: JP2001291082A
Application number: JP2000108200A
Authority: JP
Inventors: Yuichi Onodera; 裕一小野寺; Ryozo Yoshino; 亮三吉野; Toshihiro Mine; 敏広峰; Yutaka Hashimoto; 豊橋本; Shoji Nakajima; 紹二中嶋; Kazuo Shirase; 一夫白瀬
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-04-10
Filing date: 2000-04-10
Publication date: 2001-10-19

Abstract

(57)【要約】【課題】コストを低減できるとともに、信頼性を向上で
きるＩＣカードを提供することにある。【解決手段】半導体チップ３０及び導体パターン４０が
組み込まれたカード基板２０，２２には、第１の導体５
２と第２の導体５６により挟み込まれた絶縁物５４によ
って構成されるとともに、導体パターン４０に接続され
たコンデンサ５０を備えており、導体パターン４０のイ
ンダクタンスとコンデンサ５０の静電容量とにより共振
回路を形成している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣカードに係
り、特に、電磁誘導や電波により通信するに好適なＩＣ
カードに関する。

【０００２】

【従来の技術】従来のＩＣカードは、第１のカード基板
の上に、半導体チップや導体パターンが形成され、さら
に、その上に第２のカード基板が載置された後、全体を
圧着して形成されている。ここで、従来のＩＣカードに
おいては、電磁誘導や電波によりＩＣカード読み取り機
との間で通信するために、その内部に共振回路を備えて
いる。ＩＣカードの共振回路は、インダクタンス（Ｌ）
とキャパシタンス（Ｃ）の組み合わせによるＬＣ共振回
路が一般的である。ここで、インダクタンスは、アンテ
ナコイルを構成する導体パターンによって形成される。
一方、キャパシタンスは、１）半導体内部に組み込まれ
たコンデンサ，２）導体パターンに取り付けられたコン
デンサチップ等から構成されている。

【０００３】しかしながら、従来のキャパシタンスの構
成方法の中で、１）半導体内部にコンデンサを組み込む
場合、半導体サイズが大きくなり、コスト高となるとと
もに、信頼性の低下をもたらすという問題があった。ま
た、共振周波数の調整が必要な場合、コンデンサの静電
容量を変更するには、半導体自体の変更が必要となり、
コスト高となるものである。また、２）導体パターンに
コンデンサチップを付加した場合、半導体の他にコンデ
ンサチップを新たにカード基板に構成する必要があり、
製造工程が増えるため、構造複雑化による不良ポテンシ
ャルの作り込み等、コスト高となるとともに、信頼性が
低下するという問題があった。即ち、１），２）の構成
方法では、コスト高となるとともに、信頼性が低下する
という問題があった。

【０００４】それに対して、例えば、特開平１１−１６
７６１２号公報に記載されている２つのキャパシタンス
の構成方法が知られている。第１の方法は、特開平１１
−１６７６１２号公報の

【０００５】に記載されているように、中間シートを介
して対向する平面電極によりコンデンサを構成するもの
である。第２の方法は、同公報の

【０００６】に記載されているように、第１及び第２の
コイルを中間シートを介して対向することによりコンデ
ンサを構成するものである。かかる構成により、コスト
を低減し、また、信頼性を向上することができる。さら
に、同公報の

【０００７】に記載されているように、第１の方法で対
向する平面電極の寸法を異ならせることで、平面電極の
位置ずれによるコンデンサの容量の変動を小さくするこ
とが知られている。同様にして、

【０００８】に記載されているように、第２の方法で第
１のコイルの線幅を第２のコイルの線幅より狭くするこ
とにより浮遊容量の工程バラツキを小さくすることが知
られている。

【０００９】

【発明が解決しようとする課題】しかしながら、特開平
１１−１６７６１２号公報の

【００１０】に記載されている方法では、対向する平面
電極の寸法を具体的にどの程度異ならせるかについての
記載が一切なく、単に、対向する平面電極の寸法を異な
らせるだけでは、コンデンサの容量変動を十分に小さく
できないという第１の問題があった。また、同公報の

【００１１】に記載されている方法では、第１のコイル
の線幅を第２のコイルの線幅より狭くするため、第１の
コイルによるインダクタンスＬ１と第２のコイルによる
インダクタンスＬ２が異なることになる。ＩＣカードの
共振回路としては、Ｌ１とＬ２の合成インダクタンスを
所定のインダクタンス値にする際、インダクタンスＬ
１，Ｌ２の調整が面倒であるとともに、抵抗の調査が困
難であるという問題がある。また、第２のコイルは第１
のコイルよりも線幅が大きいため、第２のコイルのパタ
ーンサイズが大きくなり、ＩＣカードのような小型なも
のに適用するには不向きであるという問題があった。

【００１２】本発明の第１の目的は、ＩＣカードの共振
回路に用いるコンデンサとして、対向する平面電極によ
り構成するものにおいて、さらに、コンデンサの静電容
量のバラツキを低減できるＩＣカードを提供することに
ある。本発明の第２の目的は、ＩＣカードの共振回路に
用いるコンデンサとして、対向する第１と第２のコイル
により構成するものにおいて、コンデンサの静電容量の
バラツキを低減できるとともに、インダクタンスの調整
や抵抗の調査も容易なことにより、低価格化が可能であ
り、小型化可能なＩＣカードを提供することにある。

【００１３】

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明は、カード基板の間に半導体チップ及
び導体パターンが組み込まれたＩＣカードにおいて、上
記カード基板に形成され、第１の導体及び第２の導体に
より挟み込まれた絶縁物によって構成されるコンデンサ
を備え、上記導体パターンのインダクタンスと上記コン
デンサの静電容量とにより共振回路を構成するととも
に、上記第２の導体は、上記第１の導体を拡大した形状
とし、上記第１の導体と第２の導体の重なり量が一定に
なるようにしたものである。かかる構成により、さら
に、コンデンサの静電容量のバラツキを低減し得るもの
となる。

【００１４】上記第２の目的を達成するために、本発明
は、カード基板の間に半導体チップ及び導体パターンが
組み込まれたＩＣカードにおいて、絶縁物を挟んで形成
されたスパイラル状若しくはループ状の第１の導体パタ
ーンと第２の導体パターンからなるコンデンサを備え、
上記第１の導体パターン及び第２の導体パターンは、そ
れぞれ所定の配線幅と配線ギャップを有し、上記第１の
導体パターンと第２の導体パターンの水平方向のずれに
対して、ずれ方向の一方の辺では第１と第２の導体パタ
ーンの重なり量が増加し、他方の辺では重なり量が減少
することにより、第１及び第２の導体パターンの重なり
量のバラツキを低減するようにしたものである。かかる
構成により、コンデンサの静電容量のバラツキを低減で
きるとともに、インダクタンスの調整や抵抗の調査も容
易なことにより、低価格化が可能であり、小型化し得る
ものとなる。

【００１５】

【発明の実施の形態】以下、図１〜図１３を用いて、本
発明の一実施形態によるＩＣカードの構成について説明
する。最初に、図１及び図２を用いて、本実施形態によ
るＩＣカードの全体構成について説明する。図１は、本
発明の一実施形態によるＩＣカードの全体構成を示す平
面図であり、図２は、本発明の一実施形態によるＩＣカ
ードの全体構成を示す正面図である。

【００１６】図１に示すように、ＩＣカード１０は、カ
ード基板２０と、半導体チップ３０と、導体パターン４
０と、コンデンサ５０とから構成されている。ＩＣカー
ド１０は、カード読取装置等の外部通信装置の電磁誘導
又は電波により通信するＩＣカードである。本実施形態
では、電磁誘導例で説明する。ＩＣカード１０が外部通
信装置と電磁誘導で通信するために、半導体チップ３０
に接続される導体パターン４０は、スパイラル状又はル
ープ状のアンテナコイルを形成している。また、導体パ
ターン４０のインダクタンスＬと、コンデンサ５０の静
電容量Ｃとによって共振する共振回路を構成している。

【００１７】次に、図２に示すように、カード基板２０
の表面に導体パターン４０が形成されている。半導体チ
ップ３０は、導体パターン４０に固着され、半導体チッ
プ３０の端子は、導体パターン４０と電気的に接続され
ている。コンデンサ５０は、カード基板２０の上に形成
された第１の導体５２と、この第１の導体５２の上に形
成された絶縁物５４と、絶縁物５４の上に形成された第
２の導体５６とから構成されている。即ち、本実施形態
においては、２層の導体５２，５６によって挟まれた絶
縁物５４によってコンデンサ５０を構成するようにして
いる。従って、半導体チップ内にコンデンサを内蔵した
り、コンデンサチップ等を外部にとりつけることなく形
成しているので、低コストで高信頼性を有するものとす
ることができる。

【００１８】また、図２に示すように、カード基板２０
の上に配置された半導体チップ３０，導体パターン４
０，コンデンサ５０の上から、第２のカード基板２２を
載せ、圧着することにより、一体的なＩＣカード１０を
形成している。なお、ＩＣカード１０の形状としては、
タグ形状や球状等のもののいずれでもよいものである。

【００１９】次に、図３を用いて、本実施形態によるＩ
Ｃカードの等価回路について説明する。図３は、本発明
の一実施形態によるＩＣカードの等価回路図である。

【００２０】図３に示すように、導体パターン４０によ
って形成されるインダクタンスＬと、コンデンサ５０に
よって形成されるキャパシタンスＣは並列接続され、Ｌ
Ｃ共振回路を構成している。ＬＣ共振回路は、半導体チ
ップ３０に接続されている。

【００２１】次に、図４を用いて、本実施形態によるＩ
Ｃカードに用いるコンデンサの詳細構成について説明す
る。図４は、本発明の一実施形態によるＩＣカードに用
いるコンデンサの詳細構成を示す斜視図である。

【００２２】コンデンサ５０は、図２において説明した
ように、第１の導体５２と、この第１の導体５２の上に
形成された絶縁物５４と、絶縁物５４の上に形成された
第２の導体５６とから構成されている。第１の導体５２
には、図１に示した導体パターン４０と接続するための
接続パターン６２が接続されている。また、第２の導体
５６には、図１に示した導体パターン４０と接続するた
めの接続パターン６４が接続されている。

【００２３】ここで、本実施形態においては、第１の導
体５２と、絶縁物５４と、第２の導体５６の大きさを変
えている。即ち、図示する例では、第２の導体５６は、
第１の辺の長さがＬ１１であり、第２の辺の長さがＬ１
２の矩形である。

【００２４】それに対して、第１の導体５２は、第１の
辺の長さがＬ３１とすると、Ｌ３１＞Ｌ１１となるよう
に選択されており、また、第２の辺の長さがＬ３２とす
ると、Ｌ３２＞Ｌ１２となるように選択された矩形とし
ている。

【００２５】また、絶縁物５４は、第１の辺の長さがＬ
２１とすると、Ｌ２１＞Ｌ３１となるように選択されて
おり、また、第２の辺の長さがＬ２２とすると、Ｌ２２
＞Ｌ３２となるように選択された矩形としている。

【００２６】コンデンサ５０の静電容量は、対向する電
極の面積と、絶縁物の誘電率及び厚さによって規定され
るため、絶縁物５４の種類（誘電率）及び厚さが決まる
と、対向する電極の面積によって定まる。ここで、上述
したように、本実施形態においては、Ｌ３１≧Ｌ１１で
あり、Ｌ３２≧Ｌ１２となっているので、第２の導体５
６の面積（Ｌ１１×Ｌ１２）は、第１の導体５２の面積
（Ｌ３１×Ｌ３２）よりも小さく、コンデンサ５０の静
電容量は、第１の導体５２の面積によって決まるもので
ある。

【００２７】２層の導体及びその間の絶縁物によってコ
ンデンサを形成しようとする際、問題となるのは、各層
の積層時の位置ズレである。第１の導体をスクリーン印
刷等の手法により形成した後、この第１の導体の上に位
置合わせをした上で、絶縁物が同様にスクリーン印刷等
により形成される際、位置合わせ時のズレが発生する。
同様に、絶縁物をスクリーン印刷等の手法により形成し
た後、この絶縁物の上に位置合わせをした上で、第２の
導体が同様にスクリーン印刷等により形成される際、位
置合わせ時のズレが発生する。例えば、２層の導体及び
絶縁物の大きさを同じものとした場合、積層時の位置ズ
レによって、対向する電極面積が異なるため、製造され
たコンデンサの静電容量にバラツキが発生する。バラツ
キが大きくなると、所定の静電容量が得られないため、
製造時の歩留まりが低下することになる。

【００２８】それに対して、本実施形態においては、第
１の導体５２の大きさを、第２の導体５６の大きさより
も大きくしている。従って、例え、第１の導体５２に対
して、第２の導体５６を形成する際位置ズレが発生した
としても、第１の導体と第２の導体の大きさが等しい場
合に比べて、位置ズレによって生じる静電容量のバラツ
キを小さくでき、製造時の歩留まりを向上することがで
きる。

【００２９】さらに、第１の導体５２は、第２の導体５
６に対して、Ｌ３１≧Ｌ１１＋ΔＬとし、また、Ｌ３２
≧Ｌ１２＋ΔＬとしている。ここで、ΔＬは、位置合わ
せ時の誤差である。位置合わせの精度は、用いる装置に
よって異なっており、例えば、位置合わせ精度ΔＬが１
００μｍの装置もあれば、位置合わせ精度ΔＬが５００
μｍの装置もある。そこで、大きい方の導体である第１
の導体５２は、小さい方の導体である第２の導体５６よ
りも、位置合わせ精度ΔＬ以上大きくしている。その結
果、第１の導体５２を形成後、第２の導体５６を形成す
る際、第２の導体５６は、第１の導体５２の投影面内に
形成され、第１の導体５２の投影面からはみ出ることが
ないものである。従って、対向する導体の面積は、小さ
い方の第２の導体５６の面積によって一義的に規定され
るため、静電容量のバラツキを実質的な無くすることが
できる。もちろん、絶縁物５４の厚さのバラツキによる
静電容量のバラツキは発生するが、対向面積に起因する
静電容量のバラツキをさらに少なくすることができる。

【００３０】また、絶縁物５４は、第１の導体５２に対
して、Ｌ２１≧Ｌ３１＋ΔＬとし、また、Ｌ２２≧Ｌ３
２＋ΔＬとしている。ここで、ΔＬは、位置合わせ時の
誤差である。即ち、絶縁物５４は、第１の導体５２より
も、位置合わせ精度ΔＬ以上大きくしている。その結
果、第１の導体５２を形成後、絶縁物５４を形成する
際、絶縁物５４は、第１の導体５２の投影面内に形成さ
れ、第１の導体５２の投影面からはみ出ることがないも
のである。従って、対向する導体５２，５６の間には、
必ず絶縁物５４が挟み込まれることとなり、対向する導
体間に絶縁物がなく空気層等が形成されることによる誘
電率の相違による静電容量のバラツキを実質的な無くす
ることができる。

【００３１】なお、以上の説明では、導体５２，５６及
び絶縁物５４の形状を矩形としているが、形状は矩形に
限らないものであり、例えば、円形や他の形状にしても
よいものである。このような形状の自由度の故、第２の
導体の大きさを一番小さなものとすると、第１の導体
は、第２の導体を拡大した形状とすればよく、また、絶
縁物は、第１の導体を拡大した形状とすればよいもので
ある。この際、拡大した寸法を、位置合わせ精度ΔＬ以
上とすることにより、静電容量のバラツキをさらに低減
することができる。

【００３２】次に、図５を用いて、本実施形態によるＩ
Ｃカードに用いる積層コンデンサの構成の他の例につい
て説明する。図５は、本発明の一実施形態によるＩＣカ
ードに用いる積層コンデンサの構成の他の例を示す正面
図である。

【００３３】図５（Ａ）は、図４に示したものと同じも
のである。即ち、第１の導体５２の第１の辺の長さＬ３
１は、第２の導体５６の第１の辺の長さＬ１１に対し
て、Ｌ３１＞Ｌ１１となっており、絶縁物５４の第１の
辺の長さがＬ２１は、第１の導体５２の第１の辺の長さ
Ｌ３１に対して、Ｌ２１＞Ｌ３１となっている。なお、
第２の辺の長さについては図示は省略しているが、図４
において説明したように、Ｌ３２＞Ｌ１２及びＬ２２＞
Ｌ３２となっている。

【００３４】図５（Ｂ）は、第２の例を示している。こ
の例では、第１の導体５２Ｂの第１の辺の長さをＬ１１
としており、第２の導体５６Ｂの第１の辺の長さをＬ３
１としており、Ｌ３１＞Ｌ１１となっている。また、絶
縁物５４Ｂの第１の辺の長さをＬ２１としており、第２
の導体５６Ｂの第１の辺の長さＬ３１に対して、Ｌ２１
＞Ｌ３１となっている。なお、第２の辺の長さについて
は図示は省略しているが、第２の導体５６Ｂの第２の辺
の長さは、第１の導体５２Ｂの第２の辺の長さよりも長
くなっており、絶縁物５４Ｂの第２の辺の長さは、第２
の導体５６Ｂの第２の辺の長さよりも長くなっている。

【００３５】図５（Ｃ）は、第３の例を示している。こ
の例では、第２の導体５６Ｃの第１の辺の長さをＬ１１
としており、絶縁物５４Ｃの第１の辺の長さをＬ３１と
しており、Ｌ３１＞Ｌ１１となっている。また、第１の
導体５２Ｃの第１の辺の長さをＬ２１としており、絶縁
物５４Ｃの第１の辺の長さＬ３１に対して、Ｌ２１＞Ｌ
３１となっている。なお、第２の辺の長さについては図
示は省略しているが、絶縁物５４Ｃの第２の辺の長さ
は、第２の導体５６Ｃの第２の辺の長さよりも長くなっ
ており、第１の導体５２Ｃの第２の辺の長さは、絶縁物
５４Ｃの第２の辺の長さよりも長くなっている。

【００３６】図５（Ｄ）は、第４の例を示している。こ
の例では、第１の導体５２Ｄの第１の辺の長さをＬ１１
としており、絶縁物５４Ｄの第１の辺の長さをＬ３１と
しており、Ｌ３１＞Ｌ１１となっている。また、第１の
導体５２Ｃの第１の辺の長さをＬ２１としており、絶縁
物５４Ｃの第１の辺の長さＬ３１に対して、Ｌ２１＞Ｌ
３１となっている。なお、第２の辺の長さについては図
示は省略しているが、絶縁物５４Ｄの第２の辺の長さ
は、第１の導体５２Ｄの第２の辺の長さよりも長くなっ
ており、第２の導体５６Ｄの第２の辺の長さは、絶縁物
５４Ｄの第２の辺の長さよりも長くなっている。

【００３７】図５（Ａ）及び図５（Ｂ）に示す例では、
絶縁物５４，５４Ｂは、第１及び第２の導体５２，５２
Ｂ，５６，５６Ｂよりも大きくなっている。従って、図
２に示したように、カード基板２０，２２の間に挟まれ
て圧着された際でも、第１の導体５２，５２Ｂと第２の
導体５６，５６Ｂの間は、絶縁物５４，５４Ｂによって
絶縁され、第１の導体５２，５２Ｂと第２の導体５６，
５６Ｂが短絡することを防止できるものである。

【００３８】図５（Ｃ）及び図５（Ｄ）に示す例では、
絶縁物５４，５４Ｂは、第１及び第２の導体５２，５２
Ｂ，５６，５６Ｂよりも小さくなっている。従って、絶
縁物の使用量を少なくすることができる。

【００３９】次に、図６〜図１３を用いて、本実施形態
によるＩＣカードに用いる積層コンデンサの配置の他の
例について説明する。図６〜図１３は、本発明の一実施
形態によるＩＣカードに用いる積層コンデンサの配置の
他の例を示す平面図である。なお、図６〜図１３におい
て、図１〜図５と同一符号は、同一部分を示している。

【００４０】図６に示すように、ＩＣカード１０Ａは、
半導体チップ３０と、アンテナコイルとなる導体パター
ン４０と、積層構造のコンデンサ５０とを備えている。
コンデンサ５０は、アンテナコイルとなる導体パターン
４０に接続されており、半導体チップ３０から離れた位
置に配置されている。このような配置とすることによ
り、コンデンサ５０の配置位置の自由度を向上すること
ができる。なお、コンデンサ５０の配置の自由度を確保
するとともに、導体パターン４０の中でも、比較的電位
差が大きくなる部分に、コンデンサ５０を接続するよう
にしている。

【００４１】次に、図７に示すように、ＩＣカード１０
Ｂは、半導体チップ３０と、アンテナコイルとなる導体
パターン４０と、２個の積層構造のコンデンサ５０Ａ，
５０Ｂとを備えている。図６に示した例では、１個のコ
ンデンサ５０を用いたのに対して、本例では、２個のコ
ンデンサ５０Ａ，５０Ｂを用いているとともに、２個の
コンデンサ５０Ａ，５０Ｂを、それぞれ、導体パターン
４０に接続している。２個のコンデンサ５０Ａ，５０Ｂ
は、互いに並列接続されている。従って、例えば、図６
に示した例のように、１個のコンデンサ５０では容量が
小さい場合には、本例のように、２個のコンデンサ５０
Ａ，５０Ｂを並列接続することにより、全体としての容
量を大きくすることができる。

【００４２】次に、図８に示すように、ＩＣカード１０
Ｃは、半導体チップ３０と、アンテナコイルとなる導体
パターン４０と、積層構造のコンデンサ５０とを備えて
いる。図１に示した例では、コンデンサ５０は、導体パ
ターン４０に接続されているが、本例では、コンデンサ
５０は、半導体チップ３０に接続している。従って、コ
ンデンサ５０の両端にかかる電圧を最も大きくできるた
め、その分、容量パターン面積を小さくできる。また、
図１，図６に示した例では、コンデンサ５０を導体パタ
ーン４０に接続するための接続パターン６２，６４は、
導体パターン４０を跨いで配線する必要があるため、跨
ぎ配線部における導体パターンと接続パターンの間の絶
縁処理を行う必要がある。それに対して、本例では、コ
ンデンサ５０は、半導体チップ３０に接続しているた
め、コンデンサ５０の接続時の跨ぎ配線を不要とするこ
とができる。

【００４３】次に、図９に示すように、ＩＣカード１０
Ｄは、半導体チップ３０と、アンテナコイルとなる導体
パターン４０と、２個の積層構造のコンデンサ５０Ａ，
５０Ｂとを備えている。本例では、コンデンサ５０Ｂ
は、導体パターン４０に接続しているが、コンデンサ５
０Ａは、コンデンサ５０Ｂに接続することによって、２
個のコンデンサ５０Ａ，５０Ｂは、互いに直列接続して
いる。従って、例えば、図６に示した例のように、１個
のコンデンサ５０では容量が小さい場合には、本例のよ
うに、２個のコンデンサ５０Ａ，５０Ｂを並列接続する
ことにより、全体としての容量を大きくすることができ
る。また、２個のコンデンサ５０Ａ，５０Ｂを接続する
ことにより、試作時等において、容量の調整を容易に行
えるものである。

【００４４】次に、図１０に示すように、ＩＣカード１
０Ｅは、半導体チップ３０と、２個のアンテナコイルと
なる導体パターン４０Ａ，４０Ｂと、２個の積層構造の
コンデンサ５０Ａ，５０Ｂとを備えている。すなわち、
本例は、アンテナコイルとなる導体パターンが２個ある
場合のコンデンサの配置を示している。コンデンサ５０
Ａは、導体パターン４０Ａに接続され、コンデンサ５０
Ｂは、導体パターン４０Ｂに接続されている。なお、コ
ンデンサ５０Ａは、半導体チップ３０からは離れた位置
であるが、できるだけ、半導体チップ３０に近く比較的
電位差が大きくなる部分に、接続するようにしている。
それとともに、コンデンサ５０Ｂの両端にかかる電圧
も、コンデンサ５０Ａの両端にかかる電圧とできるだけ
同じになるような位置に、コンデンサ５０Ｂも、導体パ
ターン４０Ｂに接続されている。

【００４５】次に、図１１に示すように、ＩＣカード１
０Ｆは、半導体チップ３０と、２個のアンテナコイルと
なる導体パターン４０Ａ，４０Ｂと、２個の積層構造の
コンデンサ５０Ａ，５０Ｂとを備えている。すなわち、
本例は、図１０同様に、アンテナコイルとなる導体パタ
ーンが２個ある場合のコンデンサの配置を示している。
コンデンサ５０Ａは、できるだけ半導体チップ３０に近
くて、できるだけ大きな電圧がコンデンサ５０Ａの両端
にかかる位置に接続されている。コンデンサ５０Ｂも、
導体パターン４０Ｂに対する接続位置の中でも、比較的
電位差の大きな場所に接続されている。

【００４６】次に、図１２に示すように、ＩＣカード１
０Ｇは、半導体チップ３０と、円形のアンテナコイルと
なる導体パターン４０Ｃと、積層構造のコンデンサ５０
とを備えている。円形のアンテナコイルとなる導体パタ
ーン４０Ｃに対しても、図６に示した例と同様にして、
コンデンサ５０を接続することができる。

【００４７】次に、図１３に示すように、ＩＣカード１
０Ｈは、半導体チップ３０と、円形のアンテナコイルと
なる導体パターン４０Ｃと、２個の積層構造のコンデン
サ５０Ａ，５０Ｂとを備えている。コンデンサ５０Ｂ
は、導体パターン４０Ｃに接続されているが、その接続
位置は、半導体チップ３０に近い位置である。従って、
コンデンサ５０の両端にかかる電圧を大きくできるた
め、その分、容量パターン面積を小さくできる。また、
コンデンサ５０Ａは、コンデンサ５０Ｂに接続すること
によって、２個のコンデンサ５０Ａ，５０Ｂは、互いに
並列接続している。従って、例えば、図６に示した例の
ように、１個のコンデンサ５０では容量が小さい場合に
は、本例のように、２個のコンデンサ５０Ａ，５０Ｂを
直列接続することにより、全体としての容量を大きくす
ることができる。

【００４８】以上説明したように、本実施形態によれ
ば、導体と絶縁物を積層したコンデンサを用いることに
より、半導体内部にコンデンサを組み込む必要がないた
め、半導体サイズが大きくすることがなく、コストを低
減することができるとともに、信頼性を向上することが
できる。また、導体パターンにコンデンサチップを付加
する必要がなく、コストを低減することができるととも
に、信頼性を向上することができる。さらに、第１の導
体に対して、第２の導体を拡大した形状とすることによ
り、コンデンサの静電容量のバラツキを低減することが
できる。また、位置合わせ精度以上の大きさとすること
により、静電容量のバラツキをさらに低減して、歩留ま
りを向上することができる。

【００４９】次に、図１４〜図１７を用いて、本発明の
他の実施形態によるＩＣカードの構成について説明す
る。最初に、図１４及び図１５を用いて、本実施形態に
よるＩＣカードの全体構成について説明する。図１４
は、本発明の他の実施形態によるＩＣカードの全体構成
を示す平面図であり、図１５は、本発明の他の実施形態
によるＩＣカードの全体構成を示す正面図である。

【００５０】図１４に示すように、ＩＣカード１０Ｊ
は、カード基板２０と、半導体チップ３０と、導体パタ
ーン４０Ｃ，４０Ｄとから構成されている。ＩＣカード
１０Ｊは、カード読取装置等の外部通信装置の電磁誘導
又は電波により通信するＩＣカードである。本実施形態
では、電磁誘導例で説明する。ＩＣカード１０Ｊが外部
通信装置と電磁誘導で通信するために、半導体チップ３
０に接続される導体パターン４０Ｃ，４０Ｄは、スパイ
ラル状又はループ状のアンテナコイルを形成している。
図１５を用いて後述するように、２層の導体パターン４
０Ｃ，４０Ｄの間には、絶縁物が挟まれており、コンデ
ンサを構成している。そして、導体パターン４０Ｃ，４
０ＤのインダクタンスＬと、上述のコンデンサの静電容
量Ｃとによって共振する共振回路を構成している。

【００５１】次に、図１５に示すように、カード基板２
０の表面に導体パターン４０Ｃが形成されており、カー
ド基板２０の裏面に、導体パターン４０Ｄが形成されて
いる。導体パターン４０Ｃと導体パターン４０Ｄは、互
いに接続されている。半導体チップ３０は、導体パター
ン４０Ｃに固着され、半導体チップ３０の端子は、導体
パターン４０Ｃ，４０Ｄと電気的に接続されている。

【００５２】カード基板２０の上に形成された第１の導
体である導体パターン４０Ｃと、この絶縁物であるカー
ド基板２０と、絶縁物であるカード基板２０の裏面に形
成された第２の導体である導体パターン４０Ｄとによっ
て、コンデンサ５０Ｃを構成している。即ち、本実施形
態においては、２層の導体である導体パターン４０Ｃ，
４０Ｄによって挟まれた絶縁物であるカード基板２０に
よってコンデンサ５０Ｃを構成するようにしている。従
って、半導体チップ内にコンデンサを内蔵したり、コン
デンサチップ等を外部にとりつけることなく形成してい
るので、低コストで高信頼性を有するものとすることが
できる。

【００５３】また、図１５に示すように、カード基板２
０の上に配置された半導体チップ３０，導体パターン４
０Ｃ，４０Ｄの上から、第２のカード基板２２を載せ、
また、裏面側に第３のカード基板２４を載せ、圧着する
ことにより、一体的なＩＣカード１０Ｊを形成してい
る。

【００５４】次に、図１６を用いて、本実施形態による
ＩＣカードの等価回路について説明する。図１６は、本
発明の他の実施形態によるＩＣカードの等価回路図であ
る。

【００５５】図１６に示すように、導体パターン４０Ｃ
によって形成されるインダクタンスＬCと、導体パター
ン４０Ｄによって形成されるインダクタンスＬDと、コ
ンデンサ５０Ｃによって形成されるキャパシタンスＣは
並列接続され、ＬＣ共振回路を構成している。ＬＣ共振
回路は、半導体チップ３０に接続されている。

【００５６】ここで、図１４に戻り、本実施形態におい
ては、第１の導体である導体パターン４０Ｃは、第２の
導体である導体パターン４０Ｄを拡大した形状としてい
る。即ち、導体パターン４０Ｃの第１の辺の幅をＬC1と
し、導体パターン４０Ｄの第１の辺の幅をＬD1とすると
き、ＬC1＞ＬD1としている。また、導体パターン４０Ｃ
の第２の辺の幅をＬC2とし、導体パターン４０Ｄの第２
の辺の幅をＬD2とするとき、ＬC2＞ＬD2としている。こ
のような形状とすることにより、導体パターン４０Ｃと
導体パターン４０Ｄを重ね合わせて形成するときの位置
ズレによる静電容量のバラツキを低減するようにしてお
り、その詳細については、図１７を用いて説明する。

【００５７】ここで、図１７を用いて、本実施形態によ
るＩＣカードに用いるコンデンサの詳細構成について説
明する。図１７は、本発明の他の実施形態によるＩＣカ
ードに用いるコンデンサの詳細構成を示す平面図であ
る。

【００５８】第１の導体である導体パターン４０Ｃの第
１の辺の幅をＬC1とし、導体パターン４０Ｄの第１の辺
の幅をＬD1とするとき、ＬC1＞ＬD1としている。また、
第２辺についても同様の関係があるが、その関係は第１
辺と同じであるため、図示を省略している。また、導体
パターン４０Ｃの幅をＷｐとし、隣り合う導体パターン
の間のギャップをＷｇとする。なお、説明をわかりやす
くするため、以下においては、Ｗｐ＝Ｗｇとする。さら
に、導体パターン４０Ｄの幅をＷｐとし、隣り合う導体
パターンの間のギャップをＷｇとし、以下においては、
Ｗｐ＝Ｗｇとする。しかしながら、Ｗｐ＝Ｗｇの条件
は、必ずしも必須の要件ではないものである。また、導
体パターン４０Ｃの幅Ｗｐと、導体パターン４０Ｄの幅
Ｗｐは必ずしも同じでなくてもよいものである。

【００５９】また、本実施形態においては、ＬC1＞ＬD1
の関係を満たすものであるが、さらに、具体的には、Ｌ
C1＝ＬD1＋Ｗｐの関係にあるものとする。なお、ＬC1と
ＬD1の差（ＬC1−ＬD1）は、Ｗｐに限定されるものでな
く、Ｗｐより大きくてもよいし、また、小さくてもよい
ものである。

【００６０】図示する状態では、導体パターン４０Ｃと
導体パターン４０Ｄの中心が一致している状態を示して
いる。ＬC1とＬD1の差（ＬC1−ＬD1）は、Ｗｐであるの
で、導体パターン４０Ｃの左側のパターン４０ＣL1と、
導体パターン４０Ｄの左側のパターン４０ＤL1の重なり
量Ｗｖ１は、０．５・Ｗｐとなる。また、導体パターン
４０Ｃの右側のパターン４０ＣR1と、導体パターン４０
Ｄの右側のパターン４０ＤR1の重なり量Ｗｖ２も、０．
５・Ｗｐとなる。即ち、左右の重なり量の和（Ｗｖ１＋
Ｗｖ２）は、Ｗｐ（＝０．５・Ｗｐ＋０．５・Ｗｐ）と
なる。

【００６１】ここで、導体パターン４０Ｃと導体パター
ン４０Ｄの中心が一致していない場合について説明す
る。例えば、導体パターン４０Ｃに対して、導体パター
ン４０Ｄが左方向に、距離Ｍ１だけ位置ズレした場合に
ついて説明すると、パターン４０ＤL2とパターン４０Ｃ
L1の重なり量Ｗｖ１’と、パターン４０ＤR2とパターン
４０ＣR2の重なり量Ｗｖ２’の和（Ｗｖ１’＋Ｗｖ
２’）は、Ｗｐであり、導体パターン４０Ｄが左側に移
動しても、導体パターン４０Ｃと導体パターン４０Ｄの
重なり量は変化しないことになる。即ち、導体パターン
４０Ｃと導体パターン４０Ｄを積層するとき位置ズレが
生じたとしても、導体パターン４０Ｃと導体パターン４
０Ｄの重なり量，即ち、導体パターン４０Ｃと導体パタ
ーン４０Ｄの対向する面積は変わらないため、静電容量
が変化しないことになる。

【００６２】同様にして、例えば、導体パターン４０Ｃ
に対して、導体パターン４０Ｄが右方向に、距離Ｍ２だ
け位置ズレした場合について説明すると、パターン４０
ＤL3とパターン４０ＣL2の重なり量Ｗｖ１”と、パター
ン４０ＤR3とパターン４０ＣR1の重なり量Ｗｖ２”の和
（Ｗｖ１”＋Ｗｖ２”）は、Ｗｐであり、導体パターン
４０Ｄが左側に移動しても、導体パターン４０Ｃと導体
パターン４０Ｄの重なり量は変化しないことになる。即
ち、導体パターン４０Ｃと導体パターン４０Ｄを積層す
るとき位置ズレが生じたとしても、導体パターン４０Ｃ
と導体パターン４０Ｄの重なり量，即ち、導体パターン
４０Ｃと導体パターン４０Ｄの対向する面積は変わらな
いため、静電容量が変化しないことになる。

【００６３】なお、以上の説明では、ＬC1＝ＬD1＋Ｗｐ
の関係にあるものとしているが、ＬC1とＬD1の差（ＬC1
−ＬD1）が、Ｗｐより大きくなったり、小さくなると、
多少位置ズレの影響が生じてくる。しかしながら、同じ
サイズの導体パターンを２層重ね合わせる場合に比べ
て、位置ズレの影響を低減することができる。また、導
体パターン４０Ｃと導体パターン４０Ｄのサイズを変え
た結果、導体パターン４０Ｃ，４０Ｄの重なり量は小さ
くなっているため、静電容量が十分大きくならない場合
には、図１において説明したコンデンサ５０を併用する
ようにしてもよいものである。さらに、カード基板２０
としては、基板だけではなく、絶縁物を塗布して形成し
た絶縁層を用いることもできる。

【００６４】以上説明したように、本実施形態によれ
ば、導体と絶縁物を積層したコンデンサを用いることに
より、半導体サイズが大きくすることがなく、コストを
低減することができるとともに、信頼性を向上すること
ができる。さらに、第１の導体に対して、第２の導体を
拡大した形状とすることにより、コンデンサの静電容量
のバラツキを低減することができる。また、位置合わせ
精度以上の大きさとすることにより、静電容量のバラツ
キをさらに低減して、歩留まりを向上することができ
る。また、第１のコイルと第２のコイルは、同一若しく
はほぼ同じ大きさとすることにより、インダクタンスの
調整も容易で、かつ、小型化可能なものとなる。

【００６５】

【発明の効果】本発明によれば、ＩＣカードの共振回路
に用いるコンデンサとして、対向する平面電極により構
成するものにおいて、さらに、コンデンサの静電容量の
バラツキを低減できる。

【００６６】また、ＩＣカードの共振回路に用いるコン
デンサとして、対向する第１と第２のコイルにより構成
するものにおいて、コンデンサの静電容量のバラツキを
低減できるとともに、インダクタンスの調整や抵抗の調
査も容易なことにより、低価格化が可能であり、小型化
可能とすることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態によるＩＣカードの全体構
成を示す平面図である。

【図２】本発明の一実施形態によるＩＣカードの全体構
成を示す正面図である。

【図３】本発明の一実施形態によるＩＣカードの等価回
路図である。

【図４】本発明の一実施形態によるＩＣカードに用いる
コンデンサの詳細構成を示す斜視図である。

【図５】本発明の一実施形態によるＩＣカードに用いる
積層コンデンサの構成の他の例を示す正面図である。

【図６】本発明の一実施形態によるＩＣカードに用いる
積層コンデンサの配置の他の例を示す平面図である。

【図７】本発明の一実施形態によるＩＣカードに用いる
積層コンデンサの配置の他の例を示す平面図である。

【図８】本発明の一実施形態によるＩＣカードに用いる
積層コンデンサの配置の他の例を示す平面図である。

【図９】本発明の一実施形態によるＩＣカードに用いる
積層コンデンサの配置の他の例を示す平面図である。

【図１０】本発明の一実施形態によるＩＣカードに用い
る積層コンデンサの配置の他の例を示す平面図である。

【図１１】本発明の一実施形態によるＩＣカードに用い
る積層コンデンサの配置の他の例を示す平面図である。

【図１２】本発明の一実施形態によるＩＣカードに用い
る積層コンデンサの配置の他の例を示す平面図である。

【図１３】本発明の一実施形態によるＩＣカードに用い
る積層コンデンサの配置の他の例を示す平面図である。

【図１４】本発明の他の実施形態によるＩＣカードの全
体構成を示す平面図である。

【図１５】本発明の他の実施形態によるＩＣカードの全
体構成を示す正面図である。

【図１６】本発明の他の実施形態によるＩＣカードの等
価回路図である。

【図１７】本発明の他の実施形態によるＩＣカードに用
いるコンデンサの詳細構成を示す平面図である。

【符号の説明】

１０…ＩＣカード２０，２２…カード基板５０…コンデンサ３０…半導体チップ４０…導体パターン５２，５６…導体５４…絶縁物

───────────────────────────────────────────────────── フロントページの続き (72)発明者峰敏広神奈川県秦野市堀山下１番地株式会社日立製作所エンタープライズサーバ事業部内 (72)発明者橋本豊神奈川県秦野市堀山下１番地株式会社日立製作所エンタープライズサーバ事業部内 (72)発明者中嶋紹二神奈川県秦野市堀山下１番地株式会社日立製作所エンタープライズサーバ事業部内 (72)発明者白瀬一夫神奈川県秦野市堀山下１番地株式会社日立インフォメーションテクノロジー内Ｆターム(参考） 2C005 MA19 MA40 NA09 PA01 RA30 5B035 BA03 BA05 BB09 CA01 CA08 CA23

Claims

【特許請求の範囲】

【請求項１】カード基板の間に半導体チップ及び導体パ
ターンが組み込まれたＩＣカードにおいて、上記カード基板に形成され、第１の導体及び第２の導体
により挟み込まれた絶縁物によって構成されるコンデン
サを備え、上記導体パターンのインダクタンスと上記コンデンサの
静電容量とにより共振回路を構成するとともに、上記第２の導体は、上記第１の導体を拡大した形状と
し、上記第１の導体と第２の導体の重なり量が一定にな
るようにしたことを特徴とするＩＣカード。
【請求項２】カード基板の間に半導体チップ及び導体パ
ターンが組み込まれたＩＣカードにおいて、絶縁物を挟んで形成されたスパイラル状若しくはループ
状の第１の導体パターンと第２の導体パターンからなる
コンデンサを備え、上記第１の導体パターン及び第２の導体パターンは、そ
れぞれ所定の配線幅と配線ギャップを有し、上記第１の
導体パターンと第２の導体パターンの水平方向のずれに
対して、ずれ方向の一方の辺では第１と第２の導体パタ
ーンの重なり量が増加し、他方の辺では重なり量が減少
することにより、第１及び第２の導体パターンの重なり
量のバラツキを低減することを特徴とするＩＣカード。
【請求項３】請求項２記載のＩＣカードにおいて、さら
に、上記カード基板に形成され、第１の導体及び第２の導体
により挟み込まれた絶縁物によって構成される第２のコ
ンデンサを備え、上記導体パターンのインダクタンスと複数のコンデンサ
の静電容量とにより共振回路を構成することを特徴とす
るＩＣカード。