JP2001289946A - レーダ装置 - Google Patents
レーダ装置Info
- Publication number
- JP2001289946A JP2001289946A JP2000103978A JP2000103978A JP2001289946A JP 2001289946 A JP2001289946 A JP 2001289946A JP 2000103978 A JP2000103978 A JP 2000103978A JP 2000103978 A JP2000103978 A JP 2000103978A JP 2001289946 A JP2001289946 A JP 2001289946A
- Authority
- JP
- Japan
- Prior art keywords
- image
- output
- target
- synthetic aperture
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【課題】 目標画像を出力し、目標の類別をするレーダ
装置において、１合成開口時間分の画像では、目標から
の反射信号の揺らぎや、レーダ装置と目標間の位置関係
により目標類別に必要な特徴物情報が得られない場合が
ある。 【解決手段】 複数の合成開口時間の目標画像を各画素
単位で加算、蓄積する手段を備えることにより、目標類
別に必要な特徴物情報を目標画像に含めることが出来、
目標類別の確度向上を図ったレーダ装置を得る。
装置において、１合成開口時間分の画像では、目標から
の反射信号の揺らぎや、レーダ装置と目標間の位置関係
により目標類別に必要な特徴物情報が得られない場合が
ある。 【解決手段】 複数の合成開口時間の目標画像を各画素
単位で加算、蓄積する手段を備えることにより、目標類
別に必要な特徴物情報を目標画像に含めることが出来、
目標類別の確度向上を図ったレーダ装置を得る。
Description
【０００１】
【発明の属する技術分野】この発明は、目標を画像化
し、その目標を類別することを目的とするいわゆる画像
レーダと呼ばれるレーダ装置に関し、特に目標類別の確
度向上に関するものである。
し、その目標を類別することを目的とするいわゆる画像
レーダと呼ばれるレーダ装置に関し、特に目標類別の確
度向上に関するものである。
【０００２】
【従来の技術】この種のレーダ装置は、一般に逆合成開
口レーダ（以下、Inverse SyntheticAperture Radarを
簡略してISARと適宜呼ぶ ）という技術により目標を画
像化する。ISARは、合成開口レーダ（Synthetic Apertu
re Radar）の一種であり、例えば、D.R.Wehner,"High R
esolution Radar," Artech House,Norwood,1987等の文
献にその動作原理が記載されている。
口レーダ（以下、Inverse SyntheticAperture Radarを
簡略してISARと適宜呼ぶ ）という技術により目標を画
像化する。ISARは、合成開口レーダ（Synthetic Apertu
re Radar）の一種であり、例えば、D.R.Wehner,"High R
esolution Radar," Artech House,Norwood,1987等の文
献にその動作原理が記載されている。
【０００３】この種のレーダ装置は、目標のレンジ方向
をパルス圧縮等の技術により高い分解能でサンプリング
し、サンプリングされた各レンジビンごとに目標運動に
よるドップラ周波数でクロスレンジ方向（レンジと直交
する方向）に分解することにより目標の画像を生成す
る。
をパルス圧縮等の技術により高い分解能でサンプリング
し、サンプリングされた各レンジビンごとに目標運動に
よるドップラ周波数でクロスレンジ方向（レンジと直交
する方向）に分解することにより目標の画像を生成す
る。
【０００４】レンジ分解能は、レーダの帯域で決定され
るが、クロスレンジ分解能は、目標運動に基づくドップ
ラ周波数分解能によるため、所望のクロスレンジ分解能
を得るためには相応の時間（合成開口時間）分の観測
（パルス照射）が必要である。つまり、１合成開口時間
当り１枚の目標の画像が得られる。
るが、クロスレンジ分解能は、目標運動に基づくドップ
ラ周波数分解能によるため、所望のクロスレンジ分解能
を得るためには相応の時間（合成開口時間）分の観測
（パルス照射）が必要である。つまり、１合成開口時間
当り１枚の目標の画像が得られる。
【０００５】そして、これらのレーダ装置の最終的な目
的は目標を類別することにある。従来は、図１３に示す
ように、合成開口時間毎に得られた目標画像の中から、
１枚を選択しその画像から目標の類別処理を行ってい
た。
的は目標を類別することにある。従来は、図１３に示す
ように、合成開口時間毎に得られた目標画像の中から、
１枚を選択しその画像から目標の類別処理を行ってい
た。
【０００６】しかし、この場合、得られた目標画像が１
合成開口時間のスナップショット的な画像であるため、
目標反射信号の揺らぎや、レーダ装置と目標との間の位
置関係により、目標類別に必要な特徴物情報（例えば、
目標の全長、特徴的な構造物の位置等）が正確に得られ
ないと言う問題があった。
合成開口時間のスナップショット的な画像であるため、
目標反射信号の揺らぎや、レーダ装置と目標との間の位
置関係により、目標類別に必要な特徴物情報（例えば、
目標の全長、特徴的な構造物の位置等）が正確に得られ
ないと言う問題があった。
【０００７】
【発明が解決しようとする課題】以上のように、従来の
レーダ装置では、１合成開口時間に得られた画像を用い
て目標類別をしようとすると目標からの反射信号の揺ら
ぎや、レーダ装置と目標間の位置関係により、鮮明な画
像が得られても最終目的とする目標類別に必要な特徴物
情報が十分でないという課題があった。
レーダ装置では、１合成開口時間に得られた画像を用い
て目標類別をしようとすると目標からの反射信号の揺ら
ぎや、レーダ装置と目標間の位置関係により、鮮明な画
像が得られても最終目的とする目標類別に必要な特徴物
情報が十分でないという課題があった。
【０００８】この発明は、上記のような課題を解決する
ためになされたもので、目標類別に必要な特徴物情報を
目標画像に含め目標類別の確度向上を図ったレーダ装置
を得ることを目的とする。
ためになされたもので、目標類別に必要な特徴物情報を
目標画像に含め目標類別の確度向上を図ったレーダ装置
を得ることを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の請求項１に係るレーダ装置は、受信信
号に対し画像化処理を行って目標画像を出力し、その目
標が何であるかを類別するレーダ装置において、上記受
信信号から１合成開口時間毎にＩＳＡＲ画像を生成する
ＩＳＡＲ画像処理部と、上記ＩＳＡＲ画像処理部の出力
とその１合成開口時間前に下記画像メモリに蓄えられた
目標画像とを画素単位で加算し目標画像を出力する加算
器と、上記加算器出力の１合成開口時間分の目標画像を
蓄える画像メモリと、を備えたことを特徴とする。
めに、この発明の請求項１に係るレーダ装置は、受信信
号に対し画像化処理を行って目標画像を出力し、その目
標が何であるかを類別するレーダ装置において、上記受
信信号から１合成開口時間毎にＩＳＡＲ画像を生成する
ＩＳＡＲ画像処理部と、上記ＩＳＡＲ画像処理部の出力
とその１合成開口時間前に下記画像メモリに蓄えられた
目標画像とを画素単位で加算し目標画像を出力する加算
器と、上記加算器出力の１合成開口時間分の目標画像を
蓄える画像メモリと、を備えたことを特徴とする。
【００１０】また、この発明の請求項２に係るレーダ装
置は、請求項１記載のレーダ装置において、上記画像メ
モリの加算器への出力端に、上記ＩＳＡＲ画像処理部の
出力と、その１合成開口時間前に蓄えられた目標画像と
の加算を制御するスイッチを備え、且つ上記１合成開口
時間分の目標画像を蓄える画像メモリは、外部より消去
信号を得てメモリ内容を消去する特性を備えていること
を特徴とする。
置は、請求項１記載のレーダ装置において、上記画像メ
モリの加算器への出力端に、上記ＩＳＡＲ画像処理部の
出力と、その１合成開口時間前に蓄えられた目標画像と
の加算を制御するスイッチを備え、且つ上記１合成開口
時間分の目標画像を蓄える画像メモリは、外部より消去
信号を得てメモリ内容を消去する特性を備えていること
を特徴とする。
【００１１】また、この発明の請求項３に係るレーダ装
置は、請求項１記載のレーダ装置において、上記画像メ
モリの加算器への出力端に、上記１合成開口時間前に画
像メモリに蓄えられた目標画像に1より小の係数を乗算
する乗算器を備え、上記ＩＳＡＲ画像処理部の出力と上
記乗算器の出力とを加算することを特徴とする。
置は、請求項１記載のレーダ装置において、上記画像メ
モリの加算器への出力端に、上記１合成開口時間前に画
像メモリに蓄えられた目標画像に1より小の係数を乗算
する乗算器を備え、上記ＩＳＡＲ画像処理部の出力と上
記乗算器の出力とを加算することを特徴とする。
【００１２】また、この発明の請求項４に係るレーダ装
置は、請求項３記載のレーダ装置において、上記画像メ
モリの加算器への出力端に設けた1より小の係数を乗算
する乗算器の代りに、外部から制御可能な1より小の係
数を乗算する乗算器を備えたことを特徴とする。
置は、請求項３記載のレーダ装置において、上記画像メ
モリの加算器への出力端に設けた1より小の係数を乗算
する乗算器の代りに、外部から制御可能な1より小の係
数を乗算する乗算器を備えたことを特徴とする。
【００１３】また、この発明の請求項５に係るレーダ装
置は、受信信号に対し画像化処理を行って目標画像を出
力し、その目標が何であるかを類別するレーダ装置にお
いて、上記受信信号から１合成開口時間毎にＩＳＡＲ画
像を生成するＩＳＡＲ画像処理部と、上記ＩＳＡＲ画像
処理部の出力の１合成開口時間分を蓄える画像メモリを
ｎ個（ｎは正の整数）連結してｎ合成開口時間分を蓄え
る画像メモリ群と、上記ＩＳＡＲ画像処理部の出力と、
上記ｎ個の各画像メモリの出力とを画素単位で加算し目
標画像を出力する加算器と、を備えたことを特徴とす
る。
置は、受信信号に対し画像化処理を行って目標画像を出
力し、その目標が何であるかを類別するレーダ装置にお
いて、上記受信信号から１合成開口時間毎にＩＳＡＲ画
像を生成するＩＳＡＲ画像処理部と、上記ＩＳＡＲ画像
処理部の出力の１合成開口時間分を蓄える画像メモリを
ｎ個（ｎは正の整数）連結してｎ合成開口時間分を蓄え
る画像メモリ群と、上記ＩＳＡＲ画像処理部の出力と、
上記ｎ個の各画像メモリの出力とを画素単位で加算し目
標画像を出力する加算器と、を備えたことを特徴とす
る。
【００１４】また、この発明の請求項６に係るレーダ装
置は、請求項５記載のレーダ装置において、上記ｎ個の
各画像メモリの加算器への出力端に、加算制御回路を備
え、上記ＩＳＡＲ画像処理部の出力に対し、所要数の画
像メモリの出力を画素単位で加算し目標画像を出力する
ことを特徴とする。
置は、請求項５記載のレーダ装置において、上記ｎ個の
各画像メモリの加算器への出力端に、加算制御回路を備
え、上記ＩＳＡＲ画像処理部の出力に対し、所要数の画
像メモリの出力を画素単位で加算し目標画像を出力する
ことを特徴とする。
【００１５】また、この発明の請求項７に係るレーダ装
置は、請求項５記載のレーダ装置において、上記ＩＳＡ
Ｒ画像処理部と上記ｎ個の各画像メモリの加算器への出
力端に重み付け乗算器を備え、上記の各乗算器の出力を
画素単位で加算し、目標画像を出力することを特徴とす
る。
置は、請求項５記載のレーダ装置において、上記ＩＳＡ
Ｒ画像処理部と上記ｎ個の各画像メモリの加算器への出
力端に重み付け乗算器を備え、上記の各乗算器の出力を
画素単位で加算し、目標画像を出力することを特徴とす
る。
【００１６】また、この発明の請求項８に係るレーダ装
置は、請求項７記載のレーダ装置において、上記ＩＳＡ
Ｒ画像処理部と上記ｎ個の各画像メモリの加算器への出
力端に設けた重み付け乗算器の替りに外部から可変の重
み付け乗算器を備えたことを特徴とする。
置は、請求項７記載のレーダ装置において、上記ＩＳＡ
Ｒ画像処理部と上記ｎ個の各画像メモリの加算器への出
力端に設けた重み付け乗算器の替りに外部から可変の重
み付け乗算器を備えたことを特徴とする。
【００１７】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１を示す要部構成図である。図１において、
１はレーダ装置の受信信号から１合成開口時間毎にＩＳ
ＡＲ画像を生成するＩＳＡＲ画像処理部、２は上記ＩＳ
ＡＲ画像処理部１の出力とその１合成開口時間前に画像
メモリ３に蓄えられた目標画像とを画素単位で加算し目
標画像を出力する加算器、３は目標画像の１合成開口時
間分を蓄える画像メモリである。
実施の形態１を示す要部構成図である。図１において、
１はレーダ装置の受信信号から１合成開口時間毎にＩＳ
ＡＲ画像を生成するＩＳＡＲ画像処理部、２は上記ＩＳ
ＡＲ画像処理部１の出力とその１合成開口時間前に画像
メモリ３に蓄えられた目標画像とを画素単位で加算し目
標画像を出力する加算器、３は目標画像の１合成開口時
間分を蓄える画像メモリである。
【００１８】図１のように構成されたレーダ装置の動作
概要について図２を参照して説明する。ここで、図２上
に合成開口時間と記した時間に注目する。ＩＳＡＲ画像
処理部１ではこの時間内に１枚のＩＳＡＲ画像を生成
し、加算器２では上記ＩＳＡＲ画像に対し、１合成開口
時間前に画像メモリ３に蓄えられた目標画像を画素単位
で加算し、目標画像を図１に図示していない目標表示，
目標類別部へ出力する。目標画像は目標表示と目標類別
に用いられ、図２では目標表示に用いるものから1画像
を選択して目標類別に用いる例を示しているがこれに限
るものではない。
概要について図２を参照して説明する。ここで、図２上
に合成開口時間と記した時間に注目する。ＩＳＡＲ画像
処理部１ではこの時間内に１枚のＩＳＡＲ画像を生成
し、加算器２では上記ＩＳＡＲ画像に対し、１合成開口
時間前に画像メモリ３に蓄えられた目標画像を画素単位
で加算し、目標画像を図１に図示していない目標表示，
目標類別部へ出力する。目標画像は目標表示と目標類別
に用いられ、図２では目標表示に用いるものから1画像
を選択して目標類別に用いる例を示しているがこれに限
るものではない。
【００１９】ここで、たとえば、目標を船舶とする場
合、上記船舶の船首や船尾が当該レーダ装置との位置関
係により、１合成開口時間内では画像に現れなかった
り、また、目標からの反射信号の揺らぎ等により特徴的
な構造物であるマストが消滅しているような場合でも、
引続く別の合成開口時間で、画像に含まれていれば、複
数の目標画像を画素単位で加算することにより、目標類
別に必要な特徴物情報である全長や、マスト位置も正確
に得ることができる。以上の実施の形態１によれば、複
数の合成開口時間の目標画像を画素単位で加算、蓄積す
ることにより、１合成開口時間だけでは現れなかった目
標類別に必要な特徴物情報や、目標からの反射信号の揺
らぎ等により消滅していた目標類別に必要な特徴物情報
を目標画像に含めることが出来、目標類別の確度向上が
図れる。
合、上記船舶の船首や船尾が当該レーダ装置との位置関
係により、１合成開口時間内では画像に現れなかった
り、また、目標からの反射信号の揺らぎ等により特徴的
な構造物であるマストが消滅しているような場合でも、
引続く別の合成開口時間で、画像に含まれていれば、複
数の目標画像を画素単位で加算することにより、目標類
別に必要な特徴物情報である全長や、マスト位置も正確
に得ることができる。以上の実施の形態１によれば、複
数の合成開口時間の目標画像を画素単位で加算、蓄積す
ることにより、１合成開口時間だけでは現れなかった目
標類別に必要な特徴物情報や、目標からの反射信号の揺
らぎ等により消滅していた目標類別に必要な特徴物情報
を目標画像に含めることが出来、目標類別の確度向上が
図れる。
【００２０】実施の形態２．図３はこの発明の実施の形
態２を示す要部構成図である。図３において、ＩＳＡＲ
画像処理部１，加算器２は実施の形態１において説明し
たものと同様であり、画像メモリ３はメモリ消去信号を
得て消去が可能なものである。４は画像メモリ３の加算
器２への出力端に設けたスイッチである。以上の実施の
形態２によれば、実施の形態１に説明したと同様の効果
を得ることが出来るとともに、複数の合成開口時間の目
標画像を画素単位で加算、蓄積の新規開始の制御を行
え、運用上の適応性を向上する。
態２を示す要部構成図である。図３において、ＩＳＡＲ
画像処理部１，加算器２は実施の形態１において説明し
たものと同様であり、画像メモリ３はメモリ消去信号を
得て消去が可能なものである。４は画像メモリ３の加算
器２への出力端に設けたスイッチである。以上の実施の
形態２によれば、実施の形態１に説明したと同様の効果
を得ることが出来るとともに、複数の合成開口時間の目
標画像を画素単位で加算、蓄積の新規開始の制御を行
え、運用上の適応性を向上する。
【００２１】実施の形態３．図４はこの発明の実施の形
態３を示す要部構成図である。図４において、ＩＳＡＲ
画像処理部１，加算器２，画像メモリ３は実施の形態１
において説明したものと同様である。５は１合成開口時
間前に画像メモリ３に蓄えられた目標画像を出力する際
に係数：Ｋ（ Ｋ＜１）を乗ずる乗算器である。図４の
ように構成されたレーダ装置の動作概要について図５を
参照して説明する。ここで、図５上に合成開口時間と記
した時間に注目する。ＩＳＡＲ画像処理部１ではこの時
間内に１枚のＩＳＡＲ画像を生成し、加算器２では上記
ＩＳＡＲ画像に対して、１合成開口時間前に画像メモリ
３に蓄えられた目標画像を出力する際に係数：Ｋ（ Ｋ
＜１）を乗じたものを画素単位で加算する。目標画像を
図４に図示していない目標表示，目標類別部へ出力す
る。以上の実施の形態３によれば、実施の形態１に説明
したと同様の効果を得ることが出来、さらに、複数の合
成開口時間の目標画像に係数：Ｋ（ Ｋ＜１）を乗じた
ものを画素単位で加算するようにしたことにより、画像
メモリ３が飽和するのを緩和することが出来る。
態３を示す要部構成図である。図４において、ＩＳＡＲ
画像処理部１，加算器２，画像メモリ３は実施の形態１
において説明したものと同様である。５は１合成開口時
間前に画像メモリ３に蓄えられた目標画像を出力する際
に係数：Ｋ（ Ｋ＜１）を乗ずる乗算器である。図４の
ように構成されたレーダ装置の動作概要について図５を
参照して説明する。ここで、図５上に合成開口時間と記
した時間に注目する。ＩＳＡＲ画像処理部１ではこの時
間内に１枚のＩＳＡＲ画像を生成し、加算器２では上記
ＩＳＡＲ画像に対して、１合成開口時間前に画像メモリ
３に蓄えられた目標画像を出力する際に係数：Ｋ（ Ｋ
＜１）を乗じたものを画素単位で加算する。目標画像を
図４に図示していない目標表示，目標類別部へ出力す
る。以上の実施の形態３によれば、実施の形態１に説明
したと同様の効果を得ることが出来、さらに、複数の合
成開口時間の目標画像に係数：Ｋ（ Ｋ＜１）を乗じた
ものを画素単位で加算するようにしたことにより、画像
メモリ３が飽和するのを緩和することが出来る。
【００２２】実施の形態４．図６はこの発明の実施の形
態４を示す要部構成図である。図６において、 ＩＳＡ
Ｒ画像処理部１，加算器２，画像メモリ３は実施の形態
１において説明したものと同様である。５は 画像メモ
リ３に蓄えられた１合成開口時間前の目標画像を出力す
る際に係数：Ｋ（ Ｋ＜１）を乗ずる乗算器であり、外
部からこの係数は制御可能になっている。以上の実施の
形態４によれば、実施の形態３に説明したと同様の効果
を得ることが出来るとともに、さらにＩＳＡＲ画像処理
部の出力と１合成開口時間前の目標画像を出力する際に
外部から制御可能な係数：Ｋ（ Ｋ＜１）を乗じたもの
を画素単位で加算することにより、画像メモリ３が飽和
するのを緩和する運用上の適応性を向上できる。
態４を示す要部構成図である。図６において、 ＩＳＡ
Ｒ画像処理部１，加算器２，画像メモリ３は実施の形態
１において説明したものと同様である。５は 画像メモ
リ３に蓄えられた１合成開口時間前の目標画像を出力す
る際に係数：Ｋ（ Ｋ＜１）を乗ずる乗算器であり、外
部からこの係数は制御可能になっている。以上の実施の
形態４によれば、実施の形態３に説明したと同様の効果
を得ることが出来るとともに、さらにＩＳＡＲ画像処理
部の出力と１合成開口時間前の目標画像を出力する際に
外部から制御可能な係数：Ｋ（ Ｋ＜１）を乗じたもの
を画素単位で加算することにより、画像メモリ３が飽和
するのを緩和する運用上の適応性を向上できる。
【００２３】実施の形態５．図７はこの発明の実施の形
態５を示す要部構成図である。図７において、１はレー
ダ装置の受信信号から１合成開口時間毎にＩＳＡＲ画像
を生成するＩＳＡＲ画像処理部、３はＩＳＡＲ画像処理
部の出力とを１合成開口時間分を蓄える画像メモリ、６
はＩＳＡＲ画像処理部１の出力とｎ個（ｎは正の整数）
の各画像メモリ３の出力とを画素単位で加算し目標画像
を出力する加算器である。
態５を示す要部構成図である。図７において、１はレー
ダ装置の受信信号から１合成開口時間毎にＩＳＡＲ画像
を生成するＩＳＡＲ画像処理部、３はＩＳＡＲ画像処理
部の出力とを１合成開口時間分を蓄える画像メモリ、６
はＩＳＡＲ画像処理部１の出力とｎ個（ｎは正の整数）
の各画像メモリ３の出力とを画素単位で加算し目標画像
を出力する加算器である。
【００２４】図７のように構成されたレーダ装置の動作
概要について図８を参照して説明する。（ｎ＝１の場
合） ここで、図８上に合成開口時間と記した時間に注目す
る。ＩＳＡＲ画像処理部１ではこの時間内に１枚のＩＳ
ＡＲ画像が生成される。このＩＳＡＲ画像処理部１の出
力とその１合成開口時間前に画像メモリ３に蓄積された
ＩＳＡＲ画像と画素単位で加算され、目標画像を図７に
図示していない目標表示，目標類別部へ出力する。目標
画像は目標表示と目標類別に用いられ、図８では目標表
示に用いるものから1画像を選択して目標類別に用いる
例を示しているがこれに限るものではない。図７におい
て、 画像メモリ３がｎ個（ｎは正の整数）の場合は、
ＩＳＡＲ画像処理部出力のＩＳＡＲ画像と上記ｎ個（ｎ
は正の整数）の画像メモリ群に蓄積されたＩＳＡＲ画像
が画素単位で加算、蓄積される。以上の実施の形態５に
よれば、 複数の合成開口時間の目標画像を画素単位で
加算、蓄積することにより、１合成開口時間だけでは現
れなかった目標類別に必要な特徴物情報や、目標からの
反射信号の揺らぎ等により消滅していた目標類別に必要
な特徴物情報を目標画像に含めることが出来、目標類別
の確度向上が図れる。
概要について図８を参照して説明する。（ｎ＝１の場
合） ここで、図８上に合成開口時間と記した時間に注目す
る。ＩＳＡＲ画像処理部１ではこの時間内に１枚のＩＳ
ＡＲ画像が生成される。このＩＳＡＲ画像処理部１の出
力とその１合成開口時間前に画像メモリ３に蓄積された
ＩＳＡＲ画像と画素単位で加算され、目標画像を図７に
図示していない目標表示，目標類別部へ出力する。目標
画像は目標表示と目標類別に用いられ、図８では目標表
示に用いるものから1画像を選択して目標類別に用いる
例を示しているがこれに限るものではない。図７におい
て、 画像メモリ３がｎ個（ｎは正の整数）の場合は、
ＩＳＡＲ画像処理部出力のＩＳＡＲ画像と上記ｎ個（ｎ
は正の整数）の画像メモリ群に蓄積されたＩＳＡＲ画像
が画素単位で加算、蓄積される。以上の実施の形態５に
よれば、 複数の合成開口時間の目標画像を画素単位で
加算、蓄積することにより、１合成開口時間だけでは現
れなかった目標類別に必要な特徴物情報や、目標からの
反射信号の揺らぎ等により消滅していた目標類別に必要
な特徴物情報を目標画像に含めることが出来、目標類別
の確度向上が図れる。
【００２５】実施の形態６．図９はこの発明の実施の形
態６を示す要部構成図である。図９において、 ＩＳＡ
Ｒ画像処理部１、画像メモリ３，加算器６は実施の形態
５において説明したものと同様である。７はｎ個（ｎは
正の整数）の画像メモリ３の加算器６への出力端に設け
た加算制御回路のOn/Off制御回路で、ｍ合成開口時間分
のＩＳＡＲ画像を蓄える画像メモリ（ｍはｍ≦ｎ＋１な
る正の整数)の出力、及びＩＳＡＲ画像処理部出力を加
算器に送る。以上の実施の形態６によれば、実施の形態
５に説明したと同様の効果を得ることが出来るととも
に、外部から画像メモリの出力の加算数を決める加算制
御回路を備え、上記ＩＳＡＲ画像処理部の出力に所要の
合成開口時間分の画像メモリの出力を、画素単位で加算
し目標画像を出力することが出来る。
態６を示す要部構成図である。図９において、 ＩＳＡ
Ｒ画像処理部１、画像メモリ３，加算器６は実施の形態
５において説明したものと同様である。７はｎ個（ｎは
正の整数）の画像メモリ３の加算器６への出力端に設け
た加算制御回路のOn/Off制御回路で、ｍ合成開口時間分
のＩＳＡＲ画像を蓄える画像メモリ（ｍはｍ≦ｎ＋１な
る正の整数)の出力、及びＩＳＡＲ画像処理部出力を加
算器に送る。以上の実施の形態６によれば、実施の形態
５に説明したと同様の効果を得ることが出来るととも
に、外部から画像メモリの出力の加算数を決める加算制
御回路を備え、上記ＩＳＡＲ画像処理部の出力に所要の
合成開口時間分の画像メモリの出力を、画素単位で加算
し目標画像を出力することが出来る。
【００２６】実施の形態７．図１０はこの発明の実施の
形態７を示す要部構成図である。図１０において、ＩＳ
ＡＲ画像処理部１、画像メモリ３，加算器６は実施の形
態５において説明したものと同様である。８はＩＳＡＲ
画像処理部とｎ個（ｎは正の整数）の画像メモリ３の加
算器６への出力に設けた、重み付け係数： Ｋ1〜Ｋn+1
を乗ずる乗算器である。 ここで、重み付け係数： Ｋ1
〜Ｋn+1＝１とすれば、実施の形態５を示す図７と等し
くなる。図１０に示す構成は、１画素についてみれば、
一般的なディジタルフィルタの構成である。この構成に
よれば、１合成開口時間だけでは、現れなかった目標類
別に必要な特徴物情報や、目標からの反射信号の揺らぎ
等により消滅していた目標類別に必要な特徴物情報を目
標画像に含めることが出来、目標類別の確度向上が図れ
る。さらに、画像メモリの段数（フィルタ長）及びフィ
ルタ係数：Ｋ1〜Ｋn+1により、各画素の時間特性（周波
数特性）を、所望のものに制御することが可能となる。
目標画像は目標表示と目標類別に用いられ、図１１では
目標表示に用いるものから1画像を選択して目標類別に
用いる例を示しているがこれに限るものではない。
形態７を示す要部構成図である。図１０において、ＩＳ
ＡＲ画像処理部１、画像メモリ３，加算器６は実施の形
態５において説明したものと同様である。８はＩＳＡＲ
画像処理部とｎ個（ｎは正の整数）の画像メモリ３の加
算器６への出力に設けた、重み付け係数： Ｋ1〜Ｋn+1
を乗ずる乗算器である。 ここで、重み付け係数： Ｋ1
〜Ｋn+1＝１とすれば、実施の形態５を示す図７と等し
くなる。図１０に示す構成は、１画素についてみれば、
一般的なディジタルフィルタの構成である。この構成に
よれば、１合成開口時間だけでは、現れなかった目標類
別に必要な特徴物情報や、目標からの反射信号の揺らぎ
等により消滅していた目標類別に必要な特徴物情報を目
標画像に含めることが出来、目標類別の確度向上が図れ
る。さらに、画像メモリの段数（フィルタ長）及びフィ
ルタ係数：Ｋ1〜Ｋn+1により、各画素の時間特性（周波
数特性）を、所望のものに制御することが可能となる。
目標画像は目標表示と目標類別に用いられ、図１１では
目標表示に用いるものから1画像を選択して目標類別に
用いる例を示しているがこれに限るものではない。
【００２７】実施の形態８．図１２はこの発明の実施の
形態８を示す要部構成図である。図１２において、 Ｉ
ＳＡＲ画像処理部１，画像メモリ３，加算器６は実施の
形態５において説明したものと同様である。９はＩＳＡ
Ｒ画像処理部とｎ個（ｎは正の整数）の画像メモリ３の
加算器６への出力に設けた、外部から可変の重み付け係
数： Ｋ1〜Ｋn+1を乗ずる乗算器である。 ここで、重み
付け係数： Ｋ1〜Ｋn+1＝１とすれば、実施の形態５を
示す図７と等しくなる。以上の実施の形態８によれば、
上記乗算器９のフィルタ係数：Ｋ1〜Ｋn+1を外部から変
えることが出来るので、実施の形態７と同様の効果が得
られるとともに、運用上の適応性が向上する。
形態８を示す要部構成図である。図１２において、 Ｉ
ＳＡＲ画像処理部１，画像メモリ３，加算器６は実施の
形態５において説明したものと同様である。９はＩＳＡ
Ｒ画像処理部とｎ個（ｎは正の整数）の画像メモリ３の
加算器６への出力に設けた、外部から可変の重み付け係
数： Ｋ1〜Ｋn+1を乗ずる乗算器である。 ここで、重み
付け係数： Ｋ1〜Ｋn+1＝１とすれば、実施の形態５を
示す図７と等しくなる。以上の実施の形態８によれば、
上記乗算器９のフィルタ係数：Ｋ1〜Ｋn+1を外部から変
えることが出来るので、実施の形態７と同様の効果が得
られるとともに、運用上の適応性が向上する。
【００２８】
【発明の効果】以上のように、請求項１に係る発明によ
れば、複数の合成開口時間の目標画像を画素単位で加
算、蓄積する手段を備えることにより、１合成開口時間
だけでは現れなかった目標類別に必要な特徴物情報や、
目標からの反射信号の揺らぎ等により消滅していた目標
類別に必要な特徴物情報を目標画像に含めることが出
来、目標類別の確度向上を図ったレーダ装置を得ること
が出来る。
れば、複数の合成開口時間の目標画像を画素単位で加
算、蓄積する手段を備えることにより、１合成開口時間
だけでは現れなかった目標類別に必要な特徴物情報や、
目標からの反射信号の揺らぎ等により消滅していた目標
類別に必要な特徴物情報を目標画像に含めることが出
来、目標類別の確度向上を図ったレーダ装置を得ること
が出来る。
【００２９】また、請求項２に係る発明によれば、請求
項１に係る発明と同様の効果を得ることが出来るととも
に、さらに、画像メモリの加算器への出力端にスイッチ
を付加し、また、上記画像メモリはメモリ消去信号を得
て消去が可能なものとすることにより、複数の合成開口
時間の目標画像の加算、蓄積の新規開始の制御を行うこ
とが出来、運用上の適応性が向上する。
項１に係る発明と同様の効果を得ることが出来るととも
に、さらに、画像メモリの加算器への出力端にスイッチ
を付加し、また、上記画像メモリはメモリ消去信号を得
て消去が可能なものとすることにより、複数の合成開口
時間の目標画像の加算、蓄積の新規開始の制御を行うこ
とが出来、運用上の適応性が向上する。
【００３０】また、請求項３に係る発明によれば、請求
項１に係る発明と同様の効果を得ることが出来るととも
に、さらに、画像メモリに蓄えられた１合成開口時間前
の目標画像に対し、１より小の係数を乗算する乗算器を
設けたことにより、複数枚の目標画像を加算、蓄積する
際に画像メモリが飽和するのを緩和することが出来る。
項１に係る発明と同様の効果を得ることが出来るととも
に、さらに、画像メモリに蓄えられた１合成開口時間前
の目標画像に対し、１より小の係数を乗算する乗算器を
設けたことにより、複数枚の目標画像を加算、蓄積する
際に画像メモリが飽和するのを緩和することが出来る。
【００３１】また、請求項４に係る発明によれば、請求
項３に係る発明と同様の効果を得ることが出来るととも
に、さらに、１より小の係数を乗算する乗算器の代りに
外部から制御可能な１より小の係数を乗算する乗算器を
設けたことにより、画像メモリに蓄えられた１合成開口
時間前の目標画像に対し、複数枚の目標画像を加算、蓄
積する際に画像メモリが飽和するのを緩和する運用上の
適応性が向上する。
項３に係る発明と同様の効果を得ることが出来るととも
に、さらに、１より小の係数を乗算する乗算器の代りに
外部から制御可能な１より小の係数を乗算する乗算器を
設けたことにより、画像メモリに蓄えられた１合成開口
時間前の目標画像に対し、複数枚の目標画像を加算、蓄
積する際に画像メモリが飽和するのを緩和する運用上の
適応性が向上する。
【００３２】また、請求項５に係る発明によれば、複数
の合成開口時間のＩＳＡＲ画像を各画素単位に加算、蓄
積する手段を備えることにより、１合成開口時間だけで
は現れなかった目標類別に必要な特徴物情報や、目標か
らの反射信号の揺らぎ等により消滅していた目標類別に
必要な特徴物情報を目標画像に含めることが出来、目標
類別の確度向上を図ったレーダ装置を得ることが出来
る。
の合成開口時間のＩＳＡＲ画像を各画素単位に加算、蓄
積する手段を備えることにより、１合成開口時間だけで
は現れなかった目標類別に必要な特徴物情報や、目標か
らの反射信号の揺らぎ等により消滅していた目標類別に
必要な特徴物情報を目標画像に含めることが出来、目標
類別の確度向上を図ったレーダ装置を得ることが出来
る。
【００３３】また、請求項６に係る発明によれば、請求
項５に係る発明と同様の効果を得ることが出来るととも
に、さらに、各画像メモリの加算器への出力端に加算制
御回路を設けたことにより、ＩＳＡＲ画像処理部の出力
に加算する画像メモリの出力数（蓄積枚数）を外部から
細かく制御することが出来る。
項５に係る発明と同様の効果を得ることが出来るととも
に、さらに、各画像メモリの加算器への出力端に加算制
御回路を設けたことにより、ＩＳＡＲ画像処理部の出力
に加算する画像メモリの出力数（蓄積枚数）を外部から
細かく制御することが出来る。
【００３４】また、請求項７に係る発明によれば、請求
項５に係る発明と同様の効果を得ることが出来るととも
に、さらに、ＩＳＡＲ画像処理部と各画像メモリの加算
器への出力端に重み付け係数を乗ずる乗算器を設けるこ
とにより、ディジタルフィルタ構成となり、画像メモリ
の段数（フィルタ長）及びフィルタ係数：Ｋ１〜Ｋn+1
を決めることにより、各画素の時間特性（周波数特性）
を所望のものに制御することが出来る。
項５に係る発明と同様の効果を得ることが出来るととも
に、さらに、ＩＳＡＲ画像処理部と各画像メモリの加算
器への出力端に重み付け係数を乗ずる乗算器を設けるこ
とにより、ディジタルフィルタ構成となり、画像メモリ
の段数（フィルタ長）及びフィルタ係数：Ｋ１〜Ｋn+1
を決めることにより、各画素の時間特性（周波数特性）
を所望のものに制御することが出来る。
【００３５】また、請求項８に係る発明によれば、請求
項７に係る発明と同様の効果を得ることが出来るととも
に、さらに、ＩＳＡＲ画像処理部と各画像メモリの加算
器への出力端に重み付け係数を乗ずる乗算器の替りに重
み付け係数を外部から制御できる乗算器を設けることに
より、運用上の適応性が向上する。
項７に係る発明と同様の効果を得ることが出来るととも
に、さらに、ＩＳＡＲ画像処理部と各画像メモリの加算
器への出力端に重み付け係数を乗ずる乗算器の替りに重
み付け係数を外部から制御できる乗算器を設けることに
より、運用上の適応性が向上する。
【図１】 この発明のレーダ装置の実施の形態１を示す
構成図である。
構成図である。
【図２】 図１の動作概要を説明する図である。
【図３】 この発明のレーダ装置の実施の形態２を示す
構成図である。
構成図である。
【図４】 この発明のレーダ装置の実施の形態３を示す
構成図である。
構成図である。
【図５】 図４の動作概要を説明する図である。
【図６】 この発明のレーダ装置の実施の形態４を示す
構成図である。
構成図である。
【図７】 この発明のレーダ装置の実施の形態５を示す
構成図である。
構成図である。
【図８】 図７の動作概要を説明する図である。
【図９】 この発明のレーダ装置の実施の形態６を示す
構成図である。
構成図である。
【図１０】 この発明のレーダ装置の実施の形態７を示
す構成図である。
す構成図である。
【図１１】 図１０の動作概要を説明する図である。
【図１２】 この発明のレーダ装置の実施の形態８を示
す構成図である。
す構成図である。
【図１３】 従来のレーダ装置の動作概要を示す図であ
る。
る。
１ ISAR画像処理部、 ２ 加算器、 ３ 画像メモ
リ、 ４ スイッチ、５ 乗算器、 ６ 加算器、 ７
On/Off制御回路、 ８ 乗算器、９ 乗算器。
リ、 ４ スイッチ、５ 乗算器、 ６ 加算器、 ７
On/Off制御回路、 ８ 乗算器、９ 乗算器。
Claims (8)
- 【請求項１】 受信信号に対し画像化処理を行って目標
画像を出力し、その目標が何であるかを類別するレーダ
装置において、上記受信信号から１合成開口時間毎にＩ
ＳＡＲ画像を生成するＩＳＡＲ画像処理部と、上記ＩＳ
ＡＲ画像処理部の出力とその１合成開口時間前に下記画
像メモリに蓄えられた目標画像とを画素単位で加算し目
標画像を出力する加算器と、上記加算器出力の１合成開
口時間分の目標画像を蓄える画像メモリと、を備えたこ
とを特徴とするレーダ装置。 - 【請求項２】 上記画像メモリの加算器への出力端に、
上記ＩＳＡＲ画像処理部の出力と、その１合成開口時間
前に蓄えられた目標画像との加算を制御するスイッチを
備え、且つ上記１合成開口時間分の目標画像を蓄える画
像メモリは、外部より消去信号を得てメモリ内容を消去
する特性を備えていることを特徴とする請求項１記載の
レーダ装置。 - 【請求項３】 上記画像メモリの加算器への出力端
に、上記１合成開口時間前に画像メモリに蓄えられた目
標画像に1より小の係数を乗算する乗算器を備え、上記
ＩＳＡＲ画像処理部の出力と上記乗算器の出力とを加算
することを特徴とする請求項１記載のレーダ装置。 - 【請求項４】 上記画像メモリの加算器への出力端に
設けた1より小の係数を乗算する乗算器の代りに、外部
から制御可能な1より小の係数を乗算する乗算器を備え
たことを特徴とする請求項３記載のレーダ装置。 - 【請求項５】 受信信号に対し画像化処理を行って目標
画像を出力し、その目標が何であるかを類別するレーダ
装置において、上記受信信号から１合成開口時間毎にＩ
ＳＡＲ画像を生成するＩＳＡＲ画像処理部と、上記ＩＳ
ＡＲ画像処理部の出力の１合成開口時間分を蓄える画像
メモリをｎ個（ｎは正の整数）連結してｎ合成開口時間
分を蓄える画像メモリ群と、上記ＩＳＡＲ画像処理部の
出力と、上記ｎ個の各画像メモリの出力とを画素単位で
加算し目標画像を出力する加算器と、を備えたことを特
徴とするレーダ装置。 - 【請求項６】 上記ｎ個の各画像メモリの加算器への出
力端に、加算制御回路を備え、上記ＩＳＡＲ画像処理部
の出力に対し、所要数の画像メモリの出力を画素単位で
加算し目標画像を出力することを特徴とする請求項５記
載のレーダ装置。 - 【請求項７】 上記ＩＳＡＲ画像処理部と上記ｎ個の
各画像メモリの加算器への出力端に重み付け乗算器を備
え、上記の各乗算器の出力を画素単位で加算し、目標画
像を出力することを特徴とする請求項５記載のレーダ装
置。 - 【請求項８】 上記ＩＳＡＲ画像処理部と上記ｎ個の各
画像メモリの加算器への出力端に設けた重み付け乗算器
の替りに外部から可変の重み付け乗算器を備えたことを
特徴とする請求項７記載のレーダ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000103978A JP2001289946A (ja) | 2000-04-05 | 2000-04-05 | レーダ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000103978A JP2001289946A (ja) | 2000-04-05 | 2000-04-05 | レーダ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001289946A true JP2001289946A (ja) | 2001-10-19 |
Family
ID=18617601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000103978A Pending JP2001289946A (ja) | 2000-04-05 | 2000-04-05 | レーダ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001289946A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013076615A (ja) * | 2011-09-30 | 2013-04-25 | Mitsubishi Space Software Kk | 移動物体検出装置、移動物体検出プログラム、移動物体検出方法および飛行物体 |
| JP2019219339A (ja) * | 2018-06-22 | 2019-12-26 | 株式会社東芝 | レーダ信号処理装置 |
-
2000
- 2000-04-05 JP JP2000103978A patent/JP2001289946A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013076615A (ja) * | 2011-09-30 | 2013-04-25 | Mitsubishi Space Software Kk | 移動物体検出装置、移動物体検出プログラム、移動物体検出方法および飛行物体 |
| JP2019219339A (ja) * | 2018-06-22 | 2019-12-26 | 株式会社東芝 | レーダ信号処理装置 |
| JP7030629B2 (ja) | 2018-06-22 | 2022-03-07 | 株式会社東芝 | レーダ信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237432A (en) | Image scaling apparatus | |
| JP3278881B2 (ja) | 画像信号生成装置 | |
| US5857033A (en) | Method for image enhancing using quantized mean-separate histogram equalization and a circuit therefor | |
| JP2617905B2 (ja) | 入力データ値のシーケンスにフィルタをかける方法 | |
| US5202670A (en) | Image processing apparatus | |
| EP0131907A1 (en) | Method of reconstructing synthetic aperture radar image | |
| US5532716A (en) | Resolution conversion system | |
| JP2000511715A (ja) | 計算効率の良いデジタル画像ワーピング | |
| JP4191246B2 (ja) | 映像フィールドを順次走査映像フレームへ非飛び越し走査するための方法および装置 | |
| US5475426A (en) | Method and apparatus for controlling an electronic zoom system using an image pick-up element | |
| JP2001289946A (ja) | レーダ装置 | |
| EP0700196B1 (en) | Method and apparatus for image scaling using parallel incremental interpolation | |
| JP4164406B2 (ja) | レーダ装置および類似装置 | |
| JPH0767154B2 (ja) | 撮像装置 | |
| US5563810A (en) | Device and method for performing acoustic scan conversion | |
| JP2002139562A (ja) | レーダ表示装置 | |
| US6633687B1 (en) | Method and apparatus for image contrast modulation | |
| JP4145724B2 (ja) | レーダ装置および類似装置 | |
| JPS58191979A (ja) | 合成開口レ−ダの画像処理システム | |
| JPH1144753A (ja) | 移動目標追尾方法及びレーダビデオ処理装置 | |
| JP3779823B2 (ja) | レーダー装置及び類似装置 | |
| JP2829930B2 (ja) | 画像処理装置 | |
| US7697817B2 (en) | Image processing apparatus and method, and recorded medium | |
| JP2006217416A (ja) | 撮像装置及びその制御方法 | |
| US20050270300A1 (en) | Method and system for low cost line buffer system design |