JP2001287786A - 半導体チップ用トレイ - Google Patents
半導体チップ用トレイInfo
- Publication number
- JP2001287786A JP2001287786A JP2000104965A JP2000104965A JP2001287786A JP 2001287786 A JP2001287786 A JP 2001287786A JP 2000104965 A JP2000104965 A JP 2000104965A JP 2000104965 A JP2000104965 A JP 2000104965A JP 2001287786 A JP2001287786 A JP 2001287786A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tray
- chips
- stored
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
Landscapes
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】インデックスのような外観検出やトレイセット
位置検出機構等だけに頼らずに、実践的にもチップトレ
イのセット方向のエラーが検出できる半導体チップ用ト
レイを提供する。 【解決手段】チップトレイ１１は、複数の半導体チップ
をそれぞれ収納する凹部でなるポケット１２がマトリク
ス状に設けられている。インデックス１３の位置に対し
て収納されるチップＣＨＩＰ１の向きは決められる。マ
トリクスに隣接してポケット１２の１列分に相当する領
域が、チップ収納不可能な高さを有したアウター領域１
４として設けられている（斜線）。従ってチップトレイ
は、アウター領域１４の分だけ実質的にポケット１２の
マトリクス全域が一方側に片寄った形態を有している。
位置検出機構等だけに頼らずに、実践的にもチップトレ
イのセット方向のエラーが検出できる半導体チップ用ト
レイを提供する。 【解決手段】チップトレイ１１は、複数の半導体チップ
をそれぞれ収納する凹部でなるポケット１２がマトリク
ス状に設けられている。インデックス１３の位置に対し
て収納されるチップＣＨＩＰ１の向きは決められる。マ
トリクスに隣接してポケット１２の１列分に相当する領
域が、チップ収納不可能な高さを有したアウター領域１
４として設けられている（斜線）。従ってチップトレイ
は、アウター領域１４の分だけ実質的にポケット１２の
マトリクス全域が一方側に片寄った形態を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを収
納するトレイに係り、特に半導体チップの包装、運搬な
どに使用される樹脂製の半導体チップ用トレイに関す
る。
納するトレイに係り、特に半導体チップの包装、運搬な
どに使用される樹脂製の半導体チップ用トレイに関す
る。
【０００２】
【従来の技術】半導体チップ用トレイ（チップトレイ）
は、断面形状が凹状に形成された複数のチップ収納部
（ポケット）が設けられているものである。複数個の半
導体チップは、チップ選別工程において自動選別機など
で良品が選別され、このチップ収納部（ポケット）に各
々収納される。これにより、複数の半導体チップは互い
に接触することなく包装、運搬できるようになる。
は、断面形状が凹状に形成された複数のチップ収納部
（ポケット）が設けられているものである。複数個の半
導体チップは、チップ選別工程において自動選別機など
で良品が選別され、このチップ収納部（ポケット）に各
々収納される。これにより、複数の半導体チップは互い
に接触することなく包装、運搬できるようになる。
【０００３】図５は、従来の半導体チップ用トレイの構
成を示す平面図である。チップトレイ５１には、チップ
が個々に収納可能な複数のポケット５２がマトリクス状
に設けられている。チップトレイ５１には角が１箇所切
り欠かれたインデックス５３が設けられている。このイ
ンデックス５３の位置に対して収納されるチップＣＨＩ
Ｐの向きは予め決められている。
成を示す平面図である。チップトレイ５１には、チップ
が個々に収納可能な複数のポケット５２がマトリクス状
に設けられている。チップトレイ５１には角が１箇所切
り欠かれたインデックス５３が設けられている。このイ
ンデックス５３の位置に対して収納されるチップＣＨＩ
Ｐの向きは予め決められている。
【０００４】例えばユーザは、チップトレイ５１をイン
デックス５３が所定の向きになるように合わせてから半
導体チップを取り出し、実装などの作業をする。すなわ
ち、チップトレイ５１には、インデックス５３に従って
端子配列が一律となるよう半導体チップの収納の向きが
規定されている。
デックス５３が所定の向きになるように合わせてから半
導体チップを取り出し、実装などの作業をする。すなわ
ち、チップトレイ５１には、インデックス５３に従って
端子配列が一律となるよう半導体チップの収納の向きが
規定されている。
【０００５】
【発明が解決しようとする課題】しかしながら、チップ
トレイ５１は、自動選別機に搬送されるチップ収納前に
おいて複数重ねられ、マガジンにセットされることか
ら、作業者が誤って逆向きにマガジンにセットしてしま
う危険性がある。チップトレイ５１が正方形なら他の向
きにセットされるミスも考えられる。
トレイ５１は、自動選別機に搬送されるチップ収納前に
おいて複数重ねられ、マガジンにセットされることか
ら、作業者が誤って逆向きにマガジンにセットしてしま
う危険性がある。チップトレイ５１が正方形なら他の向
きにセットされるミスも考えられる。
【０００６】図６は、図５のチップトレイが通常とは逆
向きになってチップが収納されようとしたときの平面図
である。チップトレイ５１それぞれが自動選別機（図示
せず）にセットされるとき、自動選別機にトレイセット
位置検出機構が配備されていれば問題は未然に防ぐこと
ができる。しかし、トレイセット位置検出機構が配備さ
れていない自動選別機に対しては、インデックス５３の
向きが誤ってセットされたものがあると、そのまま異な
った向きでチップＣＨＩＰの収納が完了してしまう。チ
ップが正方形ならその懸念はいっそう大きい。そうなる
と、異なった向きでチップが収納されたチップトレイ５
１は、正しい向きでチップが収納されたチップトレイと
混在して包装、運搬のルートに乗ってしまう。
向きになってチップが収納されようとしたときの平面図
である。チップトレイ５１それぞれが自動選別機（図示
せず）にセットされるとき、自動選別機にトレイセット
位置検出機構が配備されていれば問題は未然に防ぐこと
ができる。しかし、トレイセット位置検出機構が配備さ
れていない自動選別機に対しては、インデックス５３の
向きが誤ってセットされたものがあると、そのまま異な
った向きでチップＣＨＩＰの収納が完了してしまう。チ
ップが正方形ならその懸念はいっそう大きい。そうなる
と、異なった向きでチップが収納されたチップトレイ５
１は、正しい向きでチップが収納されたチップトレイと
混在して包装、運搬のルートに乗ってしまう。
【０００７】チップが誤った向きで収納されたチップト
レイを含んだチップ梱包製品が、例えばユーザ側に出荷
され、さらに、チップトレイのインデックスの向きだけ
に従って実装などの作業が行なわれた場合、非常に大き
な問題となる。
レイを含んだチップ梱包製品が、例えばユーザ側に出荷
され、さらに、チップトレイのインデックスの向きだけ
に従って実装などの作業が行なわれた場合、非常に大き
な問題となる。
【０００８】本発明は上記のような事情を考慮してなさ
れたもので、インデックスのような外観検出やトレイセ
ット位置検出機構等だけに頼らずに、実践的にもチップ
トレイのセット方向のエラーが検出できる半導体チップ
用トレイを提供しようとするものである。
れたもので、インデックスのような外観検出やトレイセ
ット位置検出機構等だけに頼らずに、実践的にもチップ
トレイのセット方向のエラーが検出できる半導体チップ
用トレイを提供しようとするものである。
【０００９】
【課題を解決するための手段】本発明は、複数の半導体
チップをそれぞれ収納する凹部がマトリクス状に設けら
れている半導体チップ用トレイであって、少なくとも凹
部１列分チップ収納不可能な高さの領域を設けその分実
質的にマトリクス全域が一方側に片寄った形態を有して
いることを特徴とする。
チップをそれぞれ収納する凹部がマトリクス状に設けら
れている半導体チップ用トレイであって、少なくとも凹
部１列分チップ収納不可能な高さの領域を設けその分実
質的にマトリクス全域が一方側に片寄った形態を有して
いることを特徴とする。
【００１０】本発明の半導体チップ用トレイによれば、
トレイ配置向きが適正でなかったときにチップ収納時に
チップ収納不可能な高さの領域にチップが置かれるよう
になる。
トレイ配置向きが適正でなかったときにチップ収納時に
チップ収納不可能な高さの領域にチップが置かれるよう
になる。
【００１１】
【発明の実施の形態】図１は、本発明の第１実施形態に
係る半導体チップ用トレイを示す平面図である。チップ
トレイ１１は、複数の半導体チップをそれぞれ収納する
凹部でなるポケット１２がマトリクス状に設けられてい
る。チップトレイ１１には角が１箇所切り欠かれたイン
デックス１３が設けられている。
係る半導体チップ用トレイを示す平面図である。チップ
トレイ１１は、複数の半導体チップをそれぞれ収納する
凹部でなるポケット１２がマトリクス状に設けられてい
る。チップトレイ１１には角が１箇所切り欠かれたイン
デックス１３が設けられている。
【００１２】上記インデックス１３の位置に対して収納
されるチップＣＨＩＰ１の向きは予め決められている。
すなわち、チップトレイ１１には、インデックス１３に
従って端子配列が一律となるよう半導体チップＣＨＩＰ
１の収納の向きが規定される。
されるチップＣＨＩＰ１の向きは予め決められている。
すなわち、チップトレイ１１には、インデックス１３に
従って端子配列が一律となるよう半導体チップＣＨＩＰ
１の収納の向きが規定される。
【００１３】この実施形態では、マトリクスに隣接して
ポケット１２の１列分に相当する領域が、チップ収納不
可能な高さを有したアウター領域１４として設けられて
いる（斜線）。アウター領域１４は、例えば凹部が埋め
られたような領域である。従ってチップトレイは、アウ
ター領域１４の分だけ実質的にポケット１２のマトリク
ス全域が一方側に片寄った形態を有している。このよう
なポケット１２のマトリクス配置に合わせたチップ収納
は、図示しない自動選別機側の座標制御によって容易に
行うことができる。マトリクス状のポケット１２内の各
番号は、例えばチップＣＨＩＰ１が収納される順番であ
る。
ポケット１２の１列分に相当する領域が、チップ収納不
可能な高さを有したアウター領域１４として設けられて
いる（斜線）。アウター領域１４は、例えば凹部が埋め
られたような領域である。従ってチップトレイは、アウ
ター領域１４の分だけ実質的にポケット１２のマトリク
ス全域が一方側に片寄った形態を有している。このよう
なポケット１２のマトリクス配置に合わせたチップ収納
は、図示しない自動選別機側の座標制御によって容易に
行うことができる。マトリクス状のポケット１２内の各
番号は、例えばチップＣＨＩＰ１が収納される順番であ
る。
【００１４】上記構成によれば、チップトレイ１１が通
常とは異なった向きになって自動選別機（図示せず）に
セットされた場合には、チップ収納開始からチップ収納
不可能な高さを有したアウター領域１４にチップＣＨＩ
Ｐ１が置かれることになる。
常とは異なった向きになって自動選別機（図示せず）に
セットされた場合には、チップ収納開始からチップ収納
不可能な高さを有したアウター領域１４にチップＣＨＩ
Ｐ１が置かれることになる。
【００１５】図２は、図１のチップトレイが通常とは逆
向きになってチップが収納されようとしたときの平面図
である。逆向きにセットされたチップトレイ１１では、
必ずアウター領域１４にチップＣＨＩＰ１が置かれる。
また、たとえ途中までしかチップ収納を行わないとき
も、ＣＨＩＰ１は１個以上必ずアウター領域１４に置か
れる。
向きになってチップが収納されようとしたときの平面図
である。逆向きにセットされたチップトレイ１１では、
必ずアウター領域１４にチップＣＨＩＰ１が置かれる。
また、たとえ途中までしかチップ収納を行わないとき
も、ＣＨＩＰ１は１個以上必ずアウター領域１４に置か
れる。
【００１６】上記チップ収納不可能な高さを有したアウ
ター領域１４にＣＨＩＰ１が置かれることによって、自
動選別機自体の収納エラーとなる。または、チップトレ
イ１１を移動したときにチップＣＨＩＰ１がいくつかこ
ぼれ落ちるので、作業者はチップトレイのセット方向違
い、すなわちチップの収納方向違いを容易に検出するこ
とができる。あるいはチップトレイ１１を複数重ねて梱
包する段階に入ったときに正常に重ねられない。このた
め、容易にチップの収納方向違いが検出できる。
ター領域１４にＣＨＩＰ１が置かれることによって、自
動選別機自体の収納エラーとなる。または、チップトレ
イ１１を移動したときにチップＣＨＩＰ１がいくつかこ
ぼれ落ちるので、作業者はチップトレイのセット方向違
い、すなわちチップの収納方向違いを容易に検出するこ
とができる。あるいはチップトレイ１１を複数重ねて梱
包する段階に入ったときに正常に重ねられない。このた
め、容易にチップの収納方向違いが検出できる。
【００１７】図３は、本発明の第２実施形態に係る半導
体チップ用トレイを示す平面図である。チップトレイ２
１は、複数の半導体チップをそれぞれ収納する凹部でな
るポケット２２がマトリクス状に設けられている。ポケ
ット２２には例えば実質正方形のチップＣＨＩＰ２が収
納されるようになっており、チップトレイ２１も実質正
方形である。チップトレイ２１には角が１箇所切り欠か
れたインデックス２３が設けられている。
体チップ用トレイを示す平面図である。チップトレイ２
１は、複数の半導体チップをそれぞれ収納する凹部でな
るポケット２２がマトリクス状に設けられている。ポケ
ット２２には例えば実質正方形のチップＣＨＩＰ２が収
納されるようになっており、チップトレイ２１も実質正
方形である。チップトレイ２１には角が１箇所切り欠か
れたインデックス２３が設けられている。
【００１８】上記インデックス２３の位置に対して収納
されるチップＣＨＩＰ２の向きは予め決められている。
すなわち、チップトレイ２１には、インデックス２３に
従って端子配列が一律となるよう半導体チップＣＨＩＰ
２の収納の向きが規定される。
されるチップＣＨＩＰ２の向きは予め決められている。
すなわち、チップトレイ２１には、インデックス２３に
従って端子配列が一律となるよう半導体チップＣＨＩＰ
２の収納の向きが規定される。
【００１９】この実施形態では、マトリクスに隣接して
ポケット２２のＸ方向、Ｙ方向それぞれ１列分に相当す
る領域が、チップ収納不可能な高さを有したアウター領
域２４として設けられている（斜線）。アウター領域２
４は、例えば凹部が埋められたような領域である。従っ
てチップトレイは、アウター領域２４の分だけ実質的に
ポケット２２のマトリクス全域が一方側に片寄った形態
を有している。このようなポケット２２のマトリクス配
置に合わせたチップ収納は、図示しない自動選別機側の
座標制御によって容易に行うことができる。マトリクス
状のポケット２２内の各番号は、例えばチップＣＨＩＰ
２が収納される順番である。
ポケット２２のＸ方向、Ｙ方向それぞれ１列分に相当す
る領域が、チップ収納不可能な高さを有したアウター領
域２４として設けられている（斜線）。アウター領域２
４は、例えば凹部が埋められたような領域である。従っ
てチップトレイは、アウター領域２４の分だけ実質的に
ポケット２２のマトリクス全域が一方側に片寄った形態
を有している。このようなポケット２２のマトリクス配
置に合わせたチップ収納は、図示しない自動選別機側の
座標制御によって容易に行うことができる。マトリクス
状のポケット２２内の各番号は、例えばチップＣＨＩＰ
２が収納される順番である。
【００２０】上記構成によれば、チップトレイ２１が通
常とは異なった向きになって自動選別機（図示せず）に
セットされた場合には、チップ収納開始からチップ収納
不可能な高さを有したアウター領域２４にチップＣＨＩ
Ｐ２が置かれることになる。
常とは異なった向きになって自動選別機（図示せず）に
セットされた場合には、チップ収納開始からチップ収納
不可能な高さを有したアウター領域２４にチップＣＨＩ
Ｐ２が置かれることになる。
【００２１】図４（ａ）〜（ｃ）は、それぞれ図３のチ
ップトレイが通常とは異なった向きになってチップが収
納されようとしたときの平面図である。各図のようにチ
ップトレイ２１は、インデックス２３の位置が違う、あ
らゆる方向違いに対しても、アウター領域２４にチップ
ＣＨＩＰ２が置かれるようになっている。また、たとえ
途中までしかチップ収納を行わないときも、ＣＨＩＰ２
は１個以上必ずアウター領域２４に置かれる。
ップトレイが通常とは異なった向きになってチップが収
納されようとしたときの平面図である。各図のようにチ
ップトレイ２１は、インデックス２３の位置が違う、あ
らゆる方向違いに対しても、アウター領域２４にチップ
ＣＨＩＰ２が置かれるようになっている。また、たとえ
途中までしかチップ収納を行わないときも、ＣＨＩＰ２
は１個以上必ずアウター領域２４に置かれる。
【００２２】上記チップ収納不可能な高さを有したアウ
ター領域２４にＣＨＩＰ２が置かれることによって、自
動選別機自体の収納エラーとなる。または、チップトレ
イ２１を移動したときにチップＣＨＩＰ２がいくつかこ
ぼれ落ちるので、作業者はチップトレイのセット方向違
い、すなわちチップの収納方向違いを容易に検出するこ
とができる。あるいは、チップトレイを複数重ねて梱包
する段階に入ったときに正常に重ねられない。このた
め、容易にチップの収納方向違いが検出できる。
ター領域２４にＣＨＩＰ２が置かれることによって、自
動選別機自体の収納エラーとなる。または、チップトレ
イ２１を移動したときにチップＣＨＩＰ２がいくつかこ
ぼれ落ちるので、作業者はチップトレイのセット方向違
い、すなわちチップの収納方向違いを容易に検出するこ
とができる。あるいは、チップトレイを複数重ねて梱包
する段階に入ったときに正常に重ねられない。このた
め、容易にチップの収納方向違いが検出できる。
【００２３】上記各実施形態のチップトレイ１１，２１
によれば、チップが収納されるポケット、すなわち凹部
マトリクスに隣接して少なくともチップが収納されるポ
ケット１列分のチップ収納不可能な高さのアウター領域
１４，２４を設けた。これにより、チップトレイ１１，
２１はその分実質的にマトリクス全域が一方側に片寄っ
た形態を有して構成されている。この結果、トレイ配置
向きが適正でなかったとき、アウター領域１４，２４に
チップが置かれるようになり、作業者はエラーの認識が
容易に行える。
によれば、チップが収納されるポケット、すなわち凹部
マトリクスに隣接して少なくともチップが収納されるポ
ケット１列分のチップ収納不可能な高さのアウター領域
１４，２４を設けた。これにより、チップトレイ１１，
２１はその分実質的にマトリクス全域が一方側に片寄っ
た形態を有して構成されている。この結果、トレイ配置
向きが適正でなかったとき、アウター領域１４，２４に
チップが置かれるようになり、作業者はエラーの認識が
容易に行える。
【００２４】なお、上記各実施形態のチップ収納不可能
な高さのアウター領域１４，２４は、もともと存在して
いたポケット１２，２２のマトリクス端部の列をテープ
や樹脂部材で塞ぐことによって設けるようにしてもよ
い。この場合、塞ぐ列の各凹部を完全に塞ぐようにして
も、各々部分的に塞ぐようにしてもよい。
な高さのアウター領域１４，２４は、もともと存在して
いたポケット１２，２２のマトリクス端部の列をテープ
や樹脂部材で塞ぐことによって設けるようにしてもよ
い。この場合、塞ぐ列の各凹部を完全に塞ぐようにして
も、各々部分的に塞ぐようにしてもよい。
【００２５】
【発明の効果】以上説明したように本発明によれば、チ
ップが収納されるポケット、すなわち凹部マトリクスに
隣接して少なくともチップが収納されるポケット１列分
のチップ収納不可能な高さのアウター領域を設けた。こ
れにより、チップトレイはその分実質的にマトリクス全
域が一方側に片寄った形態となる。よって、トレイ配置
向きが不適正のとき、チップ収納時にチップ収納不可能
な高さの領域にチップが置かれ、収納エラーが確認され
る。この結果、インデックスのような外観検出やトレイ
セット位置検出機構等だけに頼らずに、実践的にもチッ
プトレイのセット方向のエラーが検出できる半導体チッ
プ用トレイを提供することができる。
ップが収納されるポケット、すなわち凹部マトリクスに
隣接して少なくともチップが収納されるポケット１列分
のチップ収納不可能な高さのアウター領域を設けた。こ
れにより、チップトレイはその分実質的にマトリクス全
域が一方側に片寄った形態となる。よって、トレイ配置
向きが不適正のとき、チップ収納時にチップ収納不可能
な高さの領域にチップが置かれ、収納エラーが確認され
る。この結果、インデックスのような外観検出やトレイ
セット位置検出機構等だけに頼らずに、実践的にもチッ
プトレイのセット方向のエラーが検出できる半導体チッ
プ用トレイを提供することができる。
【図１】本発明の第１実施形態に係る半導体チップ用ト
レイを示す平面図である。
レイを示す平面図である。
【図２】図１のチップトレイが通常とは逆向きになって
チップが収納されようとしたときの平面図である。
チップが収納されようとしたときの平面図である。
【図３】本発明の第２実施形態に係る半導体チップ用ト
レイを示す平面図である。
レイを示す平面図である。
【図４】（ａ）〜（ｃ）は、それぞれ図３のチップトレ
イが通常とは異なった向きになってチップが収納されよ
うとしたときの平面図である。
イが通常とは異なった向きになってチップが収納されよ
うとしたときの平面図である。
【図５】従来の半導体チップ用トレイの構成を示す平面
図である。
図である。
【図６】図５のチップトレイが通常とは逆向きになって
チップが収納されようとしたときの平面図である。
チップが収納されようとしたときの平面図である。
１１，２１，５１…チップトレイ １２，２２，５２…ポケット １３，２３，５３…インデックス １４，２４…アウター領域 ＣＨＩＰ，ＣＨＩＰ１，ＣＨＩＰ２…半導体チップ
Claims (3)
- 【請求項１】 複数の半導体チップをそれぞれ収納する
凹部がマトリクス状に設けられている半導体チップ用ト
レイであって、 少なくとも凹部１列分チップ収納不可能な高さの領域を
設けその分実質的にマトリクス全域が一方側に片寄った
形態を有していることを特徴とする半導体チップ用トレ
イ。 - 【請求項２】 前記チップ収納不可能な高さの領域は、
トレイ配置向きが適正でなかったときにチップ収納開始
時からチップが置かれる部分に位置していることを特徴
とする請求項１記載の半導体チップ用トレイ。 - 【請求項３】 前記チップ収納不可能な高さの領域は、
もともとマトリクスに含まれた凹部の列を塞いだことに
よって設けられることを特徴とする請求項１または２記
載の半導体チップ用トレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104965A JP2001287786A (ja) | 2000-04-06 | 2000-04-06 | 半導体チップ用トレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104965A JP2001287786A (ja) | 2000-04-06 | 2000-04-06 | 半導体チップ用トレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001287786A true JP2001287786A (ja) | 2001-10-16 |
Family
ID=18618419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104965A Withdrawn JP2001287786A (ja) | 2000-04-06 | 2000-04-06 | 半導体チップ用トレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001287786A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017025815A1 (en) * | 2015-08-11 | 2017-02-16 | Kabushiki Kaisha Toshiba | Magnetic shield tray, magnetic shield wrapper and magnetic memory product shielded from external magnetic field |
-
2000
- 2000-04-06 JP JP2000104965A patent/JP2001287786A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017025815A1 (en) * | 2015-08-11 | 2017-02-16 | Kabushiki Kaisha Toshiba | Magnetic shield tray, magnetic shield wrapper and magnetic memory product shielded from external magnetic field |
| CN107922109A (zh) * | 2015-08-11 | 2018-04-17 | 东芝存储器株式会社 | 磁屏蔽托盘、磁屏蔽包覆件及屏蔽外部磁场的磁性存储器产品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020066694A1 (en) | Tray for storing semiconductor chips | |
| US5400904A (en) | Tray for ball terminal integrated circuits | |
| JPH07300136A (ja) | 記憶ディスク用ボックス | |
| US20030209466A1 (en) | Tray for electronic parts | |
| EP0714231A2 (en) | Component tray and handling apparatus | |
| CN101633423A (zh) | 收纳托盘及收纳体 | |
| EP2830953B1 (en) | Packaging method and system | |
| US3454154A (en) | Integrated circuit carrier | |
| US20030026083A1 (en) | Tray for semiconductors | |
| JP2001287786A (ja) | 半導体チップ用トレイ | |
| JP4796286B2 (ja) | 電子部品用トレイ | |
| US20240286788A1 (en) | Tray for transporting semiconductor device and tray system comprising the same | |
| JP2008159893A (ja) | 半導体装置の製造方法及びそれに用いられる収納用治具 | |
| US20060175225A1 (en) | High density tray | |
| KR200157451Y1 (ko) | 반도체 칩 저장용 트레이 | |
| JPH0936215A (ja) | キャリアケース | |
| KR100364843B1 (ko) | 반도체 패키지 운송용 트레이의 트레이월 구조 | |
| JP2010120650A (ja) | 捻り形状スタック | |
| KR100226108B1 (ko) | 볼그리드어레이 반도체패키지 보관용 트레이 | |
| JP3398518B2 (ja) | 鶏卵の収容容器 | |
| JP2799993B2 (ja) | 精密部品搬送用トレー | |
| JPH06211286A (ja) | 表面実装型半導体パッケ−ジ搬送治具 | |
| KR200157453Y1 (ko) | 반도체 칩 저장용 트레이 | |
| JPH04225257A (ja) | ウェーハカセット | |
| KR19990065495A (ko) | 패키지용 트레이 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |