JP2001285312A

JP2001285312A - 長距離データ伝送方式とそれを用いたａｔｍ交換機

Info

Publication number: JP2001285312A
Application number: JP2000099252A
Authority: JP
Inventors: Katsunori Hirano; 克典平野; Shuji Kikuchi; 修司菊地; Masumi Fukano; 真純深野; Mitsukuni Yokota; 光邦横田; Masao Nakayama; 正雄中山; Takayuki Sugano; 隆行菅野; Makoto Matsuoka; 誠松岡
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-03-31
Filing date: 2000-03-31
Publication date: 2001-10-12

Abstract

(57)【要約】【課題】電気ケーブルを伝送線路として、伝送線路の
損失による信号の劣化をなくし、かつ低コストで高速で
かつ長距離のデータ伝送を実現する。【解決手段】送信側ＬＳＩ１からは、電気ケーブル３
Ａ，３Ｂでシリアルデータとともにクロックを高速並送
させる。電気ケーブル３Ａ，３Ｂでは、数ｍ毎に、中継
バッファ４を設け、この中継バッファ４で伝送されてき
たシリアルデータやクロックをバッファリングなどして
伝送線路の損失による波形歪みを補正する。また、中継
バッファ４には、電気ケーブル３Ｃを介して電源を供給
する。受信側ＬＳＩ５では、受信したクロックを用い、
伝送されたシリアルデータを受信側フリップフロップ６
に取り込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルデータ
の高速伝送に係り、通信における伝送装置やＡＴＭ交換
機などの電子装置に適用可能な長距離データ伝送方式と
これを用いたＡＴＭ交換機に関する。

【０００２】

【従来の技術】ＬＳＩ（Large Scale Integrated：大規
模集積回路）間のディジタルデータ伝送方式の一従来例
が特開平７−１５４０５号公報に記載されており、図８
はかかる従来例を示すものであって、送信されるデータ
にクロックを並送させるものである。

【０００３】同図において、送信側ＬＳＩ１では、最終
段フリップフロップ２で内部論理回路３３からのデジタ
ルデータのリタイミングが行なわれ、デジタルデータを
リタイミングしたクロックがデジタルデータに並送させ
て出力される。ここで、伝送距離が数十ｍ（メートル）
と長い場合には、電気/光変換回路３４で電気信号が光
信号に変換され、光ケーブル３５で伝送する。

【０００４】伝送された光信号は光/電気変換回路３６
で電気信号に変換され、受信側ＬＳＩ５に供給される。
受信側ＬＳＩ５では、受信されたデジタルデータがこの
デジタルデータに並送させたクロックで受信側フリップ
フロップ６に取り込まれ、内部論理回路３７に供給され
る。

【０００５】以上のようにして、長距離伝送では、電気
/光変換回路，光/電気変換回路及び光ケーブルを用いた
光伝送が一般的である。

【０００６】

【発明が解決しようとする課題】ネットワークの高速
化，広帯域化への発展により、高速/広帯域ＩＳＤＮ（I
ntegrated Services Digital Network）の需要が拡大し
ている。高速/広帯域ＩＳＤＮを可能にするＡＴＭ（Asy
nchronous Transfer Mode：非同期転送モード）交換方
式においても、複数のＡＴＭ端末からの信号の切り換え
を行なうＡＴＭ交換機の大容量・高速化が必須である。

【０００７】装置を大容量化し、かつ装置規模の増大な
く装置の小型化を実現するには、装置に適用するＬＳＩ
当たりの論理規模を増大化することが必須である。その
ためには、高集積が可能なＣＭＯＳ(Complementory Met
al Oxide Semiconductor）ＬＳＩを適用して装置を構成
する必要がある。

【０００８】また、ＡＴＭ交換機では、各ユニット毎に
異なるクロック源を持つため、ユニット間のデータ伝送
はクロックを並送させる方式が一般的である。このと
き、ＬＳＩや基板，バックボードのピン数が不足するこ
とにより、デジタルデータをＰ/Ｓ（パラレル/シリア
ル）変換してデータ伝送を行なう。シリアル変換された
データ伝送は高速伝送が要求される。例えば、４：１の
Ｐ/Ｓ変換回路によってピン数を低減した場合、シリア
ルデータはパラレルデータ時の４倍の伝送速度が要求さ
れる。

【０００９】さらに、装置においては、ユニット内の高
速伝送のほかに、ユニット間の伝送を行なう必要がある
ため、数十ｍの伝送距離の高速伝送を行なう必要があ
る。

【００１０】以上のように、ＡＴＭ交換機においては、
高集積可能なＣＭＯＳゲートアレイを用いて数十ｍの高
速伝送を行なうことが装置実現における重要課題とな
る。

【００１１】伝送速度及び伝送距離を制限する要因とし
ては、ＬＳＩ内外の配線長差によるデータ毎のスキュ
ー，データのパターン依存性ジッタ，伝送線路での波形
劣化などである。これら要因によってタイミングマージ
ンが減少され、長距離の高速伝送を行なうことが困難で
ある。

【００１２】上記従来例では、伝送線路での波形劣化を
低減するために、ＣＭＯＳゲートアレイに加えて、光/
電気変換回路，電気/光変換回路及び光ケーブルを使用
し、電気信号を光信号に変換して信号を伝送する。光ケ
ーブルは電気ケーブルに比べて信号の損失が少なく、数
十ｍ以上の伝送が可能である。しかしながら、光伝送を
行なうための電気/光変換回路や光/電気変換回路，光ケ
ーブルは部品コストが高く、電気ケーブルの数十倍であ
る。大容量ＡＴＭ交換機においては、複数のＡＴＭ端末
からのデータを交換するため、かかる変換回路を膨大に
必要とするため、装置コストが増大してしまう問題があ
る。

【００１３】また、装置コストが低減できる電気ケーブ
ル伝送では、伝送線路の損失が大きいため、数ｍの伝送
距離が限界であり、ユニット間伝送が困難である。

【００１４】本発明の目的は、かかる問題を解消し、長
距離のデータ伝送を高速かつ低コストで実現可能とした
長距離データ伝送方式とそれを用いたＡＴＭ交換機を提
供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、伝送線路の数ｍ毎にバッファ手段を設
け、該バッファ手段で伝送線路の損失による波形劣化を
補正することにより、電気ケーブルを用いて長距離のデ
ータ伝送を可能とするものである。

【００１６】

【発明の実施の形態】以下、本発明の実施形態を図面に
より説明する。図１は本発明の長距離データ伝送方式の
一実施形態を示す構成図であって、１は送信側ＬＳＩ、
２は最終段のフリップフロップ、３Ａ〜３Ｄは電気ケー
ブル、４は中継バッファ、５は受信側ＬＳＩ、６は受信
側フリップフロップである。

【００１７】この実施形態も、先の従来例と同様、ＬＳ
Ｉ間でのデータ伝送は、伝送するデジタルデータにクロ
ックを並送させるクロック並送方式である。

【００１８】図１において、送信側ＬＳＩ１では、最終
段フリップフロップ２でデジタルデータDATA nのクロッ
クCLKへのリタイミングを行ない、デジタルデータDATA
nのリタイミングに用いたクロックCLKをデジタルデータ
DATA nに並送させて出力する。出力されたデジタルデー
タDATA nとクロックCLKとは夫々電気ケーブル３Ａ，３
Ｂで伝送される。ここで、電気ケーブル３Ａ，３Ｂの長
さは数ｍであり、この距離であれば、伝送が可能であ
る。なお、ここでは、１個のデジタルデータDATA nだけ
を示しているが、１以上のデジタルデータであればよ
い。

【００１９】この実施形態では、電気ケーブル３Ａ，３
Ｂを用いながら伝送距離を延長するために、中継バッフ
ァ４を用い、ここで信号を一旦バッファリングする。こ
れにより、数ｍ（メートル）の電気ケーブル３Ａ，３Ｂ
での損失による波形劣化が補正される。

【００２０】中継バッファ４はデジタルＩＣ（集積回
路）であるため、これを動作させるためには、電源電圧
及びグランド（接地）が必要である。そのため、電源電
圧を供給するための電源線とグランド線を夫々、デジタ
ルデータやクロックと同様に、電気ケーブル３Ｃ，３Ｄ
で並送させる。これにより、中継バッファ４で信号をバ
ッファリングできる。中継バッファ４は数ｍの電気ケー
ブル３Ａ，３Ｂ毎に設け、これにより、電気ケーブル３
Ａ，３Ｂによる数十ｍのデータ伝送が可能になる。

【００２１】受信側ＬＳＩ５では、受信側フリップフロ
ップ６で、伝送されたデジタルデータDATA nを、これと
並送させたクロックCLKで取り込みを行なう。中継バッ
ファ４は、電気ケーブル３Ｃを介して電源の供給を受け
るため、装置内での配置制限を受けることなく、電気ケ
ーブル３Ａ，３Ｂと同様に自由に引き回しが可能であ
る。

【００２２】なお、伝送するデジタルデータがパラレル
データである場合、送信側ＬＳＩ１で図示しないＰ/Ｓ
(パラレル/シリアル)変換回路によってこれをシリアル
データに変換し、このシリアルデータを最終的にフリッ
プフロップ２でリタイミングして電気ケーブル３Ａに出
力する。この場合、このシリアルデータの電気ケーブル
３Ａでの伝送速度は、パラレルデータの転送速度よりも
高速とする。例えば、Ｎ：１（但し、Ｎは２以上の整
数）のＰ/Ｓ変換回路でパラレルデータをシリアルデー
タに変換した場合には、このシリアルデータの電気ケー
ブル３Ａでの伝送速度をパラレルデータの転送速度のＮ
倍とする。受信側ＬＳＩ５では、図示しないＳ/Ｐ（シ
リアル/パラレル)変換回路により、受信したこのシリア
ルデータをパラレルデータに戻す。

【００２３】図２は図１における中継バッファ４の一具
体例を示す構成図であって、７はバッファである。

【００２４】同図において、この具体例は、バッファ７
のみで構成されている。電気ケーブル３Ａ，３Ｂを通し
て送られてきたデジタルデータDATA 0，1，……，n と
クロックCLK は夫々、中継バッファ４でバッファ７によ
りバッファリングされ、再び電気ケーブル３Ａ，３Ｂを
通して伝送される。

【００２５】ここで、クロックCLKは、デジタルデータD
ATA 0〜nの周波数の２倍である実クロック、またはデジ
タルデータDATA 0〜nの周波数に等しい周波数(実クロッ
クの１/２の周波数）の２分周クロックのどちらでもよ
い。通常、デジタルデータDATA 0〜nはＮＲＺ（Not Ret
urn to Zero）であり、クロックはＲＺ（Return to Zer
o）であるため、送信側ＬＳＩ１（図１）でのデジタル
データのリタンミングや受信側ＬＳＩ５（図１）でデジ
タルデータを取り込むためのクロックCLKの周波数はデ
ジタルデータDATA 0〜nの周波数の２倍である。そのた
め、この周波数でクロックCLK(即ち、実クロック）を伝
送しようとすると、このクロックCLKの伝送線路３Ｂで
は、データ伝送速度の２倍の周波数帯域が必要である。

【００２６】しかし、デジタルデータと並送するクロッ
クCLKを２分周して２分周クロックとすることにより、
このクロックCLKをデジタルデータDATA 0〜nと同じ周波
数とすることができ、クロックの伝送線路３Ｂでの周波
数帯域を実クロックの場合の半分にすることができる。
かかる２分周クロックCLKをデジタルデータDATA 0〜nと
並送させる場合には、図１において、送信側ＬＳＩ１で
最終段フリップフロップ２に供給するクロックCLK を２
分周して電気ケーブル３Ｂに出力し、受信側ＬＳＩ５で
は、受信した２分周クロックを２逓倍して受信側フリッ
プフロップ６に供給する。

【００２７】図３は図１における中継バッファ４の他の
具体例を示す構成図であって、７Ａ，７Ｂはバッファ、
８はＤ型のフリップフロップである。

【００２８】同図において、この具体例はバッファ７
Ａ，７Ｂとフリップフロップ８とで構成されるものであ
る。電気ケーブル３Ａ，３Ｂを通して送られてきたデジ
タルデータDATA 0，1，……，n とクロックCLKは夫々、
中継バッファ４に供給される。この中継バッファ４で
は、これらデジタルデータDATA 0，1，……，n が、バ
ッファ７Ａでバッファリングされた後、フリップフロッ
プ８でクロックCLKでリタイミングされ、さらに、バッ
ファ７Ｂでバッファリングされて次の電気ケーブル３Ａ
に出力される。デジタルデータDATA 0，1，……，nと並
送されたクロックCLKは、バッファ７Ａでバッファリン
グされた後、フリップフロップ８に供給されるととも
に、さらにバッファ７Ｂでバッファリングされて次の電
気ケーブル３Ａに出力され、デジタルデータDATA 0，
1，……，nと並送される。

【００２９】これにより、デジタルデータDATA 0，1，
……，n は伝送線路での損失が補正されるとともに、こ
れらデジタルデータDATA 0，1，……，nの伝送線路間の
長さの差によるデジタルデータDATA 0，1，……，n間の
位相差、即ち、スキューの補正を行なうことができる。
ここでは、中継バッファ４でクロックを用いることか
ら、このクロックCLKは実クロックでデジタルデータDAT
A 0，1，……，nと並送される。

【００３０】図４は図１における中継バッファ４のさら
に他の具体例を示す構成図であって、９は２逓倍回路、
１０は２分周回路であり、図３に対応する部分には同一
符号を付けて重複する説明を省略する。

【００３１】同図において、この具体例は、デジタルデ
ータDATA 0，1，……，nと並送するクロックCLKを２分
周クロックとするものである。送信側ＬＳＩ１（図１）
で２分周されて電気ケーブル３Ｂを伝送されてきたクロ
ックCLKは、中継バッファ４において、バッファ７Ａで
バッファリングされた後、２逓倍回路９で２逓倍されて
実クロックに変換され、デジタルデータDATA 0，1，…
…，nをリタイミングするためのフリップフロップ８に
供給される。また、２逓倍回路９からの実クロックは２
分周回路１０で２分周され、２分周クロックとしてのク
ロックCLK が生成されてバッファ７Ｂでバッファリング
され、次の電気ケーブル３Ｂに出力されてデジタルデー
タDATA 0，1，……，nと並送される。この２分周クロッ
クCLKは、受信側ＬＳＩ５（図１）で２逓倍される。

【００３２】この具体例においても、デジタルデータDA
TA 0，1，……，n と並送されるクロックCLKを２分周ク
ロックとして、図３に示した具体例と同様の効果が得ら
れる。

【００３３】なお、図４において、前段の電気ケーブル
３Ｂで送られてきたクロックCLKを次の電気ケーブル３
Ｂに出力する場合には、バッファ７Ａでバッファリング
された２分周クロックのクロックCLK を直接バッファ７
Ｂに供給するようにしてもよい。この場合には、２分周
回路１０を省くことができる。

【００３４】図５（ａ），（ｂ）は夫々図４における２
逓倍回路９の具体例を示す構成であって、１１はＰＬＬ
（Phase Locked Loop）回路、１２は比較回路、１３は
ＬＰＦ（ローパスフィルタ）、１４はＶＣＯ（電圧制御
型発振器）、１５は２分周回路、１６は遅延回路、１７
はＥｘＯＲ（排他的論理和）回路である。

【００３５】図５（ａ）に示す２逓倍回路９はＰＬＬ回
路１１によるものであって、位相比較器１２,ローパス
フィルタ１３，ＶＣＯ１４及び２分周回路１５がＰＬＬ
回路１１を構成している。かかる構成のＰＬＬ回路１１
において、ＶＣＯ１４が２分周クロックとしての入力ク
ロックCLK の２倍の周波数で発振しており、その出力が
実クロックCLK として出力されてフリップフロップ８
（図４）に供給されるとともに、２分周回路１５（例え
ば、立上りまたは立下がりエッジでトリガーされるフリ
ップフロップ）で２分周され、位相比較回路１２で入力
クロックCLK と位相比較される。位相比較回路１２の出
力はＬＰＦ１３を介してＶＣＯ１４に供給され、ＶＣＯ
１４の発振周波数が制御される。これにより、ＶＣＯ１
４からは、入力クロックCLKに位相が同期した実クロッ
クCLKが得られる。

【００３６】図５（ｂ）に示す２逓倍回路９は遅延回路
１６とＥｘＯＲ回路１７とから構成された微分回路によ
るものである。かかる微分回路において、入力される２
分周クロックCLK は、一方では、ＥｘＯＲ回路１７に直
接供給されるとともに、他方では、遅延回路１６でこの
入力クロックCLKの１/４周期分遅延された後、ＥｘＯＲ
回路１７に供給される。これにより、ＥｘＯＲ回路１７
からは、入力クロックCLK が２逓倍された実クロックCL
K が得られる。

【００３７】図６は図１における中継バッファ４を内蔵
した電気ケーブル３Ａ〜３Ｄの一構造例を示す斜視図で
あって、１８は電気ケーブル群、１９は基板、２０はコ
ネクタであり、図１に対応する部分には同一符号を付け
て重複する説明は省略する。

【００３８】同図において、電気ケーブル群１８は、図
１〜図４で示したような１または複数のデジタルデータ
DATA 1〜n を伝送する電気ケーブル３ＡやクロックCLK
を伝送する電気ケーブル３Ｂ、中継バッファ４を動作さ
せるための電源線３Ｃ及びグランド線３Ｄを含むもので
ある。中継バッファ４はデジタルＩＣ化されて基板１９
上に搭載されており、コネクタ２０によって電気ケーブ
ル群１８と接続されている。

【００３９】上記のように、デジタルＩＣ化された中継
バッファ４は、電気ケーブル３Ｃによって電源電圧の供
給を受けることができるため、電気ケーブル群１８と一
体とすることができる。これにより、装置内での配置制
限なく、自由にケーブル引き回しが可能である。

【００４０】以上のように、この第１の実施形態では、
数ｍの電気ケーブル毎に中継バッファを設けてデジタル
データやクロックをバッファリングすることにより、電
気ケーブルを用いてデジタルデータの伝送距離を延長す
ることができ、電気ケーブルによる長距離のデータ伝送
を実現できる。

【００４１】図７は本発明による長距離データ伝送方式
を用いたＡＴＭ交換機の一実施形態を示す構成図であっ
て、３は伝送線路、２１は入出力ＬＳＩ（回線インター
フェヘス部）、２２はＳ/Ｐ（シリアル/パラレル）変換
回路、２３は内部論理回路、２４はＰ/Ｓ（パラレル/シ
リアル）変換回路、２５はＳ/Ｐ変換回路、２６はＰ/Ｓ
変換回路、２７はＡＴＭ端末、２８は回線対応部、２９
はＡＴＭスイッチＬＳＩ（スイッチ部）、３０はＳ/Ｐ
変換回路、３１はスイッチ部、３２はＰ/Ｓ変換回路で
ある。

【００４２】この実施形態は、高速でかつ長距離データ
伝送を可能にしたＡＴＭ交換機に適用したものとしてい
る。上記のように、ＡＴＭ交換機では、高速かつ広帯域
ＩＳＤＮへ対応するために、装置の大容量化が求められ
ている。

【００４３】図７において、この実施形態では、まず、
複数のＡＴＭ端末２７から音声や映像などの情報がセル
と呼ばれる固定長５３バイトのデータのかたまりに分割
されて送信される。このデジタルデータは回線対応部２
８で回線対応のフォーマットのシリアルデータに変換さ
れて伝送線路３を伝送される。ＡＴＭスイッチＬＳＩ２
９に対するインターフェースとしての入出力ＬＳＩ２１
では、伝送されてきたかかるデジタルデータがＳ/Ｐ変
換回路２２でパラレルデータに変換され、内部論理回路
２３でセル毎に１または複数の空き伝送線路を使用する
ように分配される。セルから分配された各デジタルデー
タはＰ/Ｓ変換回路２４でシリアルデータに変換され、
使用される伝送路３で並送される。ＡＴＭスイッチＬＳ
Ｉ２９では、１または複数の伝送線路で送られてきた同
一セルのデジタルデータが、夫々Ｓ/Ｐ変換回路３０で
パラレルデータに変換された後、スイッチ部３１によ
り、そのセル内部の宛先ヘッダ情報に基づいて専用ハー
ドウェアで高速にスイッチング（交換）される。即ち、
自己ルーティングを行なう。交換されたセルのデジタル
データは夫々、１または複数の伝送線路３で伝送すべ
く、Ｐ/Ｓ変換回路３２でシリアルデータに変換されて
その伝送路３で伝送される。入出力ＬＳＩ２１では、Ａ
ＴＭスイッチＬＳＩ２９から送られてきた同一セルのデ
ジタルデータが、Ｓ/Ｐ変換回路２５でパラレルデータ
に変換された後、内部論理回路２３で１つのセルに組み
立てられ、Ｐ/Ｓ変換回路２６でシリアルデータに変換
された後、１つの伝送線路３を伝送される。この伝送さ
れたセルは、回線対応部２８で変換された後、目的とす
るＡＴＭ端末２７で受信される。

【００４４】かかるＡＴＭ交換機の装置内において、Ｌ
ＳＩ間（入出力ＬＳＩ２１とＡＴＭスイッチＬＳＩ２９
との間）のデータ伝送（これは、入出力ＬＳＩ２１がＡ
ＴＭスイッチＬＳＩ２９のインターフェースをなすもの
であるから、ユニット内伝送であって、伝送距離は短
い）は、基板やバックボード，ケーブルを使用した伝送
線路３を介して行なわれる。個々の回線を大容量化する
には、デジタルデータを並列に伝送して並列データ本数
を増やせばよいが、装置規模の増大化及びＬＳＩや基
板，バックボードのピン数不足といった問題がある。そ
のために、データ線当たりの伝送速度を高速化し、さら
に、Ｐ/Ｓ変換回路２４，３２などを用いてシリアルデ
ータ伝送を行ない、データの信号本数を低減する。シリ
アル変換されたデジタルデータは高速伝送が要求され、
このシリアル伝送の伝送速度が個々の回線の大容量化を
決定する。

【００４５】また、大容量化に加えて、装置の小型化が
求められている。装置の小型化には、ＬＳＩ当たりの回
路規模が必須であるため、入出力ＬＳＩ２１やＡＴＭス
イッチＬＳＩ２９では、高集積可能なＣＭＯＳゲートア
レイを用いる。

【００４６】さらに、回線対応部２８と入出力ＬＳＩ２
１との間では、ユニット間伝送のため、数十ｍという長
い伝送距離が要求される。このため、従来では、光イン
タコネクトＩＣと光ケーブルとを使用して光伝送を行な
う。しかし、上記のように、光インタコネクトＩＣは部
品コストが高いため、電気ケーブルによる長距離データ
伝送が必要になる。

【００４７】そこで、ユニット間の伝送線路３において
は、先の第１の実施形態のように、電気ケーブルを用
い、この電気ケーブルの数ｍ毎に中継バッファを設けて
バッファリングすることにより、伝送距離を延長するこ
とができ、これにより、電気ケーブルによる長距離デー
タ伝送を実現できる。そして、電気ケーブルによるユニ
ット間伝送が可能となるため、装置の低コスト化が実現
できる。

【００４８】

【発明の効果】以上説明したように、本発明によると、
電気ケーブルの数ｍ毎に中継バッファを設けてバッファ
リングするものであるから、電気ケーブルを用いてデジ
タルデータの伝送距離を延長することができ、電気ケー
ブルによるデジタルデータの長距離伝送を実現できる。

【００４９】また、本発明によると、デジタルＩＣ化し
た中継バッファの電源供給を電気ケーブルを介して受け
るため、電源供給のための電気ケーブルをデジタルデー
タ伝送のための電気ケーブルと一体とすることができ、
これにより、装置内での配置の制限なく、自由にケーブ
ル引き回しが可能となる。

【００５０】さらに、本発明によると、デジタルデータ
の長距離伝送を必要とするＡＴＭ交換機に対しても、電
気ケーブルを用いて、大容量でかつ低コスト化しが実現
できる。

【図面の簡単な説明】

【図１】本発明による長距離データ伝送方式の一実施形
態を示す構成図である。

【図２】図１における中継バッファの一具体例を示す構
成図である。

【図３】図１における中継バッファの他の具体例を示す
構成図である。

【図４】図１における中継バッファのさらに他の具体例
を示す構成図である。

【図５】図４における２逓倍回路の具体例を示す構成図
である。

【図６】図１における中継バッファ４を内蔵した電気ケ
ーブルの一構造例を示す斜視図である。

【図７】本発明による長距離データ伝送方式を用いたＡ
ＴＭ交換機の一実施形態を示す構成図である。

【図８】従来の伝送方式の一例を示す構成図である。

【符号の説明】

１送信側ＬＳＩ２送信側の最終段フリップフロップ３Ａ〜３Ｄ電気ケーブル４中継バッファ５受信側ＬＳＩ６受信側フリップフロップ７，７Ａ，７Ｂバッファ８フリップフロップ９２逓倍回路１０２分周回路１１ＰＬＬ回路１２位相比較器１３ＬＰＦ１４ＶＣＯ１５２分周回路１６遅延回路１７ＥｘＯＲ回路１８電気ケーブル群１９基板２０コネクタ２１入出力ＬＳＩ２２Ｓ/Ｐ変換回路２３内部論理回路２４Ｐ/Ｓ変換回路２５Ｓ/Ｐ変換回路２６Ｐ/Ｓ変換回路２７ＡＴＭ端末２８回線対応部２９ＡＴＭスイッチＬＳＩ３０Ｓ/Ｐ変換回路３１スイッチ部３２Ｐ/Ｓ変換回路３３回線対応部３４ＡＴＭ端末

フロントページの続き (72)発明者深野真純神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内 (72)発明者横田光邦神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内 (72)発明者中山正雄神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内 (72)発明者菅野隆行神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内 (72)発明者松岡誠神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所通信システム事業本部内Ｆターム(参考） 5K028 AA00 AA01 BB08 DD04 NN31 PP11 SS06 SS16 5K030 GA01 HA10 JL03 JL04 KA02 5K046 AA01 BB05 CC15 CC16 KK06 KK12 PP02 PS36 PS41 5K047 BB16 BB17 GG01 LL04 LL05 9A001 BB04 CC02 HH34 KK56

Claims

【特許請求の範囲】

【請求項１】ｎ個（但し、ｎは１以上の整数）のデジ
タルデータと該デジタルデータの送信周期を規定する送
信クロックとを伝送線路を介して並送し、受信側で該伝
送された送信クロックを用いて該デジタルデータを取り
込む長距離データ伝送方式において、該伝送線路の所定の距離毎に中継バッファを設け、該中継バッファにより、該伝送線路の損失による該デジ
タルデータの劣化を補正することを特徴とする長距離デ
ータ伝送方式。
【請求項２】請求項１において、前記伝送線路は前記中継バッファに電源を供給する電源
線路を含むことを特徴とする長距離データ伝送方式。
【請求項３】請求項１または２において、前記伝送線路は、前記デジタルデータ毎の電気ケーブル
と前記ｎ個のデジタルデータに共用する前記クロックの
電気ケーブルとを含み、前記デジタルデータはシリアルデータとして伝送するこ
とを特徴とする長距離データ伝送方式。
【請求項４】請求項３において、送信側ＬＳＩでパラレルの前記デジタルデータをシリア
ルデータに変換して、該パラレルのデジタルデータの転
送速度よりも高速の伝送速度で前記伝送路を伝送し、受
信側ＬＳＩで受信した該シリアルデータを元のパラレル
のデジタルデータに戻すことを特徴とする長距離データ
伝送方式。
【請求項５】ＡＴＭスイッチＬＳＩと、該ＡＴＭスイッチＬＳＩのインターフェースをなす入出
力ＬＳＩと、該ＡＴＭスイッチＬＳＩと該入出力ＬＳＩとの間を接続
し、デジタルデータをシリアルで伝送する第１の伝送線
路と、該入出力ＬＳＩと外部の端末との間を接続し、デジタル
データをシリアルで伝送する第２の伝送線路とを備え、該ＡＴＭスイッチＬＳＩと該入出力ＬＳＩとにＣＭＯＳ
ゲートアレイを用い、該第２の伝送線路に請求項１〜３のいずれか１つに記載
の長距離データ伝送方式を用い多ことを特徴とするＡＴ
Ｍ交換機。