JP2001285078A - Ｃｄｍａシステムのインターリーバーメモリアクセス装置及びその方法 - Google Patents
Ｃｄｍａシステムのインターリーバーメモリアクセス装置及びその方法Info
- Publication number
- JP2001285078A JP2001285078A JP2001067876A JP2001067876A JP2001285078A JP 2001285078 A JP2001285078 A JP 2001285078A JP 2001067876 A JP2001067876 A JP 2001067876A JP 2001067876 A JP2001067876 A JP 2001067876A JP 2001285078 A JP2001285078 A JP 2001285078A
- Authority
- JP
- Japan
- Prior art keywords
- interleaver memory
- shift register
- cdma system
- index
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/004—Orthogonal
- H04J13/0048—Walsh
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/12—Generation of orthogonal codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/16—Code allocation
- H04J13/18—Allocation of orthogonal codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 インターリーバーメモリのアドレシング及び
アクセス動作を改善して、低電力化を図り、データのア
クセス速度を向上し得るＣＤＭＡシステムのインターリ
ーバーメモリアクセス装置及びその方法を提供する。 【解決手段】 伝送すべきコードシンボルを格納するイ
ンターリーバーメモリと、前記インターリーバーメモリ
から１８ビットのコードシンボルを同時に受信して、６
コードシンボルずつ出力するシフトレジスタ部と、前記
シフトレジスタ部から出力された６個のコードシンボル
をディコーディングしてワルシインデックスを生成する
インデックスディコーディング部と、前記インターリー
バーメモリのアクセス動作と、シフトレジスタ部及びイ
ンデックスディコーディング部の入出力動作とを制御す
るアドレス発生器及び制御ロジックと、を備えたＣＤＭ
Ａシステムのインターリーバーメモリアクセス装置。
アクセス動作を改善して、低電力化を図り、データのア
クセス速度を向上し得るＣＤＭＡシステムのインターリ
ーバーメモリアクセス装置及びその方法を提供する。 【解決手段】 伝送すべきコードシンボルを格納するイ
ンターリーバーメモリと、前記インターリーバーメモリ
から１８ビットのコードシンボルを同時に受信して、６
コードシンボルずつ出力するシフトレジスタ部と、前記
シフトレジスタ部から出力された６個のコードシンボル
をディコーディングしてワルシインデックスを生成する
インデックスディコーディング部と、前記インターリー
バーメモリのアクセス動作と、シフトレジスタ部及びイ
ンデックスディコーディング部の入出力動作とを制御す
るアドレス発生器及び制御ロジックと、を備えたＣＤＭ
Ａシステムのインターリーバーメモリアクセス装置。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤＭＡシステム
に係るもので、詳しくは、ＣＤＭＡシステムのインター
リーバーメモリアクセス装置及びその方法に関するもの
である。
に係るもので、詳しくは、ＣＤＭＡシステムのインター
リーバーメモリアクセス装置及びその方法に関するもの
である。
【０００２】
【従来の技術】従来のＣＤＭＡシステムにおいては、図
１に示したように、ソースデータにデータ伝送率を表す
フレームクォリティー指示子（Ｆｒａｍｅ ｑｕａｌｉ
ｔｙｉｎｄｉｃａｔｏｒ）を付加するフレームクォリテ
ィーインジケータ（１０）と、前記フレームクォリティ
ーインジケータ（１０）の出力に８ビットのエンコーダ
トレールビットを付加するトレールビット（ｔｒａｉｌ
ｂｉｔ）付加部（２０）と、前記トレーラルビット付
加部（２０）からデータビットを入力して、各データビ
ット当たり３個のコードシンボル（シリアルデータ）を
発生するコンバルーショナルエンコーダ（Ｃｏｎｖｏｌ
ｕｔｉｏｎａｌ ｅｎｃｏｄｅｒ）（３０）と、フルレ
ート（Ｆｕｌｌ Ｒａｔｅ）と同様なデータサイズを形
成するために、コンバルーショナルエンコーダ（３０）
に対し、シンボルを反復出力するコードシンボル反復器
（４０）と、アドレス発生器（６０）から出力されるロ
ー及びコラムアドレスによって、前記コードシンボル反
復器（４０）から出力されたコードシンボルを格納する
インターリーバーメモリ（Ｉｎｔｅｒｌｅａｖｅｒ ｍ
ｅｍｏｒｙ）（５０）と、前記インターリーバーメモリ
（５０）から出力されたコードシンボルを入力して、６
コードシンボル当たりワルシインデックス（Ｗａｌｓｈ
ｉｎｄｅｘ）を生成して、６４個のワルシコードを出
力する直交変調器（ＯｒｔｈｏｇｏｎａｌＭｏｄｕｌａ
ｔｏｒ）（７０）と、前記直交変調器（７０）から出力
された６４個のワルシチップを拡散変調して、高周波無
線信号を伝送する無線周波数処理部（８０）と、を備え
て構成されていた。
１に示したように、ソースデータにデータ伝送率を表す
フレームクォリティー指示子（Ｆｒａｍｅ ｑｕａｌｉ
ｔｙｉｎｄｉｃａｔｏｒ）を付加するフレームクォリテ
ィーインジケータ（１０）と、前記フレームクォリティ
ーインジケータ（１０）の出力に８ビットのエンコーダ
トレールビットを付加するトレールビット（ｔｒａｉｌ
ｂｉｔ）付加部（２０）と、前記トレーラルビット付
加部（２０）からデータビットを入力して、各データビ
ット当たり３個のコードシンボル（シリアルデータ）を
発生するコンバルーショナルエンコーダ（Ｃｏｎｖｏｌ
ｕｔｉｏｎａｌ ｅｎｃｏｄｅｒ）（３０）と、フルレ
ート（Ｆｕｌｌ Ｒａｔｅ）と同様なデータサイズを形
成するために、コンバルーショナルエンコーダ（３０）
に対し、シンボルを反復出力するコードシンボル反復器
（４０）と、アドレス発生器（６０）から出力されるロ
ー及びコラムアドレスによって、前記コードシンボル反
復器（４０）から出力されたコードシンボルを格納する
インターリーバーメモリ（Ｉｎｔｅｒｌｅａｖｅｒ ｍ
ｅｍｏｒｙ）（５０）と、前記インターリーバーメモリ
（５０）から出力されたコードシンボルを入力して、６
コードシンボル当たりワルシインデックス（Ｗａｌｓｈ
ｉｎｄｅｘ）を生成して、６４個のワルシコードを出
力する直交変調器（ＯｒｔｈｏｇｏｎａｌＭｏｄｕｌａ
ｔｏｒ）（７０）と、前記直交変調器（７０）から出力
された６４個のワルシチップを拡散変調して、高周波無
線信号を伝送する無線周波数処理部（８０）と、を備え
て構成されていた。
【０００３】以下、このように構成された従来のＣＤＭ
Ａシステムの動作に対し、図面を参照して説明するが、
説明の便宜上、データ伝送率は、４８００ｂｐｓに仮定
する。
Ａシステムの動作に対し、図面を参照して説明するが、
説明の便宜上、データ伝送率は、４８００ｂｐｓに仮定
する。
【０００４】先ず、アナログ音声信号のソースデータ
が、ＣＤＭＡシステムに入力されると、該ソースデータ
は、ＰＣＭ変調された後、ボコーダ（図示されず）を経
てフレームクォリティーインジケータ（１０）に入力さ
れる。その後、前記フレームクォリティーインジケータ
を付加した後、４．４ｋｂｐｓのデータビットを出力
し、トレールビット付加部（２０）は、前記４．４ｋｂ
ｐｓのデータビットに８ビットのエンコーダトレールビ
ットを付加して４．８ｋｂｐｓのデータビットを出力す
る。
が、ＣＤＭＡシステムに入力されると、該ソースデータ
は、ＰＣＭ変調された後、ボコーダ（図示されず）を経
てフレームクォリティーインジケータ（１０）に入力さ
れる。その後、前記フレームクォリティーインジケータ
を付加した後、４．４ｋｂｐｓのデータビットを出力
し、トレールビット付加部（２０）は、前記４．４ｋｂ
ｐｓのデータビットに８ビットのエンコーダトレールビ
ットを付加して４．８ｋｂｐｓのデータビットを出力す
る。
【０００５】コンバルーショナエンコーダ（３０）は、
トレールビット付加部（２０）から出力された各データ
ビット毎に３個のコードシンボルをそれぞれ発生して、
１４．４ｋｓｐｓのコードシンボルを出力し、コードシ
ンボル反復器（４０）は、フルレート（９６００ｂｐ
ｓ）と同様なデータサイズを形成するために、コンバル
ーショナルエンコーダ（３０）から入力されたコードシ
ンボルを１回反復出力して、２８．８Ｋｓｐｓのコード
シンボルを発生する。
トレールビット付加部（２０）から出力された各データ
ビット毎に３個のコードシンボルをそれぞれ発生して、
１４．４ｋｓｐｓのコードシンボルを出力し、コードシ
ンボル反復器（４０）は、フルレート（９６００ｂｐ
ｓ）と同様なデータサイズを形成するために、コンバル
ーショナルエンコーダ（３０）から入力されたコードシ
ンボルを１回反復出力して、２８．８Ｋｓｐｓのコード
シンボルを発生する。
【０００６】且つ、コードシンボル反復器（４０）は、
データ伝送率が２４００ｂｐｓである場合は、３回のコ
ードシンボル反復を行い、データ伝送率が１２００ｂｐ
ｓである場合は、７回のコードシンボル反復を行う。従
って、コードシンボル反復器（４０）から出力されるコ
ードシンボルの伝送率は、フルレートと同様なデータサ
イズを有する。
データ伝送率が２４００ｂｐｓである場合は、３回のコ
ードシンボル反復を行い、データ伝送率が１２００ｂｐ
ｓである場合は、７回のコードシンボル反復を行う。従
って、コードシンボル反復器（４０）から出力されるコ
ードシンボルの伝送率は、フルレートと同様なデータサ
イズを有する。
【０００７】又、前記インターリーバーメモリ（５０）
は、図６に示したように、３２個のローと１８個のコラ
ムとから構成され、前記アドレス発生器（６０）から出
力されたロー及びコラムアドレスによって、前記コード
シンボル反復器（４０）からのコードシンボルをライト
及びリードする。
は、図６に示したように、３２個のローと１８個のコラ
ムとから構成され、前記アドレス発生器（６０）から出
力されたロー及びコラムアドレスによって、前記コード
シンボル反復器（４０）からのコードシンボルをライト
及びリードする。
【０００８】更に、直交変調器（７０）は、インターリ
ーバーメモリ（５０）から入力されたコードシンボルを
６個ずつディコーディングして、一つのワルシインデッ
クスを生成し、該生成されたワルシインデックスを利用
して、６４個のワルシコード中の何れか一つを選択、出
力する。よって、無線周波数処理部（８０）は、前記直
交変調器（７０）から出力された４．８Ｋｂｐｓのワル
シチップを拡散変調した後、高周波無線信号を変換して
伝送する。
ーバーメモリ（５０）から入力されたコードシンボルを
６個ずつディコーディングして、一つのワルシインデッ
クスを生成し、該生成されたワルシインデックスを利用
して、６４個のワルシコード中の何れか一つを選択、出
力する。よって、無線周波数処理部（８０）は、前記直
交変調器（７０）から出力された４．８Ｋｂｐｓのワル
シチップを拡散変調した後、高周波無線信号を変換して
伝送する。
【０００９】以下、前記インターリーバーメモリ（５
０）のアクセス動作をより詳しく説明する。
０）のアクセス動作をより詳しく説明する。
【００１０】一般に、ＣＤＭＡシステムは、多様なデー
タ伝送率を支援しているため、コードシンボル反復器
（４０）は、データ処理を容易化するために、フルレー
ト（９６００ｂｐｓ）を除いたデータ伝送率、即ち、ハ
ーフレート（Ｈａｌｆ Ｒａｔｅ）（４８００ｂｐ
ｓ）、クォータレート（Ｑｕａｒｔｅｒ Ｒａｔｅ）
（２４００ｂｐｓ）及びエイトレート（Ｅｉｇｈｔ Ｒ
ａｔｅ）（１２００ｂｐｓ）に対してコードシンボル
（シリアルデータ）反復を行う。
タ伝送率を支援しているため、コードシンボル反復器
（４０）は、データ処理を容易化するために、フルレー
ト（９６００ｂｐｓ）を除いたデータ伝送率、即ち、ハ
ーフレート（Ｈａｌｆ Ｒａｔｅ）（４８００ｂｐ
ｓ）、クォータレート（Ｑｕａｒｔｅｒ Ｒａｔｅ）
（２４００ｂｐｓ）及びエイトレート（Ｅｉｇｈｔ Ｒ
ａｔｅ）（１２００ｂｐｓ）に対してコードシンボル
（シリアルデータ）反復を行う。
【００１１】且つ、通常、ＣＤＭＡシステムにおいて
は、無線インタフェースを利用してデータ伝送を行う
が、このとき、各種のノイズ発生により不意のデータ損
失が発生する恐れがあるため、コードシンボルの変調及
び伝送を行う以前に、ブラストエラーを防止するための
データインターリービングを行っている。
は、無線インタフェースを利用してデータ伝送を行う
が、このとき、各種のノイズ発生により不意のデータ損
失が発生する恐れがあるため、コードシンボルの変調及
び伝送を行う以前に、ブラストエラーを防止するための
データインターリービングを行っている。
【００１２】又、従来のＣＤＭＡシステムでのデータイ
ンターリービングは、インターリーバーメモリ（５０）
及びアドレス発生器（６０）により具現される。
ンターリービングは、インターリーバーメモリ（５０）
及びアドレス発生器（６０）により具現される。
【００１３】即ち、前記インターリーバーメモリ（５
０）は、コードシンボル反復器（４０）からそれぞれ出
力されたコードシンボルを、アドレス発生器（６０）か
ら出力されたロー及びコラムアドレスによって、図６に
示したように、ノマルインターリーバーメモリマップの
位置に順次ライトする。その結果、インターリーバーメ
モリ（５０）には、１〜５７６までのコードシンボル
（１フレームデータ）がライトされる。このような過程
を、各データ伝送率別のインターリーバーメモリマップ
の一例に示すと、図７のようである。
０）は、コードシンボル反復器（４０）からそれぞれ出
力されたコードシンボルを、アドレス発生器（６０）か
ら出力されたロー及びコラムアドレスによって、図６に
示したように、ノマルインターリーバーメモリマップの
位置に順次ライトする。その結果、インターリーバーメ
モリ（５０）には、１〜５７６までのコードシンボル
（１フレームデータ）がライトされる。このような過程
を、各データ伝送率別のインターリーバーメモリマップ
の一例に示すと、図７のようである。
【００１４】一旦、データライト動作が終了されると、
インターリーバーメモリ（５０）のリード動作は、ＣＤ
ＭＡ移動通信規定による順序、即ち、図６に示したよう
なノマルインターリーバーメモリマップで、次のような
ローアドレス順に行われる。
インターリーバーメモリ（５０）のリード動作は、ＣＤ
ＭＡ移動通信規定による順序、即ち、図６に示したよう
なノマルインターリーバーメモリマップで、次のような
ローアドレス順に行われる。
【００１５】Ｆｕｌｌ Ｒａｔｅ：１ ２ ３ ４ ５
６ ７ ８ ９ １０．．．．２５ ２６ ２７ ２
８ ２９ ３０ ３１ ３２ Ｈａｌｆ Ｒａｔｅ：１ ３ ２ ４ ５ ７ ６ ８
９ １１．．．．２５ ２７ ２６ ２８ ２９ ３
１ ３０ ３２ Ｑｕａｒｔｅｒ Ｒａｔｅ：１ ５ ２ ６ ３ ７
４ ８ ．．．．２５２９ ２６ ３０ ２７ ３１
２８ ３２ Ｅｉｇｈｔ Ｒａｔｅ：１ ９ ２ １０ ３ １１
４ １２．．．．２１２９ ２２ ３０ ２３ ３１
２４ ３２ 例えば、フルレートのコードシンボルが、図８の形態に
インターリーバーメモリ（５０）に格納されたと仮定す
ると、アドレス発生器（６０）は、一つのローアドレス
を出力した状態で、コラムを（１〜１２）まで変化させ
て、インターリーバーメモリ（５０）から１２個のコー
ドシンボルを順次リードさせる。且つ、その他の各デー
タ伝送率のコードシンボルも前記フルレートと同様なロ
ーアドレス及びコラムアドレス順にリードされる。
６ ７ ８ ９ １０．．．．２５ ２６ ２７ ２
８ ２９ ３０ ３１ ３２ Ｈａｌｆ Ｒａｔｅ：１ ３ ２ ４ ５ ７ ６ ８
９ １１．．．．２５ ２７ ２６ ２８ ２９ ３
１ ３０ ３２ Ｑｕａｒｔｅｒ Ｒａｔｅ：１ ５ ２ ６ ３ ７
４ ８ ．．．．２５２９ ２６ ３０ ２７ ３１
２８ ３２ Ｅｉｇｈｔ Ｒａｔｅ：１ ９ ２ １０ ３ １１
４ １２．．．．２１２９ ２２ ３０ ２３ ３１
２４ ３２ 例えば、フルレートのコードシンボルが、図８の形態に
インターリーバーメモリ（５０）に格納されたと仮定す
ると、アドレス発生器（６０）は、一つのローアドレス
を出力した状態で、コラムを（１〜１２）まで変化させ
て、インターリーバーメモリ（５０）から１２個のコー
ドシンボルを順次リードさせる。且つ、その他の各デー
タ伝送率のコードシンボルも前記フルレートと同様なロ
ーアドレス及びコラムアドレス順にリードされる。
【００１６】このように、従来のＣＤＭＡシステムで
は、インターリーバーメモリのアクセス（リード及びラ
イト）動作は、コードシンボル単位に繰り返される。
は、インターリーバーメモリのアクセス（リード及びラ
イト）動作は、コードシンボル単位に繰り返される。
【００１７】
【発明が解決しようとする課題】然るに、このような従
来のＣＤＭＡシステムにおいては、次のような不都合な
点があった。
来のＣＤＭＡシステムにおいては、次のような不都合な
点があった。
【００１８】先ず、シリアルデータの１フレームのコー
ドシンボルを、全てリード／ライトするためには、アド
レス（ロー及びコラム）発生及びインターリーバーメモ
リのアクセス動作を頻繁に行うべきであるため、迅速な
データ処理及び低電力化を具現することができないとい
う不都合な点があった。
ドシンボルを、全てリード／ライトするためには、アド
レス（ロー及びコラム）発生及びインターリーバーメモ
リのアクセス動作を頻繁に行うべきであるため、迅速な
データ処理及び低電力化を具現することができないとい
う不都合な点があった。
【００１９】且つ、従来のＣＤＭＡシステムにおいて、
直交変調器（７０）は、直列データの６個のコードシン
ボルを入力して一つのワルシインデックスを生成する
が、このとき、前記直交変調器（７０）は、一つのワル
シインデックスを生成するために、インターリーバーメ
モリ（５０）から６個のコードシンボルを待機しなけれ
ばならないので、データ処理時間が増加するという不都
合な点があった。
直交変調器（７０）は、直列データの６個のコードシン
ボルを入力して一つのワルシインデックスを生成する
が、このとき、前記直交変調器（７０）は、一つのワル
シインデックスを生成するために、インターリーバーメ
モリ（５０）から６個のコードシンボルを待機しなけれ
ばならないので、データ処理時間が増加するという不都
合な点があった。
【００２０】このように、従来のＣＤＭＡシステムは、
移動通信システムでのデータ処理の迅速化及び電力消耗
の最小化要請に応えられないという不都合な点があっ
た。
移動通信システムでのデータ処理の迅速化及び電力消耗
の最小化要請に応えられないという不都合な点があっ
た。
【００２１】そこで、本発明は、このような従来の問題
点を鑑みてなされたもので、本発明の目的は、インター
リーバーメモリのアドレシング及びアクセス動作を改善
して、低電力化を図り、データのアクセス速度を向上し
得るＣＤＭＡシステムのインターリーバーメモリアクセ
ス装置及びその方法を提供することにある。
点を鑑みてなされたもので、本発明の目的は、インター
リーバーメモリのアドレシング及びアクセス動作を改善
して、低電力化を図り、データのアクセス速度を向上し
得るＣＤＭＡシステムのインターリーバーメモリアクセ
ス装置及びその方法を提供することにある。
【００２２】且つ、本発明の他の目的は、６個のコード
シンボルを並列に入力して一つのワルシインデックスを
生成することで、データの処理速度を向上し得るＣＤＭ
Ａシステムのインターリーバーメモリアクセス装置及び
その方法を提供することにある。
シンボルを並列に入力して一つのワルシインデックスを
生成することで、データの処理速度を向上し得るＣＤＭ
Ａシステムのインターリーバーメモリアクセス装置及び
その方法を提供することにある。
【００２３】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るＣＤＭＡシステムのインターリー
バーメモリアクセス装置においては、伝送すべきコード
シンボルを格納するインターリーバーメモリと、前記イ
ンターリーバーメモリから１８ビットのコードシンボル
を同時に受信して、６コードシンボルずつ出力するシフ
トレジスタ部と、前記シフトレジスタから出力された６
個のコードシンボルをディコーディングしてワルシイン
デックスを生成するインデックスディコーディング部
と、前記インターリーバーメモリのアクセス動作と、シ
フトレジスタ部及びインデックスディコーディング部の
入出力動作とを制御するアドレス発生器及び制御ロジッ
クと、前記インデックスディコーディング部から出力さ
れたワルシインデックスに基づいて、６４個のワルシコ
ードを出力する直交変調器と、を備えて構成されること
を特徴とする。
るため、本発明に係るＣＤＭＡシステムのインターリー
バーメモリアクセス装置においては、伝送すべきコード
シンボルを格納するインターリーバーメモリと、前記イ
ンターリーバーメモリから１８ビットのコードシンボル
を同時に受信して、６コードシンボルずつ出力するシフ
トレジスタ部と、前記シフトレジスタから出力された６
個のコードシンボルをディコーディングしてワルシイン
デックスを生成するインデックスディコーディング部
と、前記インターリーバーメモリのアクセス動作と、シ
フトレジスタ部及びインデックスディコーディング部の
入出力動作とを制御するアドレス発生器及び制御ロジッ
クと、前記インデックスディコーディング部から出力さ
れたワルシインデックスに基づいて、６４個のワルシコ
ードを出力する直交変調器と、を備えて構成されること
を特徴とする。
【００２４】本発明に係るＣＤＭＡシステムのインター
リーバーメモリアクセス方法においては、伝送すべきコ
ードシンボルをインターリーバーメモリに格納する過程
と、ローアドレス信号を利用して、インターリーバーメ
モリに格納された１−Ｒｏｗコードシンボルをシフトレ
ジスタにリードする過程と、コードシンボルの伝送率に
従い、シフトレジスタに格納された第１コードシンボル
を繰り返してアクセスする過程と、前記シフトレジスタ
から出力された６個のコードシンボルをディコーディン
グして一つのワルシインデックスを生成する過程と、を
順次行うことを特徴とする。
リーバーメモリアクセス方法においては、伝送すべきコ
ードシンボルをインターリーバーメモリに格納する過程
と、ローアドレス信号を利用して、インターリーバーメ
モリに格納された１−Ｒｏｗコードシンボルをシフトレ
ジスタにリードする過程と、コードシンボルの伝送率に
従い、シフトレジスタに格納された第１コードシンボル
を繰り返してアクセスする過程と、前記シフトレジスタ
から出力された６個のコードシンボルをディコーディン
グして一つのワルシインデックスを生成する過程と、を
順次行うことを特徴とする。
【００２５】本発明は、伝送すべきコードシンボルを格
納するインターリーバーメモリと、前記インターリーバ
ーメモリから１８ビットのコードシンボルを同時に受信
して、６コードシンボルずつ出力するシフトレジスタ部
と、前記シフトレジスタ部から出力された６個のコード
シンボルをディコーディングして、ワルシインデックス
を生成するインデックスディコーディング部と、前記イ
ンターリーバーメモリのアクセス動作と、シフトレジス
タ部及びインデックスディコーディング部の入出力動作
とを制御するアドレス発生器及び制御ロジックと、を備
えて構成されることを特徴とする、ＣＤＭＡシステムの
インターリーバーメモリアクセス装置であり、これによ
り上記目的が達成される。
納するインターリーバーメモリと、前記インターリーバ
ーメモリから１８ビットのコードシンボルを同時に受信
して、６コードシンボルずつ出力するシフトレジスタ部
と、前記シフトレジスタ部から出力された６個のコード
シンボルをディコーディングして、ワルシインデックス
を生成するインデックスディコーディング部と、前記イ
ンターリーバーメモリのアクセス動作と、シフトレジス
タ部及びインデックスディコーディング部の入出力動作
とを制御するアドレス発生器及び制御ロジックと、を備
えて構成されることを特徴とする、ＣＤＭＡシステムの
インターリーバーメモリアクセス装置であり、これによ
り上記目的が達成される。
【００２６】本発明の一つの局面は、前記インデックス
ディコーディングから出力されたワルシインデックスに
基づいて、６４個のワルシコードを出力する直交変調器
を更に備えて構成されることを特徴とする、上記のＣＤ
ＭＡシステムのインターリーバーメモリアクセス装置で
ある。
ディコーディングから出力されたワルシインデックスに
基づいて、６４個のワルシコードを出力する直交変調器
を更に備えて構成されることを特徴とする、上記のＣＤ
ＭＡシステムのインターリーバーメモリアクセス装置で
ある。
【００２７】本発明の一つの局面は、前記インターリー
バーメモリは、前記アドレス発生器及び制御ロジックか
ら出力されたローアドレスによって、１−Ｒｏｗコード
シンボルを同時に出力することを特徴とする、上記のＣ
ＤＭＡシステムのインターリーバーメモリアクセス装置
である。
バーメモリは、前記アドレス発生器及び制御ロジックか
ら出力されたローアドレスによって、１−Ｒｏｗコード
シンボルを同時に出力することを特徴とする、上記のＣ
ＤＭＡシステムのインターリーバーメモリアクセス装置
である。
【００２８】本発明の一つの局面は、前記シフトレジス
タ部は、一つのシフトレジスタがリード動作を行うと
き、残りの一つは、ライト動作を行い得るように直列連
結された二つのシフトレジスタから構成されることを特
徴とする、上記のＣＤＭＡシステムのインターリーバー
メモリアクセス装置である。
タ部は、一つのシフトレジスタがリード動作を行うと
き、残りの一つは、ライト動作を行い得るように直列連
結された二つのシフトレジスタから構成されることを特
徴とする、上記のＣＤＭＡシステムのインターリーバー
メモリアクセス装置である。
【００２９】本発明の一つの局面は、前記各シフトレジ
スタは、三つの格納領域に区分されていることを特徴と
する、上記のＣＤＭＡシステムのインターリーバーメモ
リアクセス装置である。
スタは、三つの格納領域に区分されていることを特徴と
する、上記のＣＤＭＡシステムのインターリーバーメモ
リアクセス装置である。
【００３０】本発明の一つの局面は、前記シフトレジス
タは、アドレス発生器及び制御ロジックから出力された
データ選択信号によって各格納領域に格納された６コー
ドシンボルを同時に出力することを特徴とする、上記の
ＣＤＭＡシステムのインターリーバーメモリアクセス装
置である。
タは、アドレス発生器及び制御ロジックから出力された
データ選択信号によって各格納領域に格納された６コー
ドシンボルを同時に出力することを特徴とする、上記の
ＣＤＭＡシステムのインターリーバーメモリアクセス装
置である。
【００３１】本発明の一つの局面は、前記インデックス
ディコーディング部は、シフトレジスタ部から６個ずつ
のコードシンボルを順次入力して、それぞれ一つのワル
シインデックスを生成する第１〜第３インデックスディ
コーダから構成されることを特徴とする、上記のＣＤＭ
Ａシステムのインターリーバーメモリアクセス装置であ
る。
ディコーディング部は、シフトレジスタ部から６個ずつ
のコードシンボルを順次入力して、それぞれ一つのワル
シインデックスを生成する第１〜第３インデックスディ
コーダから構成されることを特徴とする、上記のＣＤＭ
Ａシステムのインターリーバーメモリアクセス装置であ
る。
【００３２】本発明の一つの局面は、前記第１〜第３イ
ンデックスディコーダは、アドレス発生器及び制御ロジ
ックから出力されたイネーブル信号により順次活性化さ
れることを特徴とする、上記のＣＤＭＡシステムのイン
ターリーバーメモリアクセス装置である。
ンデックスディコーダは、アドレス発生器及び制御ロジ
ックから出力されたイネーブル信号により順次活性化さ
れることを特徴とする、上記のＣＤＭＡシステムのイン
ターリーバーメモリアクセス装置である。
【００３３】本発明の一つの局面は、前記アドレス発生
器及び制御ロジックは、伝送すべきコードシンボルがフ
ルレートでない場合は、前記シフトレジスタを反復して
アクセスすることを特徴とする、上記のＣＤＭＡシステ
ムのインターリーバーメモリアクセス装置である。
器及び制御ロジックは、伝送すべきコードシンボルがフ
ルレートでない場合は、前記シフトレジスタを反復して
アクセスすることを特徴とする、上記のＣＤＭＡシステ
ムのインターリーバーメモリアクセス装置である。
【００３４】本発明の一つの局面は、前記アドレス発生
器及び制御ロジックは、ハーフレート（Ｈａｌｆ ｒａ
ｔｅ）である場合は、シフトレジスタを１回反復してア
クセスし、クォータレート（Ｑｕａｒｔｅｒ ｒａｔ
ｅ）である場合は、３回反復してアクセスし、エイトレ
ート（Ｅｉｇｈｔ ｒａｔｅ）である場合は、７回反復
してアクセスすることを特徴とする、上記のＣＤＭＡシ
ステムのインターリーバーメモリアクセス装置である。
器及び制御ロジックは、ハーフレート（Ｈａｌｆ ｒａ
ｔｅ）である場合は、シフトレジスタを１回反復してア
クセスし、クォータレート（Ｑｕａｒｔｅｒ ｒａｔ
ｅ）である場合は、３回反復してアクセスし、エイトレ
ート（Ｅｉｇｈｔ ｒａｔｅ）である場合は、７回反復
してアクセスすることを特徴とする、上記のＣＤＭＡシ
ステムのインターリーバーメモリアクセス装置である。
【００３５】さらに本発明は、伝送すべきコードシンボ
ルをインターリーバーメモリに格納する過程と、ローア
ドレス信号を利用して、インターリーバーメモリに格納
された１−Ｒｏｗコードシンボルをシフトレジスタにリ
ードする過程と、コードシンボルの伝送率に従い、シフ
トレジスタに格納された第１コードシンボルを繰り返し
てアクセスする過程と、前記シフトレジスタから出力さ
れた６個のコードシンボルをディコーディングして一つ
のワルシインデックスを生成する過程と、を順次行うこ
とを特徴とする、ＣＤＭＡシステムのインターリーバー
メモリアクセス方法であり、これにより上記目的が達成
される。
ルをインターリーバーメモリに格納する過程と、ローア
ドレス信号を利用して、インターリーバーメモリに格納
された１−Ｒｏｗコードシンボルをシフトレジスタにリ
ードする過程と、コードシンボルの伝送率に従い、シフ
トレジスタに格納された第１コードシンボルを繰り返し
てアクセスする過程と、前記シフトレジスタから出力さ
れた６個のコードシンボルをディコーディングして一つ
のワルシインデックスを生成する過程と、を順次行うこ
とを特徴とする、ＣＤＭＡシステムのインターリーバー
メモリアクセス方法であり、これにより上記目的が達成
される。
【００３６】本発明の一つの局面は、前記インターリー
バーメモリは、ロー及びコラムアドレスによりシンボル
コードをライトし、ローアドレスによりシンボルコード
をリードすることを特徴とする、上記のＣＤＭＡシステ
ムのインターリーバーメモリアクセス方法である。
バーメモリは、ロー及びコラムアドレスによりシンボル
コードをライトし、ローアドレスによりシンボルコード
をリードすることを特徴とする、上記のＣＤＭＡシステ
ムのインターリーバーメモリアクセス方法である。
【００３７】本発明の一つの局面は、前記シフトレジス
タ部は、一つのシフトレジスタがリード動作を行うと
き、残りの一つは、ライト動作を行い得るように直列連
結された二つのシフトレジスタから構成されることを特
徴とする、上記のＣＤＭＡシステムのインターリーバー
メモリアクセス方法である。
タ部は、一つのシフトレジスタがリード動作を行うと
き、残りの一つは、ライト動作を行い得るように直列連
結された二つのシフトレジスタから構成されることを特
徴とする、上記のＣＤＭＡシステムのインターリーバー
メモリアクセス方法である。
【００３８】本発明の一つの局面は、前記各シフトレジ
スタは、三つの格納領域に区分され、各格納領域には６
個のコードシンボルが格納されることを特徴とする、上
記のＣＤＭＡシステムのインターリーバーメモリアクセ
ス方法である。
スタは、三つの格納領域に区分され、各格納領域には６
個のコードシンボルが格納されることを特徴とする、上
記のＣＤＭＡシステムのインターリーバーメモリアクセ
ス方法である。
【００３９】本発明の一つの局面は、前記コードシンボ
ルの伝送率が、フルレートであると、シフトレジスタを
反復してアクセスしないことを特徴とする、上記のＣＤ
ＭＡシステムのインターリーバーメモリアクセス方法で
ある。
ルの伝送率が、フルレートであると、シフトレジスタを
反復してアクセスしないことを特徴とする、上記のＣＤ
ＭＡシステムのインターリーバーメモリアクセス方法で
ある。
【００４０】本発明の一つの局面は、前記コードシンボ
ルの伝送率が、ハーフレートである場合は、シフトレジ
スタを１回反復してアクセスし、クォータレートである
場合は、３回反復してアクセスし、エイトレートである
場合は、７回反復してアクセスすることを特徴とする、
上記のＣＤＭＡシステムのインターリーバーメモリアク
セス方法である。
ルの伝送率が、ハーフレートである場合は、シフトレジ
スタを１回反復してアクセスし、クォータレートである
場合は、３回反復してアクセスし、エイトレートである
場合は、７回反復してアクセスすることを特徴とする、
上記のＣＤＭＡシステムのインターリーバーメモリアク
セス方法である。
【００４１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
て図面を用いて説明する。
【００４２】本発明に係るＣＤＭＡシステムのインター
リーバーメモリアクセス装置においては、図１に示した
ように、インターリーバーメモリ（１００）と、前記イ
ンターリーバーメモリ（１００）から１８ビットのコー
ドシンボルを同時に受信して、６コードシンボルずつ出
力するシフトレジスタ部（１０１）と、前記シフトレジ
スタ（１０１）から出力された６個のコードシンボルを
ディコーディングしてワルシインデックスを生成するイ
ンデックスディコーディング部（１０２）と、前記イン
デックスディコーディング部（１０２）から出力された
ワルシインデックスに基づいて、６４個のワルシコード
を出力する直交変調器（１０３）と、前記インターリー
バーメモリ（１００）のアクセス動作と、シフトレジス
タ部（１０１）及びインデックスディコーディング部
（１０２）の入出力動作とを制御するアドレス発生器及
び制御ロジック（１０４）と、を備えて構成されてい
る。
リーバーメモリアクセス装置においては、図１に示した
ように、インターリーバーメモリ（１００）と、前記イ
ンターリーバーメモリ（１００）から１８ビットのコー
ドシンボルを同時に受信して、６コードシンボルずつ出
力するシフトレジスタ部（１０１）と、前記シフトレジ
スタ（１０１）から出力された６個のコードシンボルを
ディコーディングしてワルシインデックスを生成するイ
ンデックスディコーディング部（１０２）と、前記イン
デックスディコーディング部（１０２）から出力された
ワルシインデックスに基づいて、６４個のワルシコード
を出力する直交変調器（１０３）と、前記インターリー
バーメモリ（１００）のアクセス動作と、シフトレジス
タ部（１０１）及びインデックスディコーディング部
（１０２）の入出力動作とを制御するアドレス発生器及
び制御ロジック（１０４）と、を備えて構成されてい
る。
【００４３】そして、前記インターリーバーメモリ（１
００）は、従来と同様なサイズ（５７６ビット）のメモ
リバンクに構成され、前記シフトレジスタ部（１０１）
は、一つのシフトレジスタがリード動作を行うとき、残
りの一つはライト動作を行い得るように２個のシフトレ
ジスタが直列に連結されている。
００）は、従来と同様なサイズ（５７６ビット）のメモ
リバンクに構成され、前記シフトレジスタ部（１０１）
は、一つのシフトレジスタがリード動作を行うとき、残
りの一つはライト動作を行い得るように２個のシフトレ
ジスタが直列に連結されている。
【００４４】且つ、前記各シフトレジスタは、三つの格
納領域に区分され、アドレス発生器及び制御ロジック
（１０４）から出力されたデータ選択信号（ＤＳ）によ
って６個のコードシンボルを順次出力する。
納領域に区分され、アドレス発生器及び制御ロジック
（１０４）から出力されたデータ選択信号（ＤＳ）によ
って６個のコードシンボルを順次出力する。
【００４５】又、前記インデックスディコーディング部
（１０２）は、前記シフトレジスタ部（１０１）の各レ
ジスタから６個のコードシンボルを順次入力して、一つ
のワルシインデックスを生成する第１〜第３インデック
スディコーダ（５０〜５２）から構成される。
（１０２）は、前記シフトレジスタ部（１０１）の各レ
ジスタから６個のコードシンボルを順次入力して、一つ
のワルシインデックスを生成する第１〜第３インデック
スディコーダ（５０〜５２）から構成される。
【００４６】このとき、前記第１〜第３インデックスデ
ィコーダ（５０〜５２）は、アドレス発生器及び制御ロ
ジック（１０４）から出力されたイネーブル信号（Ｅ
Ｎ）により活性化される。
ィコーダ（５０〜５２）は、アドレス発生器及び制御ロ
ジック（１０４）から出力されたイネーブル信号（Ｅ
Ｎ）により活性化される。
【００４７】更に、前記直交変調器（１０３）は、従来
のように、ワルシインデックス及びワルシコードを全て
生成することなく、インデックスディコーディング部
（１０２）から出力されたワルシインデックスに基づい
て、ワルシコードのみを生成して出力する。
のように、ワルシインデックス及びワルシコードを全て
生成することなく、インデックスディコーディング部
（１０２）から出力されたワルシインデックスに基づい
て、ワルシコードのみを生成して出力する。
【００４８】以下、このように構成された本発明に係る
ＣＤＭＡシステムのインターリーバーメモリアクセス装
置の動作に対し、図面を参照して説明する。
ＣＤＭＡシステムのインターリーバーメモリアクセス装
置の動作に対し、図面を参照して説明する。
【００４９】先ず、図２に示したように、インターリー
バーメモリ（１００）のアクセス動作時に、次のような
リード動作が行われる。
バーメモリ（１００）のアクセス動作時に、次のような
リード動作が行われる。
【００５０】即ち、本発明では、ＣＤＭＡ移動通信規定
による順序に従ってインターリーバーメモリのリード動
作を行うとき、コラムアドレスを使用せず、ローアドレ
スのみを利用する。従って、アドレス発生器及び制御ロ
ジック（１０４）によりローアドレスが入力される度に
インターリーバーメモリ（１００）にライトされた１−
Ｒｏｗデータ、即ち、図６の１８個のコードシンボルが
同時にリードされる。
による順序に従ってインターリーバーメモリのリード動
作を行うとき、コラムアドレスを使用せず、ローアドレ
スのみを利用する。従って、アドレス発生器及び制御ロ
ジック（１０４）によりローアドレスが入力される度に
インターリーバーメモリ（１００）にライトされた１−
Ｒｏｗデータ、即ち、図６の１８個のコードシンボルが
同時にリードされる。
【００５１】例えば、フルレートのコードシンボルが、
図８に示したようにインターリーバーメモリ（１００）
に格納されていると仮定すると、インターリーバーメモ
リ（１００）は、アドレス発生器及び制御ロジック（１
０４）から順次入力するローアドレス（１，．．．．１
６）に基づいて、１−Ｒｏｗのコードシンボルを一緒に
出力する。即ち、ローアドレスは、シンボルコードの伝
送信号と同様な役割をする。
図８に示したようにインターリーバーメモリ（１００）
に格納されていると仮定すると、インターリーバーメモ
リ（１００）は、アドレス発生器及び制御ロジック（１
０４）から順次入力するローアドレス（１，．．．．１
６）に基づいて、１−Ｒｏｗのコードシンボルを一緒に
出力する。即ち、ローアドレスは、シンボルコードの伝
送信号と同様な役割をする。
【００５２】且つ、ハーフレートのコードシンボルが、
図３に示したように、インターリーバーメモリ（１０
０）に格納されていると仮定すると、前記インターリー
バーメモリ（１００）は、アドレス発生器及び制御ロジ
ック（１０４）から入力したローアドレス（１ ３ ５
７ ９ １１ １３ １５）に基づいて１−Ｒｏｗの
コードシンボルを一緒に出力する。
図３に示したように、インターリーバーメモリ（１０
０）に格納されていると仮定すると、前記インターリー
バーメモリ（１００）は、アドレス発生器及び制御ロジ
ック（１０４）から入力したローアドレス（１ ３ ５
７ ９ １１ １３ １５）に基づいて１−Ｒｏｗの
コードシンボルを一緒に出力する。
【００５３】このとき、前記インターリーバーメモリ
（１００）の偶数番目のローに格納されたコードシンボ
ルは、データ処理の容易性を図るために、従来のシンボ
ル反復部で反復格納されたコードシンボルであって、以
前ローのコードシンボルと同様である。
（１００）の偶数番目のローに格納されたコードシンボ
ルは、データ処理の容易性を図るために、従来のシンボ
ル反復部で反復格納されたコードシンボルであって、以
前ローのコードシンボルと同様である。
【００５４】従って、本発明は、図４に示したように、
インターリーバーメモリ（１００）の偶数番目のローに
格納されたコードシンボルをインターリーバーメモリ
（１００）からリードせず、データ選択信号（ＤＳ）を
出力して、既にシフトレジスタ（１０１）に伝送された
ローのコードシンボルを反復アクセスすることで、偶数
番目のローに格納されたコードシンボルのアクセス動作
に代わる。
インターリーバーメモリ（１００）の偶数番目のローに
格納されたコードシンボルをインターリーバーメモリ
（１００）からリードせず、データ選択信号（ＤＳ）を
出力して、既にシフトレジスタ（１０１）に伝送された
ローのコードシンボルを反復アクセスすることで、偶数
番目のローに格納されたコードシンボルのアクセス動作
に代わる。
【００５５】且つ、前記インデックスディコーディング
部（１０２）の第１〜第３ディコーダ（５０〜５２）
は、アドレス発生器及び制御ロジック（１０４）から出
力されたイネーブル信号（ＥＮ）により順次活性化され
て、シフトレジスタ部（１０１）から入力され６個のコ
ードシンボルをディコーディングして、一つのワルシイ
ンデックスをそれぞれ生成する。従って、直交変換器
（１０３）は、第１〜第３インデックスディコーダ（５
０〜５２）から出力されたワルシインデックスによって
６４個のワルシコードを生成して出力する。
部（１０２）の第１〜第３ディコーダ（５０〜５２）
は、アドレス発生器及び制御ロジック（１０４）から出
力されたイネーブル信号（ＥＮ）により順次活性化され
て、シフトレジスタ部（１０１）から入力され６個のコ
ードシンボルをディコーディングして、一つのワルシイ
ンデックスをそれぞれ生成する。従って、直交変換器
（１０３）は、第１〜第３インデックスディコーダ（５
０〜５２）から出力されたワルシインデックスによって
６４個のワルシコードを生成して出力する。
【００５６】以上、本発明の実施形態について説明して
きたが、本発明は、特許請求の範囲に記載された事項の
範囲内で種々の変更が可能である。
きたが、本発明は、特許請求の範囲に記載された事項の
範囲内で種々の変更が可能である。
【００５７】
【発明の効果】以上説明したように、本発明に係るＣＤ
ＭＡシステムのインターリーバーメモリアクセス装置及
びその方法においては、ローアドレスのみを利用してイ
ンターリーバーメモリのリード動作を行うため、メモリ
アクセス時のアドレシング動作を簡素化して、データア
クセス速度、及び全体ＣＤＭＡシステムの性能を向上し
得るという効果がある。
ＭＡシステムのインターリーバーメモリアクセス装置及
びその方法においては、ローアドレスのみを利用してイ
ンターリーバーメモリのリード動作を行うため、メモリ
アクセス時のアドレシング動作を簡素化して、データア
クセス速度、及び全体ＣＤＭＡシステムの性能を向上し
得るという効果がある。
【００５８】且つ、インターリーバーメモリに格納され
た反復データをリードせず、シフトレジスタに既に格納
されたローのコードシンボルを反復アクセスして生成す
るため、インターリーバーメモリのアクセス回数が低減
され、メモリアクセス時の電力消耗を減らし得るという
効果がある。
た反復データをリードせず、シフトレジスタに既に格納
されたローのコードシンボルを反復アクセスして生成す
るため、インターリーバーメモリのアクセス回数が低減
され、メモリアクセス時の電力消耗を減らし得るという
効果がある。
【００５９】又、本発明では、従来の直交変調器内に備
えられていたワルシインデックス生成機能を別途のイン
デックスディコーディング部として具現し、更に、１ク
ロックのインネーブル信号を利用して、シフトレジスタ
から６個のコードシンボルが同時に出力するため、イン
デックスディコーディング部では、従来のように、６個
のコードシンボルが入力されるまで待機することなな
く、ワルシインデックスを迅速に生成することができ
る。従って、直交変調器の動作速度を改善し得るという
効果がある。
えられていたワルシインデックス生成機能を別途のイン
デックスディコーディング部として具現し、更に、１ク
ロックのインネーブル信号を利用して、シフトレジスタ
から６個のコードシンボルが同時に出力するため、イン
デックスディコーディング部では、従来のように、６個
のコードシンボルが入力されるまで待機することなな
く、ワルシインデックスを迅速に生成することができ
る。従って、直交変調器の動作速度を改善し得るという
効果がある。
【図１】本発明に係るＣＤＭＡシステムのインターリー
バーメモリアクセス装置のブロック図である。
バーメモリアクセス装置のブロック図である。
【図２】図１のインターリーバーメモリのアドレシング
及び該当データ出力値を示した図面である。
及び該当データ出力値を示した図面である。
【図３】図１のハーフレートのコードシンボルが格納さ
れたインターリーバーメモリマップの一例を示した図面
である。
れたインターリーバーメモリマップの一例を示した図面
である。
【図４】図３のインターリーバーメモリのアドレシング
及び該当データ出力値を示した図面である。
及び該当データ出力値を示した図面である。
【図５】一般のＣＤＭＡシステムの概略構成を示したブ
ロック図である。
ロック図である。
【図６】図５のノマルインターリーバーメモリマップを
示した図面である。
示した図面である。
【図７】各データ伝送率に対するインターリーバーメモ
リマップの一例を示した図面である。
リマップの一例を示した図面である。
【図８】フルレートのコードシンボルが格納されたイン
ターリーバーメモリマップの一例を示した図面である。
ターリーバーメモリマップの一例を示した図面である。
【図９】図８のインターリーバーメモリのアドレシング
及び該当データ出力値を示した図面である。
及び該当データ出力値を示した図面である。
１００ インターリーバーメモリ １０１ シフトレジスタ部 １０２ インデックスディコーディング部 １０３ 直交変調器 １０４ アドレス発生器及び制御ロジック
Claims (16)
- 【請求項１】 伝送すべきコードシンボルを格納するイ
ンターリーバーメモリと、 前記インターリーバーメモリから１８ビットのコードシ
ンボルを同時に受信して、６コードシンボルずつ出力す
るシフトレジスタ部と、 前記シフトレジスタ部から出力された６個のコードシン
ボルをディコーディングして、ワルシインデックスを生
成するインデックスディコーディング部と、 前記インターリーバーメモリのアクセス動作と、シフト
レジスタ部及びインデックスディコーディング部の入出
力動作とを制御するアドレス発生器及び制御ロジック
と、を備えて構成されることを特徴とする、ＣＤＭＡシ
ステムのインターリーバーメモリアクセス装置。 - 【請求項２】 前記インデックスディコーディングから
出力されたワルシインデックスに基づいて、６４個のワ
ルシコードを出力する直交変調器を更に備えて構成され
ることを特徴とする、請求項１に記載のＣＤＭＡシステ
ムのインターリーバーメモリアクセス装置。 - 【請求項３】 前記インターリーバーメモリは、前記ア
ドレス発生器及び制御ロジックから出力されたローアド
レスによって、１−Ｒｏｗコードシンボルを同時に出力
することを特徴とする、請求項１に記載のＣＤＭＡシス
テムのインターリーバーメモリアクセス装置。 - 【請求項４】 前記シフトレジスタ部は、一つのシフト
レジスタがリード動作を行うとき、残りの一つは、ライ
ト動作を行い得るように直列連結された二つのシフトレ
ジスタから構成されることを特徴とする、請求項１に記
載のＣＤＭＡシステムのインターリーバーメモリアクセ
ス装置。 - 【請求項５】 前記各シフトレジスタは、三つの格納領
域に区分されていることを特徴とする、請求項１又は４
に記載のＣＤＭＡシステムのインターリーバーメモリア
クセス装置。 - 【請求項６】 前記シフトレジスタは、アドレス発生器
及び制御ロジックから出力されたデータ選択信号によっ
て各格納領域に格納された６コードシンボルを同時に出
力することを特徴とする、請求項１、４、５中の何れか
一項に記載のＣＤＭＡシステムのインターリーバーメモ
リアクセス装置。 - 【請求項７】 前記インデックスディコーディング部
は、シフトレジスタ部から６個ずつのコードシンボルを
順次入力して、それぞれ一つのワルシインデックスを生
成する第１〜第３インデックスディコーダから構成され
ることを特徴とする、請求項１に記載のＣＤＭＡシステ
ムのインターリーバーメモリアクセス装置。 - 【請求項８】 前記第１〜第３インデックスディコーダ
は、アドレス発生器及び制御ロジックから出力されたイ
ネーブル信号により順次活性化されることを特徴とす
る、請求項１又は７に記載のＣＤＭＡシステムのインタ
ーリーバーメモリアクセス装置。 - 【請求項９】 前記アドレス発生器及び制御ロジック
は、伝送すべきコードシンボルがフルレートでない場合
は、前記シフトレジスタを反復してアクセスすることを
特徴とする、請求項１に記載のＣＤＭＡシステムのイン
ターリーバーメモリアクセス装置。 - 【請求項１０】 前記アドレス発生器及び制御ロジック
は、ハーフレートである場合は、シフトレジスタを１回
反復してアクセスし、クォータレートである場合は、３
回反復してアクセスし、エイトレートである場合は、７
回反復してアクセスすることを特徴とする、請求項１又
は９に記載のＣＤＭＡシステムのインターリーバーメモ
リアクセス装置。 - 【請求項１１】 伝送すべきコードシンボルをインター
リーバーメモリに格納する過程と、 ローアドレス信号を利用して、インターリーバーメモリ
に格納された１−Ｒｏｗコードシンボルをシフトレジス
タにリードする過程と、 コードシンボルの伝送率に従い、シフトレジスタに格納
された第１コードシンボルを繰り返してアクセスする過
程と、 前記シフトレジスタから出力された６個のコードシンボ
ルをディコーディングして一つのワルシインデックスを
生成する過程と、を順次行うことを特徴とする、ＣＤＭ
Ａシステムのインターリーバーメモリアクセス方法。 - 【請求項１２】 前記インターリーバーメモリは、ロー
及びコラムアドレスによりシンボルコードをライトし、
ローアドレスによりシンボルコードをリードすることを
特徴とする、請求項１１に記載のＣＤＭＡシステムのイ
ンターリーバーメモリアクセス方法。 - 【請求項１３】 前記シフトレジスタ部は、一つのシフ
トレジスタがリード動作を行うとき、残りの一つは、ラ
イト動作を行い得るように直列連結された二つのシフト
レジスタから構成されることを特徴とする、請求項１１
に記載のＣＤＭＡシステムのインターリーバーメモリア
クセス方法。 - 【請求項１４】 前記各シフトレジスタは、三つの格納
領域に区分され、各格納領域には６個のコードシンボル
が格納されることを特徴とする、請求項１１又は１３に
記載のＣＤＭＡシステムのインターリーバーメモリアク
セス方法。 - 【請求項１５】 前記コードシンボルの伝送率が、フル
レートであると、シフトレジスタを反復してアクセスし
ないことを特徴とする、請求項１１に記載のＣＤＭＡシ
ステムのインターリーバーメモリアクセス方法。 - 【請求項１６】 前記コードシンボルの伝送率が、ハー
フレートである場合は、シフトレジスタを１回反復して
アクセスし、クォータレートである場合は、３回反復し
てアクセスし、エイトレートである場合は、７回反復し
てアクセスすることを特徴とする、請求項１１に記載の
ＣＤＭＡシステムのインターリーバーメモリアクセス方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000012257A KR100359814B1 (ko) | 2000-03-11 | 2000-03-11 | 인터리버 메모리 제어 장치 및 방법 |
| KR2000-12257 | 2000-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001285078A true JP2001285078A (ja) | 2001-10-12 |
| JP3571304B2 JP3571304B2 (ja) | 2004-09-29 |
Family
ID=19654273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001067876A Expired - Fee Related JP3571304B2 (ja) | 2000-03-11 | 2001-03-09 | Ｃｄｍａシステムのインターリーバーメモリアクセス装置及びその方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6965557B2 (ja) |
| JP (1) | JP3571304B2 (ja) |
| KR (1) | KR100359814B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447175B1 (ko) * | 2001-12-03 | 2004-09-04 | 엘지전자 주식회사 | 터보 디코딩 방법 및 이를 위한 장치 |
| KR100431082B1 (ko) * | 2001-12-28 | 2004-05-12 | 한국전자통신연구원 | 인터리버 메모리의 운용 방법 |
| US8699505B2 (en) * | 2002-05-31 | 2014-04-15 | Qualcomm Incorporated | Dynamic channelization code allocation |
| US8196000B2 (en) | 2003-04-02 | 2012-06-05 | Qualcomm Incorporated | Methods and apparatus for interleaving in a block-coherent communication system |
| US7933250B2 (en) * | 2003-06-23 | 2011-04-26 | Qualcomm Incorporated | Code channel management in a wireless communications system |
| US8072942B2 (en) * | 2003-11-26 | 2011-12-06 | Qualcomm Incorporated | Code channel management in a wireless communications system |
| KR100651567B1 (ko) * | 2004-03-18 | 2006-11-29 | 삼성전자주식회사 | 내부 메모리와 외부 메모리를 이용한 디인터리빙 장치 및 방법 |
| US8050355B2 (en) * | 2008-06-11 | 2011-11-01 | Korea Electronics Technology Institute | Transmitter and receiver using pseudo-orthogonal code |
| US8379671B2 (en) * | 2009-01-30 | 2013-02-19 | Freescale Semiconductor, Inc. | Techniques for extracting a control channel from a received signal in a wireless communication system |
| US8390485B2 (en) * | 2011-03-21 | 2013-03-05 | Viasat, Inc. | Subset transform interleaver |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5515396A (en) * | 1994-02-25 | 1996-05-07 | Motorola, Inc. | Method and apparatus for selecting a spreading code in a spectrum spread communication system |
| FI942190A (fi) * | 1994-05-11 | 1995-11-12 | Nokia Telecommunications Oy | Menetelmä ja järjestely suurinopeuksista datansiirtoa varten TDMA-radiotietoliikennejärjestelmässä |
| US5963548A (en) | 1997-01-21 | 1999-10-05 | Nokia Mobile Phones Limited | Apparatus and method for configuring a data channel for symmetric/asymmetric data transmission |
| US6421333B1 (en) * | 1997-06-21 | 2002-07-16 | Nortel Networks Limited | Channel coding and interleaving for transmission on a multicarrier system |
| JP3288262B2 (ja) | 1997-06-23 | 2002-06-04 | 沖電気工業株式会社 | データインタリーブ回路 |
| US6396822B1 (en) * | 1997-07-15 | 2002-05-28 | Hughes Electronics Corporation | Method and apparatus for encoding data for transmission in a communication system |
| US6466564B1 (en) * | 1998-09-14 | 2002-10-15 | Terayon Communications Systems, Inc. | Two dimensional interleave process for CDMA transmissions of one dimensional timeslot data |
| US6304581B1 (en) * | 1999-02-16 | 2001-10-16 | Motorola, Inc. | Interleaving method and apparatus for orthogonal transmit diversity and multi-carriers CDMA communication systems |
-
2000
- 2000-03-11 KR KR1020000012257A patent/KR100359814B1/ko not_active IP Right Cessation
-
2001
- 2001-03-09 JP JP2001067876A patent/JP3571304B2/ja not_active Expired - Fee Related
- 2001-03-09 US US09/801,637 patent/US6965557B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010021169A1 (en) | 2001-09-13 |
| KR100359814B1 (ko) | 2002-11-07 |
| KR20010088176A (ko) | 2001-09-26 |
| JP3571304B2 (ja) | 2004-09-29 |
| US6965557B2 (en) | 2005-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0569716A2 (en) | De-interleave circuit for regenerating digital data | |
| US10992322B2 (en) | Data storage system and associated method for saving storage space and eliminating data errors | |
| JP2001285078A (ja) | Ｃｄｍａシステムのインターリーバーメモリアクセス装置及びその方法 | |
| US20220294554A1 (en) | Devices and methods for encoding and decoding to implement a maximum transition avoidance coding with minimum overhead | |
| JPH1198462A (ja) | データ再生装置 | |
| JP2011010311A (ja) | チャンク配分によりデインターリーブ器のメモリ要求を減少させる方法、装置および媒体 | |
| US20020184456A1 (en) | Interleaver memory access apparatus and method of mobile communication system | |
| US7895402B2 (en) | Method of accessing data in a deinterleaving device | |
| KR930000994B1 (ko) | Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 | |
| EP1093232A1 (en) | Processor and processing method | |
| KR970060223A (ko) | 반도체 기억 장치 및 그 제어 방법 | |
| US20220100409A1 (en) | Memory and method for testing memory | |
| US20070226387A1 (en) | Word reordering upon bus size resizing to reduce hamming distance | |
| JPS59104800A (ja) | 画像メモリのパリテイ・チエツク方式 | |
| US20040128467A1 (en) | Data access method applicable to various platforms | |
| JP2849804B2 (ja) | メモリーアクセスのインターフェイス回路及びメモリーアクセスの方法 | |
| KR100331782B1 (ko) | 멀티라이트동작이가능한반도체메모리장치 | |
| KR100447177B1 (ko) | 인터리빙 방법 및 이를 위한 장치 | |
| KR100433515B1 (ko) | 입출력 모듈 전용 정적램 초기화 장치 및 방법 | |
| JPH03242745A (ja) | 情報処理装置 | |
| JPH08340260A (ja) | 符号誤り訂正回路 | |
| SU491952A1 (ru) | Устройство дл обмена информацией между оперативной пам тью и процессором | |
| JPS5911598A (ja) | 並行動作可能な記憶装置 | |
| KR20020064844A (ko) | 디스크 플레이어의 데이터 처리 장치 및 그 제어 방법 | |
| JPH04358419A (ja) | 復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |