JP2001284337A

JP2001284337A - 半導体製造装置及び半導体製造装置を用いた半導体装置の製造方法並びに半導体装置

Info

Publication number: JP2001284337A
Application number: JP2000096077A
Authority: JP
Inventors: Toshimasa Hamada; 敏正浜田; Takashi Itoga; 隆志糸賀; Kimihiko Yamada; 公彦山田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-03-31
Filing date: 2000-03-31
Publication date: 2001-10-12

Abstract

(57)【要約】【課題】省エネルギを実現するために、３００°Ｃ以
下の低温で高品質の薄膜を成膜できる半導体製造装置及
び半導体製造装置を用いた半導体装置の製造方法並びに
半導体装置を提供する。【解決手段】上部電極３と下部電極４からなる、２つ
の電極間にプラズマ５を発生させて、基板２に成膜する
半導体製造装置であって、前記２つの電極間に電極間を
部分的に分離する絶縁体ブロック６を設け、絶縁体ブロ
ック６のない部分にプラズマ５の発生領域を形成するこ
とにより、複数のプラズマ５領域が生成するように制御
したプラズマＣＶＤ装置により、３００°Ｃ以下の温度
で高品質の薄膜を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置等の半
導体装置とその製造方法、特にシリコン酸化膜等の絶縁
膜の特性に関係する半導体装置とその製造方法並びに半
導体製造装置に関する。

【０００２】

【従来の技術】ＴＦＴ型液晶表示装置の大型化と高精細
化に伴って、スイッチング素子であるＴＦＴの高性能化
に対する要求がますます厳しくなっており、従来のアモ
ルファスシリコン膜を用いたＴＦＴに代って、ポリシリ
コン膜を用いたＴＦＴに対するニーズが高まっている。
ＴＦＴアレイプロセスにおいて、ＴＦＴの性能を左右す
るゲート絶縁膜や半導体膜はプラズマＣＶＤを用いて形
成している。現在用いられている平行平板型のプラズマ
ＣＶＤ装置は、プラズマ５を上部電極３と下部電極４間
全域にわたって非常に広い領域で一様に発生させるもの
である。図１３に従来の容量結合型(平行平板型)プラズ
マＣＶＤ装置の概略図を示す。この方式では、ガラス基
板を拡大した場合、電極面積に対応して莫大な電力を消
費しているにもかかわらず、プラズマ５中の反応種及び
プラズマエネルギを効率よく制御することが難く、高品
質で均一な特性を有する膜を形成することは困難であ
る。高性能ＴＦＴを得る上で深刻な課題に突き当ってい
る。現在、ゲート絶縁膜に用いる酸化シリコン膜等は、
現行のプラズマＣＶＤで成膜した直後では、緻密性が満
足されず、膜質は高性能ＴＦＴを実現する上で充分では
ない。

【０００３】ゲート絶縁膜の品質を向上させるため、膜
形成後に緻密化を行う、すなわち、高温で熱処理を行っ
て、高性能、高信頼性の高品質の絶縁膜を得ている。そ
のために絶縁膜形成に要するエネルギ量は、基板成膜形
成及び熱処理エネルギをあわせると生産量の増加に伴っ
て、無視できない量になる。高品質の絶縁膜を得る他の
方法としては、ＥＣＲプラズマＣＶＤ法などが検討され
ており低温で比較的膜質の良い絶縁膜の形成が報告され
ているが、これらの報告は小面積での報告であり、大面
積成膜にも適応可能な要素技術は開発が行われていな
い。

【０００４】ＥＣＲプラズマＣＶＤ法は、チャンバ内の
磁場で電子のサイクロトロン共鳴を起こし、その周波数
をマイクロ波の周波数と一致させることにより均一な高
密度プラズマ密度を得る。シリコンウエハ基板２の８イ
ンチ直径のサイズ程度では、均一な膜ができるものの、
液晶ガラス基板の様な大面積の基板には難しい。

【０００５】ＣＡＴ（Ｃａｔａｌｙｔｉｃ）ＣＶＤ法に
よる絶縁膜の成膜は、タングステンワイヤを基板とシャ
ワープレートの間におき、材料ガスであるＳｉＨ₄とソ
ースガスを、電流を流して１８００°Ｃ程度に熱したタ
ングステン線に接触させて流し、タングステン線を触媒
として反応の促進を図るものである。ソースガスにはＮ
Ｈ₃ガスを用い、ＳｉＮ膜を成膜することが多く、絶縁
膜の形成は、３００°Ｃ程度で成膜されている例はな
い。スパッタ法による二酸化珪素系絶縁膜の成膜は、通
常のアルゴンガスを放電させ、そのイオンにより二酸化
珪素ターゲットをスパッタし、ＳｉＯ⁺イオン、ＳｉＯ
粒子を発生させ、これを基板方向に衝突させることによ
り、膜を成膜するものである。１Ｐａ以下の低圧力でイ
オン成分が多く基板２に垂直な方向から飛散してくるイ
オンで成膜するため、急峻な段差カバレージを良くする
ことが課題である。

【０００６】本発明者等は、基板２の大面積化と生産プ
ロセスの省エネルギ化を図り、且つ、高品質の絶縁膜を
得るためにプラズマ５発生領域制御ＣＶＤ法の検討を行
った。高絶縁破壊耐性のシリコン酸化膜を低温で形成す
る方法については、特開平１１−１４５１３１号公報等
にも述べられている。

【０００７】

【発明が解決しようとする課題】しかしながら、高絶縁
破壊耐性のシリコン酸化膜を低温で形成する方法は５５
０°Ｃ以上の高温度については、特開平１１−１４５１
３１号公報等に述べられているが５５０°Ｃ以下の低い
温度については、特開平１１−１４５１３１号公報等に
述べられている方法では、絶縁耐圧に優れた膜は形成で
きない。

【０００８】アクティブマトリクス型液晶表示装置や集
積回路等の電子部品を製造する際に、半導体膜や絶縁膜
やメタル膜を成膜して液晶ディスプレイの絵素や集積回
路のメモリーなどといった素子を形成する際に、プラズ
マ化学気相成長装置が用いられている。これらの装置に
用いられる通常のプラズマ化学気相成長装置は、基板を
３００〜５００°Ｃに熱し、１３．５６ＭＨｚの周波数
の高周波プラズマによって基板全面に成膜される。ヒー
タの電力消費により膨大な電力消費となる。そのため
に、二酸化炭素ガスを排出し地球温暖化を招く。各国が
二酸化炭素ガスの使用量を削減しようとしている中で、
この様な生産活動は時代の流れに沿うものではなく、早
急に改善が必要である。

【０００９】また、液晶表示装置においてはドライバな
ども基板２の上に一体化して作製するポリシリコン薄膜
トランジスタ製造プロセスが開発され、液晶表示パネル
の高精細化とシステム化が進展中である。従来の薄膜ト
ランジスタだけを作製する片チャネルＭＯＳアモルファ
スシリコン薄膜トランジスタから相補型ＭＯＳポリシリ
コン薄膜トランジスタを作製する様になりつつある。特
に、相補型ＭＯＳポリシリコン薄膜トランジスタは両チ
ャネルトランジスタを作る分だけ工程が長くなるため、
製造工程の短縮化は社会的に強く要請されている。

【００１０】本発明は上記問題点を解決するためになさ
れたものであり、高絶縁破壊耐性のの絶縁膜や半導体膜
を、形成できる半導体装置の製造方法及び半導体製造装
置並びにこれらによって製造された半導体装置で、特に
３００°Ｃ以下の低温で、半導体と半導体表面に形成さ
れる絶縁層や導電層との界面を改善し信頼性や特性を向
上させることを目的とする。

【００１１】

【課題を解決するための手段】本発明の請求項１記載の
半導体製造装置は、２つの電極間にプラズマを発生させ
て基板に成膜する半導体製造装置において、前記２つの
電極間に複数のプラズマ発生領域を有することを特徴と
している。

【００１２】本発明の請求項２記載の半導体製造装置
は、電極間を部分的に分離する絶縁体ブロックを設け、
絶縁体ブロックのない部分にプラズマ発生領域を形成す
ることを特徴としている。

【００１３】本発明の請求項３記載の半導体製造装置
は、電極間を部分的に分離する絶縁体ブロックがライン
状であることを特徴としている。

【００１４】本発明の請求項４記載の半導体製造装置
は、電極間を部分的に分離する絶縁体ブロックが耐熱性
絶縁材料からなることを特徴としている。

【００１５】本発明の請求項５記載の半導体製造装置
は、請求項１に記載の半導体製造装置において、酸素活
性種を含むプラズマを用いることを特徴としている。

【００１６】本発明の請求項６記載の半導体製造装置
は、請求項１に記載の半導体製造装置において、水素活
性種を含むプラズマを用いることを特徴としている。

【００１７】本発明の請求項７記載の半導体装置の製造
方法は、請求項１に記載の半導体製造装置を用い、成膜
時の基板温度が３００°Ｃ以下であることを特徴として
いる。

【００１８】本発明の請求項８記載の半導体装置は、請
求項１記載の半導体製造装置で製造した半導体装置であ
って、絶縁膜の固定電荷密度が、３．８×１０¹¹ｃｍ^-2
以下であることを特徴としている。

【００１９】本発明の請求項９記載の半導体装置は、請
求項１記載の半導体製造装置で製造した半導体装置であ
って、絶縁膜の絶縁耐圧が８ＭＶ／ｃｍ以上であること
を特徴としている。

【００２０】以下、上記構成による作用を説明する。

【００２１】平行平板型プラズマＣＶＤ装置において領
域制御すると、不要な活性種が少ないので、低温化の影
響を受けにくくなるために低温成膜が可能となる。した
がって、低温で成膜しても膜質は、高温で熱処理した絶
縁膜と同等の特性を維持することができる。また、平行
平板型プラズマＣＶＤ装置においてプラズマ発生領域を
複数存在するよう制御した場合は、副次反応で発生した
不要な活性種が基板表面に吸着しにくくなり、本来成膜
に寄与すべき活性種が膜表面を拡散し、効率的に成膜因
子として寄与する。本発明により、膜形成後に緻密化を
行うための、高温熱処理工程が不要となることから、綜
合的に薄膜形成に要する全エネルギ量を削減できる。

【００２２】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。

【００２３】（実施の形態１）本発明の本発明のプラズ
マ領域制御を行った化学気相成長法の概略図を図１に示
す。図２は本発明の絶縁体ブロックを設置した化学気相
成長装置の概略図である。マスク１で、ガラス、シリコ
ン等の基板２を下部電極４の上に固定し、上部電極３と
下部電極４の間で放電させて、上部電極３と下部電極４
の２つの電極間に複数のプラズマ５領域を発生させて、
基板２に成膜する半導体製造装置である。絶縁体ブロッ
ク６によりプラズマ５の発生領域を狭い領域に制御する
点が、本発明の構成の点で、図１３に示す従来の容量結
合型(平行平板型)プラズマＣＶＤ装置と異なる部分であ
る。

【００２４】従来の容量結合型プラズマＣＶＤ装置によ
る絶縁膜の形成方法に比較して、プラズマ５を、プラズ
マ５の領域内で、その反応種の組成と分布を制御するこ
とができる。プラズマ５を効率的に利用できるので、基
板２温度が３００°Ｃ以下の低温で成膜しても、フラッ
トバンド電圧の絶対値が低く、緻密性、リーク電流、絶
縁耐圧に優れた高品質な絶縁膜を形成することができ
る。

【００２５】図１３に示す従来のプラズマＣＶＤ装置を
用いて、プラズマ５を発生させた場合には、上記のプラ
ズマ５の反応が空間中で拡がりながら自由に起こるた
め、高次シランが発生しやすい。そのために、ＳｉＯ₂
系絶縁膜の成長表面には先に示した前駆体以外に、高次
シランを含む大きな分子が吸着し、成長表面の拡散を妨
げたり膜中にそのまま取り込まれたりするため、膜質を
悪化させる要因になる。

【００２６】これに対し、本発明のプラズマ５の発生領
域を狭い領域に制限することにより、ＳｉＨやＳｉＨ₂
が発生しても、副次的な反応を繰り返して起こす前にプ
ラズマ５が空間から出てしまうため、高次シランは発生
しにくくなる。上記の考えに基づいて、通常の平行平板
型プラズマＣＶＤ成膜によるＳｉＯ₂系絶縁膜とプラズ
マ５発生領域制御成膜によるＳｉＯ₂系絶縁膜とを比較
し、プラズマ５発生領域制御の基本的効果について検証
した。成膜チャンバは、電極面積は、３００ｍｍ×３０
０ｍｍ、放電周波数は１３．５６ＭＨｚである。また、
電極間隔は１３〜７０ｍｍ程度、基板２温度は室温〜３
１０°Ｃまで上昇させることができる。

【００２７】プラズマ５発生領域制御ＣＶＤ法の成膜例
として、ＳｉＯ₂系絶縁膜を成膜を行った場合について
以下に示す。ＳｉＯ₂系絶縁膜を成膜する際の原料ガス
としてＳｉＨ₄とＮ₂Ｏを使用した場合、プラズマ５中
での反応は図１４（式１）に示すように進み、前駆体
である（ＳｉＨ₃）₂Ｏが成長表面に到達後、水素と酸
素の置換が起こりＳｉＯ₂系絶縁膜になる。しかし、実
際には図１５（式２）に示すように、ＳｉＨ₄の解離に
よって発生する活性種はＳｉＨ₃だけでなく、ＳｉＨや
ＳｉＨ₂も発生し放電開始後、数μｓｅｃから数十μｓ
ｅｃ後には高次シランがプラズマ５中に存在することに
なる。

【００２８】プラズマ５発生領域制御を実現するため
に、図２に示すように、絶縁体ブロック６を上部電極３
と下部電極４の間に設置し、絶縁体ブロック６を介して
プラズマ５発生領域の制御を行った。プラズマ５発生領
域は図２に示すように、上部電極３と下部電極４と、絶
縁体ブロック６で囲まれた領域に制限され、小さなプラ
ズマ５の領域が多数存在している。本実施の形態１では
絶縁体ブロック６には石英板を用いたが、アルミナや棚
珪酸ガラス等の耐熱性材料からなる板を用いてもよい。
また基板２を固定している場合は、プラズマ５発生領域
付近に成膜されるが、基板２の全面に成膜する必要があ
る場合は、基板２を移動させる機構を設けることにより
基板２全面に成膜が可能である。

【００２９】プラズマ５の発生領域の制御を行った場合
と領域制御しない場合について、ＳｉＯ₂系絶縁膜につ
いて、ＳｉＨ₄流量、ＲＦパワ、基板温度を各々変化さ
せて膜特性を調べた。なお、ＳｉＨ₄流量、ＲＦパワを
検討した時の基板２温度は３００°Ｃとした。以下に示
す成膜条件にて実験を行った。ここで、ＳｉＨ₄ 流量、
３〜１０SCCM、Ｎ₂Ｏ流量１０００〜２０００ＳＣＣ
Ｍ、圧力９３〜１７３Ｐａ、ＲＦパワは、５０〜３００
Ｗ、上下電極間間隔は、１７．６ｍｍ、基板温度は、２
００〜３００°Ｃある。

【００３０】評価方法としては、膜の物性分析は下記の
方法でおこなった。ＦＴ−ＩＲ分光装置は、日本電子
（株）製の装置を使用した。ＦＴ−ＩＲ測定では、Ｓｉ
−Ｏの伸縮振動波数（１０７０ｃｍ^-1）付近の吸収を調
べることにより、Ｓｉ−Ｏのボンドの強さを調べた。膜
厚及び屈折率はＨｅ−Ｎｅレーザエリプソメータ及びソ
プラ社製分光エリプソメータにより測定した。また、電
気的特性の評価は下記の方法でおこなった。フラットバ
ンド電圧は、アジレントテクノロジ社のＬＣＲメータに
よるＣ−Ｖ測定から求めた。この時評価試料は、Ｐ型シ
リコンウエハに絶縁膜を１００ｎｍ程度成膜し、抵抗線
加熱蒸着法によりアルミニウム膜を、厚さ２５０ｎｍ程
度マスク蒸着して電極を作製した。電極の面積は、およ
そ０．０４平方センチメートルである。絶縁耐圧は、C
−V測定と同様、基板２に抵抗線加熱蒸着法によりアル
ミニウム電極を付けてアジレントテクノロジ社のパラメ
ーターアナライザ装置を用いて測定した。リーク電流評
価も、試料は同一のサンプルを用いて測定した。

【００３１】（実施の形態２）実施の形態２では図１に
記載の装置を用いて、ＳｉＨ₄流量依存性について検討
した。ＳｉＨ₄とＮ₂Ｏを原料ガスとしてＳｉＯ₂系絶縁
膜を成膜する場合、ＳｉＯ₂の理想的化学量論的組成に
近づけるにはＳｉＨ₄とＮ₂Ｏの流量比が重要なパラメー
タである。ここではＮ₂Ｏ流量は一定にし、ＳｉＨ₄流量
を変化させて電気特性を中心に膜特性を調べた。図３は
本発明のプラズマ領域制御を行った化学気相成長方法で
のモノシラン流量と成膜速度の依存性を示す図である。
図４は従来のプラズマ領域制御を行わない化学気相成長
方法のモノシラン流量と成膜速度の関係の一例を示す図
である。ＲＦパワによらずＳｉＨ₄流量が増加すること
で成膜速度が増加しており、この傾向はＳｉＨ₄の供給
律速になっている。また、プラズマ５領域制御の有無に
よる成膜速度に対するＳｉＨ₄流量依存性は、どちらも
同様の傾向を示した。図６にＲＦパワ５０Ｗの時のＳｉ
Ｈ₄流量とフラットバンド電圧Ｖ_fbの関係を示す。領域
制御有りと無しの場合を比較するとフラットバンド電圧
Ｖ_fbに顕著な差が見られている。プラズマ５領域制御有
りの場合はフラットバンド電圧が小さく、プラズマ５領
域制御無しの場合は大きい値になっている。後の、ＲＦ
パワ依存性の項目でも触れるが、ＲＦパワーが５０Wと
低い場合、Ｎ₂Ｏの解離状態に依って、フラットバンド
電圧Ｖ_fbに大きな差となっている。図６に示すように、
ＳｉＨ₄流量についてはプラズマ５領域領域制御有りと
無しのいずれも、ＳｉＨ₄流量を少なくし、ＳｉＨ₄とＮ
₂Ｏの流量比を小さくした方が、フラットバンド電圧は
低くなる。

【００３２】（実施の形態３）実施の形態３では、図１
に記載の装置を用いてＲＦパワ依存性について検討し
た。図５、図７、図８、図１１にＲＦパワと各パラメー
タとの関係を示す。プラズマ５発生領域制御を行った場
合もプラズマ５発生領域制御を行わなかった場合も、共
にＲＦパワが変わっても各々の成膜速度の変動分はほと
んどない。実施の形態2で示したようにＳｉＨ₄流量によ
って成膜速度が決まっておりＳｉＨ₄流量の供給律速条
件で成膜される。図８にＲＦパワとＦＴ−ＩＲ測定での
Ｓｉ−Ｏ伸縮モードのピーク位置の関係を示す。パワの
増加とともにピーク位置は高波数側にシフトし、熱酸化
膜でのピーク位置、１０７０ｃｍ^-1程度に近づくことか
ら、パワ増加につれ膜質的には熱酸化膜の膜質に近づい
ている。プラズマ５発生領域制御を行った場合はピーク
波数が高く緻密性が向上した点が確認できた。ＲＦパワ
と電界強度２ＭＶ／ｃｍでのリーク電流の関係を図１１
に示す。プラズマ５領域制御を行った場合の方が、明か
にリーク電流が低く膜質が良くなっていることを示して
いる。図１０に代表的なＪ−Ｅ特性を示す。プラズマ５
領域制御を行う方が、リーク電流が小さくなっていると
ともに絶縁耐圧も良くなっている。図７にＲＦパワとフ
ラットバンド電圧Ｖ_fbの関係を示す。図７からプラズマ
５領域制御無しの場合は、パワが小さいとフラットバン
ド電圧の絶対値が大きくなっている。これはＲＦパワが
小さいとＮ₂Ｏの解離が進まず、酸素が供給されにくい
ためＳｉ−Ｏの結合が弱くなり、膜質が悪化したためで
ある。言い換えればプラズマ５領域制御無しの場合は、
膜質を向上させるためにはＲＦパワを大きくしなければ
ならない。しかしＳｉＨ₄流量を小さくし、ＳｉＨ₄の供
給律速状態で成膜する必要があることから、ＲＦパワを
上げても成膜速度は上がらず、消費エネルギの観点から
判断すれば、無駄なエネルギを使用していることにな
る。

【００３３】一方、プラズマ５領域制御有りの場合は低
いパワでも良好な膜質が得られることから、ＲＦパワに
対するプロセスウィンドウが広く、RFパワを小さい条件
に選ぶことで、従来の成膜方法よりＲＦパワによる消費
エネルギを低減できる。

【００３４】（実施の形態４）実施の形態４では、図１
に記載の装置を用いて基板２の温度依存性について調べ
た。上記の成膜速度のデータと同様にプラズマ５領域制
御有りの場合の方が２０〜３０％成膜速度は遅い。また
成膜速度は基板２の温度が低くなると低下する。図９に
基板２の温度とＦＴ−ＩＲ測定でのＳｉ−Ｏ伸縮モード
のピーク位置の関係を示す。基板２の温度を下げるとピ
ーク位置は低波数側にシフトし、緻密性の低下を示し
た。Ｓｉ−Ｏ伸縮モードのピーク位置に関しても、プラ
ズマ５領域制御有りの方が基板２の温度を低くしても変
化が小さく、低温化しても高温度での特性が維持でき
た。プラズマ５領域を制御しない場合は、基板２の温度
が下がることで、副次反応で発生した不要な活性種が基
板２の表面に吸着しやすくなり、本来、成膜に寄与すべ
き活性種が膜表面を拡散するのを妨げる。しかし、プラ
ズマ５領域制御すると不要な活性種が少ないので低温化
の影響を受けにくく、プラズマ５領域制御により低温成
膜が可能となる。

【００３５】（実施の形態５）実施の形態５では、図１
に記載の装置を用いて、本発明をアモルファスシリコン
や微結晶シリコンの成膜にも適用することを調べた。ア
モルファスシリコンや微結晶シリコンの成膜には，Ｓｉ
Ｈ₄とＨ₂の原料ガスを用いた。図１３に示す従来の容量
結合型プラズマＣＶＤでは、プラズマ５を発生させる
と、図１５（式２）に示した反応が起こりやすいために
膜中に高次シランが取り込まれたり、パーティクルが発
生するなどの問題が生じる。従って成膜速度を遅くし
て、上記の問題を生じにくくして対策している。

【００３６】本発明では、アモルファスシリコンや微結
晶シリコンの成膜に、プラズマ５の領域制御をおこな
い、プラズマ５を狭い領域に制限することにより、図１
３に示す従来の容量結合型プラズマＣＶＤに比較して、
高次のシランが発生しにくくなり、成膜速度を速くして
も良好な膜質を維持することを確認した。

【００３７】（実施の形態６）実施の形態６では、図１
に記載の装置を用いて、ＳｉＯ₂系絶縁膜の膜質を向上
させることができることの確認を、基板２温度の低温化
や低パワ条件で膜特性の点から従来の成膜方法との比較
検討をおこなった。その結果、ＳｉＯ₂系絶縁膜の膜質
の評価結果からプラズマ５領域制御を行うことで、フラ
ットバンド電圧やリーク電流が改善され、ＳｉＯ₂系絶
縁膜の膜質を向上させることができることが確認され
た。プラズマ５領域制御無しで評価した条件の中で、良
好な膜質が得られるＲＦパワは３００Ｗであるが、プラ
ズマ５領域制御を行った場合に、同等以上の膜質が得ら
れるＲＦパワの範囲は５０〜３００Ｗと広い。さらに低
温成膜した場合であっても膜質劣化が小さい。このこと
から、ＲＦパワや基板２温度のプロセスウィンドウが広
く、低パワ低温成膜による生産プロセスの消費エネルギ
低減に寄与できる。尚、上記の成膜実験で得られた膜特
性の一例は以下の通りである。フラットバンド電圧は−
４．８Ｖ( ａｓ−ｇｒｏｗｎ )、固定電荷密度は３．８
×１０¹¹ｃｍ^-2、絶縁耐圧８ＭＶ／ｃｍ以上（測定条件
は、ａｔ、１μＡ／ｃｍ²）、リーク電流は８．２×１
０^-11Ａ／ｃｍ²（測定条件は、ａｔ、２ＭＶ／ｃ
ｍ）。本発明により、膜特性を向上させ基板２温度の低
温化や低パワ条件で良好な膜特性が得られた。

【００３８】（実施の形態７）実施の形態７では、図１
に記載の装置を用いて、ＳｉＯ₂系絶縁膜の膜質を向上
させることができることの確認を、フラットバンド電圧
やリーク電流に関する膜特性の点から、従来の成膜方法
との比較検討をおこない、さらにＳｉＯ₂系絶縁膜ゲー
ト絶縁膜として形成したアクティブマトリクス基板を試
作し、そのＴＦＴのＩｄ−Ｖｇ特性が実用可能かどうか
の確認をおこなった。その結果、プラズマ５領域制御を
行うことで、フラットバンド電圧やリーク電流が改善さ
れ、ＳｉＯ₂系絶縁膜の膜質を向上させることができる
ことが確認できた。実際にＴＦＴ型液晶表示装置のアク
ティブマトリクス基板として、基板２として、硼珪酸ガ
ラスコーニング♯７０５９を用いてゲート絶縁膜とし
て、プラズマ５領域制御を行って、ＲＦパワ３００Ｗ、
温度３００°Ｃで低温成膜を行った。その際モニタ基板
で確認した膜特性は以下の通りであった。フラットバン
ド電圧−４．８Ｖ（ａｓ−ｇｒｏｗｎ）、固定電荷密度
は３．８×１０¹¹ｃｍ^-2、絶縁耐圧８ＭＶ／ｃｍ以上
（測定条件ａｔ、１μＡ／ｃｍ²）、リーク電流は８．
２×１０^-11Ａ／ｃｍ²以下（測定条件ａｔ、２ＭＶ／ｃ
ｍ）。上記の条件でＳｉＯ₂ゲート絶縁膜を成膜しＴＦ
Ｔを作製した。代表的なＴＦＴのＩｄ−Ｖｇ特性の一例
を、図１２に示す。ＴＦＴ型液晶表示装置のアクティブ
マトリクス基板のＴＦＴ特性として、従来の容量結合型
プラズマＣＶＤで成膜を行ったＳｉＯ₂膜より、基板２
温度の低温化ができ、アクティブマトリクス型液晶表示
装置として十分実用的に機能できる良好なＩｄ−Ｖｇ特
性を有するＴＦＴが得られた。

【００３９】

【発明の効果】以上説明したように、本発明による絶縁
膜形成及び装置によれば、不要な活性種が少ないので低
温化の影響を受けにくくなり低温成膜が可能となる効果
を奏する。具体的に本発明の製造装置で成膜したＳｉＯ
₂膜でのＳｉ−Ｏ伸縮モードのピーク位置を確認する
と、基板温度が３００°Ｃ以下でも高温度で成膜した膜
特性と同等の高品質絶縁膜を形成できる効果を奏するこ
とを確認した。

【００４０】また、プラズマ発生領域制御ＣＶＤと従来
のプラズマＣＶＤを比較するとＲＦパワに関しては、低
パワ側にプロセスウィンドウが拡がり、成膜後の緻密化
焼成なしでも良好な成膜ができる。基板温度が下がるこ
とで副次反応で発生した不要な活性種が基板表面に吸着
しにくくなり、本来成膜に寄与すべき活性種が膜表面を
拡散するのを妨げるので、膜形成後に高温熱処理が不要
となり、生産プロセスの省電力化を促進し、そのため炭
酸ガス排出による地球温暖化や大気の汚染を防止する効
果を奏する。

【図面の簡単な説明】

【図１】本発明のプラズマ領域制御を行った化学気相成
長法の概略図である。

【図２】本発明の絶縁体ブロックを設置した化学気相成
長装置の概略図である。

【図３】本発明のプラズマ領域制御を行った化学気相成
長方法でのモノシラン流量と成膜速度の関係の一例を示
す図である。

【図４】従来のプラズマ領域制御を行わない化学気相成
長方法のモノシラン流量と成膜速度の関係の一例を示す
図である。

【図５】従来のプラズマ領域制御を行わない化学気相成
長方法のＲＦパワと成膜速度の関係の一例を示す図であ
る。

【図６】本発明のプラズマ領域制御を行った化学気相成
長方法と従来の化学気相成長方法のフラットバンド電圧
のモノシラン流量依存性を示す図である。

【図７】本発明のプラズマ領域制御を行った化学気相成
長方法と従来の化学気相成長方法のフラットバンド電圧
のＲＦパワ依存性を示す図である。

【図８】本発明のプラズマ領域制御を行った化学気相成
長法と従来の化学気相成長方法のＳｉ−Ｏ伸縮モード波
数のＲＦパワ依存性を示す図である。

【図９】本発明のプラズマ領域制御を行った化学気相成
長方法と従来の化学気相成長方法のＳｉ−Ｏ伸縮モード
波数の基板温度依存性を示す図である。

【図１０】本発明のプラズマ領域制御を行った化学気相
成長方法と従来の化学気相成長方法の電流密度Ｊと電界
強度Ｅの関係を示す図である。

【図１１】本発明のプラズマ領域制御を行った化学気相
成長方法と従来の化学気相成長方法のリーク電流のＲＦ
パワ依存性を示す図である。

【図１２】本発明のプラズマ領域制御を行った化学気相
成長方法でゲート絶縁膜を作製したＴＦＴでのＩｄ−Ｖ
ｇ特性の一例である。

【図１３】従来の容量結合型（平行平板型）プラズマＣ
ＶＤ装置の概略図である。

【図１４】ＳｉＯ₂系絶縁膜を成膜する際の原料ガスと
してＳｉＨ₄とＮ₂Ｏを使用した場合でのプラズマ中で
の反応式（式１）である。

【図１５】実際に放電開始後プラズマ中に存在する発生
する活性種の反応式（式２）である。

【符号の説明】

１マスク２基板３上部電極４下部電極５プラズマ６絶縁体ブロック

───────────────────────────────────────────────────── フロントページの続き (72)発明者山田公彦大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 4K030 AA06 AA14 AA17 BA44 FA03 JA10 KA30 KA46 LA02 5F045 AA08 AB04 AB32 AD03 AD04 AD05 AD06 AD07 BB07 DC61 DP02 DQ10 EB02 EH14 5F058 BA20 BC02 BF07 BJ02

Claims

【特許請求の範囲】

【請求項１】２つの電極間にプラズマを発生させて基
板に成膜する半導体製造装置において、前記２つの電極間に複数のプラズマ発生領域を有するこ
とを特徴とする半導体製造装置。
【請求項２】電極間を部分的に分離する絶縁体ブロッ
クを設け、絶縁体ブロックのない部分にプラズマ発生領
域を形成することを特徴とする請求項1記載の半導体製
造装置。
【請求項３】絶縁体ブロックがライン状であることを
特徴とする請求項２記載の半導体製造装置。
【請求項４】絶縁体ブロックが耐熱性絶縁材料からな
ることを特徴とする請求項２から請求項３に記載の半導
体製造装置。
【請求項５】酸素活性種を含むプラズマを用いること
を特徴とする、請求項１に記載の半導体製造装置。
【請求項６】水素活性種を含むプラズマを用いること
を特徴とする、請求項１に記載の半導体製造装置。
【請求項７】成膜時の基板温度が３００°Ｃ以下であ
ることを特徴とする請求項１に記載の半導体製造装置を
用いた半導体装置の製造方法。
【請求項８】請求項１記載の半導体製造装置で製造し
た半導体装置であって、絶縁膜の固定電荷密度が、３．
８×１０¹¹ｃｍ^-2以下であることを特徴とする半導体装
置。
【請求項９】請求項１記載の半導体製造装置で製造し
た半導体装置であって、絶縁膜の絶縁耐圧が８ＭＶ／ｃ
ｍ以上であることを特徴とする半導体装置。