JP2001275954A - 電子内視鏡装置 - Google Patents
電子内視鏡装置Info
- Publication number
- JP2001275954A JP2001275954A JP2000093284A JP2000093284A JP2001275954A JP 2001275954 A JP2001275954 A JP 2001275954A JP 2000093284 A JP2000093284 A JP 2000093284A JP 2000093284 A JP2000093284 A JP 2000093284A JP 2001275954 A JP2001275954 A JP 2001275954A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- electronic endoscope
- circuit
- clock signal
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Instruments For Viewing The Inside Of Hollow Bodies (AREA)
- Endoscopes (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Closed-Circuit Television Systems (AREA)
Abstract
(57)【要約】
【課題】 デジタル信号をある程度の長さのケーブルを
伝送させ、かつクロック信号が高速化される場合に生じ
る映像信号のラッチミスをなくす。 【解決手段】 ＣＣＤ１１の出力信号をデジタル映像処
理する電子スコープ１０がケーブルを介してプロセッサ
装置１８に接続されており、このプロセッサ装置１８で
は、映像ラッチ回路２０により上記電子スコープ１０か
ら出力されたデジタル映像信号をラッチする。そして、
上記プロセッサ装置１８内にマイコン２３により制御さ
れる遅延回路２２を設け、上記電子スコープ１０から供
給された基準クロック信号に所定の遅延量を与え、この
遅延クロック信号に基づいたラッチパルスで映像信号を
正確にラッチする。上記の遅延回路は、電子スコープ１
０側に設けることもできる。
伝送させ、かつクロック信号が高速化される場合に生じ
る映像信号のラッチミスをなくす。 【解決手段】 ＣＣＤ１１の出力信号をデジタル映像処
理する電子スコープ１０がケーブルを介してプロセッサ
装置１８に接続されており、このプロセッサ装置１８で
は、映像ラッチ回路２０により上記電子スコープ１０か
ら出力されたデジタル映像信号をラッチする。そして、
上記プロセッサ装置１８内にマイコン２３により制御さ
れる遅延回路２２を設け、上記電子スコープ１０から供
給された基準クロック信号に所定の遅延量を与え、この
遅延クロック信号に基づいたラッチパルスで映像信号を
正確にラッチする。上記の遅延回路は、電子スコープ１
０側に設けることもできる。
Description
【０００１】
【発明の属する技術分野】本発明は電子内視鏡装置、特
に電子内視鏡とプロセッサ装置との間でデジタル映像信
号を伝送する装置において、この映像信号をラッチする
際のタイミングのずれを解消すための構成に関する。
に電子内視鏡とプロセッサ装置との間でデジタル映像信
号を伝送する装置において、この映像信号をラッチする
際のタイミングのずれを解消すための構成に関する。
【０００２】
【従来の技術】図５には、電子内視鏡装置の全体構成が
示されており、電子スコープ（電子内視鏡）１は先端部
に固体撮像素子であるＣＣＤ（Charge Coupled Devic
e）２を搭載し、ケーブル３等によって他の装置に接続
される。即ち、電子スコープ１は、例えば上記ケーブル
３及びコネクタ部４により光源装置５に接続され、この
コネクタ部４から分岐するケーブル６によってプロセッ
サ装置７に接続される。
示されており、電子スコープ（電子内視鏡）１は先端部
に固体撮像素子であるＣＣＤ（Charge Coupled Devic
e）２を搭載し、ケーブル３等によって他の装置に接続
される。即ち、電子スコープ１は、例えば上記ケーブル
３及びコネクタ部４により光源装置５に接続され、この
コネクタ部４から分岐するケーブル６によってプロセッ
サ装置７に接続される。
【０００３】そして、近年の電子内視鏡装置では、上記
ＣＣＤ２から出力された信号の映像処理がデジタル信号
で行われており、このために、例えば電子スコープ１側
の上記コネクタ部４にＤＶＰ（デジタルビデオプロセッ
サ）８等が設けられる。即ち、図示していないが、ＣＣ
Ｄ２の出力はアナログ信号領域のＣＤＳ（相関二重サン
プリング）回路、ＡＧＣ（自動利得制御）回路等によ
る、クランプを含むサンプリングや増幅等の処理を経
て、デジタル信号領域のＤＶＰ８に供給され、このＤＶ
Ｐ８では、例えばＹ（輝度）信号、Ｃ（色差）信号等に
変換されてガンマ補正等のその他の処理が施される。
ＣＣＤ２から出力された信号の映像処理がデジタル信号
で行われており、このために、例えば電子スコープ１側
の上記コネクタ部４にＤＶＰ（デジタルビデオプロセッ
サ）８等が設けられる。即ち、図示していないが、ＣＣ
Ｄ２の出力はアナログ信号領域のＣＤＳ（相関二重サン
プリング）回路、ＡＧＣ（自動利得制御）回路等によ
る、クランプを含むサンプリングや増幅等の処理を経
て、デジタル信号領域のＤＶＰ８に供給され、このＤＶ
Ｐ８では、例えばＹ（輝度）信号、Ｃ（色差）信号等に
変換されてガンマ補正等のその他の処理が施される。
【０００４】このＤＶＰ８の出力は、上記ケーブル６を
介してプロセッサ装置７へ供給され、このプロセッサ装
置７でビデオ信号がラッチされ、例えば画像メモリに一
旦記憶された後、更に各種の処理及び出力処理が施され
る。このプロセッサ装置７から出力されたビデオ信号
は、モニタへ出力されることにより、このモニタ画面に
被観察体が表示される。
介してプロセッサ装置７へ供給され、このプロセッサ装
置７でビデオ信号がラッチされ、例えば画像メモリに一
旦記憶された後、更に各種の処理及び出力処理が施され
る。このプロセッサ装置７から出力されたビデオ信号
は、モニタへ出力されることにより、このモニタ画面に
被観察体が表示される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の電子内視鏡装置では、ＤＶＰ８から出力されたデジ
タルビデオ信号をある程度の長さのケーブル６を介して
プロセッサ装置７へ供給すること、そして近年では画像
処理のための基準クロックやタイミングパルスが高速化
していること、或いはこの基準クロック周波数とビデオ
信号の周波数が異なること等から、プロセッサ装置７で
のビデオ信号のラッチのタイミングが合わず、ラッチミ
スが起こるという不具合が生じている。
来の電子内視鏡装置では、ＤＶＰ８から出力されたデジ
タルビデオ信号をある程度の長さのケーブル６を介して
プロセッサ装置７へ供給すること、そして近年では画像
処理のための基準クロックやタイミングパルスが高速化
していること、或いはこの基準クロック周波数とビデオ
信号の周波数が異なること等から、プロセッサ装置７で
のビデオ信号のラッチのタイミングが合わず、ラッチミ
スが起こるという不具合が生じている。
【０００６】図６には、上記プロセッサ装置７における
信号処理が示されており、例えば電子スコープ１から図
６（Ａ），（Ｂ）に示されるＣ（色差）信号とＹ（輝
度）信号が供給される。ここで、Ｙ信号について考える
と、本来なら図６（Ｃ）のラッチパルス１によってラッ
チされる必要があるが、基準クロックの高速化等によ
り、図６（Ｄ）のように位相がずれたラッチパルスが形
成されることがある。このラッチパルスによれば、Ｙ信
号の中心部分（実質部分）を抽出することができず、正
確な映像処理が困難となる。
信号処理が示されており、例えば電子スコープ１から図
６（Ａ），（Ｂ）に示されるＣ（色差）信号とＹ（輝
度）信号が供給される。ここで、Ｙ信号について考える
と、本来なら図６（Ｃ）のラッチパルス１によってラッ
チされる必要があるが、基準クロックの高速化等によ
り、図６（Ｄ）のように位相がずれたラッチパルスが形
成されることがある。このラッチパルスによれば、Ｙ信
号の中心部分（実質部分）を抽出することができず、正
確な映像処理が困難となる。
【０００７】一方、電子内視鏡装置のアナログ信号処理
領域において、信号遅延に対応する従来例として、特許
第２８２１１９６号に示されるものがある。この装置で
は、長さの異なる電子スコープに対応して、遅延手段に
より基準信号を遅延させ、この遅延された基準信号によ
りビデオ信号を処理し、これにより最適なタイミングで
ビデオ信号をクランプするようになっている。しかし、
このような電子スコープの長さに対応した信号遅延処理
をした場合でも、上記不具合は別の問題として生じる。
領域において、信号遅延に対応する従来例として、特許
第２８２１１９６号に示されるものがある。この装置で
は、長さの異なる電子スコープに対応して、遅延手段に
より基準信号を遅延させ、この遅延された基準信号によ
りビデオ信号を処理し、これにより最適なタイミングで
ビデオ信号をクランプするようになっている。しかし、
このような電子スコープの長さに対応した信号遅延処理
をした場合でも、上記不具合は別の問題として生じる。
【０００８】本発明は上記問題点に鑑みてなされたもの
であり、その目的は、デジタル映像信号をある程度の長
さのケーブルを伝送させ、かつクロック信号が高速化さ
れる場合に生じる映像信号のラッチミスをなくすことが
できる電子内視鏡装置を提供することにある。
であり、その目的は、デジタル映像信号をある程度の長
さのケーブルを伝送させ、かつクロック信号が高速化さ
れる場合に生じる映像信号のラッチミスをなくすことが
できる電子内視鏡装置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る電子内視鏡装置は、撮像素子から出
力された信号をデジタル信号へ変換して映像処理するデ
ジタル信号処理回路を有する電子内視鏡と、この電子内
視鏡から入力したデジタル映像信号を、基準クロック信
号に基づいて形成されたラッチパルスによってラッチす
る映像ラッチ回路を有するプロセッサ装置と、上記電子
内視鏡からプロセッサ装置へ供給される上記基準クロッ
ク信号を所定量だけ遅延する遅延回路とを設けたことを
特徴とする。なお、上記基準クロック信号は、基準発振
器で発振する周波数の整数倍の周波数信号等で、画像形
成に必要な各種のパルスを形成するために複数種類が存
在する。請求項２に係る発明は、接続された上記電子内
視鏡又はプロセッサ装置の種類を判別し、この電子内視
鏡のデジタル信号処理回路と上記映像ラッチ回路との間
の伝送路の長さと、使用される基準クロック信号の速度
により、上記遅延回路の遅延量を設定する制御回路を設
けたことを特徴とする。
に、請求項１に係る電子内視鏡装置は、撮像素子から出
力された信号をデジタル信号へ変換して映像処理するデ
ジタル信号処理回路を有する電子内視鏡と、この電子内
視鏡から入力したデジタル映像信号を、基準クロック信
号に基づいて形成されたラッチパルスによってラッチす
る映像ラッチ回路を有するプロセッサ装置と、上記電子
内視鏡からプロセッサ装置へ供給される上記基準クロッ
ク信号を所定量だけ遅延する遅延回路とを設けたことを
特徴とする。なお、上記基準クロック信号は、基準発振
器で発振する周波数の整数倍の周波数信号等で、画像形
成に必要な各種のパルスを形成するために複数種類が存
在する。請求項２に係る発明は、接続された上記電子内
視鏡又はプロセッサ装置の種類を判別し、この電子内視
鏡のデジタル信号処理回路と上記映像ラッチ回路との間
の伝送路の長さと、使用される基準クロック信号の速度
により、上記遅延回路の遅延量を設定する制御回路を設
けたことを特徴とする。
【００１０】上記の構成によれば、例えばプロセッサ装
置のマイコンは接続された電子内視鏡からの情報により
所定の遅延量を遅延回路に対し設定することになり、こ
の遅延回路では、電子内視鏡から入力した基準クロック
信号を上記遅延量だけ遅らせる。そして、このようにし
て位相調整された基準クロック信号によりラッチパルス
が形成され、このラッチパルスによってビデオ信号がラ
ッチされるので、例えばＹ信号、Ｃ信号のラッチミスが
解消される。
置のマイコンは接続された電子内視鏡からの情報により
所定の遅延量を遅延回路に対し設定することになり、こ
の遅延回路では、電子内視鏡から入力した基準クロック
信号を上記遅延量だけ遅らせる。そして、このようにし
て位相調整された基準クロック信号によりラッチパルス
が形成され、このラッチパルスによってビデオ信号がラ
ッチされるので、例えばＹ信号、Ｃ信号のラッチミスが
解消される。
【００１１】
【発明の実施の形態】図１及び図２には、実施形態の第
１例に係る電子内視鏡装置の構成が示されており、図１
の電子内視鏡（電子スコープ）１０には、先端部にＣＣ
Ｄ１２が設けられ、このＣＣＤ１２から読み出された信
号はＣＤＳ（相関二重サンプリング）／ＡＧＣ（自動利
得制御）回路１２に供給される。このＣＤＳ／ＡＧＣ回
路１２では、アナログビデオ信号が相関二重サンプリン
グされると共に、所定レベルへの増幅が行われる。
１例に係る電子内視鏡装置の構成が示されており、図１
の電子内視鏡（電子スコープ）１０には、先端部にＣＣ
Ｄ１２が設けられ、このＣＣＤ１２から読み出された信
号はＣＤＳ（相関二重サンプリング）／ＡＧＣ（自動利
得制御）回路１２に供給される。このＣＤＳ／ＡＧＣ回
路１２では、アナログビデオ信号が相関二重サンプリン
グされると共に、所定レベルへの増幅が行われる。
【００１２】上記ＣＤＳ／ＡＧＣ回路１２には、アナロ
グ信号をデジタル信号へ変換するＡ／Ｄ変換器１４、Ｄ
ＶＰ（デジタルビデオプロセッサ）１５が接続され、ま
たこのＤＶＰ１５やその他の回路を制御するマイコン１
６が設けられる。上記ＤＶＰ１５は、デジタル変換され
たビデオ信号につき、デジタル映像処理を施しており、
例えば図６（Ａ），（Ｂ）に示したＲ（赤）−Ｙ０，Ｂ
（青）−Ｙ０，Ｒ−Ｙ ４，Ｂ−Ｙ４ …からなるＣ（色
差）信号、Ｙ０，Ｙ１，Ｙ２ …からなるＹ（輝度）信
号等に変換されると共に、ガンマ補正等の映像処理が施
される。なお、上記ＣＤＳ／ＡＧＣ回路１２からマイコ
ン１６までの回路は、電子スコープ１０のケーブル端の
コネクタ部１０Ｃ（図５の４）内に配置される。
グ信号をデジタル信号へ変換するＡ／Ｄ変換器１４、Ｄ
ＶＰ（デジタルビデオプロセッサ）１５が接続され、ま
たこのＤＶＰ１５やその他の回路を制御するマイコン１
６が設けられる。上記ＤＶＰ１５は、デジタル変換され
たビデオ信号につき、デジタル映像処理を施しており、
例えば図６（Ａ），（Ｂ）に示したＲ（赤）−Ｙ０，Ｂ
（青）−Ｙ０，Ｒ−Ｙ ４，Ｂ−Ｙ４ …からなるＣ（色
差）信号、Ｙ０，Ｙ１，Ｙ２ …からなるＹ（輝度）信
号等に変換されると共に、ガンマ補正等の映像処理が施
される。なお、上記ＣＤＳ／ＡＧＣ回路１２からマイコ
ン１６までの回路は、電子スコープ１０のケーブル端の
コネクタ部１０Ｃ（図５の４）内に配置される。
【００１３】このような電子スコープ１０は、ケーブル
及びコネクタ（図５の３，４）によりプロセッサ装置１
８に接続されており、このプロセッサ装置１８内に、ビ
デオ信号をラッチする映像ラッチ回路２０、デジタル信
号をアナログ信号へ変換するＤ／Ａ変換器２１が設けら
れる。また、電子スコープ１０から供給された基準クロ
ック信号を所定時間だけ遅延させる遅延回路２２、この
遅延回路２２の遅延量を制御するマイコン２３が設けら
れる。
及びコネクタ（図５の３，４）によりプロセッサ装置１
８に接続されており、このプロセッサ装置１８内に、ビ
デオ信号をラッチする映像ラッチ回路２０、デジタル信
号をアナログ信号へ変換するＤ／Ａ変換器２１が設けら
れる。また、電子スコープ１０から供給された基準クロ
ック信号を所定時間だけ遅延させる遅延回路２２、この
遅延回路２２の遅延量を制御するマイコン２３が設けら
れる。
【００１４】即ち、このマイコン２３は例えば電源投入
時に接続されている電子スコープ１０のマイコン１６と
の間で情報通信を行い、上記遅延回路２２の遅延量を設
定する。上記電子スコープ１０には、例えばコネクタ部
１０Ｃからプロセッサ装置１８までの接続ケーブル（図
５の６）の長さと使用される基準クロック信号の速度等
を考慮した遅延量の情報が設定されており、この遅延量
情報を受信することにより所定の遅延量が設定される。
もちろん、電子スコープ１０からの情報を受信せずに、
上記マイコン２３により所定の遅延量を設定するように
してもよい。
時に接続されている電子スコープ１０のマイコン１６と
の間で情報通信を行い、上記遅延回路２２の遅延量を設
定する。上記電子スコープ１０には、例えばコネクタ部
１０Ｃからプロセッサ装置１８までの接続ケーブル（図
５の６）の長さと使用される基準クロック信号の速度等
を考慮した遅延量の情報が設定されており、この遅延量
情報を受信することにより所定の遅延量が設定される。
もちろん、電子スコープ１０からの情報を受信せずに、
上記マイコン２３により所定の遅延量を設定するように
してもよい。
【００１５】図２には、上記遅延回路２２（２８）の内
部構成が示されており、この遅延回路２２は、複数のゲ
ート遅延素子２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ
…とマルチプレクサ２６を備えている。即ち、上記ゲー
ト遅延素子２５ａ〜２５ｅは、トランジスタ素子内を通
過する時間、例えば数ナノ秒だけ信号を遅らせる役目を
し、マルチプレクサ２５の入力ポート１〜５に異なる遅
延量の基準クロック信号を供給する。従って、マルチプ
レクサ２５にて入力ポート１，２，３，４…を選択する
ことにより、任意の遅延量を設定することができる。な
お、上記基準クロック信号は基準発振器で発振する周波
数の整数倍の周波数信号等であり、図示していないタイ
ミングジェネレータ等から供給される。
部構成が示されており、この遅延回路２２は、複数のゲ
ート遅延素子２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ
…とマルチプレクサ２６を備えている。即ち、上記ゲー
ト遅延素子２５ａ〜２５ｅは、トランジスタ素子内を通
過する時間、例えば数ナノ秒だけ信号を遅らせる役目を
し、マルチプレクサ２５の入力ポート１〜５に異なる遅
延量の基準クロック信号を供給する。従って、マルチプ
レクサ２５にて入力ポート１，２，３，４…を選択する
ことにより、任意の遅延量を設定することができる。な
お、上記基準クロック信号は基準発振器で発振する周波
数の整数倍の周波数信号等であり、図示していないタイ
ミングジェネレータ等から供給される。
【００１６】実施形態例は以上の構成からなり、図１の
ＣＣＤ１１の出力信号は、ＣＤＳ／ＡＧＣ回路１２へ供
給され、ここでアナログビデオ信号は相関二重サンプリ
ングと増幅が行われる。この後、ビデオ信号はＡ／Ｄ変
換器１４にてデジタル信号へ変換され、ＤＶＰ１５でデ
ジタル映像処理が施される。即ち、ビデオ信号として例
えばＹ信号とＣ信号が形成されると共に、ガンマ補正等
の各種の処理が行われる。なお、上記Ｙ，Ｃ信号の代わ
りに、Ｒ（赤），Ｇ（緑），Ｂ（青）の信号を形成し、
これらの信号について各種処理を施すことができる。
ＣＣＤ１１の出力信号は、ＣＤＳ／ＡＧＣ回路１２へ供
給され、ここでアナログビデオ信号は相関二重サンプリ
ングと増幅が行われる。この後、ビデオ信号はＡ／Ｄ変
換器１４にてデジタル信号へ変換され、ＤＶＰ１５でデ
ジタル映像処理が施される。即ち、ビデオ信号として例
えばＹ信号とＣ信号が形成されると共に、ガンマ補正等
の各種の処理が行われる。なお、上記Ｙ，Ｃ信号の代わ
りに、Ｒ（赤），Ｇ（緑），Ｂ（青）の信号を形成し、
これらの信号について各種処理を施すことができる。
【００１７】上記のＤＶＰ１５から出力されるＹ信号，
Ｃ信号は、プロセッサ装置１８の映像ラッチ回路２０へ
供給されるが、同時にＤＶＰ１５から出力される基準ク
ロック信号は遅延回路２０にて所定遅延量が与えられ
る。即ち、マイコン２３により遅延回路２２の遅延量設
定制御が行われ、マルチプレクサ２６の入力ポート１，
２，３，４…のいずれかを選択することにより、所定遅
延量の基準クロック信号を出力することになる。そし
て、この基準クロック信号は映像ラッチ回路２０へ供給
され、この遅延クロック信号から形成されたラッチパル
スにてＣ信号，Ｙ信号がラッチされる。
Ｃ信号は、プロセッサ装置１８の映像ラッチ回路２０へ
供給されるが、同時にＤＶＰ１５から出力される基準ク
ロック信号は遅延回路２０にて所定遅延量が与えられ
る。即ち、マイコン２３により遅延回路２２の遅延量設
定制御が行われ、マルチプレクサ２６の入力ポート１，
２，３，４…のいずれかを選択することにより、所定遅
延量の基準クロック信号を出力することになる。そし
て、この基準クロック信号は映像ラッチ回路２０へ供給
され、この遅延クロック信号から形成されたラッチパル
スにてＣ信号，Ｙ信号がラッチされる。
【００１８】図４には、上記Ｙ信号とラッチパルスが示
されており、当該第１例によれば、所定の遅延量が与え
られた図４（Ｂ）のラッチパルスにより、図４（Ａ）の
Ｙ信号中央の実質部を良好にラッチできることになる。
されており、当該第１例によれば、所定の遅延量が与え
られた図４（Ｂ）のラッチパルスにより、図４（Ａ）の
Ｙ信号中央の実質部を良好にラッチできることになる。
【００１９】図３には、実施形態の第２例の構成が示さ
れており、この第２例は遅延回路を電子スコープ１０側
に配置したものである。図３に示されるように、電子ス
コープ１０には、ＣＣＤ１１からＤＶＰ１５が設けられ
ると共に、このＤＶＰ１５の後段に図２の構成と同一の
遅延回路２８が設けられ、この遅延回路２８の遅延量は
マイコン２９によって制御される。一方、プロセッサ装
置１８では、映像ラッチ回路２０、Ｄ／Ａ変換器２１及
びマイコン３０が配置される。
れており、この第２例は遅延回路を電子スコープ１０側
に配置したものである。図３に示されるように、電子ス
コープ１０には、ＣＣＤ１１からＤＶＰ１５が設けられ
ると共に、このＤＶＰ１５の後段に図２の構成と同一の
遅延回路２８が設けられ、この遅延回路２８の遅延量は
マイコン２９によって制御される。一方、プロセッサ装
置１８では、映像ラッチ回路２０、Ｄ／Ａ変換器２１及
びマイコン３０が配置される。
【００２０】このような第２例によれば、マイコン２９
により設定・制御された遅延回路２８の遅延量がＤＶＰ
１５から出力される基準クロック信号に与えられ、この
遅延クロック信号がプロセッサ装置１８へ供給されるの
で、図４で説明したように、ラッチミスなく、信号の実
質部分を良好に取り出すことができる。
により設定・制御された遅延回路２８の遅延量がＤＶＰ
１５から出力される基準クロック信号に与えられ、この
遅延クロック信号がプロセッサ装置１８へ供給されるの
で、図４で説明したように、ラッチミスなく、信号の実
質部分を良好に取り出すことができる。
【００２１】また、電源投入時にプロセッサ装置１８の
マイコン３０との間の情報通信により、マイコン２９が
必要な遅延量を判断し、遅延回路２８での遅延量を設定
することもできる。例えば、プロセッサ装置１８の新旧
（タイプ）等を判定し、この新旧に合わせて異なる遅延
量を設定する。例えば、新しいタイプの電子内視鏡装置
では、不要な高周波を除去するために、デジタルビデオ
信号のＣ信号を電子スコープ１０側で平滑化してプロセ
ッサ装置１８に伝送することが行われるが、この場合に
は、Ｃ信号のラッチタイミングが旧タイプの場合とは相
違することになる。従って、この場合は、プロセッサ装
置１８が新タイプであることを判定して、これに適合し
た遅延量を設定すればよいことになる。
マイコン３０との間の情報通信により、マイコン２９が
必要な遅延量を判断し、遅延回路２８での遅延量を設定
することもできる。例えば、プロセッサ装置１８の新旧
（タイプ）等を判定し、この新旧に合わせて異なる遅延
量を設定する。例えば、新しいタイプの電子内視鏡装置
では、不要な高周波を除去するために、デジタルビデオ
信号のＣ信号を電子スコープ１０側で平滑化してプロセ
ッサ装置１８に伝送することが行われるが、この場合に
は、Ｃ信号のラッチタイミングが旧タイプの場合とは相
違することになる。従って、この場合は、プロセッサ装
置１８が新タイプであることを判定して、これに適合し
た遅延量を設定すればよいことになる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
デジタル映像信号を電子内視鏡から所定長さのケーブル
を介してプロセッサ装置へ伝送し、この映像信号をラッ
チ回路でラッチする装置で、電子内視鏡から供給される
基準クロック信号を所定量だけ遅延する遅延回路を設け
たので、デジタル信号をある程度の長さのケーブルを伝
送させ、かつクロック信号が高速化される場合に生じる
映像信号のラッチミスをなくし、映像信号を確実に抽出
することが可能となる。
デジタル映像信号を電子内視鏡から所定長さのケーブル
を介してプロセッサ装置へ伝送し、この映像信号をラッ
チ回路でラッチする装置で、電子内視鏡から供給される
基準クロック信号を所定量だけ遅延する遅延回路を設け
たので、デジタル信号をある程度の長さのケーブルを伝
送させ、かつクロック信号が高速化される場合に生じる
映像信号のラッチミスをなくし、映像信号を確実に抽出
することが可能となる。
【図１】本発明の実施形態の第１例に係る電子内視鏡装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図２】実施形態例の遅延回路内の構成を示す回路図で
ある。
ある。
【図３】実施形態の第２例に係る電子内視鏡装置の構成
を示すブロック図である。
を示すブロック図である。
【図４】実施形態例の動作を示す信号波形図である。
【図５】電子内視鏡装置における各構成部の接続構成を
示す図である。
示す図である。
【図６】従来の装置で形成される信号及びその動作を示
す波形図である。
す波形図である。
１０ … 電子スコープ、 １１ … ＣＣＤ、１５
… ＤＶＰ（デジタルビデオプロセッサ）、１６，２
３，２９，３０ … マイコン、１８ … プロセッサ
装置、２０ … 映像ラッチ回路、２２，２８ … 遅
延回路、２５ａ〜２５ｅ … ゲート遅延素子、２６
… マルチプレクサ。
… ＤＶＰ（デジタルビデオプロセッサ）、１６，２
３，２９，３０ … マイコン、１８ … プロセッサ
装置、２０ … 映像ラッチ回路、２２，２８ … 遅
延回路、２５ａ〜２５ｅ … ゲート遅延素子、２６
… マルチプレクサ。
フロントページの続き Ｆターム(参考） 2H040 AA00 BA00 GA02 GA05 GA06 GA10 GA11 4C061 AA00 BB00 CC06 DD03 GG01 JJ11 JJ17 LL02 NN01 RR05 RR22 RR26 SS11 5C024 BX02 CX00 DX01 GY01 HX03 HX15 HX23 5C054 AA01 CC07 DA08 EA05 EB02 HA12
Claims (2)
- 【請求項１】 撮像素子から出力された信号をデジタル
信号へ変換して映像処理するデジタル信号処理回路を有
する電子内視鏡と、 この電子内視鏡から入力したデジタル映像信号を、基準
クロック信号に基づいて形成されたラッチパルスによっ
てラッチする映像ラッチ回路を有するプロセッサ装置
と、 上記電子内視鏡からプロセッサ装置へ供給される上記基
準クロック信号を所定量だけ遅延する遅延回路とを設け
た電子内視鏡装置。 - 【請求項２】 接続された上記電子内視鏡又はプロセッ
サ装置の種類を判別し、この電子内視鏡のデジタル信号
処理回路と上記映像ラッチ回路との間の伝送路の長さ
と、使用される基準クロック信号の速度により、上記遅
延回路の遅延量を設定する制御回路を設けたことを特徴
とする上記請求項１記載の電子内視鏡装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000093284A JP2001275954A (ja) | 2000-03-30 | 2000-03-30 | 電子内視鏡装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000093284A JP2001275954A (ja) | 2000-03-30 | 2000-03-30 | 電子内視鏡装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001275954A true JP2001275954A (ja) | 2001-10-09 |
Family
ID=18608491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000093284A Pending JP2001275954A (ja) | 2000-03-30 | 2000-03-30 | 電子内視鏡装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001275954A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142619A (ja) * | 2003-11-04 | 2005-06-02 | Olympus Corp | 撮像装置及びその撮像装置を用いた電子内視鏡システム |
| JP2007036609A (ja) * | 2005-07-26 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 固体撮像装置の駆動方法および固体撮像装置 |
| JP2007201895A (ja) * | 2006-01-27 | 2007-08-09 | Olympus Corp | 防爆機器駆動装置 |
| WO2012008259A1 (ja) * | 2010-07-12 | 2012-01-19 | オリンパスメディカルシステムズ株式会社 | 内視鏡画像処理装置及び内視鏡システム |
| US8194380B2 (en) | 2005-12-08 | 2012-06-05 | Olympus Corporation | Endoscope apparatus |
-
2000
- 2000-03-30 JP JP2000093284A patent/JP2001275954A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142619A (ja) * | 2003-11-04 | 2005-06-02 | Olympus Corp | 撮像装置及びその撮像装置を用いた電子内視鏡システム |
| JP4508603B2 (ja) * | 2003-11-04 | 2010-07-21 | オリンパス株式会社 | 撮像装置を備えた電子内視鏡システム |
| JP2007036609A (ja) * | 2005-07-26 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 固体撮像装置の駆動方法および固体撮像装置 |
| US7884872B2 (en) | 2005-07-26 | 2011-02-08 | Panasonic Corporation | Method for driving solid-state imaging apparatus and solid-state imaging apparatus |
| US8194380B2 (en) | 2005-12-08 | 2012-06-05 | Olympus Corporation | Endoscope apparatus |
| JP2007201895A (ja) * | 2006-01-27 | 2007-08-09 | Olympus Corp | 防爆機器駆動装置 |
| US8279273B2 (en) | 2006-01-27 | 2012-10-02 | Olympus Corporation | Endoscope apparatus |
| WO2012008259A1 (ja) * | 2010-07-12 | 2012-01-19 | オリンパスメディカルシステムズ株式会社 | 内視鏡画像処理装置及び内視鏡システム |
| JP5037731B2 (ja) * | 2010-07-12 | 2012-10-03 | オリンパスメディカルシステムズ株式会社 | 内視鏡画像処理装置及び内視鏡システム |
| CN102781304A (zh) * | 2010-07-12 | 2012-11-14 | 奥林巴斯医疗株式会社 | 内窥镜图像处理装置和内窥镜系统 |
| US8449453B2 (en) | 2010-07-12 | 2013-05-28 | Olympus Medical Systems Corp. | Endoscopic image processing apparatus and endoscope system |
| CN102781304B (zh) * | 2010-07-12 | 2015-01-21 | 奥林巴斯医疗株式会社 | 内窥镜图像处理装置和内窥镜系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8035684B2 (en) | Image-signal generating apparatus | |
| JP2790948B2 (ja) | 電子内視鏡装置の信号処理回路 | |
| US4831444A (en) | Video camera device with separate camera head and signal processing circuit | |
| US8487986B2 (en) | Impedance matching apparatus and endoscope including the same | |
| JP2001275954A (ja) | 電子内視鏡装置 | |
| JP2694753B2 (ja) | 電子内視鏡装置の信号処理回路 | |
| US20090244295A1 (en) | Imaging apparatus having camera control unit and separate camera head | |
| JPH07298202A (ja) | 画像処理装置 | |
| JP2005160925A (ja) | 電子内視鏡装置 | |
| JP2002027335A (ja) | 映像信号サンプリングパルス自動調整装置 | |
| JPH0777430B2 (ja) | 電子式内視鏡装置 | |
| JP2001145099A (ja) | 内視鏡装置及び内視鏡システム | |
| JP3306716B2 (ja) | 固体撮像素子出力の信号処理方法 | |
| JPH064060B2 (ja) | 電子内視鏡装置 | |
| JP2003070735A (ja) | 電子内視鏡装置 | |
| JPH09299325A (ja) | 電子内視鏡装置 | |
| JP3207229B2 (ja) | 電子内視鏡装置の信号伝送処理回路 | |
| JP4010744B2 (ja) | 電子内視鏡の映像信号サンプルパルス生成装置 | |
| JP2002290787A (ja) | 撮像装置 | |
| JPH0824669B2 (ja) | 電子内視鏡装置 | |
| JPH05154098A (ja) | 電子内視鏡装置の信号処理回路 | |
| JPH0796008B2 (ja) | 電子内視鏡装置 | |
| JPS63238775A (ja) | 内視鏡用撮像装置 | |
| JPH0542104A (ja) | 電子内視鏡用ビデオ信号処理回路 | |
| JP2005152368A (ja) | 電子内視鏡装置 |