JP2001274679A - Pll回路 - Google Patents

Pll回路

Info

Publication number
JP2001274679A
JP2001274679A JP2000085151A JP2000085151A JP2001274679A JP 2001274679 A JP2001274679 A JP 2001274679A JP 2000085151 A JP2000085151 A JP 2000085151A JP 2000085151 A JP2000085151 A JP 2000085151A JP 2001274679 A JP2001274679 A JP 2001274679A
Authority
JP
Japan
Prior art keywords
circuit
signal
charge pump
pll
loop filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000085151A
Other languages
English (en)
Inventor
Naoki Ono
直記 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP2000085151A priority Critical patent/JP2001274679A/ja
Publication of JP2001274679A publication Critical patent/JP2001274679A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 PLLロック電位が引き込み範囲を逸脱し
て、高いロック電位に張り付くなどのPLL非同期状態
になった場合でも、所定時間で引き込める範囲内のPL
Lロック電位に強制的に戻すPLL回路を得る。 【解決手段】 不安定検出信号の入力に応じてチャージ
ポンプ信号をリセットするチャージポンプ回路12と、
ループフィルタ3からのループフィルタ出力信号が所定
時間以上に渡って所定レベル以上になった場合に、チャ
ージポンプ回路12に不安定検出信号を出力するPLL
ロック不安定検出回路13とを備えた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、PLL(Pha
se Lock Loop)回路に関するものである。
【0002】
【従来の技術】図5は従来のPLL回路を示す構成図で
あり、図において、1は基準信号Aと分周回路出力との
位相差に応じた誤差信号を出力する位相比較器、2はそ
の誤差信号に応じたチャージポンプ信号を出力するチャ
ージポンプ回路、3はそのチャージポンプ信号の不要な
高周波成分を除去するループフィルタ、4はそのループ
フィルタ出力信号に応じて発振出力するVCO発振回
路、5はその発振出力を分周した分周回路出力を位相比
較器1に供給する分周回路である。なお、分周回路5か
らの分周回路出力は、このPLL回路の周辺回路の動作
用として用いられるものである。
【0003】次に動作について説明する。位相比較器1
は、周期性を有する基準信号Aと分周回路5からの分周
回路出力との位相差に応じた誤差信号を出力し、チャー
ジポンプ回路2は、その誤差信号に応じたチャージポン
プ信号を出力する。ループフィルタ3は、そのチャージ
ポンプ信号の不要な高周波成分を除去し、VCO発振回
路4は、そのループフィルタ出力信号をPLLロック電
位として発振出力する。分周回路5は、その発振出力を
分周し、その分周回路出力を位相比較器1に供給する。
位相比較器1では、再び基準信号Aと分周回路5からの
分周回路出力との位相比較を行い、PLLロック状態
(同期)が保たれる。分周回路5では、その基準信号A
に同期した分周回路出力をPLL回路の周辺回路の動作
用として供給する。
【0004】
【発明が解決しようとする課題】従来のPLL回路は以
上のように構成されているので、基準信号Aに高調波周
波数成分を含むノイズや、電源変動または温度変動など
の外乱が重畳した場合に、位相比較器1では、その基準
信号Aに重畳したノイズや外乱と分周回路出力との位相
を比較してしまい、その結果、PLLロックは高い周波
数に追随し、ついには引き込み範囲を逸脱してPLLロ
ックを保持できなくなり、PLL非同期状態に陥いって
しまうなどの課題があった。
【0005】この発明は上記のような課題を解決するた
めになされたもので、PLLロック電位が引き込み範囲
を逸脱して、高いロック電位に張り付くなどのPLL非
同期状態になった場合でも、所定時間で引き込める範囲
内のPLLロック電位に強制的に戻すPLL回路を得る
ことを目的とする。
【0006】
【課題を解決するための手段】この発明に係るPLL回
路は、位相比較器からの誤差信号に応じたチャージポン
プ信号を出力すると共に、不安定検出信号の入力に応じ
てそのチャージポンプ信号をリセットするチャージポン
プ回路と、チャージポンプ回路からのチャージポンプ信
号、またはループフィルタからのループフィルタ出力信
号が所定時間以上に渡って所定レベル以上になった場合
に、そのチャージポンプ回路に不安定検出信号を出力す
るPLLロック不安定検出回路とを備えたものである。
【0007】この発明に係るPLL回路は、PLLロッ
ク不安定検出回路において、所定レベルとチャージポン
プ信号またはループフィルタ出力信号とを比較する比較
器と、一定周期のパルスと比較器からの比較結果とに基
づいて、所定数のパルスに渡ってチャージポンプ信号ま
たはループフィルタ出力信号が所定レベル以上であると
比較判定された場合に不安定検出信号を出力する論理回
路とを備えたものである。
【0008】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1によるP
LL回路を示す構成図であり、図において、1は基準信
号Aと分周回路出力との位相差に応じた誤差信号を出力
する位相比較器、12はその誤差信号に応じたチャージ
ポンプ信号を出力すると共に、不安定検出信号の入力に
応じてそのチャージポンプ信号をリセットするチャージ
ポンプ回路、3はそのチャージポンプ信号の不要な高周
波成分を除去するループフィルタ、4はそのループフィ
ルタ出力信号に応じて発振出力するVCO発振回路、5
はその発振出力を分周した分周回路出力を位相比較器1
に供給する分周回路である。また、13はループフィル
タ3からのループフィルタ出力信号が基準信号Bに基づ
いて、所定時間以上に渡って所定レベル以上になった場
合に、チャージポンプ回路12に不安定検出信号を出力
するPLLロック不安定検出回路である。なお、分周回
路5からの分周回路出力は、このPLL回路の周辺回路
の動作用として用いられるものである。
【0009】図2はPLLロック不安定検出回路の詳細
を示す回路図であり、図において、21,22は一定周
期のパルスである基準信号Bを反転させるインバータ回
路(論理回路)である。23,24は電源VDDを分圧
して、VCO発振回路4のVCO特性が非線形になる点
(飽和点)に応じた所定レベルの基準電位を生成する分
圧抵抗、25はその基準電位とループフィルタ出力信号
とを比較判定する比較器である。26〜28は3段構成
され、比較器25による比較結果を基準信号Bでカウン
トしてデータシフトするD型フリップフロップ回路(論
理回路:以下、D−FF回路と言う)。なお、D−FF
回路26のデータ端子には、比較器25による比較結果
が入力され、さらに、D−FF回路26のQ出力端子と
D−FF回路27のデータ端子、D−FF回路27のQ
出力端子とD−FF回路28のデータ端子が接続されて
いる。また、D−FF回路26〜28のクロック端子に
は、インバータ回路21を介した基準信号Bが入力さ
れ、クロックバー端子には、インバータ回路21,22
を介した基準信号Bが入力され、さらに、リセット端子
には、比較器25による比較結果が入力されるように構
成されている。29はD−FF回路26〜28のQ出力
端子の否定論理積をとるNAND回路(論理回路)、3
0はNAND回路29の出力を反転させ、不安定検出信
号を出力するインバータ回路(論理回路)である。
【0010】図3はチャージポンプ回路の詳細を示す回
路図であり、図において、31は不安定検出信号を反転
させるインバータ回路、32はダウン側の誤差信号と反
転された不安定検出信号との否定論理積をとるNAND
回路、33,34は電源VDDとグランドVSS間に直
列に接続されたPチャネルトランジスタ、Nチャネルト
ランジスタ(以下、PchTr、NchTrと言う)で
あり、アップ側の誤差信号は、そのPchTr33のゲ
ートに供給され、NAND回路32の出力信号は、その
NchTr34のゲートに供給されるように構成されて
いる。また、図4はこの発明の実施の形態1によるPL
Lロック不安定検出回路の動作を示すフローチャートで
ある。
【0011】次に動作について説明する。図1におい
て、位相比較器1は、周期性を有する基準信号Aと分周
回路5からの分周回路出力との位相差に応じた誤差信号
を出力し、チャージポンプ回路12は、その誤差信号に
応じたチャージポンプ信号を出力する。この動作を図3
において詳細に説明すれば、位相比較器1は、基準信号
Aに対して分周回路出力の位相が遅れていれば、その位
相差に応じた“L”レベルのアップ側の誤差信号を出力
し、チャージポンプ回路12は、その“L”レベルのア
ップ側の誤差信号に応じて、PchTr33をオンし、
電源VDD方向の高レベルのチャージポンプ信号を出力
する。また、位相比較器1は、基準信号Aに対して分周
回路出力の位相が進んでいれば、その位相差に応じた
“L”レベルのダウン側の誤差信号を出力し、チャージ
ポンプ回路12は、NAND回路32により、“L”レ
ベルのダウン側の誤差信号に応じた “H”レベルの信
号によりNchTr34をオンし、グランドVSS方向
の低レベルのチャージポンプ信号を出力する。ループフ
ィルタ3は、そのチャージポンプ信号の不要な高周波成
分を除去し、VCO発振回路4は、そのループフィルタ
出力信号をPLLロック電位として発振出力する。分周
回路5は、その発振出力を分周し、その分周回路出力を
位相比較器1に供給する。位相比較器1では、再び基準
信号Aと分周回路5からの分周回路出力との位相比較を
行い、PLLロック状態(同期)が保たれる。分周回路
5では、その基準信号Aに同期した分周回路出力をPL
L回路の周辺回路の動作用として供給する。
【0012】次にPLLロック不安定検出回路13の動
作を図2と図4を参照しながら説明する。図2におい
て、D−FF回路26〜28には、インバータ回路21
を介した基準信号Bがクロック端子に入力され、また、
インバータ回路21,22を介した基準信号Bがクロッ
クバー端子に入力されている。さらに、比較器25は、
ループフィルタ3からのループフィルタ出力信号と、分
圧抵抗23,24により電源VDDを分圧して生成され
た所定レベルの基準電位とを比較判定し、その比較結果
をD−FF回路26のデータ端子に出力している。その
結果、D−FF回路26〜28は、比較器25による比
較結果を基準信号Bでカウントしてデータシフトするこ
とになる。NAND回路29は、D−FF回路26〜2
8のQ出力端子の否定論理積をとり、インバータ回路3
0は、NAND回路29の出力を反転させ、これを不安
定検出信号としてチャージポンプ回路12に出力するこ
とから、この不安定検出信号は、D−FF回路26〜2
8の全てのQ出力端子が“H”レベルの時、すなわち、
一定周期のパルスである基準信号Bの2周期のパルス期
間に渡ってループフィルタ出力信号が基準電位以上であ
ると比較判定された場合に“H”レベル(アクティブ)
となる。
【0013】ここで、従来技術の課題で示したように、
位相比較器1に入力される基準信号Aに高調波周波数成
分を含むノイズや、電源変動または温度変動などの外乱
が重畳した場合に、位相比較器1では、その基準信号A
に重畳したノイズや外乱と分周回路出力との位相を比較
してしまい、その位相差に応じたアップ側の誤差信号を
出力し、チャージポンプ回路12では、そのアップ側の
誤差信号に応じて高レベルのチャージポンプ信号を出力
し、さらに、ループフィルタ3では、そのチャージポン
プ信号に応じた高レベルのループフィルタ出力信号をP
LLロック電位として出力してしまう。図4の左側に示
すように、このPLLロック電位がPLL回路の引き込
み範囲内である場合には、PLL回路の基準信号Aへの
位相同期機能により、ループフィルタ出力信号は一瞬乱
されてもすぐに自然回復してしまう。この場合、比較器
25においてループフィルタ出力信号が基準電位以上と
なる期間が一瞬であるので、D−FF回路26〜28の
各Q出力端子の出力は、単一のパルスとなり、NAND
回路29およびインバータ回路30を介してチャージポ
ンプ回路12に出力される不安定検出信号は、“L”レ
ベル(ノンアクティブ)となる。したがって、図3にお
けるチャージポンプ回路12では、“L”レベルの不安
定検出信号の入力により、出力されるチャージポンプ信
号をリセットすることはない。
【0014】一方、図4の右側に示すように、このPL
Lロック電位がPLL回路の引き込み範囲から逸脱し
て、高いロック電位に張り付くなどのPLL非同期状態
になった場合では、比較器25においてループフィルタ
出力信号が基準電位以上となる期間が長期となるので、
D−FF回路26〜28の各Q出力端子の出力は、長期
のパルスとなり、出力される不安定検出信号は、D−F
F回路26〜28の全てのQ出力端子が“H”レベルの
時、すなわち、一定周期のパルスである基準信号Bの2
周期のパルス期間に渡ってループフィルタ出力信号が基
準電位以上であると比較判定された場合に“H”レベル
(アクティブ)となる。したがって、図3におけるチャ
ージポンプ回路12では、“H”レベルの不安定検出信
号の入力により、インバータ回路31でその“H”レベ
ルを“L”レベルに反転し、NAND回路32では、そ
の“L”レベルの入力に応じて“H”レベル出力して、
強制的にNchTr34をオンして、出力されるチャー
ジポンプ信号をグランドVSS電位にリセットする。こ
のように、チャージポンプ信号をグランドVSS電位に
リセットすれば、PLLロック状態が高いロック電位か
ら復帰され、その後、基準信号Aと分周回路出力との位
相比較を繰り返すことにより、基準信号Aに応じたPL
Lロック状態に戻すことができる。
【0015】なお、上記実施の形態1では、PLLロッ
ク不安定検出回路13において、ループフィルタ3から
のループフィルタ出力信号が基準電位以上であるかを判
定したが、チャージポンプ回路12からのチャージポン
プ信号を判定対象としても良く、同様な効果を奏するこ
とができる。
【0016】以上のように、この実施の形態1によれ
ば、PLLロック電位が引き込み範囲を逸脱して、高い
ロック電位に張り付くなどのPLL非同期状態になった
場合でも、所定時間で引き込める範囲内のPLLロック
電位に強制的に戻すことができる。
【0017】
【発明の効果】以上のように、この発明によれば、位相
比較器からの誤差信号に応じたチャージポンプ信号を出
力すると共に、不安定検出信号の入力に応じてそのチャ
ージポンプ信号をリセットするチャージポンプ回路と、
チャージポンプ回路からのチャージポンプ信号、または
ループフィルタからのループフィルタ出力信号が所定時
間以上に渡って所定レベル以上になった場合に、そのチ
ャージポンプ回路に不安定検出信号を出力するPLLロ
ック不安定検出回路とを備えるように構成したので、P
LLロック電位が引き込み範囲を逸脱して、高いロック
電位に張り付くなどのPLL非同期状態になった場合で
も、所定時間で引き込める範囲内のPLLロック電位に
強制的に戻すことができ、長期に渡るPLLロック外れ
を防止する効果が得られる。
【0018】この発明によれば、PLLロック不安定検
出回路において、所定レベルとチャージポンプ信号また
はループフィルタ出力信号とを比較する比較器と、一定
周期のパルスと比較器からの比較結果とに基づいて、所
定数のパルスに渡ってチャージポンプ信号またはループ
フィルタ出力信号が所定レベル以上であると比較判定さ
れた場合に不安定検出信号を出力する論理回路とを備え
るように構成したので、PLLロック不安定検出回路を
比較器と論理回路とによる簡単な回路によって構成する
ことができる効果が得られる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるPLL回路を
示す構成図である。
【図2】 PLLロック不安定検出回路の詳細を示す回
路図である。
【図3】 チャージポンプ回路の詳細を示す回路図であ
る。
【図4】 この発明の実施の形態1によるPLLロック
不安定検出回路の動作を示すフローチャートである。
【図5】 従来のPLL回路を示す構成図である。
【符号の説明】
1 位相比較器、3 ループフィルタ、4 VCO発振
回路、5 分周回路、12 チャージポンプ回路、13
PLLロック不安定検出回路、21,22インバータ
回路(論理回路)、23,24 分圧抵抗、25 比較
器、26〜28 D型フリップフロップ回路(論理回
路)、29 NAND回路(論理回路)、30 インバ
ータ回路(論理回路)、31 インバータ回路、32
NAND回路、33 Pチャネルトランジスタ、34
Nチャネルトランジスタ。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J106 AA04 CC01 CC24 CC41 CC52 DD05 DD32 DD42 DD43 DD48 EE10 GG15 HH08 HH09 JJ09 LL00 LL07

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基準信号と発振出力との位相差に応じた
    誤差信号を出力する位相比較器と、上記位相比較器から
    の誤差信号に応じたチャージポンプ信号を出力すると共
    に、不安定検出信号の入力に応じてそのチャージポンプ
    信号をリセットするチャージポンプ回路と、上記チャー
    ジポンプ回路からのチャージポンプ信号の不要な高周波
    成分を除去するループフィルタと、上記ループフィルタ
    からのループフィルタ出力信号に応じて発振出力して上
    記位相比較器に供給するVCO発振回路と、上記チャー
    ジポンプ回路からのチャージポンプ信号、または上記ル
    ープフィルタからのループフィルタ出力信号が所定時間
    以上に渡って所定レベル以上になった場合に、そのチャ
    ージポンプ回路に不安定検出信号を出力するPLLロッ
    ク不安定検出回路とを備えたPLL回路。
  2. 【請求項2】 PLLロック不安定検出回路は、所定レ
    ベルとチャージポンプ信号またはループフィルタ出力信
    号とを比較する比較器と、一定周期のパルスと上記比較
    器からの比較結果とに基づいて、所定数のパルスに渡っ
    てチャージポンプ信号またはループフィルタ出力信号が
    所定レベル以上であると比較判定された場合に不安定検
    出信号を出力する論理回路とを備えたことを特徴とする
    請求項1記載のPLL回路。
JP2000085151A 2000-03-24 2000-03-24 Pll回路 Pending JP2001274679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000085151A JP2001274679A (ja) 2000-03-24 2000-03-24 Pll回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000085151A JP2001274679A (ja) 2000-03-24 2000-03-24 Pll回路

Publications (1)

Publication Number Publication Date
JP2001274679A true JP2001274679A (ja) 2001-10-05

Family

ID=18601531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000085151A Pending JP2001274679A (ja) 2000-03-24 2000-03-24 Pll回路

Country Status (1)

Country Link
JP (1) JP2001274679A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116662A (ja) * 2005-10-20 2007-05-10 Honeywell Internatl Inc ロックの喪失後にフェーズ・ロックド・ループをリセットするための回路
US7519113B2 (en) 2004-01-21 2009-04-14 Fanuc Ltd Noise detection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7519113B2 (en) 2004-01-21 2009-04-14 Fanuc Ltd Noise detection device
JP2007116662A (ja) * 2005-10-20 2007-05-10 Honeywell Internatl Inc ロックの喪失後にフェーズ・ロックド・ループをリセットするための回路

Similar Documents

Publication Publication Date Title
US6295328B1 (en) Frequency multiplier using delayed lock loop (DLL)
JP3094977B2 (ja) Pll回路
US7759990B2 (en) Clock switching circuit
US7646224B2 (en) Means to detect a missing pulse and reduce the associated PLL phase bump
US6640311B1 (en) Redundant oscillator and method for generating a regulated signal
US6066988A (en) Phase locked loop circuit with high stability having a reset signal generating circuit
US20060055434A1 (en) Phase frequency detector
JP2005136964A (ja) 遅延同期ループ回路
KR0153391B1 (ko) 기준 클럭의 손실을 감지하는 감지 회로를 갖는 클럭 신호 발생 회로
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
JP2003224471A (ja) Pll回路および光通信受信装置
TWI383593B (zh) 用以在鎖相失效後重設鎖相迴路之電路
US5506531A (en) Phase locked loop circuit providing increase locking operation speed using an unlock detector
WO1999052215A1 (fr) Boucle a phase asservie
US6954510B2 (en) Phase-locked loop lock detector circuit and method of lock detection
CN114244350A (zh) 加速充电帮浦及锁相回路以及其操作方法
JP2005252447A (ja) ロック検出回路、ロック検出方法
JP2001274679A (ja) Pll回路
JP2811994B2 (ja) 位相同期回路
US20030214330A1 (en) Phase-locked loop circuit
JP2808967B2 (ja) クロックホールドオーバ回路
JPH0414809B2 (ja)
JP3079943B2 (ja) Pll回路
JP3005549B1 (ja) Pll回路及びそのpll同期方法
JP2003529263A (ja) チャージポンプ回路の電力消費低減方法及び回路

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060410