JP2001274679A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JP2001274679A JP2001274679A JP2000085151A JP2000085151A JP2001274679A JP 2001274679 A JP2001274679 A JP 2001274679A JP 2000085151 A JP2000085151 A JP 2000085151A JP 2000085151 A JP2000085151 A JP 2000085151A JP 2001274679 A JP2001274679 A JP 2001274679A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- charge pump
- pll
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＰＬＬロック電位が引き込み範囲を逸脱し
て、高いロック電位に張り付くなどのＰＬＬ非同期状態
になった場合でも、所定時間で引き込める範囲内のＰＬ
Ｌロック電位に強制的に戻すＰＬＬ回路を得る。 【解決手段】 不安定検出信号の入力に応じてチャージ
ポンプ信号をリセットするチャージポンプ回路１２と、
ループフィルタ３からのループフィルタ出力信号が所定
時間以上に渡って所定レベル以上になった場合に、チャ
ージポンプ回路１２に不安定検出信号を出力するＰＬＬ
ロック不安定検出回路１３とを備えた。
て、高いロック電位に張り付くなどのＰＬＬ非同期状態
になった場合でも、所定時間で引き込める範囲内のＰＬ
Ｌロック電位に強制的に戻すＰＬＬ回路を得る。 【解決手段】 不安定検出信号の入力に応じてチャージ
ポンプ信号をリセットするチャージポンプ回路１２と、
ループフィルタ３からのループフィルタ出力信号が所定
時間以上に渡って所定レベル以上になった場合に、チャ
ージポンプ回路１２に不安定検出信号を出力するＰＬＬ
ロック不安定検出回路１３とを備えた。
Description
【０００１】
【発明の属する技術分野】この発明は、ＰＬＬ（Ｐｈａ
ｓｅ Ｌｏｃｋ Ｌｏｏｐ）回路に関するものである。
ｓｅ Ｌｏｃｋ Ｌｏｏｐ）回路に関するものである。
【０００２】
【従来の技術】図５は従来のＰＬＬ回路を示す構成図で
あり、図において、１は基準信号Ａと分周回路出力との
位相差に応じた誤差信号を出力する位相比較器、２はそ
の誤差信号に応じたチャージポンプ信号を出力するチャ
ージポンプ回路、３はそのチャージポンプ信号の不要な
高周波成分を除去するループフィルタ、４はそのループ
フィルタ出力信号に応じて発振出力するＶＣＯ発振回
路、５はその発振出力を分周した分周回路出力を位相比
較器１に供給する分周回路である。なお、分周回路５か
らの分周回路出力は、このＰＬＬ回路の周辺回路の動作
用として用いられるものである。
あり、図において、１は基準信号Ａと分周回路出力との
位相差に応じた誤差信号を出力する位相比較器、２はそ
の誤差信号に応じたチャージポンプ信号を出力するチャ
ージポンプ回路、３はそのチャージポンプ信号の不要な
高周波成分を除去するループフィルタ、４はそのループ
フィルタ出力信号に応じて発振出力するＶＣＯ発振回
路、５はその発振出力を分周した分周回路出力を位相比
較器１に供給する分周回路である。なお、分周回路５か
らの分周回路出力は、このＰＬＬ回路の周辺回路の動作
用として用いられるものである。
【０００３】次に動作について説明する。位相比較器１
は、周期性を有する基準信号Ａと分周回路５からの分周
回路出力との位相差に応じた誤差信号を出力し、チャー
ジポンプ回路２は、その誤差信号に応じたチャージポン
プ信号を出力する。ループフィルタ３は、そのチャージ
ポンプ信号の不要な高周波成分を除去し、ＶＣＯ発振回
路４は、そのループフィルタ出力信号をＰＬＬロック電
位として発振出力する。分周回路５は、その発振出力を
分周し、その分周回路出力を位相比較器１に供給する。
位相比較器１では、再び基準信号Ａと分周回路５からの
分周回路出力との位相比較を行い、ＰＬＬロック状態
（同期）が保たれる。分周回路５では、その基準信号Ａ
に同期した分周回路出力をＰＬＬ回路の周辺回路の動作
用として供給する。
は、周期性を有する基準信号Ａと分周回路５からの分周
回路出力との位相差に応じた誤差信号を出力し、チャー
ジポンプ回路２は、その誤差信号に応じたチャージポン
プ信号を出力する。ループフィルタ３は、そのチャージ
ポンプ信号の不要な高周波成分を除去し、ＶＣＯ発振回
路４は、そのループフィルタ出力信号をＰＬＬロック電
位として発振出力する。分周回路５は、その発振出力を
分周し、その分周回路出力を位相比較器１に供給する。
位相比較器１では、再び基準信号Ａと分周回路５からの
分周回路出力との位相比較を行い、ＰＬＬロック状態
（同期）が保たれる。分周回路５では、その基準信号Ａ
に同期した分周回路出力をＰＬＬ回路の周辺回路の動作
用として供給する。
【０００４】
【発明が解決しようとする課題】従来のＰＬＬ回路は以
上のように構成されているので、基準信号Ａに高調波周
波数成分を含むノイズや、電源変動または温度変動など
の外乱が重畳した場合に、位相比較器１では、その基準
信号Ａに重畳したノイズや外乱と分周回路出力との位相
を比較してしまい、その結果、ＰＬＬロックは高い周波
数に追随し、ついには引き込み範囲を逸脱してＰＬＬロ
ックを保持できなくなり、ＰＬＬ非同期状態に陥いって
しまうなどの課題があった。
上のように構成されているので、基準信号Ａに高調波周
波数成分を含むノイズや、電源変動または温度変動など
の外乱が重畳した場合に、位相比較器１では、その基準
信号Ａに重畳したノイズや外乱と分周回路出力との位相
を比較してしまい、その結果、ＰＬＬロックは高い周波
数に追随し、ついには引き込み範囲を逸脱してＰＬＬロ
ックを保持できなくなり、ＰＬＬ非同期状態に陥いって
しまうなどの課題があった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、ＰＬＬロック電位が引き込み範囲
を逸脱して、高いロック電位に張り付くなどのＰＬＬ非
同期状態になった場合でも、所定時間で引き込める範囲
内のＰＬＬロック電位に強制的に戻すＰＬＬ回路を得る
ことを目的とする。
めになされたもので、ＰＬＬロック電位が引き込み範囲
を逸脱して、高いロック電位に張り付くなどのＰＬＬ非
同期状態になった場合でも、所定時間で引き込める範囲
内のＰＬＬロック電位に強制的に戻すＰＬＬ回路を得る
ことを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るＰＬＬ回
路は、位相比較器からの誤差信号に応じたチャージポン
プ信号を出力すると共に、不安定検出信号の入力に応じ
てそのチャージポンプ信号をリセットするチャージポン
プ回路と、チャージポンプ回路からのチャージポンプ信
号、またはループフィルタからのループフィルタ出力信
号が所定時間以上に渡って所定レベル以上になった場合
に、そのチャージポンプ回路に不安定検出信号を出力す
るＰＬＬロック不安定検出回路とを備えたものである。
路は、位相比較器からの誤差信号に応じたチャージポン
プ信号を出力すると共に、不安定検出信号の入力に応じ
てそのチャージポンプ信号をリセットするチャージポン
プ回路と、チャージポンプ回路からのチャージポンプ信
号、またはループフィルタからのループフィルタ出力信
号が所定時間以上に渡って所定レベル以上になった場合
に、そのチャージポンプ回路に不安定検出信号を出力す
るＰＬＬロック不安定検出回路とを備えたものである。
【０００７】この発明に係るＰＬＬ回路は、ＰＬＬロッ
ク不安定検出回路において、所定レベルとチャージポン
プ信号またはループフィルタ出力信号とを比較する比較
器と、一定周期のパルスと比較器からの比較結果とに基
づいて、所定数のパルスに渡ってチャージポンプ信号ま
たはループフィルタ出力信号が所定レベル以上であると
比較判定された場合に不安定検出信号を出力する論理回
路とを備えたものである。
ク不安定検出回路において、所定レベルとチャージポン
プ信号またはループフィルタ出力信号とを比較する比較
器と、一定周期のパルスと比較器からの比較結果とに基
づいて、所定数のパルスに渡ってチャージポンプ信号ま
たはループフィルタ出力信号が所定レベル以上であると
比較判定された場合に不安定検出信号を出力する論理回
路とを備えたものである。
【０００８】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＰ
ＬＬ回路を示す構成図であり、図において、１は基準信
号Ａと分周回路出力との位相差に応じた誤差信号を出力
する位相比較器、１２はその誤差信号に応じたチャージ
ポンプ信号を出力すると共に、不安定検出信号の入力に
応じてそのチャージポンプ信号をリセットするチャージ
ポンプ回路、３はそのチャージポンプ信号の不要な高周
波成分を除去するループフィルタ、４はそのループフィ
ルタ出力信号に応じて発振出力するＶＣＯ発振回路、５
はその発振出力を分周した分周回路出力を位相比較器１
に供給する分周回路である。また、１３はループフィル
タ３からのループフィルタ出力信号が基準信号Ｂに基づ
いて、所定時間以上に渡って所定レベル以上になった場
合に、チャージポンプ回路１２に不安定検出信号を出力
するＰＬＬロック不安定検出回路である。なお、分周回
路５からの分周回路出力は、このＰＬＬ回路の周辺回路
の動作用として用いられるものである。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＰ
ＬＬ回路を示す構成図であり、図において、１は基準信
号Ａと分周回路出力との位相差に応じた誤差信号を出力
する位相比較器、１２はその誤差信号に応じたチャージ
ポンプ信号を出力すると共に、不安定検出信号の入力に
応じてそのチャージポンプ信号をリセットするチャージ
ポンプ回路、３はそのチャージポンプ信号の不要な高周
波成分を除去するループフィルタ、４はそのループフィ
ルタ出力信号に応じて発振出力するＶＣＯ発振回路、５
はその発振出力を分周した分周回路出力を位相比較器１
に供給する分周回路である。また、１３はループフィル
タ３からのループフィルタ出力信号が基準信号Ｂに基づ
いて、所定時間以上に渡って所定レベル以上になった場
合に、チャージポンプ回路１２に不安定検出信号を出力
するＰＬＬロック不安定検出回路である。なお、分周回
路５からの分周回路出力は、このＰＬＬ回路の周辺回路
の動作用として用いられるものである。
【０００９】図２はＰＬＬロック不安定検出回路の詳細
を示す回路図であり、図において、２１，２２は一定周
期のパルスである基準信号Ｂを反転させるインバータ回
路（論理回路）である。２３，２４は電源ＶＤＤを分圧
して、ＶＣＯ発振回路４のＶＣＯ特性が非線形になる点
（飽和点）に応じた所定レベルの基準電位を生成する分
圧抵抗、２５はその基準電位とループフィルタ出力信号
とを比較判定する比較器である。２６〜２８は３段構成
され、比較器２５による比較結果を基準信号Ｂでカウン
トしてデータシフトするＤ型フリップフロップ回路（論
理回路：以下、Ｄ−ＦＦ回路と言う）。なお、Ｄ−ＦＦ
回路２６のデータ端子には、比較器２５による比較結果
が入力され、さらに、Ｄ−ＦＦ回路２６のＱ出力端子と
Ｄ−ＦＦ回路２７のデータ端子、Ｄ−ＦＦ回路２７のＱ
出力端子とＤ−ＦＦ回路２８のデータ端子が接続されて
いる。また、Ｄ−ＦＦ回路２６〜２８のクロック端子に
は、インバータ回路２１を介した基準信号Ｂが入力さ
れ、クロックバー端子には、インバータ回路２１，２２
を介した基準信号Ｂが入力され、さらに、リセット端子
には、比較器２５による比較結果が入力されるように構
成されている。２９はＤ−ＦＦ回路２６〜２８のＱ出力
端子の否定論理積をとるＮＡＮＤ回路（論理回路）、３
０はＮＡＮＤ回路２９の出力を反転させ、不安定検出信
号を出力するインバータ回路（論理回路）である。
を示す回路図であり、図において、２１，２２は一定周
期のパルスである基準信号Ｂを反転させるインバータ回
路（論理回路）である。２３，２４は電源ＶＤＤを分圧
して、ＶＣＯ発振回路４のＶＣＯ特性が非線形になる点
（飽和点）に応じた所定レベルの基準電位を生成する分
圧抵抗、２５はその基準電位とループフィルタ出力信号
とを比較判定する比較器である。２６〜２８は３段構成
され、比較器２５による比較結果を基準信号Ｂでカウン
トしてデータシフトするＤ型フリップフロップ回路（論
理回路：以下、Ｄ−ＦＦ回路と言う）。なお、Ｄ−ＦＦ
回路２６のデータ端子には、比較器２５による比較結果
が入力され、さらに、Ｄ−ＦＦ回路２６のＱ出力端子と
Ｄ−ＦＦ回路２７のデータ端子、Ｄ−ＦＦ回路２７のＱ
出力端子とＤ−ＦＦ回路２８のデータ端子が接続されて
いる。また、Ｄ−ＦＦ回路２６〜２８のクロック端子に
は、インバータ回路２１を介した基準信号Ｂが入力さ
れ、クロックバー端子には、インバータ回路２１，２２
を介した基準信号Ｂが入力され、さらに、リセット端子
には、比較器２５による比較結果が入力されるように構
成されている。２９はＤ−ＦＦ回路２６〜２８のＱ出力
端子の否定論理積をとるＮＡＮＤ回路（論理回路）、３
０はＮＡＮＤ回路２９の出力を反転させ、不安定検出信
号を出力するインバータ回路（論理回路）である。
【００１０】図３はチャージポンプ回路の詳細を示す回
路図であり、図において、３１は不安定検出信号を反転
させるインバータ回路、３２はダウン側の誤差信号と反
転された不安定検出信号との否定論理積をとるＮＡＮＤ
回路、３３，３４は電源ＶＤＤとグランドＶＳＳ間に直
列に接続されたＰチャネルトランジスタ、Ｎチャネルト
ランジスタ（以下、ＰｃｈＴｒ、ＮｃｈＴｒと言う）で
あり、アップ側の誤差信号は、そのＰｃｈＴｒ３３のゲ
ートに供給され、ＮＡＮＤ回路３２の出力信号は、その
ＮｃｈＴｒ３４のゲートに供給されるように構成されて
いる。また、図４はこの発明の実施の形態１によるＰＬ
Ｌロック不安定検出回路の動作を示すフローチャートで
ある。
路図であり、図において、３１は不安定検出信号を反転
させるインバータ回路、３２はダウン側の誤差信号と反
転された不安定検出信号との否定論理積をとるＮＡＮＤ
回路、３３，３４は電源ＶＤＤとグランドＶＳＳ間に直
列に接続されたＰチャネルトランジスタ、Ｎチャネルト
ランジスタ（以下、ＰｃｈＴｒ、ＮｃｈＴｒと言う）で
あり、アップ側の誤差信号は、そのＰｃｈＴｒ３３のゲ
ートに供給され、ＮＡＮＤ回路３２の出力信号は、その
ＮｃｈＴｒ３４のゲートに供給されるように構成されて
いる。また、図４はこの発明の実施の形態１によるＰＬ
Ｌロック不安定検出回路の動作を示すフローチャートで
ある。
【００１１】次に動作について説明する。図１におい
て、位相比較器１は、周期性を有する基準信号Ａと分周
回路５からの分周回路出力との位相差に応じた誤差信号
を出力し、チャージポンプ回路１２は、その誤差信号に
応じたチャージポンプ信号を出力する。この動作を図３
において詳細に説明すれば、位相比較器１は、基準信号
Ａに対して分周回路出力の位相が遅れていれば、その位
相差に応じた“Ｌ”レベルのアップ側の誤差信号を出力
し、チャージポンプ回路１２は、その“Ｌ”レベルのア
ップ側の誤差信号に応じて、ＰｃｈＴｒ３３をオンし、
電源ＶＤＤ方向の高レベルのチャージポンプ信号を出力
する。また、位相比較器１は、基準信号Ａに対して分周
回路出力の位相が進んでいれば、その位相差に応じた
“Ｌ”レベルのダウン側の誤差信号を出力し、チャージ
ポンプ回路１２は、ＮＡＮＤ回路３２により、“Ｌ”レ
ベルのダウン側の誤差信号に応じた “Ｈ”レベルの信
号によりＮｃｈＴｒ３４をオンし、グランドＶＳＳ方向
の低レベルのチャージポンプ信号を出力する。ループフ
ィルタ３は、そのチャージポンプ信号の不要な高周波成
分を除去し、ＶＣＯ発振回路４は、そのループフィルタ
出力信号をＰＬＬロック電位として発振出力する。分周
回路５は、その発振出力を分周し、その分周回路出力を
位相比較器１に供給する。位相比較器１では、再び基準
信号Ａと分周回路５からの分周回路出力との位相比較を
行い、ＰＬＬロック状態（同期）が保たれる。分周回路
５では、その基準信号Ａに同期した分周回路出力をＰＬ
Ｌ回路の周辺回路の動作用として供給する。
て、位相比較器１は、周期性を有する基準信号Ａと分周
回路５からの分周回路出力との位相差に応じた誤差信号
を出力し、チャージポンプ回路１２は、その誤差信号に
応じたチャージポンプ信号を出力する。この動作を図３
において詳細に説明すれば、位相比較器１は、基準信号
Ａに対して分周回路出力の位相が遅れていれば、その位
相差に応じた“Ｌ”レベルのアップ側の誤差信号を出力
し、チャージポンプ回路１２は、その“Ｌ”レベルのア
ップ側の誤差信号に応じて、ＰｃｈＴｒ３３をオンし、
電源ＶＤＤ方向の高レベルのチャージポンプ信号を出力
する。また、位相比較器１は、基準信号Ａに対して分周
回路出力の位相が進んでいれば、その位相差に応じた
“Ｌ”レベルのダウン側の誤差信号を出力し、チャージ
ポンプ回路１２は、ＮＡＮＤ回路３２により、“Ｌ”レ
ベルのダウン側の誤差信号に応じた “Ｈ”レベルの信
号によりＮｃｈＴｒ３４をオンし、グランドＶＳＳ方向
の低レベルのチャージポンプ信号を出力する。ループフ
ィルタ３は、そのチャージポンプ信号の不要な高周波成
分を除去し、ＶＣＯ発振回路４は、そのループフィルタ
出力信号をＰＬＬロック電位として発振出力する。分周
回路５は、その発振出力を分周し、その分周回路出力を
位相比較器１に供給する。位相比較器１では、再び基準
信号Ａと分周回路５からの分周回路出力との位相比較を
行い、ＰＬＬロック状態（同期）が保たれる。分周回路
５では、その基準信号Ａに同期した分周回路出力をＰＬ
Ｌ回路の周辺回路の動作用として供給する。
【００１２】次にＰＬＬロック不安定検出回路１３の動
作を図２と図４を参照しながら説明する。図２におい
て、Ｄ−ＦＦ回路２６〜２８には、インバータ回路２１
を介した基準信号Ｂがクロック端子に入力され、また、
インバータ回路２１，２２を介した基準信号Ｂがクロッ
クバー端子に入力されている。さらに、比較器２５は、
ループフィルタ３からのループフィルタ出力信号と、分
圧抵抗２３，２４により電源ＶＤＤを分圧して生成され
た所定レベルの基準電位とを比較判定し、その比較結果
をＤ−ＦＦ回路２６のデータ端子に出力している。その
結果、Ｄ−ＦＦ回路２６〜２８は、比較器２５による比
較結果を基準信号Ｂでカウントしてデータシフトするこ
とになる。ＮＡＮＤ回路２９は、Ｄ−ＦＦ回路２６〜２
８のＱ出力端子の否定論理積をとり、インバータ回路３
０は、ＮＡＮＤ回路２９の出力を反転させ、これを不安
定検出信号としてチャージポンプ回路１２に出力するこ
とから、この不安定検出信号は、Ｄ−ＦＦ回路２６〜２
８の全てのＱ出力端子が“Ｈ”レベルの時、すなわち、
一定周期のパルスである基準信号Ｂの２周期のパルス期
間に渡ってループフィルタ出力信号が基準電位以上であ
ると比較判定された場合に“Ｈ”レベル（アクティブ）
となる。
作を図２と図４を参照しながら説明する。図２におい
て、Ｄ−ＦＦ回路２６〜２８には、インバータ回路２１
を介した基準信号Ｂがクロック端子に入力され、また、
インバータ回路２１，２２を介した基準信号Ｂがクロッ
クバー端子に入力されている。さらに、比較器２５は、
ループフィルタ３からのループフィルタ出力信号と、分
圧抵抗２３，２４により電源ＶＤＤを分圧して生成され
た所定レベルの基準電位とを比較判定し、その比較結果
をＤ−ＦＦ回路２６のデータ端子に出力している。その
結果、Ｄ−ＦＦ回路２６〜２８は、比較器２５による比
較結果を基準信号Ｂでカウントしてデータシフトするこ
とになる。ＮＡＮＤ回路２９は、Ｄ−ＦＦ回路２６〜２
８のＱ出力端子の否定論理積をとり、インバータ回路３
０は、ＮＡＮＤ回路２９の出力を反転させ、これを不安
定検出信号としてチャージポンプ回路１２に出力するこ
とから、この不安定検出信号は、Ｄ−ＦＦ回路２６〜２
８の全てのＱ出力端子が“Ｈ”レベルの時、すなわち、
一定周期のパルスである基準信号Ｂの２周期のパルス期
間に渡ってループフィルタ出力信号が基準電位以上であ
ると比較判定された場合に“Ｈ”レベル（アクティブ）
となる。
【００１３】ここで、従来技術の課題で示したように、
位相比較器１に入力される基準信号Ａに高調波周波数成
分を含むノイズや、電源変動または温度変動などの外乱
が重畳した場合に、位相比較器１では、その基準信号Ａ
に重畳したノイズや外乱と分周回路出力との位相を比較
してしまい、その位相差に応じたアップ側の誤差信号を
出力し、チャージポンプ回路１２では、そのアップ側の
誤差信号に応じて高レベルのチャージポンプ信号を出力
し、さらに、ループフィルタ３では、そのチャージポン
プ信号に応じた高レベルのループフィルタ出力信号をＰ
ＬＬロック電位として出力してしまう。図４の左側に示
すように、このＰＬＬロック電位がＰＬＬ回路の引き込
み範囲内である場合には、ＰＬＬ回路の基準信号Ａへの
位相同期機能により、ループフィルタ出力信号は一瞬乱
されてもすぐに自然回復してしまう。この場合、比較器
２５においてループフィルタ出力信号が基準電位以上と
なる期間が一瞬であるので、Ｄ−ＦＦ回路２６〜２８の
各Ｑ出力端子の出力は、単一のパルスとなり、ＮＡＮＤ
回路２９およびインバータ回路３０を介してチャージポ
ンプ回路１２に出力される不安定検出信号は、“Ｌ”レ
ベル（ノンアクティブ）となる。したがって、図３にお
けるチャージポンプ回路１２では、“Ｌ”レベルの不安
定検出信号の入力により、出力されるチャージポンプ信
号をリセットすることはない。
位相比較器１に入力される基準信号Ａに高調波周波数成
分を含むノイズや、電源変動または温度変動などの外乱
が重畳した場合に、位相比較器１では、その基準信号Ａ
に重畳したノイズや外乱と分周回路出力との位相を比較
してしまい、その位相差に応じたアップ側の誤差信号を
出力し、チャージポンプ回路１２では、そのアップ側の
誤差信号に応じて高レベルのチャージポンプ信号を出力
し、さらに、ループフィルタ３では、そのチャージポン
プ信号に応じた高レベルのループフィルタ出力信号をＰ
ＬＬロック電位として出力してしまう。図４の左側に示
すように、このＰＬＬロック電位がＰＬＬ回路の引き込
み範囲内である場合には、ＰＬＬ回路の基準信号Ａへの
位相同期機能により、ループフィルタ出力信号は一瞬乱
されてもすぐに自然回復してしまう。この場合、比較器
２５においてループフィルタ出力信号が基準電位以上と
なる期間が一瞬であるので、Ｄ−ＦＦ回路２６〜２８の
各Ｑ出力端子の出力は、単一のパルスとなり、ＮＡＮＤ
回路２９およびインバータ回路３０を介してチャージポ
ンプ回路１２に出力される不安定検出信号は、“Ｌ”レ
ベル（ノンアクティブ）となる。したがって、図３にお
けるチャージポンプ回路１２では、“Ｌ”レベルの不安
定検出信号の入力により、出力されるチャージポンプ信
号をリセットすることはない。
【００１４】一方、図４の右側に示すように、このＰＬ
Ｌロック電位がＰＬＬ回路の引き込み範囲から逸脱し
て、高いロック電位に張り付くなどのＰＬＬ非同期状態
になった場合では、比較器２５においてループフィルタ
出力信号が基準電位以上となる期間が長期となるので、
Ｄ−ＦＦ回路２６〜２８の各Ｑ出力端子の出力は、長期
のパルスとなり、出力される不安定検出信号は、Ｄ−Ｆ
Ｆ回路２６〜２８の全てのＱ出力端子が“Ｈ”レベルの
時、すなわち、一定周期のパルスである基準信号Ｂの２
周期のパルス期間に渡ってループフィルタ出力信号が基
準電位以上であると比較判定された場合に“Ｈ”レベル
（アクティブ）となる。したがって、図３におけるチャ
ージポンプ回路１２では、“Ｈ”レベルの不安定検出信
号の入力により、インバータ回路３１でその“Ｈ”レベ
ルを“Ｌ”レベルに反転し、ＮＡＮＤ回路３２では、そ
の“Ｌ”レベルの入力に応じて“Ｈ”レベル出力して、
強制的にＮｃｈＴｒ３４をオンして、出力されるチャー
ジポンプ信号をグランドＶＳＳ電位にリセットする。こ
のように、チャージポンプ信号をグランドＶＳＳ電位に
リセットすれば、ＰＬＬロック状態が高いロック電位か
ら復帰され、その後、基準信号Ａと分周回路出力との位
相比較を繰り返すことにより、基準信号Ａに応じたＰＬ
Ｌロック状態に戻すことができる。
Ｌロック電位がＰＬＬ回路の引き込み範囲から逸脱し
て、高いロック電位に張り付くなどのＰＬＬ非同期状態
になった場合では、比較器２５においてループフィルタ
出力信号が基準電位以上となる期間が長期となるので、
Ｄ−ＦＦ回路２６〜２８の各Ｑ出力端子の出力は、長期
のパルスとなり、出力される不安定検出信号は、Ｄ−Ｆ
Ｆ回路２６〜２８の全てのＱ出力端子が“Ｈ”レベルの
時、すなわち、一定周期のパルスである基準信号Ｂの２
周期のパルス期間に渡ってループフィルタ出力信号が基
準電位以上であると比較判定された場合に“Ｈ”レベル
（アクティブ）となる。したがって、図３におけるチャ
ージポンプ回路１２では、“Ｈ”レベルの不安定検出信
号の入力により、インバータ回路３１でその“Ｈ”レベ
ルを“Ｌ”レベルに反転し、ＮＡＮＤ回路３２では、そ
の“Ｌ”レベルの入力に応じて“Ｈ”レベル出力して、
強制的にＮｃｈＴｒ３４をオンして、出力されるチャー
ジポンプ信号をグランドＶＳＳ電位にリセットする。こ
のように、チャージポンプ信号をグランドＶＳＳ電位に
リセットすれば、ＰＬＬロック状態が高いロック電位か
ら復帰され、その後、基準信号Ａと分周回路出力との位
相比較を繰り返すことにより、基準信号Ａに応じたＰＬ
Ｌロック状態に戻すことができる。
【００１５】なお、上記実施の形態１では、ＰＬＬロッ
ク不安定検出回路１３において、ループフィルタ３から
のループフィルタ出力信号が基準電位以上であるかを判
定したが、チャージポンプ回路１２からのチャージポン
プ信号を判定対象としても良く、同様な効果を奏するこ
とができる。
ク不安定検出回路１３において、ループフィルタ３から
のループフィルタ出力信号が基準電位以上であるかを判
定したが、チャージポンプ回路１２からのチャージポン
プ信号を判定対象としても良く、同様な効果を奏するこ
とができる。
【００１６】以上のように、この実施の形態１によれ
ば、ＰＬＬロック電位が引き込み範囲を逸脱して、高い
ロック電位に張り付くなどのＰＬＬ非同期状態になった
場合でも、所定時間で引き込める範囲内のＰＬＬロック
電位に強制的に戻すことができる。
ば、ＰＬＬロック電位が引き込み範囲を逸脱して、高い
ロック電位に張り付くなどのＰＬＬ非同期状態になった
場合でも、所定時間で引き込める範囲内のＰＬＬロック
電位に強制的に戻すことができる。
【００１７】
【発明の効果】以上のように、この発明によれば、位相
比較器からの誤差信号に応じたチャージポンプ信号を出
力すると共に、不安定検出信号の入力に応じてそのチャ
ージポンプ信号をリセットするチャージポンプ回路と、
チャージポンプ回路からのチャージポンプ信号、または
ループフィルタからのループフィルタ出力信号が所定時
間以上に渡って所定レベル以上になった場合に、そのチ
ャージポンプ回路に不安定検出信号を出力するＰＬＬロ
ック不安定検出回路とを備えるように構成したので、Ｐ
ＬＬロック電位が引き込み範囲を逸脱して、高いロック
電位に張り付くなどのＰＬＬ非同期状態になった場合で
も、所定時間で引き込める範囲内のＰＬＬロック電位に
強制的に戻すことができ、長期に渡るＰＬＬロック外れ
を防止する効果が得られる。
比較器からの誤差信号に応じたチャージポンプ信号を出
力すると共に、不安定検出信号の入力に応じてそのチャ
ージポンプ信号をリセットするチャージポンプ回路と、
チャージポンプ回路からのチャージポンプ信号、または
ループフィルタからのループフィルタ出力信号が所定時
間以上に渡って所定レベル以上になった場合に、そのチ
ャージポンプ回路に不安定検出信号を出力するＰＬＬロ
ック不安定検出回路とを備えるように構成したので、Ｐ
ＬＬロック電位が引き込み範囲を逸脱して、高いロック
電位に張り付くなどのＰＬＬ非同期状態になった場合で
も、所定時間で引き込める範囲内のＰＬＬロック電位に
強制的に戻すことができ、長期に渡るＰＬＬロック外れ
を防止する効果が得られる。
【００１８】この発明によれば、ＰＬＬロック不安定検
出回路において、所定レベルとチャージポンプ信号また
はループフィルタ出力信号とを比較する比較器と、一定
周期のパルスと比較器からの比較結果とに基づいて、所
定数のパルスに渡ってチャージポンプ信号またはループ
フィルタ出力信号が所定レベル以上であると比較判定さ
れた場合に不安定検出信号を出力する論理回路とを備え
るように構成したので、ＰＬＬロック不安定検出回路を
比較器と論理回路とによる簡単な回路によって構成する
ことができる効果が得られる。
出回路において、所定レベルとチャージポンプ信号また
はループフィルタ出力信号とを比較する比較器と、一定
周期のパルスと比較器からの比較結果とに基づいて、所
定数のパルスに渡ってチャージポンプ信号またはループ
フィルタ出力信号が所定レベル以上であると比較判定さ
れた場合に不安定検出信号を出力する論理回路とを備え
るように構成したので、ＰＬＬロック不安定検出回路を
比較器と論理回路とによる簡単な回路によって構成する
ことができる効果が得られる。
【図１】 この発明の実施の形態１によるＰＬＬ回路を
示す構成図である。
示す構成図である。
【図２】 ＰＬＬロック不安定検出回路の詳細を示す回
路図である。
路図である。
【図３】 チャージポンプ回路の詳細を示す回路図であ
る。
る。
【図４】 この発明の実施の形態１によるＰＬＬロック
不安定検出回路の動作を示すフローチャートである。
不安定検出回路の動作を示すフローチャートである。
【図５】 従来のＰＬＬ回路を示す構成図である。
１ 位相比較器、３ ループフィルタ、４ ＶＣＯ発振
回路、５ 分周回路、１２ チャージポンプ回路、１３
ＰＬＬロック不安定検出回路、２１，２２インバータ
回路（論理回路）、２３，２４ 分圧抵抗、２５ 比較
器、２６〜２８ Ｄ型フリップフロップ回路（論理回
路）、２９ ＮＡＮＤ回路（論理回路）、３０ インバ
ータ回路（論理回路）、３１ インバータ回路、３２
ＮＡＮＤ回路、３３ Ｐチャネルトランジスタ、３４
Ｎチャネルトランジスタ。
回路、５ 分周回路、１２ チャージポンプ回路、１３
ＰＬＬロック不安定検出回路、２１，２２インバータ
回路（論理回路）、２３，２４ 分圧抵抗、２５ 比較
器、２６〜２８ Ｄ型フリップフロップ回路（論理回
路）、２９ ＮＡＮＤ回路（論理回路）、３０ インバ
ータ回路（論理回路）、３１ インバータ回路、３２
ＮＡＮＤ回路、３３ Ｐチャネルトランジスタ、３４
Ｎチャネルトランジスタ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 AA04 CC01 CC24 CC41 CC52 DD05 DD32 DD42 DD43 DD48 EE10 GG15 HH08 HH09 JJ09 LL00 LL07
Claims (2)
- 【請求項１】 基準信号と発振出力との位相差に応じた
誤差信号を出力する位相比較器と、上記位相比較器から
の誤差信号に応じたチャージポンプ信号を出力すると共
に、不安定検出信号の入力に応じてそのチャージポンプ
信号をリセットするチャージポンプ回路と、上記チャー
ジポンプ回路からのチャージポンプ信号の不要な高周波
成分を除去するループフィルタと、上記ループフィルタ
からのループフィルタ出力信号に応じて発振出力して上
記位相比較器に供給するＶＣＯ発振回路と、上記チャー
ジポンプ回路からのチャージポンプ信号、または上記ル
ープフィルタからのループフィルタ出力信号が所定時間
以上に渡って所定レベル以上になった場合に、そのチャ
ージポンプ回路に不安定検出信号を出力するＰＬＬロッ
ク不安定検出回路とを備えたＰＬＬ回路。 - 【請求項２】 ＰＬＬロック不安定検出回路は、所定レ
ベルとチャージポンプ信号またはループフィルタ出力信
号とを比較する比較器と、一定周期のパルスと上記比較
器からの比較結果とに基づいて、所定数のパルスに渡っ
てチャージポンプ信号またはループフィルタ出力信号が
所定レベル以上であると比較判定された場合に不安定検
出信号を出力する論理回路とを備えたことを特徴とする
請求項１記載のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000085151A JP2001274679A (ja) | 2000-03-24 | 2000-03-24 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000085151A JP2001274679A (ja) | 2000-03-24 | 2000-03-24 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274679A true JP2001274679A (ja) | 2001-10-05 |
Family
ID=18601531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000085151A Pending JP2001274679A (ja) | 2000-03-24 | 2000-03-24 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274679A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116662A (ja) * | 2005-10-20 | 2007-05-10 | Honeywell Internatl Inc | ロックの喪失後にフェーズ・ロックド・ループをリセットするための回路 |
| US7519113B2 (en) | 2004-01-21 | 2009-04-14 | Fanuc Ltd | Noise detection device |
-
2000
- 2000-03-24 JP JP2000085151A patent/JP2001274679A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7519113B2 (en) | 2004-01-21 | 2009-04-14 | Fanuc Ltd | Noise detection device |
| JP2007116662A (ja) * | 2005-10-20 | 2007-05-10 | Honeywell Internatl Inc | ロックの喪失後にフェーズ・ロックド・ループをリセットするための回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6295328B1 (en) | Frequency multiplier using delayed lock loop (DLL) | |
| JP3094977B2 (ja) | Ｐｌｌ回路 | |
| US7759990B2 (en) | Clock switching circuit | |
| US7646224B2 (en) | Means to detect a missing pulse and reduce the associated PLL phase bump | |
| US6640311B1 (en) | Redundant oscillator and method for generating a regulated signal | |
| US6066988A (en) | Phase locked loop circuit with high stability having a reset signal generating circuit | |
| US20060055434A1 (en) | Phase frequency detector | |
| JP2005136964A (ja) | 遅延同期ループ回路 | |
| KR0153391B1 (ko) | 기준 클럭의 손실을 감지하는 감지 회로를 갖는 클럭 신호 발생 회로 | |
| US7323942B2 (en) | Dual loop PLL, and multiplication clock generator using dual loop PLL | |
| JP2003224471A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| TWI383593B (zh) | 用以在鎖相失效後重設鎖相迴路之電路 | |
| US5506531A (en) | Phase locked loop circuit providing increase locking operation speed using an unlock detector | |
| WO1999052215A1 (fr) | Boucle a phase asservie | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| CN114244350A (zh) | 加速充电帮浦及锁相回路以及其操作方法 | |
| JP2005252447A (ja) | ロック検出回路、ロック検出方法 | |
| JP2001274679A (ja) | Ｐｌｌ回路 | |
| JP2811994B2 (ja) | 位相同期回路 | |
| US20030214330A1 (en) | Phase-locked loop circuit | |
| JP2808967B2 (ja) | クロックホールドオーバ回路 | |
| JPH0414809B2 (ja) | ||
| JP3079943B2 (ja) | Ｐｌｌ回路 | |
| JP3005549B1 (ja) | Ｐｌｌ回路及びそのｐｌｌ同期方法 | |
| JP2003529263A (ja) | チャージポンプ回路の電力消費低減方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060410 |