JP2001274293A - 半導体装置及び半導体素子搭載用基板 - Google Patents
半導体装置及び半導体素子搭載用基板Info
- Publication number
- JP2001274293A JP2001274293A JP2000088546A JP2000088546A JP2001274293A JP 2001274293 A JP2001274293 A JP 2001274293A JP 2000088546 A JP2000088546 A JP 2000088546A JP 2000088546 A JP2000088546 A JP 2000088546A JP 2001274293 A JP2001274293 A JP 2001274293A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- insulating
- mounting
- resin composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 有機絶縁封止材との密着力に優れた半導体素
子搭載用基板、及びはんだ付け実装時のクラック発生を
低減し、電気接続不良を低減する半導体装置を安価に提
供する。 【解決手段】 (A)絶縁ベース基材上に半導体素子電極
と電気的に接続される所定の配線パターンを形成し、か
つ前記配線パターンの一部を露出した状態で前記絶縁ベ
ース基材を覆う絶縁保護レジストで構成された半導体素
子搭載用基板、(B)前記半導体素子搭載用基板に接着材
を介して接着された、前記配線パターンと電気的に接続
された半導体素子、(C)前記半導体素子全体、及び前記
半導体素子搭載用基板の一部又は全体を封止する有機絶
縁封止材とによりなる半導体装置であって、(D)前記絶
縁保護レジストとして用いる感光性樹脂組成物中に微粒
子を分散し、前記絶縁ベース基材上にこれを塗布及び予
備硬化した後、通常の現像工程においてその表層部に突
出及び埋没している前記微粒子の一部を除去し、前記絶
縁保護レジスト表面に微小な凹部を形成した半導体搭載
用基板を使用したことを特徴とする半導体装置。
子搭載用基板、及びはんだ付け実装時のクラック発生を
低減し、電気接続不良を低減する半導体装置を安価に提
供する。 【解決手段】 (A)絶縁ベース基材上に半導体素子電極
と電気的に接続される所定の配線パターンを形成し、か
つ前記配線パターンの一部を露出した状態で前記絶縁ベ
ース基材を覆う絶縁保護レジストで構成された半導体素
子搭載用基板、(B)前記半導体素子搭載用基板に接着材
を介して接着された、前記配線パターンと電気的に接続
された半導体素子、(C)前記半導体素子全体、及び前記
半導体素子搭載用基板の一部又は全体を封止する有機絶
縁封止材とによりなる半導体装置であって、(D)前記絶
縁保護レジストとして用いる感光性樹脂組成物中に微粒
子を分散し、前記絶縁ベース基材上にこれを塗布及び予
備硬化した後、通常の現像工程においてその表層部に突
出及び埋没している前記微粒子の一部を除去し、前記絶
縁保護レジスト表面に微小な凹部を形成した半導体搭載
用基板を使用したことを特徴とする半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装型の半導
体装置に用いる半導体素子搭載用基板及びこれを用いた
半導体装置に関する。
体装置に用いる半導体素子搭載用基板及びこれを用いた
半導体装置に関する。
【０００２】
【従来の技術】近年、半導体は高密度実装化が進んでお
り、これに伴い半導体装置はピン挿入型から表面実装型
のパッケージに主流が移っている。また、半導体の集積
度が向上するに従い、パッケージの入出力端子数が増加
している。これまで、表面実装型の代表的な半導体装置
として、金属リードフレームに半導体素子を搭載し、金
線ワイヤーボンディングした後に全体を封止し、外部リ
ードを切断・成形して封止部側面より出す構造、例えば
ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等が使
用されてきた。しかし、これを多端子化するには、端子
ピッチを縮小する必要があり、０．５ｍｍピッチ以下の
領域では、半導体装置を搭載するマザーボードとの接続
に高度な技術が必要となる。このため、例えば外面素子
をアレイ状に配したＯＭＰＡＣ（Ｏｖｅｒ−Ｍｏｌｄｅ
ｄ Ｐａｄ Ｇｒｉｄ Ｃａｒｒｉｅｒ）方式のＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が開発され、実用
化が進められている。このＢＧＡは、前記のＱＦＰより
も、単位面積あたりの外部端子を多く配置することがで
き、マザーボード上への面付け実装が容易であり、かつ
小型化が容易になる。このＢＧＡの一例を図１に示す。
まず、半導体素子１は半導体素子搭載用基板１１の上に
接着材３などを用いて固定され、半導体素子１上の端子
は半導体素子搭載用基板１１上の金メッキ端子７と金ワ
イヤ８によって電気接続され、更に半導体素子１は有機
絶縁封止材５によって封止されている。絶縁ベース基材
２上には半導体素子電極と電気的に接続される金属配線
パターンが組み込まれている。この金属配線パターン
は、電気信号伝達のための微細配線パターン６で構成さ
れている。これらは、絶縁ベース基材中を通し、半導体
素子搭載側の裏面の外部接続端子９と接続されている。
また、多くの場合、微細配線パターン６及び絶縁ベース
基材２は、ワイヤボンディングのための金メッキ端子７
配列領域及び外部接続端子９を除いて絶縁保護レジスト
４で覆われている。一方、基板にははんだボール１０を
アレイ状に配置した外部端子が形成されている。
り、これに伴い半導体装置はピン挿入型から表面実装型
のパッケージに主流が移っている。また、半導体の集積
度が向上するに従い、パッケージの入出力端子数が増加
している。これまで、表面実装型の代表的な半導体装置
として、金属リードフレームに半導体素子を搭載し、金
線ワイヤーボンディングした後に全体を封止し、外部リ
ードを切断・成形して封止部側面より出す構造、例えば
ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等が使
用されてきた。しかし、これを多端子化するには、端子
ピッチを縮小する必要があり、０．５ｍｍピッチ以下の
領域では、半導体装置を搭載するマザーボードとの接続
に高度な技術が必要となる。このため、例えば外面素子
をアレイ状に配したＯＭＰＡＣ（Ｏｖｅｒ−Ｍｏｌｄｅ
ｄ Ｐａｄ Ｇｒｉｄ Ｃａｒｒｉｅｒ）方式のＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が開発され、実用
化が進められている。このＢＧＡは、前記のＱＦＰより
も、単位面積あたりの外部端子を多く配置することがで
き、マザーボード上への面付け実装が容易であり、かつ
小型化が容易になる。このＢＧＡの一例を図１に示す。
まず、半導体素子１は半導体素子搭載用基板１１の上に
接着材３などを用いて固定され、半導体素子１上の端子
は半導体素子搭載用基板１１上の金メッキ端子７と金ワ
イヤ８によって電気接続され、更に半導体素子１は有機
絶縁封止材５によって封止されている。絶縁ベース基材
２上には半導体素子電極と電気的に接続される金属配線
パターンが組み込まれている。この金属配線パターン
は、電気信号伝達のための微細配線パターン６で構成さ
れている。これらは、絶縁ベース基材中を通し、半導体
素子搭載側の裏面の外部接続端子９と接続されている。
また、多くの場合、微細配線パターン６及び絶縁ベース
基材２は、ワイヤボンディングのための金メッキ端子７
配列領域及び外部接続端子９を除いて絶縁保護レジスト
４で覆われている。一方、基板にははんだボール１０を
アレイ状に配置した外部端子が形成されている。
【０００３】
【発明が解決しようとする課題】ここで、絶縁保護レジ
スト４は一般に絶縁ベース基材の表面にスクリーン印刷
法によって形成される。この形成時に、基板表面に気泡
が発生する場合があり、絶縁保護レジスト４として用い
る樹脂組成物中にはシリコーンなどの消泡剤が添加され
ている。しかし、この消泡剤は塗布時の泡立ちを低減す
ると同時に被着体との離型効果も有しているため、これ
を用いた場合、図１における絶縁保護レジスト４と有機
絶縁封止材５との密着力が低下する。また、上記ＢＧＡ
において半導体素子１、微細配線パターン６、金ワイヤ
８、外部接続端子９、はんだボール１０を除いた各部材
は有機材料であるため、装置の保存中に各部材は容易に
吸湿する。このため、はんだ付け実装時に装置が高温に
さらされた場合、絶縁保護レジスト４と有機絶縁封止材
５の密着力低下に伴う界面剥離が原因で吸湿水分が蒸気
となり、半導体素子搭載用基板１１中の絶縁保護レジス
ト４内部や絶縁保護レジスト４と有機絶縁封止材５の界
面を介してクラックまたは剥離が発生する。そして、こ
のクラックまたは剥離がワイヤボンディングの金メッキ
端子７まで至った時、最悪の場合には電気的な接続不良
を起こすことがある。このような絶縁保護レジストと有
機絶縁封止材の界面剥離を防止するには、例えば特開平
１０-３４０９７７号公報等に絶縁保護レジスト表面に
プラズマ処理等を施し、表面を活性化させて有機絶縁封
止材との密着を強固にする方法が開示されている。しか
し、これらの方法では、半導体素子搭載用基板又は半導
体装置作製工程中に絶縁保護レジスト表面を活性化させ
る製造工程を増設し、かつこれに用いる装置を新規に導
入する必要が生じるため、多大な生産コストがかかって
しまう問題がある。本発明は、かかる状況に鑑みなされ
たもので、はんだ付け実装時のクラック発生を低減し、
電気的接続信頼性を高める半導体装置を、新たな製造工
程を設けずに安価で提供しようとするものである。
スト４は一般に絶縁ベース基材の表面にスクリーン印刷
法によって形成される。この形成時に、基板表面に気泡
が発生する場合があり、絶縁保護レジスト４として用い
る樹脂組成物中にはシリコーンなどの消泡剤が添加され
ている。しかし、この消泡剤は塗布時の泡立ちを低減す
ると同時に被着体との離型効果も有しているため、これ
を用いた場合、図１における絶縁保護レジスト４と有機
絶縁封止材５との密着力が低下する。また、上記ＢＧＡ
において半導体素子１、微細配線パターン６、金ワイヤ
８、外部接続端子９、はんだボール１０を除いた各部材
は有機材料であるため、装置の保存中に各部材は容易に
吸湿する。このため、はんだ付け実装時に装置が高温に
さらされた場合、絶縁保護レジスト４と有機絶縁封止材
５の密着力低下に伴う界面剥離が原因で吸湿水分が蒸気
となり、半導体素子搭載用基板１１中の絶縁保護レジス
ト４内部や絶縁保護レジスト４と有機絶縁封止材５の界
面を介してクラックまたは剥離が発生する。そして、こ
のクラックまたは剥離がワイヤボンディングの金メッキ
端子７まで至った時、最悪の場合には電気的な接続不良
を起こすことがある。このような絶縁保護レジストと有
機絶縁封止材の界面剥離を防止するには、例えば特開平
１０-３４０９７７号公報等に絶縁保護レジスト表面に
プラズマ処理等を施し、表面を活性化させて有機絶縁封
止材との密着を強固にする方法が開示されている。しか
し、これらの方法では、半導体素子搭載用基板又は半導
体装置作製工程中に絶縁保護レジスト表面を活性化させ
る製造工程を増設し、かつこれに用いる装置を新規に導
入する必要が生じるため、多大な生産コストがかかって
しまう問題がある。本発明は、かかる状況に鑑みなされ
たもので、はんだ付け実装時のクラック発生を低減し、
電気的接続信頼性を高める半導体装置を、新たな製造工
程を設けずに安価で提供しようとするものである。
【０００４】
【課題を解決するための手段】本発明者らは鋭意検討し
た結果、絶縁保護レジストとして用いる感光性樹脂組成
物中に微粒子を分散させ、表層部に突出したこの微粒子
を通常の現像工程で除去することにより絶縁保護レジス
ト表面に微小な凹部を設け、これを覆う有機絶縁封止材
との密着性をアンカー効果で強固とさせることにより、
上記課題が解決されることを見出し本発明に至った。即
ち、本発明の半導体素子搭載用基板は、以下の（１）〜
（８）である。 （１）（Ａ）絶縁ベース基材上に半導体素子電極と電気
的に接続される所定の配線パターンを形成し、かつ前記
配線パターンの一部を露出した状態で前記絶縁ベース基
材を覆う絶縁保護レジストで構成された半導体素子搭載
用基板、（Ｂ）前記半導体素子搭載用基板に接着材を介
して接着された、前記配線パターンと電気的に接続され
た半導体素子、（Ｃ）前記半導体素子全体、及び前記半
導体素子搭載用基板の一部又は全体を封止する有機絶縁
封止材とよりなる半導体装置であり、（Ｄ）前記絶縁保
護レジストとして感光性樹脂組成物を用い、その中に微
粒子を分散し、前記絶縁ベース基材上にこれを塗布及び
予備硬化した後、通常の現像工程においてその表層部に
突出及び埋没している前記微粒子の一部を除去し、前記
絶縁保護レジスト表面に微小な凹部を形成したことを特
徴とする半導体素子搭載用基板。 （２）絶縁ベース基材上に塗布された感光性樹脂組成物
の感度が、感度測定用ステップタブレット（濃度差０．
１５づつで２１段階）を用い、露光量５００ｍＪ／ｃｍ
2で８段以下の上限値を有することを特徴とする前記
（１）に記載の半導体素子搭載用基板。 （３）絶縁保護レジストを現像処理した後、これに後露
光及び／又は後加熱を施したことを特徴とする前記
（１）または（２）に記載の半導体素子搭載用基板。 （４）感光性樹脂組成物中に分散する微粒子の粒径が、
前記絶縁保護レジストの厚みより小であることを特徴と
する前記（１）ないし（３）のいずれかに記載の半導体
素子搭載用基板。 （５）絶縁保護レジスト表面に形成した微小な凹部の径
が、０．５〜５μｍであることを特徴とする前記（１）
ないし（４）のいずれかに記載の半導体素子搭載用基
板。 （６）前記の微小な凹部が、１ｍｍ2辺り１×１０4個以
上含まれていることを特徴とする前記（５）に記載の半
導体素子搭載用基板。 （７）感光性樹脂組成物中に分散する前記微粒子が、粒
状の無機充填剤であることを特徴とする前記（１）ない
し（６）のいずれかに記載の半導体素子搭載用基板。 （８）無機充填剤が水酸化物、炭酸塩、もしくは硫酸塩
であり、少なくともこれらのうち１種類以上が前記感光
性樹脂組成物中に分散されていることを特徴とする前記
（７）に記載の半導体素子搭載用基板。 そして本発明は、（９）前記（１）ないし（８）のいず
れかに記載の半導体素子搭載用基板を使用したことを特
徴とする半導体装置である。
た結果、絶縁保護レジストとして用いる感光性樹脂組成
物中に微粒子を分散させ、表層部に突出したこの微粒子
を通常の現像工程で除去することにより絶縁保護レジス
ト表面に微小な凹部を設け、これを覆う有機絶縁封止材
との密着性をアンカー効果で強固とさせることにより、
上記課題が解決されることを見出し本発明に至った。即
ち、本発明の半導体素子搭載用基板は、以下の（１）〜
（８）である。 （１）（Ａ）絶縁ベース基材上に半導体素子電極と電気
的に接続される所定の配線パターンを形成し、かつ前記
配線パターンの一部を露出した状態で前記絶縁ベース基
材を覆う絶縁保護レジストで構成された半導体素子搭載
用基板、（Ｂ）前記半導体素子搭載用基板に接着材を介
して接着された、前記配線パターンと電気的に接続され
た半導体素子、（Ｃ）前記半導体素子全体、及び前記半
導体素子搭載用基板の一部又は全体を封止する有機絶縁
封止材とよりなる半導体装置であり、（Ｄ）前記絶縁保
護レジストとして感光性樹脂組成物を用い、その中に微
粒子を分散し、前記絶縁ベース基材上にこれを塗布及び
予備硬化した後、通常の現像工程においてその表層部に
突出及び埋没している前記微粒子の一部を除去し、前記
絶縁保護レジスト表面に微小な凹部を形成したことを特
徴とする半導体素子搭載用基板。 （２）絶縁ベース基材上に塗布された感光性樹脂組成物
の感度が、感度測定用ステップタブレット（濃度差０．
１５づつで２１段階）を用い、露光量５００ｍＪ／ｃｍ
2で８段以下の上限値を有することを特徴とする前記
（１）に記載の半導体素子搭載用基板。 （３）絶縁保護レジストを現像処理した後、これに後露
光及び／又は後加熱を施したことを特徴とする前記
（１）または（２）に記載の半導体素子搭載用基板。 （４）感光性樹脂組成物中に分散する微粒子の粒径が、
前記絶縁保護レジストの厚みより小であることを特徴と
する前記（１）ないし（３）のいずれかに記載の半導体
素子搭載用基板。 （５）絶縁保護レジスト表面に形成した微小な凹部の径
が、０．５〜５μｍであることを特徴とする前記（１）
ないし（４）のいずれかに記載の半導体素子搭載用基
板。 （６）前記の微小な凹部が、１ｍｍ2辺り１×１０4個以
上含まれていることを特徴とする前記（５）に記載の半
導体素子搭載用基板。 （７）感光性樹脂組成物中に分散する前記微粒子が、粒
状の無機充填剤であることを特徴とする前記（１）ない
し（６）のいずれかに記載の半導体素子搭載用基板。 （８）無機充填剤が水酸化物、炭酸塩、もしくは硫酸塩
であり、少なくともこれらのうち１種類以上が前記感光
性樹脂組成物中に分散されていることを特徴とする前記
（７）に記載の半導体素子搭載用基板。 そして本発明は、（９）前記（１）ないし（８）のいず
れかに記載の半導体素子搭載用基板を使用したことを特
徴とする半導体装置である。
【０００５】
【発明の実施の形態】以下、本発明を詳細に説明する。
図２は、本発明の半導体素子搭載用基板の一部断面を示
す略図であり、通常の現像工程後に絶縁保護レジスト４
の表面から微粒子１２が除去された状態を示している。
図に示すように通常の現像工程後、表面に微小な凹部１
３を設けた絶縁保護レジスト４上に有機絶縁封止材を形
成した結果、両部材の界面にはアンカー効果が発揮さ
れ、絶縁保護レジスト４と有機絶縁封止材の密着性を高
めることが可能となる。また、この半導体装置をはんだ
付け実装時の高温雰囲気下にさらした場合でも、絶縁保
護レジスト４と有機絶縁封止材との界面が強固に密着さ
れているため、水分の気化膨張によるクラックまたは剥
離が発生しない。
図２は、本発明の半導体素子搭載用基板の一部断面を示
す略図であり、通常の現像工程後に絶縁保護レジスト４
の表面から微粒子１２が除去された状態を示している。
図に示すように通常の現像工程後、表面に微小な凹部１
３を設けた絶縁保護レジスト４上に有機絶縁封止材を形
成した結果、両部材の界面にはアンカー効果が発揮さ
れ、絶縁保護レジスト４と有機絶縁封止材の密着性を高
めることが可能となる。また、この半導体装置をはんだ
付け実装時の高温雰囲気下にさらした場合でも、絶縁保
護レジスト４と有機絶縁封止材との界面が強固に密着さ
れているため、水分の気化膨張によるクラックまたは剥
離が発生しない。
【０００６】ここで、通常の現像工程で上記のような微
小な凹部を絶縁保護レジスト表面に設けるには、絶縁保
護レジストとして液状の感光性樹脂組成物を用いること
が望ましく、またこの感光性樹脂組成物は、絶縁ベース
基材に塗布した後の露光工程において、一般的な露光条
件で表面の硬化状態がやや完全でないものが望ましい。
具体的には、絶縁ベース基材上に感光性樹脂組成物を塗
布及び予備硬化した後、感度測定用ステップタブレット
（濃度差０．１５づつで２１段階）を表面に密着し、５
００ｍＪ／ｃｍ2の露光量で露光した後、現像処理後に
ステップタブレットの上限値が８段以下を有することが
望ましい。この感光性樹脂組成物を絶縁保護レジストと
して用いた結果、露光後の絶縁保護レジスト中のマトリ
ックス樹脂とそれに含まれる微粒子との相互結合力が、
硬化状態が完全な場合と比較してやや弱く、特に絶縁保
護レジスト表面に突出している微粒子は外部へ離脱し易
い状態となる。このようにして作製した半導体素子搭載
用基板に通常の現像工程を施した結果、上記微粒子の一
部が物理的又は化学的に現像溶液中に容易に除去，溶出
され、微小な凹部を絶縁保護レジスト表面に生成するこ
とができる。そして、この半導体素子搭載用基板に半導
体素子を搭載した後、最終的に有機絶縁封止材で封止し
た結果、上記のアンカー効果が十分発揮された半導体装
置を作製することができ、新たな製造工程を増やすこと
なく界面信頼性の高い装置を得ることが可能となり、は
んだ付け実装時のクラック発生を低減し、電気的接続信
頼性を高める半導体装置を提供できる。さらに、上記の
工程を施した半導体素子搭載用基板は、微小な凹部が生
成されていることを確認した直後に、十分に水切り、乾
燥した後、後露光及び／又は後加熱処理を別途施すこと
が望ましい。これにより、絶縁保護レジスト中のベース
樹脂の架橋度及びベース樹脂と微粒子との結合力が上記
の現像工程直後の状態と比較して高くなり、外気環境下
でも安定した絶縁保護レジスト膜を形成することが可能
となる。そして、このようにして作製した半導体素子搭
載用基板を半導体装置として用いた結果、耐薬品性や耐
湿性等のパッケージ信頼性が向上した装置を得ることが
できる。
小な凹部を絶縁保護レジスト表面に設けるには、絶縁保
護レジストとして液状の感光性樹脂組成物を用いること
が望ましく、またこの感光性樹脂組成物は、絶縁ベース
基材に塗布した後の露光工程において、一般的な露光条
件で表面の硬化状態がやや完全でないものが望ましい。
具体的には、絶縁ベース基材上に感光性樹脂組成物を塗
布及び予備硬化した後、感度測定用ステップタブレット
（濃度差０．１５づつで２１段階）を表面に密着し、５
００ｍＪ／ｃｍ2の露光量で露光した後、現像処理後に
ステップタブレットの上限値が８段以下を有することが
望ましい。この感光性樹脂組成物を絶縁保護レジストと
して用いた結果、露光後の絶縁保護レジスト中のマトリ
ックス樹脂とそれに含まれる微粒子との相互結合力が、
硬化状態が完全な場合と比較してやや弱く、特に絶縁保
護レジスト表面に突出している微粒子は外部へ離脱し易
い状態となる。このようにして作製した半導体素子搭載
用基板に通常の現像工程を施した結果、上記微粒子の一
部が物理的又は化学的に現像溶液中に容易に除去，溶出
され、微小な凹部を絶縁保護レジスト表面に生成するこ
とができる。そして、この半導体素子搭載用基板に半導
体素子を搭載した後、最終的に有機絶縁封止材で封止し
た結果、上記のアンカー効果が十分発揮された半導体装
置を作製することができ、新たな製造工程を増やすこと
なく界面信頼性の高い装置を得ることが可能となり、は
んだ付け実装時のクラック発生を低減し、電気的接続信
頼性を高める半導体装置を提供できる。さらに、上記の
工程を施した半導体素子搭載用基板は、微小な凹部が生
成されていることを確認した直後に、十分に水切り、乾
燥した後、後露光及び／又は後加熱処理を別途施すこと
が望ましい。これにより、絶縁保護レジスト中のベース
樹脂の架橋度及びベース樹脂と微粒子との結合力が上記
の現像工程直後の状態と比較して高くなり、外気環境下
でも安定した絶縁保護レジスト膜を形成することが可能
となる。そして、このようにして作製した半導体素子搭
載用基板を半導体装置として用いた結果、耐薬品性や耐
湿性等のパッケージ信頼性が向上した装置を得ることが
できる。
【０００７】ここで、通常の現像工程としては、現像液
として炭酸ナトリウム、炭酸カリウム等の弱アルカリ性
の希薄水溶液、現像方法としてスプレー方式、ディップ
方式等が挙げられる。特にスプレー方式のアルカリ現像
は、絶縁保護レジスト表面にスプレー圧を付加して微粒
子を物理的かつ化学的に除去する効果が高いため、本発
明の半導体素子搭載用基板にはこの方式を用いることが
より望ましい。また、絶縁保護レジストとして用いる感
光性樹脂組成物については、上記の感度特性を満たす組
成物であれば特にベース樹脂の種類等を制限するもので
はないが、エポキシ化合物と不飽和モノカルボン酸との
エステル化物に飽和又は不飽和多塩基無水物を反応させ
て得られたカルボキシル基を有する感光性樹脂をベース
樹脂として用いたものが、上記特性を得やすいため望ま
しい。絶縁保護レジストの厚みとしては特に制限はない
が、露光時の塗膜深部の光硬化をある程度確実にするた
め、１０〜５０μｍ程度であることが望ましい。この厚
みの範囲では、絶縁保護レジストと絶縁ベース基材ある
いは配線パターンとの密着性を保つことが可能であり、
現像工程やパッケージ耐湿試験における前記部材間の剥
離やふくれ等を極力防止することができる。また、前記
配線パターンは、材質として通常銅箔が用いられるが、
絶縁保護レジストとの密着をより強固とするため、表面
に何らかの化学処理を施したものが望ましい。また、絶
縁保護レジスト表面に発生した微小な凹部が、絶縁保護
レジスト下部に配置されている配線パターンに影響を及
ぼすことを防ぐため、前記の感光性樹脂組成物中に分散
する微粒子の粒径は、半導体素子搭載用基板作製後の絶
縁保護レジストの厚みより小さいことが望ましい。ただ
し、前記の微小な凹部はアンカー効果を確実に発揮でき
る程の径であることが望ましく、具体的には、表面に存
在する微小な凹部の径が０．５〜５μｍで、径の凹部が
絶縁保護レジスト表面に１ｍｍ2辺り１×１０4個以上存
在していることが望ましい。このような表面状態を有し
た半導体素子搭載用基板を用いて半導体装置を形成した
場合、絶縁保護レジスト表面の微小な凹部内に有機絶縁
封止材の溶融樹脂又は充填剤が容易かつ多数入り込み、
両部材間のアンカー効果が確実に発揮できることとな
る。上記感光性樹脂組成物に分散する微粒子の種類とし
ては、金属、合金の他、種々の金属化合物、例えば金属
酸化物、金属硫化物、金属ハロゲン化物、硫酸化合物、
金属燐化合物、ガラス、セラミック、炭素微粒子、有機
金属化合物、高分子化合物などがあるが、レジストの表
面から物理的又は化学的に除去できるものであれば特に
制限されるものではない。ただし、実際には難燃性等の
信頼性を付与するものを微粒子として用いることが、半
導体装置及び半導体素子搭載用基板の特性を併せて向上
できる点でより望ましい。
として炭酸ナトリウム、炭酸カリウム等の弱アルカリ性
の希薄水溶液、現像方法としてスプレー方式、ディップ
方式等が挙げられる。特にスプレー方式のアルカリ現像
は、絶縁保護レジスト表面にスプレー圧を付加して微粒
子を物理的かつ化学的に除去する効果が高いため、本発
明の半導体素子搭載用基板にはこの方式を用いることが
より望ましい。また、絶縁保護レジストとして用いる感
光性樹脂組成物については、上記の感度特性を満たす組
成物であれば特にベース樹脂の種類等を制限するもので
はないが、エポキシ化合物と不飽和モノカルボン酸との
エステル化物に飽和又は不飽和多塩基無水物を反応させ
て得られたカルボキシル基を有する感光性樹脂をベース
樹脂として用いたものが、上記特性を得やすいため望ま
しい。絶縁保護レジストの厚みとしては特に制限はない
が、露光時の塗膜深部の光硬化をある程度確実にするた
め、１０〜５０μｍ程度であることが望ましい。この厚
みの範囲では、絶縁保護レジストと絶縁ベース基材ある
いは配線パターンとの密着性を保つことが可能であり、
現像工程やパッケージ耐湿試験における前記部材間の剥
離やふくれ等を極力防止することができる。また、前記
配線パターンは、材質として通常銅箔が用いられるが、
絶縁保護レジストとの密着をより強固とするため、表面
に何らかの化学処理を施したものが望ましい。また、絶
縁保護レジスト表面に発生した微小な凹部が、絶縁保護
レジスト下部に配置されている配線パターンに影響を及
ぼすことを防ぐため、前記の感光性樹脂組成物中に分散
する微粒子の粒径は、半導体素子搭載用基板作製後の絶
縁保護レジストの厚みより小さいことが望ましい。ただ
し、前記の微小な凹部はアンカー効果を確実に発揮でき
る程の径であることが望ましく、具体的には、表面に存
在する微小な凹部の径が０．５〜５μｍで、径の凹部が
絶縁保護レジスト表面に１ｍｍ2辺り１×１０4個以上存
在していることが望ましい。このような表面状態を有し
た半導体素子搭載用基板を用いて半導体装置を形成した
場合、絶縁保護レジスト表面の微小な凹部内に有機絶縁
封止材の溶融樹脂又は充填剤が容易かつ多数入り込み、
両部材間のアンカー効果が確実に発揮できることとな
る。上記感光性樹脂組成物に分散する微粒子の種類とし
ては、金属、合金の他、種々の金属化合物、例えば金属
酸化物、金属硫化物、金属ハロゲン化物、硫酸化合物、
金属燐化合物、ガラス、セラミック、炭素微粒子、有機
金属化合物、高分子化合物などがあるが、レジストの表
面から物理的又は化学的に除去できるものであれば特に
制限されるものではない。ただし、実際には難燃性等の
信頼性を付与するものを微粒子として用いることが、半
導体装置及び半導体素子搭載用基板の特性を併せて向上
できる点でより望ましい。
【０００８】また、スクリーン印刷塗布性やパッケージ
作製後の信頼性を種々考慮した場合、微粒子として無機
充填剤を単独又は他の微粒子と併用して用いることがよ
り好ましく、ここで、前記無機充填剤としては、シリ
カ、溶融シリカ、タルク、アルミナ、水和アルミナ、チ
タン酸バリウム、酸化アルミニウム、水酸化アルミニウ
ム、硫酸バリウム、硫酸マグネシウム、炭酸カルシウ
ム、炭酸マグネシウム等が使用できる。特に、この中で
特にアルカリ溶液中で溶解し易い水酸化アルミニウム、
炭酸カルシウム、硫酸マグネシウム等の水酸化物、炭酸
塩、あるいは硫酸塩の粒状フィラを使用した場合、化学
的に凹部形成が容易となるため、これらを少なくとも一
種類以上用いることがより効果的である。
作製後の信頼性を種々考慮した場合、微粒子として無機
充填剤を単独又は他の微粒子と併用して用いることがよ
り好ましく、ここで、前記無機充填剤としては、シリ
カ、溶融シリカ、タルク、アルミナ、水和アルミナ、チ
タン酸バリウム、酸化アルミニウム、水酸化アルミニウ
ム、硫酸バリウム、硫酸マグネシウム、炭酸カルシウ
ム、炭酸マグネシウム等が使用できる。特に、この中で
特にアルカリ溶液中で溶解し易い水酸化アルミニウム、
炭酸カルシウム、硫酸マグネシウム等の水酸化物、炭酸
塩、あるいは硫酸塩の粒状フィラを使用した場合、化学
的に凹部形成が容易となるため、これらを少なくとも一
種類以上用いることがより効果的である。
【０００９】有機絶縁封止材の種類としては、この部材
からの半導体装置内への水分拡散を極力抑制するため低
吸湿性を有し、また絶縁保護レジストとの密着をより強
固とするため高接着性を有するものが望ましいが、ベー
ス樹脂の種類等については特に制限しない。また、はん
だ付け実装時に接着材と半導体素子間で発生するふくれ
やクラックを極力防止するため、接着材としては硬化後
に空隙（ボイド）の発生が少ないものや、低吸湿性、高
破壊強度を有するものが望ましい。具体的には、無溶剤
型や低温速硬化型のペースト状接着材、熱硬化性樹脂系
や熱可塑性樹脂系のフィルム状接着材等が用いられる
が、ベース樹脂の種類等については特に制限しない。絶
縁ベース基材としては、厚さ０．０５〜１．０ｍｍ程度
のガラス布基材等が適用でき、また絶縁ベース基材のベ
ース樹脂としては、低吸湿性を有するビスフェノールＡ
ノボラック型エポキシ樹脂等が用いられるが、ベース樹
脂やガラス布の種類等については特に制限しない。
からの半導体装置内への水分拡散を極力抑制するため低
吸湿性を有し、また絶縁保護レジストとの密着をより強
固とするため高接着性を有するものが望ましいが、ベー
ス樹脂の種類等については特に制限しない。また、はん
だ付け実装時に接着材と半導体素子間で発生するふくれ
やクラックを極力防止するため、接着材としては硬化後
に空隙（ボイド）の発生が少ないものや、低吸湿性、高
破壊強度を有するものが望ましい。具体的には、無溶剤
型や低温速硬化型のペースト状接着材、熱硬化性樹脂系
や熱可塑性樹脂系のフィルム状接着材等が用いられる
が、ベース樹脂の種類等については特に制限しない。絶
縁ベース基材としては、厚さ０．０５〜１．０ｍｍ程度
のガラス布基材等が適用でき、また絶縁ベース基材のベ
ース樹脂としては、低吸湿性を有するビスフェノールＡ
ノボラック型エポキシ樹脂等が用いられるが、ベース樹
脂やガラス布の種類等については特に制限しない。
【００１０】
【実施例】（実施例１）絶縁ベース基材２（日立化成工
業株式会社製商品名、Ｅ−６７９）上に微細配線パター
ン６を形成し、半導体素子搭載側の金メッキ端子７及び
反対側の外部接続端子９を除いた面に絶縁保護レジスト
４として平均粒径１μｍの炭酸カルシウム（樹脂組成物
に対し１０重量％）及び平均粒径１μｍの粒状シリカ
（樹脂組成物に対し１５重量％）、平均粒径０．４μｍ
の硫酸バリウム（樹脂組成物に対し１２重量％）を混入
した感光性樹脂組成物をスクリーン印刷で絶縁ベース基
材上に３０μｍの厚みで塗布し、レジストパターンを有
するネガマスクフィルムを密着した後、紫外線露光装置
を用いて５００ｍＪ／ｃｍ2の条件で露光した。次に、
１wt％炭酸ナトリウム水溶液で３０℃、６０秒間のスプ
レー式アルカリ現像を施し（スプレー圧：０．２０ＭＰ
ａ（２．０ｋｇ／ｃｍ2））、未露光部分を除去した。
その後、これに５００ｍＪ／ｃｍ2の条件で後露光、及
び１５０℃、１時間の熱処理を施し、半導体素子搭載用
基板を得た。次に、この半導体素子搭載用基板全体から
配線パターンの切断箇所に沿って図１に示す外形縦３
４．０ｍｍ×横３４．０ｍｍ×厚さ０．４ｍｍの個片ピ
ースを切り出し、これを１２０℃、２時間乾燥した。そ
の後、縦１２．６ｍｍ×横１２．６ｍｍ×厚さ０．４ｍ
ｍの半導体素子１を、接着材３（日立化成工業株式会社
製商品名、ＥＮ−４９００）を塗布して搭載し、クリー
ンオーブン中で室温から１８０℃まで一定昇温速度で１
時間加熱した後、更に１８０℃の一定温度で１時間加熱
した。その後、直径３０μｍの金ワイヤ８によりワイヤ
ボンド部と半導体素子をワイヤボンディングし、有機絶
縁封止材５（日立化成工業株式会社製商品名、ＣＥＬ−
９６００）を用いて、１７５℃、９０秒、６．９ＭＰａ
の条件で半導体素子搭載面をトランスファ成形後、１７
５℃、５時間の条件で後硬化させ、半導体装置を得た。
業株式会社製商品名、Ｅ−６７９）上に微細配線パター
ン６を形成し、半導体素子搭載側の金メッキ端子７及び
反対側の外部接続端子９を除いた面に絶縁保護レジスト
４として平均粒径１μｍの炭酸カルシウム（樹脂組成物
に対し１０重量％）及び平均粒径１μｍの粒状シリカ
（樹脂組成物に対し１５重量％）、平均粒径０．４μｍ
の硫酸バリウム（樹脂組成物に対し１２重量％）を混入
した感光性樹脂組成物をスクリーン印刷で絶縁ベース基
材上に３０μｍの厚みで塗布し、レジストパターンを有
するネガマスクフィルムを密着した後、紫外線露光装置
を用いて５００ｍＪ／ｃｍ2の条件で露光した。次に、
１wt％炭酸ナトリウム水溶液で３０℃、６０秒間のスプ
レー式アルカリ現像を施し（スプレー圧：０．２０ＭＰ
ａ（２．０ｋｇ／ｃｍ2））、未露光部分を除去した。
その後、これに５００ｍＪ／ｃｍ2の条件で後露光、及
び１５０℃、１時間の熱処理を施し、半導体素子搭載用
基板を得た。次に、この半導体素子搭載用基板全体から
配線パターンの切断箇所に沿って図１に示す外形縦３
４．０ｍｍ×横３４．０ｍｍ×厚さ０．４ｍｍの個片ピ
ースを切り出し、これを１２０℃、２時間乾燥した。そ
の後、縦１２．６ｍｍ×横１２．６ｍｍ×厚さ０．４ｍ
ｍの半導体素子１を、接着材３（日立化成工業株式会社
製商品名、ＥＮ−４９００）を塗布して搭載し、クリー
ンオーブン中で室温から１８０℃まで一定昇温速度で１
時間加熱した後、更に１８０℃の一定温度で１時間加熱
した。その後、直径３０μｍの金ワイヤ８によりワイヤ
ボンド部と半導体素子をワイヤボンディングし、有機絶
縁封止材５（日立化成工業株式会社製商品名、ＣＥＬ−
９６００）を用いて、１７５℃、９０秒、６．９ＭＰａ
の条件で半導体素子搭載面をトランスファ成形後、１７
５℃、５時間の条件で後硬化させ、半導体装置を得た。
【００１１】（実施例２）感光性樹脂組成物中に混入し
た微粒子として、平均粒径１μｍの炭酸カルシウム（樹
脂組成物に対し３７重量％）のみを使用した以外は、実
施例１と同様に半導体素子搭載用基板及び半導体装置を
得た。
た微粒子として、平均粒径１μｍの炭酸カルシウム（樹
脂組成物に対し３７重量％）のみを使用した以外は、実
施例１と同様に半導体素子搭載用基板及び半導体装置を
得た。
【００１２】（実施例３）感光性樹脂組成物中に混入し
た微粒子として、平均粒径１μｍの炭酸カルシウム（樹
脂組成物に対し３重量％）と平均粒径１μｍの粒状水酸
化アルミニウム（樹脂組成物に対し３７重量％）を併用
した以外は、実施例１と同様に半導体素子搭載用基板及
び半導体装置を得た。
た微粒子として、平均粒径１μｍの炭酸カルシウム（樹
脂組成物に対し３重量％）と平均粒径１μｍの粒状水酸
化アルミニウム（樹脂組成物に対し３７重量％）を併用
した以外は、実施例１と同様に半導体素子搭載用基板及
び半導体装置を得た。
【００１３】（比較例１）微粒子を混入しない感光性樹
脂組成物を使用した以外は、実施例１と同様に半導体素
子搭載用基板及び半導体装置を得た。
脂組成物を使用した以外は、実施例１と同様に半導体素
子搭載用基板及び半導体装置を得た。
【００１４】（比較例２）露光量５００ｍＪ／ｃｍ2で
ステップタブレットの上限値が９段以上の感度を有する
感光性樹脂組成物を用いた以外は、実施例１と同様に半
導体素子搭載用基板及び半導体装置を得た。
ステップタブレットの上限値が９段以上の感度を有する
感光性樹脂組成物を用いた以外は、実施例１と同様に半
導体素子搭載用基板及び半導体装置を得た。
【００１５】（比較例３）感光性樹脂組成物中に平均粒
径１μｍの粒状水酸化アルミニウムフィラ（樹脂組成物
に対し３７重量％）を混入し、さらに絶縁保護レジスト
の厚みを無機充填剤の平均粒径と同等とした以外は、実
施例１と同様に半導体素子搭載用基板及び半導体装置を
得た。
径１μｍの粒状水酸化アルミニウムフィラ（樹脂組成物
に対し３７重量％）を混入し、さらに絶縁保護レジスト
の厚みを無機充填剤の平均粒径と同等とした以外は、実
施例１と同様に半導体素子搭載用基板及び半導体装置を
得た。
【００１６】表１に実施例１〜５及び比較例１〜３の半
導体素子搭載用基板の物性及び半導体装置の耐リフロー
クラック性を示した。ここで、絶縁保護レジストとして
用いる感光性樹脂組成物の感度は、絶縁ベース基材上に
感度測定用ステップタブレット（日立化成工業株式会社
製、濃度差０．１５づつで２１段階のグレースケール）
を密着して、紫外線露光装置を用いて５００ｍＪ／ｃｍ
2の条件で露光した後、１ｗｔ％炭酸ナトリウム水溶液
で３０℃、６０秒間のスプレー式アルカリ現像（スプレ
ー圧：０．２０ＭＰａ（２．０ｋｇ／ｃｍ2））を施し
て求めた。また、接着性については図３に示す試験片を
作製し（絶縁保護レジスト厚：３０μｍ、絶縁ベース基
材厚：４００μｍ、有機絶縁封止材：日立化成工業株式
会社製商品名、ＣＥＬ−９６００）、８５℃、８５％Ｒ
Ｈの条件で４８時間加湿後、２４０℃におけるせん断接
着力を求めた。絶縁保護レジストを塗布基材の上に直径
３．６ｍｍの有機絶縁封止材を１７５℃、９０秒、６．
９ＭＰａの条件でトランスファ成形した後、１７５℃、
５時間の条件で後硬化を行い試験片を作製した。上記の
条件で処理した試験片を２４０℃の熱板上に６０秒保持
した後、剪断試験機を用い絶縁保護レジスト面から０．
５ｍｍの位置でレジスト面方向に０．１ｍｍ／分の速度
で荷重をかけ試験片が破断するときの最大荷重を剪断接
着力とした。一方、耐リフロークラック性については、
８５℃、６０%ＲＨの条件で所定時間加湿後、赤外線リ
フロー炉で２４０℃、１０秒間リフロー処理を３回行う
ことで評価した。また、リフロークラック試験後に、半
導体装置内部に発生した絶縁保護レジストと有機絶縁封
止材、微細配線パターンの界面剥離を超音波探査装置に
より観察した。そして金メッキ端子領域まで剥離及び破
壊が進展したものを不良品とした。
導体素子搭載用基板の物性及び半導体装置の耐リフロー
クラック性を示した。ここで、絶縁保護レジストとして
用いる感光性樹脂組成物の感度は、絶縁ベース基材上に
感度測定用ステップタブレット（日立化成工業株式会社
製、濃度差０．１５づつで２１段階のグレースケール）
を密着して、紫外線露光装置を用いて５００ｍＪ／ｃｍ
2の条件で露光した後、１ｗｔ％炭酸ナトリウム水溶液
で３０℃、６０秒間のスプレー式アルカリ現像（スプレ
ー圧：０．２０ＭＰａ（２．０ｋｇ／ｃｍ2））を施し
て求めた。また、接着性については図３に示す試験片を
作製し（絶縁保護レジスト厚：３０μｍ、絶縁ベース基
材厚：４００μｍ、有機絶縁封止材：日立化成工業株式
会社製商品名、ＣＥＬ−９６００）、８５℃、８５％Ｒ
Ｈの条件で４８時間加湿後、２４０℃におけるせん断接
着力を求めた。絶縁保護レジストを塗布基材の上に直径
３．６ｍｍの有機絶縁封止材を１７５℃、９０秒、６．
９ＭＰａの条件でトランスファ成形した後、１７５℃、
５時間の条件で後硬化を行い試験片を作製した。上記の
条件で処理した試験片を２４０℃の熱板上に６０秒保持
した後、剪断試験機を用い絶縁保護レジスト面から０．
５ｍｍの位置でレジスト面方向に０．１ｍｍ／分の速度
で荷重をかけ試験片が破断するときの最大荷重を剪断接
着力とした。一方、耐リフロークラック性については、
８５℃、６０%ＲＨの条件で所定時間加湿後、赤外線リ
フロー炉で２４０℃、１０秒間リフロー処理を３回行う
ことで評価した。また、リフロークラック試験後に、半
導体装置内部に発生した絶縁保護レジストと有機絶縁封
止材、微細配線パターンの界面剥離を超音波探査装置に
より観察した。そして金メッキ端子領域まで剥離及び破
壊が進展したものを不良品とした。
【００１７】
【表１】
【００１８】表１から実施例１〜５の半導体素子搭載用
基板では、絶縁保護レジスト表面にアンカー効果として
有効な微小な凹部が発生し、この効果に伴い絶縁保護レ
ジストと有機絶縁封止材との接着性が高い。さらに、こ
の半導体搭載用基板を用いた半導体装置では前記アンカ
ー効果により、耐リフロークラック性が格段に向上して
いることが分かる。それに対し、比較例１、２の半導体
搭載用基板では表面に微小な凹部が発生せず、有機絶縁
封止材との接着性も低下している。また、これを用いた
半導体装置では絶縁保護レジストと有機絶縁封止材との
界面剥離が進行し、耐リフロークラック性が低下してい
る。比較例３では微小な凹部は発生しているが、絶縁保
護レジスト下部の配線パターンまでこれが貫通している
ため、絶縁保護レジストと微細配線パターン間の界面剥
離が進行し、耐リフロークラック性が低下している。
基板では、絶縁保護レジスト表面にアンカー効果として
有効な微小な凹部が発生し、この効果に伴い絶縁保護レ
ジストと有機絶縁封止材との接着性が高い。さらに、こ
の半導体搭載用基板を用いた半導体装置では前記アンカ
ー効果により、耐リフロークラック性が格段に向上して
いることが分かる。それに対し、比較例１、２の半導体
搭載用基板では表面に微小な凹部が発生せず、有機絶縁
封止材との接着性も低下している。また、これを用いた
半導体装置では絶縁保護レジストと有機絶縁封止材との
界面剥離が進行し、耐リフロークラック性が低下してい
る。比較例３では微小な凹部は発生しているが、絶縁保
護レジスト下部の配線パターンまでこれが貫通している
ため、絶縁保護レジストと微細配線パターン間の界面剥
離が進行し、耐リフロークラック性が低下している。
【００１９】
【発明の効果】本発明により、有機絶縁封止材との密着
力が強固な半導体素子搭載用基板、及びはんだリフロー
時のクラックを低減する半導体装置を安価に提供するこ
とが可能となる。よって、本発明の半導体装置を用いる
ことで電気的接続不良が低減でき、その工業的価値は大
である。
力が強固な半導体素子搭載用基板、及びはんだリフロー
時のクラックを低減する半導体装置を安価に提供するこ
とが可能となる。よって、本発明の半導体装置を用いる
ことで電気的接続不良が低減でき、その工業的価値は大
である。
【図１】 代表的なＢＧＡ装置の構造を示す断面図
【図２】 半導体素子搭載用基板の絶縁保護レジスト表
面から微粒子が除去された状態を示す断面図
面から微粒子が除去された状態を示す断面図
【図３】 絶縁保護レジストと有機絶縁封止材との接着
力を評価するための接着性試験片であり、（ａ）は上面
図、（ｂ）は断面図
力を評価するための接着性試験片であり、（ａ）は上面
図、（ｂ）は断面図
１．半導体素子 ２．絶縁ベース基材 ３．接着材 ４．絶縁保護レジスト ５．有機絶縁封止材 ６．微細配線パターン ７．金メッキ端子 ８．金ワイヤ ９．外部接続端子 １０.はんだボール １１．半導体素子搭載用基板 １２．微粒子 １３．微小な凹部
Claims (9)
- 【請求項１】（Ａ）絶縁ベース基材上に半導体素子電極
と電気的に接続される配線パターンを形成し、かつ前記
配線パターンの一部を露出した状態で前記絶縁ベース基
材を覆う絶縁保護レジストで構成された半導体素子搭載
用基板、（Ｂ）前記半導体素子搭載用基板に接着材を介
して接着された、前記配線パターンと電気的に接続され
た半導体素子、（Ｃ）前記半導体素子全体、及び前記半
導体素子搭載用基板の一部又は全体を封止する有機絶縁
封止材とよりなる半導体装置であり、（Ｄ）前記絶縁保
護レジストとして感光性樹脂組成物を用い、その中に微
粒子を分散し、前記絶縁ベース基材上にこれを塗布及び
予備硬化した後、現像工程においてその表層部に突出及
び埋没している前記微粒子の一部を除去し、前記絶縁保
護レジスト表面に微小な凹部を形成したことを特徴とす
る半導体素子搭載用基板。 - 【請求項２】 絶縁ベース基材上に塗布された感光性樹
脂組成物の感度が、感度測定用ステップタブレット（濃
度差０．１５づつで２１段階）を用い、露光量５００ｍ
Ｊ／ｃｍ2で８段以下の上限値を有することを特徴とす
る請求項１に記載の半導体素子搭載用基板。 - 【請求項３】 絶縁保護レジストを現像処理した後、こ
れに後露光及び／又は後加熱を施したことを特徴とする
請求項１または２記載の半導体素子搭載用基板。 - 【請求項４】 感光性樹脂組成物中に分散する微粒子の
粒径が、前記絶縁保護レジストの厚みより小であること
を特徴とする請求項１ないし請求項３のいずれかに記載
の半導体素子搭載用基板。 - 【請求項５】 絶縁保護レジスト表面に形成した微小な
凹部の径が、０．５〜５μｍであることを特徴とする請
求項１ないし請求項４のいずれかに記載の半導体素子搭
載用基板。 - 【請求項６】 微小な凹部が、１ｍｍ2辺り１×１０4個
以上含まれていることを特徴とする請求項５に記載の半
導体素子搭載用基板。 - 【請求項７】 感光性樹脂組成物中に分散する微粒子
が、粒状の無機充填剤であることを特徴とする請求項１
ないし請求項６のいずれかに記載の半導体素子搭載用基
板。 - 【請求項８】 無機充填剤が水酸化物、炭酸塩、もしく
は硫酸塩であり、少なくともこれらのうち１種類以上が
前記感光性樹脂組成物中に分散されていることを特徴と
する請求項７に記載の半導体素子搭載用基板。 - 【請求項９】 請求項1ないし請求項８のいずれかに記
載の半導体素子搭載用基板を使用したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088546A JP2001274293A (ja) | 2000-03-24 | 2000-03-24 | 半導体装置及び半導体素子搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088546A JP2001274293A (ja) | 2000-03-24 | 2000-03-24 | 半導体装置及び半導体素子搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274293A true JP2001274293A (ja) | 2001-10-05 |
Family
ID=18604416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088546A Pending JP2001274293A (ja) | 2000-03-24 | 2000-03-24 | 半導体装置及び半導体素子搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274293A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016031985A (ja) * | 2014-07-28 | 2016-03-07 | 住友ベークライト株式会社 | 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法 |
| JP2016139804A (ja) * | 2015-01-26 | 2016-08-04 | 日立化成株式会社 | 半導体装置及びその製造方法 |
| KR101873476B1 (ko) * | 2011-04-11 | 2018-07-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| JP2018142746A (ja) * | 2018-06-20 | 2018-09-13 | ローム株式会社 | 半導体装置 |
| WO2019045202A1 (ko) * | 2017-09-04 | 2019-03-07 | 한국과학기술원 | 나노 층화 봉지 구조체, 그 제조 방법 및 이를 포함하는 플렉시블 유기 발광 다이오드 장치 |
| CN112911818A (zh) * | 2019-12-04 | 2021-06-04 | 奥特斯奥地利科技与系统技术有限公司 | 光成像材料及使用方法和相应的部件承载件及其制造方法 |
-
2000
- 2000-03-24 JP JP2000088546A patent/JP2001274293A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101873476B1 (ko) * | 2011-04-11 | 2018-07-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| JP2016031985A (ja) * | 2014-07-28 | 2016-03-07 | 住友ベークライト株式会社 | 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法 |
| JP2016139804A (ja) * | 2015-01-26 | 2016-08-04 | 日立化成株式会社 | 半導体装置及びその製造方法 |
| WO2019045202A1 (ko) * | 2017-09-04 | 2019-03-07 | 한국과학기술원 | 나노 층화 봉지 구조체, 그 제조 방법 및 이를 포함하는 플렉시블 유기 발광 다이오드 장치 |
| JP2018142746A (ja) * | 2018-06-20 | 2018-09-13 | ローム株式会社 | 半導体装置 |
| CN112911818A (zh) * | 2019-12-04 | 2021-06-04 | 奥特斯奥地利科技与系统技术有限公司 | 光成像材料及使用方法和相应的部件承载件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100578697B1 (ko) | 반도체 장치의 제조방법 | |
| JP2662190B2 (ja) | 電子素子アセンブリおよび再加工方法 | |
| KR100507584B1 (ko) | 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법,접착제, 및 양면 접착 필름 | |
| KR20000029261A (ko) | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의제조방법 | |
| JP2000036552A (ja) | 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法 | |
| JP2014216526A (ja) | 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法 | |
| JP2001230341A (ja) | 半導体装置 | |
| JP2001274293A (ja) | 半導体装置及び半導体素子搭載用基板 | |
| JP2001223227A (ja) | 半導体封止用樹脂組成物および半導体装置 | |
| JP2001115127A (ja) | 導電性接着剤とそれを用いた配線板 | |
| JP3957244B2 (ja) | 半導体装置の製法 | |
| JP3779091B2 (ja) | 封止用樹脂組成物 | |
| JP2001011286A (ja) | 液状エポキシ樹脂組成物及び半導体装置 | |
| JP3143081B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP3394875B2 (ja) | 半導体装置用チップ支持基板 | |
| JPH11233560A (ja) | 半導体装置の製法 | |
| JPH0864728A (ja) | 封止用樹脂組成物、封止枠用組成物、封止枠が設けられた半導体素子搭載用基板および半導体装置 | |
| JPH10242211A (ja) | 半導体装置の製法 | |
| JP2000031195A (ja) | 半導体装置およびその製造方法 | |
| JP2001267462A (ja) | 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法 | |
| JP2004134821A (ja) | 半導体装置 | |
| JP3939849B2 (ja) | 半導体装置の製法 | |
| JPH05218107A (ja) | 樹脂封止型半導体装置 | |
| JPH0315337B2 (ja) | ||
| JPH11204556A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070130 |
|
| A977 | Report on retrieval |
Effective date: 20090217 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090223 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20090702 Free format text: JAPANESE INTERMEDIATE CODE: A02 |