JP2001273275A - データ駆動型情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 プログラムの処理速度および再現性に影響を
与えることなく、プログラム中における任意の中間結果
の情報を得るための機能を有するデータ駆動型情報処理
装置を提供する。 【解決手段】 Ｃ素子（２ａ）からのパルスによりパイ
プラインレジスタにデータパケットを順次転送し、デー
タパケットには処理内容を決定するフラグとタグフィー
ルドとデータフィールドとを有し、処理内容決定機構
（４）に内蔵されているレジスタに予め記憶されている
タグフィールドとデータパケットのタグフィールドとが
同一の情報を有しているか否かを判別し、その判別結果
に基づいてレジスタの処理内容検出フィールドに格納さ
れている情報に従ってデータパケットに対して処理を行
なう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はデータ駆動型情報
処理装置に関し、特に、１つのパルスから複数個のパル
スの転送を可能とした自己同期型転送制御回路を用いた
多出力命令により、プログラム実行効率を向上させるデ
ータ駆動型情報処理装置に関する。

【０００２】

【従来の技術】近年のマルチメディア化に伴い、画像処
理などでは多量の演算が要求される。このような多量の
演算を高速に処理する装置として、データ駆動型情報処
理装置（以下、データ駆動型プロセッサと称する）が提
案されている。データ駆動型プロセッサでは、ある処理
に必要な入力データがすべて揃いかつその処理に必要な
演算装置などの資源が割当てられたときに処理が行なわ
れるという規則に従って処理が進行する。データ駆動型
の情報処理動作を含むデータ処理装置には、非同期のハ
ンドシェイク方式を採用したデータ伝送装置が用いられ
る。このようなデータ伝送装置では、複数のデータ伝送
路が接続され、それらのデータ伝送路がデータの転送要
求信号（以下、ＳＥＮＤ信号と称する）およびデータの
転送を許可するか否かを示す転送許可信号（以下、ＡＣ
Ｋ信号と称する）を互いに送受信しながら、自律的なデ
ータ転送が行なわれる。

【０００３】図８は従来およびこの発明が適用されるデ
ータパケットのフォーマットを示す図である。図８にお
いて、データパケットは行先ノード番号ＮＤ♯を格納す
るための行先ノード番号領域Ｆ１と、世代番号ＧＮ♯を
格納するための世代番号領域Ｆ２と、命令コードＯＰＣ
を格納するための命令コード領域Ｆ３およびデータＤＡ
ＴＡを格納するためのデータ領域Ｆ４を含む。ここで、
世代番号とは、並列処理をしたいデータ群同士を区別す
るための番号である。行先ノード番号とは、同一世代内
の入力データ同士を区別するための番号である。命令コ
ードとは、命令デコーダに格納されている命令を実行す
るためのものである。

【０００４】図９は従来のハンドシェイク方式を採用し
たデータ伝送装置の一例を示すブロック図である。図９
において、入力されるパケットデータは、Ｃ素子１ａと
１ｂとによって制御されてパイプラインレジスタ９ａ→
９ｂと順に転送されていく間に、ロジック回路９ｃでシ
ーケンスに処理される。図９において、たとえばパイプ
ラインレジスタ９ａがデータ保持状態である場合、後段
のパイプラインレジスタ９ｂがデータ保持状態にあれ
ば、パイプラインレジスタ９ａからパイプラインレジス
タ９ｂにはデータは送られない。

【０００５】また、後段のパイプラインレジスタ９ｂが
データを保持していない状態であれば、もしくはデータ
を保持していない状態になれば、少なくとも予め設定さ
れた遅延時間をかけてデータがパイプラインレジスタ９
ａからロジック回路９ｃで処理されてパイプラインレジ
スタ９ｂに送られる。このように接続された隣のパイプ
ラインレジスタとの間で送受信されるＣＩ端子とＣＯ端
子で入出力されるＳＥＮＤ信号およびＲＩ端子とＲＯ端
子で入出力されるＡＣＫ信号とに従って非同期に、そし
て少なくとも予め設定された遅延時間をかけてデータ伝
送を行なうような制御を自己同期型転送制御と呼び、そ
のようなデータ転送を制御する回路を自己同期型転送制
御回路と呼ぶ。

【０００６】図１０は図９に示したＣ素子の動作を説明
するためのタイミングチャートである。Ｃ素子１ａは端
子ＣＩから図１０（ａ）に示す「Ｌ」レベルのパルスを
受取ると、端子ＲＩに入力される転送許可信号が図１０
（ｅ）に示すように許可状態であれば、端子ＣＯから図
１０（ｄ）に示すパルスを出力するとともに、パイプラ
インレジスタ９ｂに図１０（ｃ）に示すパルスを出力す
る。パイプラインレジスタ９ｂはＣ素子１ａから与えら
れるパルスに応答して、与えられる入力パケットデータ
を保持し、またその保持したデータを出力パケットデー
タとして出力する。さらに、Ｃ素子１ａは、前段に対し
て図１０（ｂ）に示すパルスを出力する。

【０００７】図１１は自己同期型同軸転送制御回路の具
体的な回路図である。この自己同期型転送制御回路はた
とえば特開平６−８３７３１号公報に記載されたもので
ある。図１１において、パルス入力端子ＣＩは前段部か
らのパルス状のＳＥＮＤ信号（転送要求信号）を受け、
転送許可出力端子ＲＯは前段部にＡＣＫ信号（転送許可
信号）を出力する。パルス出力端子ＣＯは後段部にパル
ス状のＳＥＮＤ信号を出力し、転送許可入力端子ＲＩは
後段部からＡＣＫ信号を受ける。

【０００８】マスタリセット入力端子ＭＲはマスタリセ
ット信号を受ける。マスタリセット入力端子ＭＲ（図９
には示さず）に「Ｈ」レベルのパルスが与えられると、
インバータ４０ｅで反転され、フリップフロップ４０
ａ，４０ｂがリセットされてＣ素子が初期化される。そ
して、パルス出力端子ＣＯ，転送許可出力端子ＲＯはと
もに初期状態として「Ｈ」レベル信号を出力する。転送
許可出力端子ＲＯの出力が「Ｈ」レベルであることは転
送許可状態を示し、逆に「Ｌ」レベルであることは転送
禁止状態を示している。また、パルス出力端子ＣＯの出
力が「Ｈ」レベルであることは、後段にデータ転送を要
求していない状態を示し、逆に「Ｌ」レベルであること
は後段にデータ転送を要求しているまたはデータを転送
している状態を示している。

【０００９】パルス入力端子ＣＩに「Ｌ」レベルの信号
が入力されると、すなわち前段からデータ転送が要求さ
れると、フリップフロップ４０ａはセットされ、その出
力Ｑに「Ｈ」レベル信号を出力する。この「Ｈ」レベル
信号はインバータ４０ｄで反転されて転送許可入力端子
ＲＯからは「Ｌ」レベル信号が出力され、さらなるデー
タ転送を禁止する。一定時間後、パルス入力端子ＣＩに
「Ｈ」レベルの信号が入力され、前段部から当該Ｃ素子
へのデータのセットが終了する。この状態でかつ転送許
可入力端子ＲＩから「Ｈ」レベル信号が入力されてい
る、すなわち後段部からデータ転送を許可されている状
態で、かつパルス出力端子ＣＯが「Ｈ」レベル信号を出
力している、すなわち後段部へデータ転送している途中
でない状態（データ転送を後段に要求していない状態）
であれば、ＮＡＮＤゲート４０ｃはアクティブとなり、
「Ｌ」レベル信号を出力する。

【００１０】その結果、フリップフロップ４０ａと４０
ｂはともにリセットされ、フリップフロップ４０ｂはパ
イプラインレジスタへのパルス出力端子ＣＰから遅延素
子４０ｅを介して「Ｈ」レベル信号を出力するととも
に、パルス出力端子ＣＯから遅延素子４０ｆを介して後
段部のＣ素子へ「Ｌ」レベルのＳＥＮＤ信号を出力す
る。すなわち、後段部へデータ転送を要求する。「Ｌ」
レベルのＳＥＮＤ信号を受けた後段のＣ素子は、そのＣ
素子に対してさらなるデータ転送が行なわれないように
転送禁止を示すＡＣＫ信号を「Ｌ」レベルにしてＲＯ端
子から出力する。該Ｃ素子は転送許可入力端子ＲＩから
の「Ｌ」レベルのＡＣＫＣ信号を入力し、この信号によ
りフリップフロップ４０ｂがセットされる。その結果、
パイプラインレジスタへのパルス出力端子ＣＰから遅延
素子４０ｅを介して「Ｌ」レベル信号が出力され、また
後段部へのパルス出力端子ＣＯから遅延素子４０ｆを介
して「Ｈ」レベルのＳＥＮＤ信号が出力され、データ転
送を終了する。

【００１１】図１２は図１０に示したデータ転送制御回
路を含んで構成された従来のデータ駆動型プロセッサの
概略ブロック図である。図１２において、データ駆動型
プロセッサＰｅは、合流部ＪＮＣと、発火制御部ＦＣ
と、演算部ＦＰと、プログラム記憶部ＰＳと、分岐部Ｂ
ＲＮと、複数個のパイプラインレジスタ４ａ〜４ｃと、
複数のＣ素子２ａ〜２ｃを含む。各Ｃ素子２ａ〜２ｃは
前段および後段のＣ素子とのパケット転送パルス（Ｃ
Ｉ，ＣＯ，ＲＩ，ＲＯの信号）のやり取りによって対応
する処理部（ＦＣ，ＦＰ，ＢＳ）についてのパケット転
送を制御する。各パイプラインレジスタ４ａ〜４ｃは対
応のＣ素子２ａ〜２ｃからのパルス入力に応じて、前段
の処理部より入力されているデータを取込んで保持し、
出力段に導出し、次のパルスまでこれを保持する。

【００１２】図１２において、プロセッサＰｅに図８に
示したデータパケットが入力されると、入力パケットは
まず合流部ＪＮＣを通り、発火制御部ＦＣに伝達され、
行先ノード番号ＮＤ♯と世代番号ＧＮ♯とに基づいて同
一のパケットの間で対データが形成される。すなわち、
ノード番号ＮＤ♯と世代番号ＧＮ♯が一致し，データの
異なる２つのデータパケットの検出を行ない、両番号が
一致する２つのうち一方のデータパケットのデータを他
方のデータパケットのデータ領域Ｆ４（図８）に追加格
納し、この他方のデータパケットを出力する。データ領
域Ｆ４に対データ（１組のデータ）を格納したパケット
は次に演算部ＦＰに伝達される。演算部ＦＰは伝達され
たデータパケットを入力し、その入力パケットの命令コ
ードＯＰＣに基づいて該入力パケットの内容に対して所
定の演算を行ない、演算結果を該入力パケットのデータ
領域Ｆ４に格納する。該入力パケットは次にプログラム
記憶部ＰＳに伝達される。

【００１３】プログラム記憶部ＰＳは伝達されたデータ
パケットを入力し、その入力パケットの行先ノード番号
ＮＤ♯に基づいて、プログラム記憶部ＰＳ内のプログラ
ムメモリから上位の行先ノード番号ＮＤ♯と上位の命令
コードＯＰＣとコピーフラグＣＰＹを読出す。そして、
読出された行先ノード番号ＮＤ♯および命令コードＯＰ
Ｃが該入力パケットの行先ノード番号領域Ｆ１および命
令コード領域Ｆ３にそれぞれ格納される。さらに、読出
されたコピーフラグＣＰＹが「１」であれば、プログラ
ムメモリ中の上位アドレスも有効と判断されて、上位ア
ドレスに記憶されている行先ノード番号ＮＤ♯および命
令コードＯＰＣを格納したパケットも生成される。

【００１４】プログラム記憶部ＰＳから出力されるパケ
ットは分岐部ＢＲＮへ伝達され、その行先ノード番号Ｎ
Ｄ♯に基づいて出力されるか、または再度プロセッサ内
部に戻される。同一データを３個にコピーするために
は、このプロセッサ内部に戻されたパケットでコピー処
理をすることになる。したがって、同一データを複数個
コピーするためには、複数回プロセッサへパケットを戻
してコピー処理しなければならない。

【００１５】

【発明が解決しようとする課題】上述のデータ駆動型情
報処理装置においては、何らかの障害などによってデー
タフロープログラムが期待どおり動作しないときに、た
とえばデータ駆動型情報処理装置自身に関するハードウ
ェア的なもの、あるいは実行させているデータフロープ
ログラムに起因するソフトウェア的なものなどの誤りの
原因を効率よく発見するためのデバッグ装置が求められ
る。

【００１６】データ駆動型情報処理装置のデバッグ装置
に関しては、特開平５−１５１３７０号公報の「データ
駆動型計算機」に見られるようなプログラムの実行状態
を把握するために、ソースプログラムの指定行に対応す
るデータフロープログラムのノードにおける局所的な停
止とその後の実行の再開を行なうことのできるデバッグ
装置がある。

【００１７】このようなデバッグ装置は、ソースプログ
ラムの各行の終了箇所に対応するノードへ、ＮＯＰ（演
算を行なわずに周回する）命令を追加するプログラム変
換手段を使い、ソースプログラムの処理を終了したい行
にプログラムを停止するように指示すると、対応するＮ
ＯＰ命令を出力命令に変更したデータフロープログラム
を出力するようにすることで、プログラムの任意の指定
箇所にてプログラムを一時的に停止させ、データ駆動型
計算機に何らかの操作（たとえば、メモリ内容読出な
ど）を行なった後、停止位置から再度プログラムを起動
するというブレーク機能を備えることで、プログラムの
停止後にデータ駆動型計算機内の状態情報を獲得（たと
えば、メモリの内容獲得など）した後、停止したときの
状態のまま再度プログラムの実行を継続させるというも
のである。

【００１８】しかしながら、上述のデバッグ機能では、
ソースプログラム中の各行の終了箇所すべてにＮＯＰ命
令が追加されるため、追加されたＮＯＰ命令の数だけ無
駄な周回パケットが発生し、プログラムの処理速度が低
下してしまう。さらに、ＮＯＰ命令という新しいノード
の追加により、発火制御部ＦＣの待ち合せ空間における
データパケットの到着順序や時間ごとの循環パイプライ
ン上のデータパケットの混雑具合が変化するなど、ソー
スプログラムの動作をそのまま再現できないという問題
点があった。

【００１９】それゆえに、この発明の主たる目的は、プ
ログラムの処理速度および再現性に影響を与えることな
く、プログラム中の任意の中間結果の情報を得るための
機能を有するデータ駆動型情報処理装置を提供すること
である。

【００２０】

【課題を解決するための手段】この発明は、複数のデー
タ伝送路が直列に接続され、それらのデータ伝送路がデ
ータの転送要求信号およびデータの転送許可信号を互い
に送受信しながらデータパケットの伝送を行うデータ駆
動型情報処理装置であって、データパケットの処理内容
を判別する処理内容検出フィールドおよびタグデータフ
ィールドより構成される１つのレジスタ、およびデータ
伝送路に処理内容を決定するフラグと、タグフィールド
と、データフィールドとを含むデータパケットが入力さ
れたことに応じて、レジスタのタグフィールドとデータ
パケットのタグフィールドが同一の情報を有しているか
否かを判別し、その判別結果に基づいて、レジスタの処
理内容検出フィールドに格納されている情報に従って前
記データパケットに対して処理を行う処理手段を備えた
ことを特徴とする。

【００２１】他の発明は、複数のデータ伝送路が直列に
接続され、それらのデータ伝送路がデータの転送要求信
号およびデータの転送許可信号を互いに送受信しながら
データパケットの伝送を行うデータ駆動型情報処理装置
であって、データパケットの処理内容を判別する処理内
容検出フィールドおよびタグデータフィールドより構成
される第１のレジスタと、データパケットの処理内容を
判別する処理内容検出フィールドおよびタグマスクフィ
ールドより構成される第２のレジスタと、処理内容を決
定するフラグとタグフィールドとデータフィールドとを
含むデータパケットがデータ伝送路に入力されたことに
応じて、第１のレジスタのタグデータフィールドに格納
されているタグデータおよびデータパケットのタグフィ
ールドに格納されているタグデータに、それぞれ第２の
レジスタのタグマスクフィールドに格納されているタグ
マスクデータによってマスク処理し、マスク処理後の第
１のレジスタのタグフィールドとマスク処理後の該デー
タパケットのタグフィールドが同一の情報を有している
か否かを判別し、その判別結果に基づいて、第１のレジ
スタの処理内容検出フィールドおよび第２のレジスタの
処理内容検出フィールドに格納されている情報に従って
データパケットに対して処理を行う処理手段を備えたこ
とを特徴とする。

【００２２】好ましくは、レジスタまたは第１のレジス
タの処理内容検出フィールドに格納されている情報に従
ってデータパケットに対して行う処理は、外部へ転送す
るホスト転送処理であることを特徴とする。

【００２３】より好ましくは、レジスタまたは第１のレ
ジスタの処理内容検出フィールドに格納されている情報
に従ってデータパケットに対して行う処理は、外部へ転
送するホスト転送処理と、前記タグ情報に基づく通常転
送処理とであることを特徴とする。

【００２４】さらにより好ましくは、外部へ転送するホ
スト転送処理とタグ情報に基づく通常転送処理を行うた
めに、転送要求信号に対して２個のデータパケットを生
成するとともに、２個のデータパケットを識別するため
にホスト転送フラグを操作する操作信号を出力する自己
同期型転送制御回路を備えたことを特徴とする。

【００２５】

【発明の実施の形態】図１はこの発明の第１の実施形態
のデータ駆動型情報処理装置のブロック図である。図１
において、データ駆動型情報処理装置は、前述の図１２
に示したＣ素子２ｂに代えて自己同期型転送制御回路３
が設けられるとともに、演算部ＦＰとパイプラインレジ
スタ４ｂとの間に処理内容決定機構４が新たに設けら
れ、それ以外の構成は図１２と同じである。処理内容決
機構４は演算部ＦＰからデータパケットが入力される
と、予め設定されているタグフィールドに格納されてい
るタグ情報との一致検出を行なう。なお、パイプライン
レジスタ４ｂには、転送フラグとタグフィールドとデー
タフィールドとが格納されるようになっている。

【００２６】なお、以下の説明では、タグフィールドと
は、図８に示したデータパケットの構成において、デー
タ領域Ｆ４以外の行先ノード番号フィールドＦ１と世代
番号フィールドＦ２と命令コードフィールドＦ３を併せ
てタグフィールドと称するものとする。

【００２７】図２はこの発明の第２の実施形態を示すブ
ロック図である。この図２に示した実施形態はパイプラ
インレジスタ４ｂと４ｃとの間にホスト転送フラグ操作
回路５を設けた以外は図１の実施形態と同じである。ホ
スト転送フラグ操作回路５は自己同期転送制御回路３か
らのＦＥＢ信号に基づいてホスト転送フラグを変える機
能を有している。

【００２８】図３は図１および図２に示した処理内容決
定機構４の具体的なブロック図である。図３において、
処理内容決定機構４は設定レジスタ４１と一致検出部４
２と処理内容決定部４３とを含む。設定レジスタ４１に
は、予め何らかの手段、たとえばメモリ内容の読出や外
部端子からの入力などにより、処理を施したいデータパ
ケットのタグ情報がタグフィールド４１ａに予め記憶さ
れており、その際に行ないたい処理内容情報（データパ
ケットのホスト転送，コピー，消去など）が処理内容検
出フィールド４１ｂに予め記憶されている。

【００２９】図１および図２に示した演算部ＦＰから出
力されたデータパケット４１ｃはタグフィールド４１ｄ
とデータフィールド４１ｅとフラグ４１ｆとを有してお
り、フラグ４１ｆはタグフィールド４１ｄが所有するタ
グ情報によらずこのデータパケット４１ｃの処理内容を
決定する。一致検出部４２は、設定レジスタ４１に予め
記憶されているタグフィールド４１ａが所有するタグ情
報とデータパケット４１ｃのタブフィールド４１ｄが所
有するタグ情報が一致しているか否かを検出する。そし
て、一致検出部４２は両者が一致していれば「Ｈ」レベ
ル信号を出力し、不一致の場合は「Ｌ」レベル信号を出
力する。この一致検出部４２の出力は処理内容決定部４
３に与えられる。処理内容決定部４３は一致検出部４２
から「Ｈ」レベル信号が出力された場合のみ、設定レジ
スタ４１の処理内容検出フィールド４１ｂが所有する処
理内容情報を検出し、検出した処理内容情報に従ってデ
ータパケット４１ｃに対して処理を行なうように指示す
る。

【００３０】もし、一致検出部４２が不一致の場合に
「Ｌ」レベル信号を出力すると、データパケット４１ｃ
は通常の動作を行なう。また、これら２つのタグ情報が
同一である場合、一致検出部４２は処理内容決定部４３
に「Ｈ」レベル信号を出力し、処理内容決定部４３にお
いて設定レジスタ４１の処理内容検出フィールド４１ｂ
が所有する処理内容情報が検出され、検出された処理内
容情報に従ってデータパケット４１ｃに対して処理が行
なわれる。たとえば、データパケット４１ｃが所有する
フラグ４１ｆに新たな情報が与えられて、新たなフラグ
４１ｆ′となる。なお、このとき、データパケット４１
ｃのタグフィールド４１ｄとデータフィールド４１ｅは
そのまま用いられ、新たなデータパケット４１ｃ′とし
て図１および図２に示したパイプラインレジスタ４ｂに
よって保持される。また、処理内容決定部４３は図１に
示した自己同期型転送制御回路３に対してＥＸＢとＣＰ
Ｙの制御信号を出力する。

【００３１】なお、図３に示した新たなデータパケット
４１ｃ′のフラグ４１ｆ′が獲得した情報がホスト転送
情報である場合、このデータパケット４１ｃ′は所有す
るタグ情報によらず強制的にホストに転送される。ここ
で、ホストとは図１に示したデータ駆動型情報処理装置
が複数接続されている場合には、これらの装置から外部
へ出力されることを意味している。

【００３２】図４は図１および図２に示した自己同期型
転送制御回路を示す回路図である。図４において、パル
ス入力端子ＣＩは前段部からのパルス状の転送要求信号
を受け、転送許可出力端子ＲＯは前段部に転送許可信号
を出力する。パルス出力端子ＣＯは後段部にパルス状の
転送要求信号を出力し、転送許可入力端子ＲＩは後段部
から転送許可信号を受ける。マスタリセット入力端子Ｍ
ＲＢはマスタリセット信号を受け、ＥＸＢ端子はパケッ
ト消去信号を受ける。ＣＰＹ端子はパケットコピー信号
を受ける。

【００３３】さらに、自己同期型転送制御回路３は、Ｃ
素子３ａ，３ｂと、Ｄタイプフリップフロップ３ｃ，３
ｄ，３ｅと、ＮＡＮＤゲート３ｇ，３ｈと、ＯＲゲート
３ｉと、ＡＮＤゲート３ｊ，３ｋと、インバータ３ｆ，
３ｌ，３ｍと、遅延素子３ｐとを含む。

【００３４】図５は図４に示した自己同期型転送制御回
路の動作を説明するためのタイミングチャートである。

【００３５】次に、図５のタイミングチャートを参照し
ながら、図４の自己同期型転送制御回路のパケット消去
動作と、パケット通常転送動作と、パケットコピー動作
について順に説明する。

【００３６】まず、マスタリセット端子ＭＲから「Ｈ」
レベルのパルスが入力されると、Ｃ素子３ａと３ｂとが
リセットされ、それぞれのパルス出力端子ＣＯと転送許
可出力端子ＲＯがともに「Ｈ」レベル信号を出力する。
その結果、自己同期型転送制御回路３のパルス出力端子
ＣＯと転送許可出力端子ＲＯが図５（ｇ），（ｂ）に示
すように、ともに「Ｈ」レベル信号を出力し、自己同期
型転送制御回路３が初期化される。また、フリップフロ
ップ３ｎも「Ｈ」レベルのリセット信号によってリセッ
トされ、遅延素子３ｐを介してＦＥＢ端子から図５
（ｆ）に示すような「Ｌ」レベル信号が出力される。さ
らに、Ｄタイプフリップフロップ３ｅに非同期でリセッ
トがかかり、そのＱ出力から「Ｌ」レベル信号が出力さ
れる。この信号はインバータ３ｌで反転され、３入力Ａ
ＮＤゲート３ｊに「Ｈ」レベル信号が入力される。

【００３７】ＥＸＢ端子に図５（ｃ）に示す「Ｌ」レベ
ル信号が入力されることにより、自己同期型転送制御回
路３はパケット消失動作を行なう。すなわち、ＥＸＢ端
子に「Ｌ」レベル信号が入力されている状態において、
自己同期型転送制御回路３のパルス入力端子ＣＩに図５
（ａ）に示すような「Ｌ」レベルのパルス信号が入力さ
れると、Ｃ素子３ａのパルス入力端子ＣＩに「Ｌ」レベ
ルのパルス信号が入力される。

【００３８】一方、ＲＩ端子はマスタリセット信号ＭＲ
が入力された後であるため、「Ｈ」レベルになってお
り、Ｃ素子３ａは従来の動作をして、一定時間後に端子
ＣＩを「Ｈ」レベルにすると、Ｃ素子３ａは従来技術で
の説明のように、パイプラインレジスタ３ｂへのパルス
出力端子ＣＰから「Ｌ」レベルから「Ｈ」レベルの信号
を出力する。出力端子ＣＰの信号の立上がりに同期し
て、Ｄタイプフリップフロップ３ｃがＥＸＢ端子から入
力されている「Ｌ」レベル信号をＤタイプフリップフロ
ップ３ｃの出力Ｑから導出する。これにより、ＮＡＮＤ
ゲート３ｈは「Ｈ」レベル信号を出力し、ＡＮＤゲート
３ｋの出力を「Ｈ」レベルにする。

【００３９】また、ＯＲゲート３ｉにも「Ｌ」レベル信
号が入力されるため、Ｃ素子３ａのパルス出力端子ＣＯ
から出力される信号がそのままＯＲゲート３ｉの出力信
号となる。さらに自己同期型転送制御回路３の転送許可
入力端子ＲＩは図５（ｈ）に示すように初期状態として
「Ｈ」レベル信号が与えられているため、ＯＲゲート３
ｉの出力信号がＡＮＤゲート３ｊに入力され、そのまま
ＡＮＤゲート３ｊから出力される。

【００４０】結果的に、Ｃ素子３ａのパルス出力端子Ｃ
Ｏから出力される信号は、そのまま自己同期型転送制御
回路３の転送許可入力端子ＲＩに入力されることにな
る。

【００４１】上述のごとく、Ｃ素子３ａのパルス出力端
子ＣＯからは「Ｌ」レベル信号が出力されているので、
Ｃ素子３ａの転送許可入力端子ＲＩには「Ｌ」レベル信
号が入力される。これにより、Ｃ素子３ａの端子ＣＰは
「Ｈ」レベルから「Ｌ」レベルに変化する。また、Ｃ素
子３ａの端子ＣＯは「Ｌ」レベルから「Ｈ」レベルに変
化し、その信号がＯＲゲート３ｉとＡＮＤゲート３ｊを
介してＣ素子３ａのＲＩ端子に入力される。自己同期型
転送制御回路３の端子ＣＯが「Ｈ」レベルのままであ
り、つまり後段への転送要求が行なわれず、前段からは
データが転送されてくるため、転送されてきたデータパ
ケットは上書きされることで消去される。なお、このパ
ケット消去の説明は、この発明による自己同期型転送制
御回路がパケット消去，通常動作およびコピー動作の一
連の動作が可能であることを説明するものであり、この
発明の要旨である中間結果の情報を得るための機能には
関係はしない。

【００４２】次に、自己同期型転送制御回路３のパケッ
ト通常転送動作について説明する。ＥＸＢ端子から
「Ｈ」レベル信号が入力され、かつＣＰＹ端子から
「Ｌ」レベル信号が入力されている状態において、自己
同期型転送制御回路３のパルス入力端子ＣＩから「Ｌ」
レベルのパルス信号が入力されると、Ｃ素子３ａのパル
ス入力端子ＣＩに「Ｌ」レベルのパルス信号が入力され
て一定時間後に入力端子ＣＩが「Ｈ」レベルにされる。
すると、Ｃ素子３ａは従来と同様の動作を行ない、Ｃ素
子３ａのパルス出力端子ＣＯは「Ｈ」レベルから「Ｌ」
レベルの信号を出力し、パイプラインレジスタへのパル
ス出力端子ＣＰは「Ｌ」レベルから「Ｈ」レベルに変化
する信号を出力する。

【００４３】ＣＰ端子の信号の立上がりに応じて、Ｄタ
イプフリップフロップ３ｃはＥＸＢ端子から入力されて
いる「Ｈ」レベル信号を自己同期型転送制御回路の端子
ＣＰが立上がる前に「Ｈ」レベルに設定されてフリップ
フロップ３ｃの出力Ｑが導出され、Ｄタイプフリップフ
ロップ３ｄはＣＰＹ端子から入力されている図５（ｄ）
に示す「Ｌ」レベル信号をフリップフロップ３ｄの出力
Ｑに導出する。

【００４４】Ｄタイプフリップフロップ３ｄから出力さ
れる「Ｌ」レベル信号は、ＮＡＮＤゲート３ｇに入力さ
れ、このＮＡＮＤゲート３ｇの出力が「Ｈ」レベルとな
る。この「Ｈ」レベル信号でＣ素子３ｂのパルス入力端
子ＣＩに入力され続けるため、Ｃ素子３ｂはこのモード
では動作しない。

【００４５】Ｄタイプフリップフロップ３ｃの出力の
「Ｈ」レベル信号はＮＡＮＤゲート３ｈに入力されるた
め、ＮＡＮＤゲート３ｈの出力はインバータ３ｆが出力
する信号の反転信号を、すなわちＣ素子３ａのＣＯ端子
の出力と同一の信号を出力することになる。

【００４６】また、Ｃ素子３ｂのＣＯ端子は「Ｈ」レベ
ルに固定されているため、ＮＡＮＤゲート３ｈから出力
された信号はＮＡＮＤゲート３ｋに入力され、そのまま
ＮＡＮＤゲート３ｋから出力される。すなわち、Ｃ素子
３ａのＣＯ端子の出力信号と同一の信号が自己同期型転
送制御回路３のＣＯ端子から出力されることになる。Ｄ
タイプフリップフロップ３ｃの「Ｈ」レベルの出力信号
はＯＲゲート３ｉに入力されるため、このＯＲゲート３
ｉの出力は「Ｈ」レベルに固定される。インバータ３ｌ
の出力は「Ｈ」レベルであるため、ＡＮＤゲート３ｊの
出力は自己同期型転送制御回路３のＲＩ端子から入力さ
れる信号と同一の信号となる。

【００４７】すなわち、自己同期型転送制御回路３のＲ
Ｉ端子から入力される信号と同一の信号がＣ素子３ａの
ＲＩ端子に入力される。Ｃ素子３ａのＣＰ端子（自己同
期型転送制御回路３のＣＰ端子と同じ）が「Ｌ」レベル
から「Ｈ」レベルになると、それに伴ってＣ素子３ａが
動作してそのＣＯ端子から出力される信号が「Ｈ」レベ
ルから「Ｌ」レベルに変化するため、自己同期型転送制
御回路３のＣＯ端子から出力される信号が「Ｈ」レベル
から「Ｌ」レベルに変化して出力される。

【００４８】一定時間後に自己同期型転送制御回路３の
ＲＩ端子から入力される信号が「Ｈ」レベルから「Ｌ」
レベルに変化するため、Ｃ素子３ａのＲＩ端子に入力さ
れる信号が「Ｈ」レベルから「Ｌ」レベルに変化する。
これを受けて、Ｃ素子３ａのＣＰ端子は「Ｈ」レベルか
ら「Ｌ」レベルに変化して出力され、Ｃ素子３ａのＣＯ
端子から出力される信号が「Ｌ」レベルから「Ｈ」レベ
ルに変化する。すなわち、自己同期型転送制御回路３の
ＣＯ端子から出力される信号が「Ｌ」レベルから「Ｈ」
レベルに変化する。一定時間後に自己同期型転送制御回
路３のＲＩ端子から「Ｈ」レベル信号が入力されて自己
同期型転送制御回路３のパケット通常転送動作を終了す
る。

【００４９】最後に、自己同期型転送制御回路３のパケ
ットコピー動作について説明する。ＥＸＢ端子から
「Ｈ」レベル信号が入力されかつＣＰＹ端子から「Ｈ」
レベル信号が入力されている状態において、自己同期型
転送制御回路３のパルス入力端子ＣＩに「Ｈ」レベルか
ら「Ｌ」レベルに変化するパルス信号が入力されると、
Ｃ素子３ａのパルス入力端子ＣＩに「Ｈ」レベルのパル
ス信号が入力され、一定時間後に「Ｌ」レベルから
「Ｈ」レベルに変化すると、これに伴ってＣ素子３ａが
従来の動作をして、Ｃ素子３ａのパルス出力端子ＣＯよ
り「Ｈ」レベルから「Ｌ」レベルに変化する信号が出力
される。また、パイプラインレジスタへのパルス出力端
子ＣＰより「Ｌ」レベルから「Ｈ」レベルに変化する信
号が出力される。出力端子ＣＰの信号の立上がりに応じ
て、Ｄタイプフリップフロップ３ｃはＥＸＢ端子から入
力されている「Ｈ」レベル信号をフリップフロップ３ｃ
の出力Ｑに導出し、またＤタイプフリップフロップ３ｄ
はＣＰＹ端子から入力されている「Ｈ」レベル信号を出
力Ｑから導出する。

【００５０】Ｃ素子３ａのＣＯ端子の出力は、「Ｈ」レ
ベルから「Ｌ」レベルに変化し、この「Ｌ」レベル信号
はインバータ３ｆに入力されて反転され、その出力が
「Ｈ」レベルになる。インバータ３ｆの出力の「Ｈ」レ
ベル信号はＮＡＮＤゲート３ｈに入力され、またＤタイ
プフリップフロップ３ｃの出力Ｑは「Ｈ」レベル信号を
出力しているので、ＮＡＮＤゲート３ｈの出力は「Ｌ」
レベルとなる。この「Ｌ」レベル信号がＡＮＤゲート３
ｋに与えられ、このＡＮＤゲート３ｋから「Ｌ」レベル
信号が出力される。すなわち、自己同期型転送制御回路
３のＣＯ端子から「Ｌ」レベル信号が出力される。

【００５１】一定時間後、自己同期型転送制御回路３の
ＲＩ端子から「Ｌ」レベル信号が入力される。先のイン
バータ３ｆの出力の「Ｈ」レベル信号がＮＡＮＤゲート
３ｇにも入力される。また、Ｄタイプフリップフロップ
３ｃ，３ｄはともに「Ｈ」レベル信号を出力するため、
ＮＡＮＤゲート３ｇの出力は「Ｌ」レベルとなる。この
「Ｌ」レベル信号がＣ素子３ｂのパルス入力端子ＣＩに
入力され、これによりＣ素子３ｂの転送許可出力端子Ｒ
Ｏから「Ｌ」レベル信号が出力される。Ｄタイプフリッ
プフロップ３ｅは非同期でセットされるため、Ｄタイプ
フリップフロップ３ｅの出力端子Ｑは「Ｌ」レベルから
「Ｈ」レベルに変化する。この「Ｈ」レベル信号がイン
バータ３１で反転されて出力され、「Ｌ」レベル信号が
ＡＮＤゲート３ｊに入力される。

【００５２】ＡＮＤゲート３ｊは「Ｌ」レベル信号を出
力し、その「Ｌ」レベル信号はＣ素子３ａのＲＩ端子に
入力される。これにより、Ｃ素子３ａのＣＰ端子は
「Ｈ」レベルから「Ｌ」レベルに変化し、Ｃ素子３ａの
ＣＯ端子は「Ｌ」レベルから「Ｈ」レベルに変化する。
また、自己同期型転送制御回路３のＲＩ端子から入力さ
れた「Ｈ」レベル信号が「Ｌ」レベルに変化してＣ素子
３ｂのＲＩ端子に入力され、Ｃ素子３ｂのＣＯ端子から
出力される信号が「Ｌ」レベルから「Ｈ」レベルに変化
する。Ｃ素子３ａのＣＯ端子からの信号が「Ｌ」レベル
から「Ｈ」レベルに変化するので、インバータ３ｆとＮ
ＡＮＤゲート３ｈとＡＮＤゲート３ｋを介して、自己同
期型転送制御回路３のＣＯ端子に「Ｌ」レベルから
「Ｈ」レベルに変化した信号が出力される。一定時間後
に自己同期型転送制御回路３のＲＩ端子に「Ｈ」レベル
信号が入力され、１個目のパケットの転送が終了する。

【００５３】Ｃ素子３ａのＣＯ端子から出力される信号
が「Ｌ」レベルから「Ｈ」レベルに変化するときは、イ
ンバータ３ｆとＮＡＮＤゲート３ｇを介してＣ素子３ｂ
のＣＩ端子に入力される信号が「Ｌ」レベルから「Ｈ」
レベルに変化することになる。これにより、Ｃ素子３ｂ
のＣＩ端子信号が立上がるときには、Ｃ素子３ｂのＣＯ
端子とＲＩ端子がともに「Ｈ」レベル信号であるため、
Ｃ素子３ｂはＣＰ端子より「Ｌ」レベルから「Ｈ」レベ
ルに変化する信号を出力し、ＣＯ端子は「Ｈ」レベルか
ら「Ｌ」レベルに変化する信号を出力する。Ｃ素子３ｂ
のＣＰ端子の出力である「Ｈ」レベル信号はフリップフ
ロップ３ｎをセットするため、遅延素子３ｐを介して自
己同期型転送制御回路３のＦＥＢ端子からは「Ｈ」レベ
ル信号が出力されるようになる。以降、Ｃ素子３ｂのＣ
Ｉ端子は、「Ｈ」レベルで固定された状態になるため、
Ｃ素子３ｂはパルス出力動作をしなくなる。また、この
ときＣ素子３ｂのＣＰ端子から「Ｈ」レベル信号を、該
素子のＣＯ端子からは「Ｌ」レベル信号を出力している
状態になる。すなわち、自己同期型転送制御回路３のＣ
Ｏ端子からは２個目のコピーパケットを転送するため
に、「Ｌ」レベル信号を出力している状態である。

【００５４】一定時間後に、自己同期型転送制御回路３
のＲＩ端子には「Ｌ」レベル信号が入力されるため、Ｃ
素子３ｂのＲＩ端子には「Ｌ」レベル信号が入力され
る。Ｃ素子３ｂはこれを受け、そのＣＰ端子から出力さ
れる信号を「Ｈ」レベルから「Ｌ」レベルに変化させ、
そのＣＯ端子から「Ｌ」レベルから「Ｈ」レベルに変化
する信号を出力する。これにより、自己同期型転送制御
回路３のＣＯ端子には、「Ｌ」レベルから「Ｈ」レベル
に変化する信号が出力される。

【００５５】また、Ｃ素子３ｂのＣＰ端子の信号の立下
がりにより、インバータ３ｍを介してＤタイプフリップ
フロップ３ｅにクロック信号が入力され、Ｄタイプフリ
ップフロップ３ｅはそのＤ入力が「Ｌ」レベルになって
いるため、その出力端子Ｑからも「Ｌ」レベル信号を出
力し、インバータ３ｌがこの「Ｌ」レベル信号を「Ｈ」
レベル信号に反転してＡＮＤゲート３ｊに入力する。Ａ
ＮＤゲート３ｊの出力は「Ｌ」レベルに固定されたもの
が自己同期型転送制御回路３のＲＩ端子から入力される
信号と同一の信号に変化する。自己同期型転送制御回路
３のＣＯ端子が「Ｈ」レベル信号を出力しているため、
一定時間後に自己同期型転送制御回路３のＲＩ端子に
は、後段での処理が終わり転送許可状態となって、
「Ｌ」レベルから「Ｈ」レベル信号が入力される。この
「Ｈ」レベルの入力信号はＡＮＤゲート３ｊを介してＣ
素子３ａのＲＩ端子に入力される。

【００５６】以上の動作によって自己同期型転送制御回
路３のコピー動作を終了する。この自己同期型転送制御
回路３は、図１に示すように、前段のＣ素子２ａからパ
ルス入力端子ＣＩに１個のパルスが与えられると、パイ
プラインレジスタ４ｂにＣＰ端子から１個のパルスを出
力し、後段のＣ素子２ｃにパルス出力端子ＣＯから２個
のパルスを出力することが可能となる。

【００５７】図１および図２において、プログラム処理
中のデータパケットのホスト転送は、自己同期型転送制
御回路３が通常転送モードであり、ＥＸＢ信号が「Ｈ」
レベルであり、ＣＰＹ信号が「Ｌ」レベルに設定され、
ＦＥＢ信号が未使用とされる状態で行われる。この状態
で、ホスト転送させたいデータパケットのタグ情報が処
理内容決定機構４の設定レジスタ４１が所有するタグフ
ィールド４１ａに記憶されていて、またホスト転送情報
が処理内容検出フィールド４１ｂに予め記憶されてい
る。

【００５８】設定レジスタ４１のタグ情報とデータパケ
ット４１ｃが所有するタグ情報とが一致したときに、デ
ータパケット４１ｃに対してたとえばフラグを「１」に
してホスト転送情報を与えることにより、ホスト転送を
実現できる。これにより、データパケット４１ｃは強制
的に外部へ出力（ホストへ）される。また、プログラム
処理中のデータパケットのコピーは、図２に示すよう
に、コピーさせたいデータパケットのタグ情報を処理内
容決定機構４中の設定レジスタ４１が所有するタグフィ
ールドに記憶させておき、コピー情報を設定レジスタ４
１が所有する処理内容検出フィールド４１ｂに予め記憶
しておき、これら２つのタグ情報が一致したとき、また
そのデータパケット４１ｃのコピーを行ないたい場合は
次段の自己同期型転送制御回路３のＣＰＹ端子およびＥ
ＸＢ端子の入力をともに「Ｈ」レベルにすることにより
実現できる。この際、プログラムの変更は行なわないの
で、設定レジスタ４１が所属するタグフィールド４１ａ
への設定を変更するだけで、プログラムの処理速度およ
び再現性に影響を与えることなく、指定したデータパケ
ット４１ｃの演算結果に対して処理を行なうことが可能
となる。

【００５９】上述のタグ情報が一致してコピー動作を行
なうと、コピー動作による１個目のパケット転送はＦＥ
Ｂ信号が「Ｌ」レベルのため、ホスト転送フラグの操作
は行なわれず、データパケット４１ｃのタグフィールド
４１ｄの情報に従って、以後通常の動作が行なわれる。

【００６０】次の２個目のパケット転送ＦＥＢ信号が
「Ｈ」レベルのため、ホスト転送フラグ操作回路５によ
りホスト転送フラグが変えられ、したがってこのデータ
パケットは分岐部ＢＲＮを介して強制的に外部（ホス
ト）へ転送されることになる。これにより、プログラム
の処理速度および再現性に影響を与えることなく、中間
結果の情報を引き出すことができる。

【００６１】図６はこの発明の第３の実施形態のデータ
駆動型情報処理装置のブロック図であり、図７は図６に
示した処理内容決定機構の具体的なブロック図である。

【００６２】図６において、図１および図２の実施形態
と同様にして、演算部ＦＰとパイプラインレジスタ３ｂ
との間には図７に示すような処理内容決定機構７が設け
られる。そして、演算部ＦＰで演算処理された後のデー
タパケットに対し、そのタグフィールドに格納されてい
るタグ情報と処理内容決定機構７に内蔵されている設定
レジスタが所有するタグ情報の一致検出を常に行ない、
処理内容決定機構７の第１の設定レジスタが所有する処
理内容検出フィールド１をホスト転送情報を格納するホ
スト転送検出フィールドとし、第２の設定レジスタが所
有する処理内容検出フィールド２をコピー情報を格納す
るコピー検出フィールドとする。

【００６３】次に、図７を参照して、処理内容決定機構
７の具体的な構成について説明する。処理内容決定機構
７は、第１の設定レジスタ７１と第２の設定レジスタ７
２と第１のマスク処理部７３と第２のマスク処理部７４
と一致検出部７５と処理内容決定部７６とを含む。第１
のレジスタ７１は処理内容検出フィールド７ａとタグデ
ータフィールド７ｂとを有し、前述の図３に示した設定
レジスタ４１に対応している。設定レジスタ７２はデー
タパケット７ｅの処理内容を指定する処理内容検出フィ
ールド７ｃと図４に示したタグフィールド４１ａに相当
するタグマスクフィールド７ｄとを有している。データ
パケット７ｅは図４のデータパケット４１ｃと同様にし
て、フラグ７ｆとタグフィールド７ｇとデータフィール
ド７ｈとを有している。フラグ７ｆはタグフィールド７
ｇが所有するタグ情報によらずにそのデータパケット７
ｅの処理内容を決定する。

【００６４】マスク処理部７３，７４は一致検出に必要
なタグ情報のみを出力させる。そして、一致検出部７５
はマスク処理後の設定レジスタ７１のタグデータフィー
ルド７ｂが所有するタグ情報とマスク処理後のデータパ
ケット７ｅのタグフィールド７ｇが所有するタグ情報が
一致したときのみ「Ｈ」レベル信号を出力し、不一致の
場合は「Ｌ」レベル信号を出力する。処理内容決定部７
６は一致検出部７５から「Ｈ」レベル信号が出力された
場合のみ設定レジスタ７１の処理内容検出フィールド７
ａが所有する処理内容情報および設定レジスタ７２の処
理内容検出フィールド７ｃが所有する処理内容情報を検
出し、検出した処理内容情報に従ってデータパケット７
ｅに対して処理を行なう。

【００６５】設定レジスタ７１および７２は、前述の図
３と同様にして、メモリ内容の読出や外部端子からの入
力などの手段により、処理を施したいデータパケット７
ｅのタグ情報をタグデータフィールド７ｂに記憶させ、
一致検出に必要なタグ情報以外の情報にマスク処理を施
すための情報をタグマスクフィールド７ｄに記憶させ、
その際に行ないたい処理内容情報（たとえば、データパ
ケットのホスト転送，コピーなど）を処理内容検出フィ
ールド７ａおよび７ｃに予め記憶しておく。次に、マス
ク処理部７３，７４によって、設定レジスタ７１のタグ
データフィールド７ｂが所有するタグ情報とデータパケ
ット７ｅのタグフィールド７ｇが所有するタグ情報に対
して、設定レジスタ７２のタグマスクフィールド７ｄを
用いて一致検出に必要な情報のみを抽出（たとえば、命
令コードのみを抽出するなど）するためのマスク処理を
行なう。

【００６６】そして、一致検出部７５によってマスク処
理後のデータパケット７ｅのタグフィールド７ｇが所有
するタグ情報とマスク処理後の設定レジスタ７１のタグ
データフィールド７ｂが所有するタグ情報が同一である
か否かを判別する。これら２つのタグ情報が同一である
場合、一致検出部７５から処理内容決定部７６に対して
「Ｈ」レベル信号が出力され、処理内容決定部７６によ
って設定レジスタ７１の処理内容検出フィールド７ａが
所有する処理内容情報および設定レジスタ７２の処理内
容検出フィールド７ｃが所有する処理内容情報を検出
し、検出した処理内容情報に従ってデータパケット７ｅ
に対して処理が行なわれる（たとえば、前述の図３に示
したように、データパケット４１ｃが所有するフラグ４
１ｆに情報を与えるなど）。

【００６７】このようにして、新規情報を獲得したデー
タパケット７ｅ′は所有する情報に従って動作を行な
う。また、これら２つのタグ情報が同一でない場合、一
致検出部７５から処理内容決定部７６に「Ｌ」レベル信
号が出力され、データパケット７ｅは通常の動作を行な
う。

【００６８】図６に示すように、ホスト転送させたいデ
ータパケットのタグ情報が、処理内容決定機構７の設定
レジスタ７１の所有するタグデータフィールド７ｂに予
め記憶され、また一致検出に必要な情報のみを抽出する
ための情報が設定レジスタ７２の所有するタグマスクフ
ィールド７ｄに予め記憶されている。マスク処理後のデ
ータパケット７ｅのタグフィールド７ｇが所有するタグ
情報と、マスク処理後の設定レジスタ７１のタグデータ
フィールド７ｂが所有するタグ情報とが一致したとき
に、ホスト転送情報およびコピー情報が自己同期型転送
制御回路３に与えられてデータパケット７ｅがコピーさ
れ、第１パケットはそのまま通常の動作を行ない、第２
パケットはホスト転送される。以下、その実現方法につ
いて説明する。

【００６９】まず、マスク処理後のデータパケット７ｅ
のタグフィールド７ｇが所有するタグ情報とマスク処理
後の設定レジスタ７１のタグデータフィールド７ｂが所
有するタグ情報が一致したときに、処理内容決定機構７
から自己同期型転送制御回路３にＣＰＹ信号が送られ
る。自己同期型転送制御回路３はＣＰＹ端子に「Ｈ」レ
ベル信号が入力されると、端子ＣＯからのＳＥＮＤパル
ス信号とパケットを２個ずつ出力させる。１個目のパケ
ットは「Ｌ」レベルのＦＥＢ信号とともに出力され、２
個目のパケットは「Ｈ」レベルのＦＥＢ信号とともに出
力される。このＦＥＢ信号を用いて、データパケット７
ｅのホスト転送フラグ７ｆが操作され、ホスト転送情報
が記憶される。すなわち、パイプラインレジスタ４ａか
らパイプラインレジスタ４ｂに転送される１個目のパケ
ットはホスト転送フラグが「Ｌ」レベルとなっているた
め、以後、通常動作を行ない、２個目のパケットはホス
ト転送フラグ７ｆが「Ｈ」レベルとなっているため、ホ
ストへ転送される。

【００７０】上述のごとく構成されたこの発明の実施形
態のデータ駆動型情報処理装置は、たとえば処理内容決
定機構７のマスク処理部７３，７４によって命令コード
のみを抽出するように設定することにより、プログラム
を実行しながら同一命令コードを持つすべてのデータパ
ケットをホスト転送させることが可能になるなどその用
途を極めて広げることができる。

【００７１】さらに、この際にプログラムの変更を行な
わないので、設定レジスタ７１，７２が所有するタグデ
ータフィールド７ｂおよびタグマスクフィールド７ｄへ
の設定を変更するだけで、プログラムの処理速度および
再現性に影響を与えることなく、指定したデータパケッ
ト７ｅの演算結果をホストへ転送させ、かつプログラム
を続行することが可能となる。

【００７２】さらに、図６に示した実施形態は、図１の
実施形態におけるタグフィールドの上方に格納されてい
る行先ノード番号Ｆ１，世代番号Ｆ２，命令コードＦ３
のすべての一致を検出するものをさらに発展させたもの
である。そして、一致検出に必要な情報のみを抽出する
ための情報を格納したタグマスクフィールドと、この情
報に基づいてマスク処理を行なうマスク処理部を処理内
容決定機構７に設置することにより、タグフィールドに
格納されているＦ１〜Ｆ３の任意のフィールドのみの一
致のデータパケットを外部に引出すことができる。たと
えば、同一命令コードＦ３を持つデータパケット（Ｆ
１，Ｆ２とは異なる）をまとめて検出して外部（ホス
ト）に転送できる。

【００７３】また、タグデータフィールド７ｂおよびタ
グマスクフィールド７ｄの設定を変えることで、任意の
データパケットをまとめて容易に抽出できるまでデバッ
グの自由度が増す。また、この処理ではプログラムの変
更は行なわれず、コピー機能によりホストへ転送される
データパケットとは別にタグ情報に基づいて転送される
データパケットがあるため、プログラムの処理速度およ
び再現性に影響を与えずに、指定した任意のデータパケ
ットに格納された中間結果の情報を外部に引出せるとと
もに、プログラムを続行することが可能となる。

【００７４】上述のごとく、図１に示した実施形態にお
いては、自己同期型転送制御回路と処理内容決定機構４
により、データパケット４１ｃ内に新たに設置したホス
ト転送フラグ４１ｆを操作することで、中間結果の情報
を容易に得ることができる。さらに、プログラムの変更
を伴わずに、設定レジスタが所有するタグフィールドの
設定を変更するだけで、任意のデータパケットをデータ
駆動型情報処理装置の外部（ホスト）に引出すことがで
きる。

【００７５】また、上述のごとく、図２に示した第２の
実施形態において、自己同期型転送制御回路３、処理内
容決定機構４、ホスト転送フラグ操作回路５により、デ
ータパケット４１ｃ内に新たに設置したホスト転送フラ
グ４１ｆを操作することで、中間結果の情報を容易に得
ることができる。また、コピー機能により２つのデータ
パケットを作ることで、一方はデータパケット内のタグ
情報に従って通常の動作を行ない、他の一方は強制的に
外部（ホスト）に引出すことにより、プログラムの処理
速度および再現性に影響を与えることなく、中間結果の
情報を容易に引出すことができる。また、第１の実施形
態と同様にして、プログラムの変更を伴わずに、設定レ
ジスタ４１が所有するタグフィールドの設定を変更する
だけで、任意のデータパケットをデータ駆動型情報処理
装置の外部（ホスト）に引出すことができる。

【００７６】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【００７７】

【発明の効果】以上のように、この発明によれば、処理
内容を決定するフラグとタグフィールドとデータフィー
ルドとからなるデータパケットを入力し、予めレジスタ
に記憶されているタグフィールドとデータパケットのタ
グフィールドとが同一の情報を有しているか否かを判別
し、その判別結果に基づいてレジスタの処理内容検出フ
ィールドに格納される情報に従ってデータパケットに対
して処理を行なうことにより、プログラムの処理速度お
よび再現性に影響を与えることなくプログラム中の指定
した中間結果をホストに転送させることが可能となり、
効果的なデバッグ機能を備えたデータ駆動型情報処理装
置を実現できる。

【００７８】さらに、タグ情報の一致検出の際に、マス
ク処理を行なって一致検出に必要な情報のみを取出すこ
とにより、一度に複数のデータパケットの情報を得るこ
とが可能となり、より効果的なデバッグ機能を備えたデ
ータ駆動型情報処理装置を実現できる。

【図面の簡単な説明】

【図１】 この発明の第１の実施形態のデータ駆動型情
報処理装置の概略ブロック図である。

【図２】 この発明の第２の実施形態のデータ駆動型情
報処理装置のブロック図である。

【図３】 図１および図２に示した処理内容決定機構の
具体的なブロック図である。

【図４】 自己同期型転送制御回路の具体的な回路図で
ある。

【図５】 図４に示した自己同期型転送制御回路の動作
を説明するためのタイミングチャートである。

【図６】 この発明の第３の実施形態のデータ駆動型情
報処理装置のブロック図である。

【図７】 図６に示した処理内容決定機構の具体的なブ
ロック図である。

【図８】 従来例およびこの発明の実施形態に適用され
るデータパケットのフォーマットを示す図である。

【図９】 従来のハンドシェイク方式を採用したデータ
伝送装置の一例を示すブロック図である。

【図１０】 図９に示したＣ素子の動作を説明するため
のタイミングチャートである。

【図１１】 図１０に示したＣ素子の具体的な回路図で
ある。

【図１２】 従来のデータ駆動型情報処理装置のブロッ
ク図である。

【符号の説明】

２ａ，２ｃ，３ａ，３ｂ，３ｃ Ｃ素子、３ 自己同期
型転送制御回路、４ａ，４ｂ，４ｃ パイプラインレジ
スタ、４，７ 処理内容決定機構、８ ホスト転送フラ
グ操作回路、４１，７１，７２ レジスタ、４２，７５
一致検出部、４３，７６ 処理内容決定部、７３，７
４ マスク処理部、ＪＮＣ 合流部、ＦＣ 発火制御
部、ＦＰ 演算部、ＰＳ プログラム記録部、ＢＲＮ
分岐部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村松 剛司 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5B022 AA01 BA10 CA01 CA03 CA08 FA11 5B042 GA14 GC10 HH01 5B077 AA27 BA06 FF13 GG13

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数のデータ伝送路が直列に接続され、
   それらのデータ伝送路がデータの転送要求信号およびデ
   ータの転送許可信号を互いに送受信しながらデータパケ
   ットの伝送を行うデータ駆動型情報処理装置であって、 前記データパケットの処理内容を判別する処理内容検出
   フィールドおよびタグデータフィールドより構成される
   １つのレジスタ、および前記データ伝送路に処理内容を
   決定するフラグと、タグフィールドと、データフィール
   ドとを含むデータパケットが入力されたことに応じて、
   前記レジスタのタグフィールドと前記データパケットの
   タグフィールドが同一の情報を有しているか否かを判別
   し、その判別結果に基づいて、前記レジスタの処理内容
   検出フィールドに格納されている情報に従って前記デー
   タパケットに対して処理を行う処理手段を備えた、デー
   タ駆動型情報処理装置。
2. 【請求項２】 複数のデータ伝送路が直列に接続され、
   それらのデータ伝送路がデータの転送要求信号およびデ
   ータの転送許可信号を互いに送受信しながらデータパケ
   ットの伝送を行うデータ駆動型情報処理装置であって、 前記データパケットの処理内容を判別する処理内容検出
   フィールドおよびタグデータフィールドより構成される
   第１のレジスタ、 前記データパケットの処理内容を判別する処理内容検出
   フィールドおよびタグマスクフィールドより構成される
   第２のレジスタ、 処理内容を決定するフラグとタグフィールドとデータフ
   ィールドとを含むデータパケットが前記データ伝送路に
   入力されたことに応じて、前記第１のレジスタのタグデ
   ータフィールドに格納されているタグデータおよび前記
   データパケットのタグフィールドに格納されているタグ
   データに、それぞれ前記第２のレジスタのタグマスクフ
   ィールドに格納されているタグマスクデータによってマ
   スク処理し、マスク処理後の第１のレジスタのタグフィ
   ールドとマスク処理後の該データパケットのタグフィー
   ルドが同一の情報を有しているか否かを判別し、その判
   別結果に基づいて、前記第１のレジスタの処理内容検出
   フィールドおよび前記第２のレジスタの処理内容検出フ
   ィールドに格納されている情報に従って前記データパケ
   ットに対して処理を行う処理手段を備えた、データ駆動
   型情報処理装置。
3. 【請求項３】 前記レジスタまたは前記第１のレジスタ
   の処理内容検出フィールドに格納されている情報に従っ
   て前記データパケットに対して行う処理は、外部へ転送
   するホスト転送処理であることを特徴とする、請求項１
   または２に記載のデータ駆動型情報処理装置。
4. 【請求項４】 前記レジスタまたは前記第１のレジスタ
   の処理内容検出フィールドに格納されている情報に従っ
   て前記データパケットに対して行う処理は、外部へ転送
   するホスト転送処理と、前記タグ情報に基づく通常転送
   処理とであることを特徴とする、請求項１または２に記
   載のデータ駆動型情報処理装置。
5. 【請求項５】 さらに、前記外部へ転送するホスト転送
   処理と前記タグ情報に基づく通常転送処理を行うため
   に、転送要求信号に対して２個のデータパケットを生成
   するとともに、前記２個のデータパケットを識別するた
   めに前記ホスト転送フラグを操作する操作信号を出力す
   る自己同期型転送制御回路を備えたことを特徴とする、
   請求項２から４に記載のデータ駆動型情報処理装置。