JP2001272203A

JP2001272203A - 歪み測定装置

Info

Publication number: JP2001272203A
Application number: JP2000085326A
Authority: JP
Inventors: Shinji Kaneko; 新二金子
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 2000-03-24
Filing date: 2000-03-24
Publication date: 2001-10-05

Abstract

(57)【要約】【課題】温度変動が比較的大きい環境下にあっても高精
度の測定が行える歪み測定装置を提供する。【解決手段】所定の歪みに対するゲージ率の符号が互い
に逆の第１の抵抗体２と第２抵抗体３とが近接して配設
された歪みゲージと、第１抵抗体２に対する第１のブリ
ッジ回路と、第２抵抗体３に対する第２のブリッジ回路
と、第１のブリッジ回路の出力に基づく信号と、第２の
ブリッジ回路の出力に基づく信号の差分を増幅する差分
増幅手段（第３増幅器）１４とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は歪み測定装置に関す
るものである。

【０００２】

【従来の技術】歪みの測定や、部材の歪みを利用した応
力測定には歪みゲージが広く用いられている。一般の歪
みゲージは例えば特開平６−５３５２３号公報に開示さ
れているように、フォトリソグラフィー等の技術によっ
て加工された、コンスタンタンなどの抵抗温度係数の小
さい金属薄膜を、可撓性を有する樹脂などの薄膜で覆っ
たものである。現在では安価で均一性の高い歪みゲージ
が供給されているが、この種のゲージは金属薄膜抵抗の
歪みによる抵抗値の変化を測定するものであり、微小な
歪みに対する出力は小さい。

【０００３】一方、金属薄膜であっても、例えばＰｔの
スパッタ膜のように比較的大きなゲージ率を示す抵抗体
もある。また、Ｐ型またはＮ型にドープされたシリコン
などの半導体は更に大きなゲージ率を示し、微小な歪み
に対しても大きな出力感度が得られるので、半導体歪み
ゲージとして実用化されている。特に特開平６−３０２
８３１号公報に開示されている方法においては電気的な
特性の安定した単結晶シリコンを電気化学エッチングに
よって形成することで高感度の歪みゲージを構成してい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記し
たような温度係数の小さい金属薄膜を用いた歪みゲージ
であっても１０〜２０ｐｐｍ／Ｋ程度の温度係数を有
し、更に貼り付けた測定対象との熱膨張係数の差によ
り、例えば温度変化の比較的大きい環境下では最大で数
１０ｐｐｍ程度の歪みを高精度に測定することは不可能
である。

【０００５】また、ゲージ率の大きなスパッタ膜で形成
された金属薄膜や、更に大きなゲージ率を示す半導体は
微小歪みの測定に好適であるが、これらは一般的に大き
な抵抗温度係数を示し、周囲温度変動の大きな環境下で
測定のための増幅器のゲインを大きくすると温度変動に
起因した抵抗値の変化によって出力が飽和してしまい、
高精度の測定ができないという問題がある。

【０００６】そこで、主たる電流経路が直交する一対の
歪みゲージを近接して配置することで温度補償する方法
が考えられた。しかしながらこの方法でも、個々の歪み
ゲージの温度係数に僅かでも差があると大きな温度ドリ
フトが生じてしまう。

【０００７】本発明はこのような課題に着目してなされ
たものであり、その目的とするところは、温度変動が比
較的大きい環境下にあっても高精度の測定が行える歪み
測定装置を提供することにある。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、第１の発明は、歪み測定装置であって、所定の歪
みに対するゲージ率の符号が互いに逆の第１の抵抗体と
第２の抵抗体とが近接して配設された歪みゲージと、上
記第１の抵抗体に対する第１のブリッジ回路と、上記第
２の抵抗体に対する第２のブリッジ回路と、上記第１の
ブリッジ回路の出力に基づく信号と、上記第２のブリッ
ジ回路の出力に基づく信号の差分を増幅する差分増幅手
段とを有する。

【０００９】また、第２の発明は、第１の発明に係る歪
み測定装置において、上記第１のブリッジ回路の出力を
増幅する第１の増幅手段と、上記第２のブリッジ回路の
出力を増幅する第２の増幅手段とを有し、上記第１の増
幅手段の増幅率と上記第２の増幅手段の増幅率の比が、
上記第１の抵抗体の抵抗温度係数と上記第２の抵抗体の
抵抗温度係数の比の逆数に略等しく、上記差分増幅手段
は、上記第１の増幅手段の出力と上記第２の増幅手段の
出力とを入力とする。

【００１０】また、第３の発明は、第１又は第２の発明
に係る歪み測定装置において、上記第１の抵抗体はゲー
ジ率が正である金属薄膜抵抗であり、上記第２の抵抗体
はゲージ率が負である金属薄膜抵抗である。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。

【００１２】（第１実施形態）以下に図１〜図３を用い
て本発明の第１実施形態を説明する。図１は第１実施形
態の歪み測定装置に適用される歪みケージの構造を示し
ている。ポリイミド薄膜１に覆われた、主たる電流経路
が同じ方向である第１の素材（例えば白金）のスパッタ
膜からなる第１抵抗体２と、第２の素材（例えばチタ
ン）のスパッタ膜からなる第２抵抗体３とはセンシング
素子を構成する。ここで第１抵抗体２と第２抵抗体３の
抵抗温度係数をそれぞれα１、α２とし、ゲージ率をそ
れぞれＫ１、Ｋ２とする。第１抵抗体２はゲージ率が正
である金属薄膜抵抗であり、第２抵抗体３はゲージ率が
負である金属薄膜抵抗である。このように本実施形態で
は互いに異なった特性（ゲージ率の符号が互いに逆）を
有する２種類の金属薄膜抵抗体を用いることで温度補償
を行なうようにする。

【００１３】第１抵抗体２及び第２抵抗体３の各々の一
方の端部には、Ａｌスパッタ膜からなる配線４が接続さ
れるとともに、第１抵抗体２のもう一方の端部には配線
５が、第２抵抗体３のもう一方の端部には配線６がそれ
ぞれ接続されている。

【００１４】配線４、配線５、配線６のそれぞれから延
在した領域のポリイミド膜１には開口部が形成され、電
極部７、電極部８、電極部９を構成している。これらの
電極部７，８，９にはリード線（図示せず）が接続され
後述する歪み測定回路に接続される。ここで第１抵抗体
２と第２抵抗体３とは近接して配置されているので、周
囲温度の変動に起因した両者の温度変動はほぼ等しくな
る。

【００１５】図２は第１実施形態の歪み測定回路の構成
を示している。第１抵抗体２は室温においてこれとほぼ
等しい抵抗値をもつ３つの抵抗素子１０とともにブリッ
ジ回路を構成し、このブリッジ回路の出力は第１増幅器
１１に接続されている。ここで第１増幅器１１のゲイン
はＧ１倍である。さらに抵抗素子１０にはブリッジ電源
５０が接続されている。

【００１６】また、第２抵抗体３は、室温においてこれ
とほぼ等しい抵抗値をもつ３つの抵抗素子１２とともに
ブリッジ回路を構成し、このブリッジ回路の出力は第２
増幅器１３に接続されている。ここで第２増幅器１３の
ゲインＧ２は第１増幅器１１のゲインＧ１に第１抵抗体
２と第２抵抗体３の温度係数の比の逆数（α２／α１）
を乗じた値、すなわちＧ１×（α２／α１）倍とする。
さらに抵抗素子１２にはブリッジ電源５１が接続されて
いる。

【００１７】第１増幅器１１の出力と第２増幅器１３の
出力とは差分増幅手段としての第３増幅器１４に接続さ
れる。第３増幅器１４は、第１増幅器１１と第２増幅器
１３の出力の差（差分）を増幅するものであり、そのゲ
インはＧ３倍である。

【００１８】このような差分増幅機能を第３増幅器１４
に持たせることにより、第１抵抗体２と第２抵抗体３の
抵抗温度係数が比較的大きい場合であっても、第３増幅
器１４の入力電圧では第１抵抗体２と第２抵抗体３の温
度に起因した抵抗値変動分が相殺される。

【００１９】これにより、第３増幅器１４の出力を全体
のゲインが高くなるように設定した場合であっても、温
度変動の影響を強く受ける第１増幅器１１及び第２増幅
器１３のゲインが低く設定されていれば、比較的大きな
環境温度の変動があった場合でも出力信号が飽和するこ
とはない。

【００２０】図３は、実際に製作した図１の構成の歪み
ゲージの出力を図２の構成の歪み測定回路で測定したと
きの、無歪み状態での温度変動に起因した出力変動（温
度ドリフト）を歪みに換算したグラフである。ここでは
第１抵抗体２を白金、第２抵抗体３をチタンで形成して
おり、測定の結果α１＝２５６０ｐｐｍ／Ｋ、α２＝３
０２１ｐｐｍ／Ｋ、Ｋ１＝＋５．４、Ｋ２＝−１．２で
あった。これは一般的な歪みゲージにおけるいわゆる熱
歪みに相当するものであるが、本実施形態では±１０℃
の範囲で８ｐｐｍ程度であり一般的な歪みゲージよりも
良好な値となっている。

【００２１】上記した第１実施形態によれば、互いに異
なった特性を有する２種類の金属薄膜抵抗体を用いるこ
とで温度補償を行うようにしたので、金属薄膜抵抗体の
少なくとも一方の温度係数が比較的大きい場合であって
も、飽和することなく高いゲインで信号増幅が行なえる
ようになり、これによって高感度で温度ドリフトの小さ
い歪み測定が可能となる。

【００２２】また、このような構成の歪みゲージにおい
ては、歪みεと第１抵抗体２の変化量ΔＲ１と第２抵抗
体３の変化量ΔＲ２との間には、 ε（Ｋ１−Ｋ２）＝ΔＲ１−ΔＲ２（α２／α１）なる関係が成り立つので、同じ歪みに対してΔＲ１とΔ
Ｒ２の正負が逆のとき、すなわちＫ１とＫ２の符号が逆
の場合に特に高い感度が得られることがわかる。従って
上述のように第１抵抗体２に白金、第２抵抗体３にチタ
ンを用いるのは特に好適な例である。

【００２３】加えて、第２増幅器１３の出力信号は第２
抵抗体３の抵抗値変動に比例し、これは起歪体の温度と
歪みの両方の影響を受ける。温度変動が大きい環境下で
微小な歪みを測定する場合には、温度変動による抵抗値
の変化が歪み変動による抵抗値の変化よりも十分に大き
く、この出力変動が起歪体の温度にほぼ比例していると
見なすことができる。このため、第２増幅器１３の出力
から温度を求めて、第３の増幅器１４の出力値を図３に
示されたような温度ドリフトの補正データに基づいて補
正すれば更に高精度の歪み測定を行うことが可能とな
る。

【００２４】（第２実施形態）以下に図４〜図６を用い
て本発明の第２実施形態を説明する。図４（Ａ）、
（Ｂ）は第２実施形態の歪みゲージの構造を示してお
り、図４（Ａ）は上から見た図であり、図４（Ｂ）は下
から見た図である。可撓性を有するポリイミド膜１０１
には半導体薄板１０２が被着している。また、ポリイミ
ド膜１０１には３つの外部リード電極１０３ａ，１０３
ｂ，１０３ｃが形成されている。外部リード電極１０３
ａに接続されたポリイミド薄膜１０１内の配線１０４
（ここでは１本のみ図示しているが、実際には３つの外
部リード電極１０３ａ，１０３ｂ，１０３ｃの各々に接
続されている）によって半導体薄板１０２に形成された
電気素子に電気的に接続されている。

【００２５】図５（Ａ）、（Ｂ）は上記した半導体薄板
１０２の詳細な構造を示す図であり、図５（Ａ）は上面
図であり、図５（Ｂ）は図５（Ａ）上の破線Ａ−Ａ’に
おける断面図である。半導体薄板１０２は主として導電
型がＮ型の半導体領域１０５とその上部に形成されたシ
リコン窒化膜１０６で構成されており、Ｎ型の半導体領
域１０５の表層にＰ型の拡散抵抗１０７ａ，１０７ｂが
形成され、これらは、各々の両端においてシリコン窒化
膜１０６に開口されたコンタクト孔１０８を介して、シ
リコン窒化膜１０６の上層に配置されたポリイミド膜１
０１の内部に配置された配線１０４ａ，１０４ｂ，１０
４ｃに接続されている。

【００２６】また、Ｎ型の半導体領域１０５には電位を
安定化させるための高濃度Ｎ型拡散領域１０９が形成さ
れており、コンタクト孔１０８’を介して配線１０４ａ
に接続されている。

【００２７】なお、配線１０４ａ，１０４ｂ，１０４ｃ
は上記した外部リード電極１０３ａ，１０３ｂ，１０３
ｃにそれぞれ接続されているものとする。また、この図
からわかるように拡散抵抗１０７ａと拡散抵抗１０７ｂ
はその主たる電流経路が直交するように配置されてい
る。

【００２８】半導体薄板１０２の主面の面方位は＜１０
０＞であり、拡散抵抗素子の主たる電流経路の方向は＜
１１０＞（または＜１０１＞もしくは＜０１１＞）であ
る。なお、ポリイミド膜１０１は下層ポリイミド膜１０
１ａと上層ポリイミド膜１０１ｂとで構成されており、
この２層のポリイミド膜の間に配線１０４ａ、１０４
ｂ、１０４ｃが形成されている。特に図示しないが、外
部リード電極１０３は配線１０４から延在したパッド領
域であって、外部リード電極１０３に該当する領域にお
いて上層ポリイミド膜１０１ｂに形成された開口部によ
って電極パッドを構成するものとする。

【００２９】なお、＜１００＞の面方位の主面に形成さ
れて、電流経路の方向が＜１１０＞のＰ型の拡散抵抗
は、電流経路が歪みの方向と平行の場合に正のゲージ率
を示し、電流経路が歪みの方向と直交する場合には負の
ゲージ率を示す。したがって引っ張り歪みに対しては拡
散抵抗１０７ａの抵抗値は増大し、拡散抵抗１０７ｂの
抵抗値は逆に減少する。このように両抵抗素子の歪みに
よる抵抗値変化を相補的に利用することによって高い歪
み感度を得ることができる。

【００３０】図６は第２実施形態の歪み測定回路の構成
を示している。拡散抵抗１０７ａは室温においてこれと
抵抗値のほぼ等しい３つの抵抗素子１１０とともにブリ
ッジ回路を構成する。このブリッジ回路の出力は第１増
幅器１１１に接続されている。ここで第１増幅器１１１
のゲインはＧ１倍である。さらに抵抗素子１１０にはブ
リッジ電源１６０が接続されている。

【００３１】拡散抵抗１０７ｂは、室温においてこれと
抵抗値のほぼ等しい３つの抵抗素子１１２とともにブリ
ッジ回路を構成する。このブリッジ回路の出力は第２増
幅器１１３に接続されている。さらに抵抗素子１１２に
はブリッジ電源１６１が接続されている。

【００３２】一般的に同じ拡散工程で形成された拡散抵
抗１０７ａと１０７ｂの抵抗温度係数はほぼ等しくなる
が、製造上のばらつきのために数％程度の違いが生じる
ことがある。これらは近接して配置されているので温度
差自体はごく小さいが、高精度の歪み測定時にあっては
抵抗温度係数の僅かな違いが無視できない誤差を生じる
ことになる。

【００３３】そこで、第１実施形態の場合と同様に、第
２増幅器１１３のゲインＧ２は、第１増幅器１１１のゲ
インＧ１に拡散抵抗１０７ａと１０７ｂの抵抗温度係数
の比の逆数を乗じた値とする。第１増幅器１１１の出力
と第２増幅器１１３の出力は第３増幅器１１４に接続さ
れる。

【００３４】半導体拡散層の抵抗温度係数は不純物濃度
などに依存するが、通常は数１０００ｐｐｍ／Ｋと比較
的大きいので、Ｇ１が大きい場合は環境温度が大きく変
化すると出力信号が飽和する。しかしながら本実施形態
のように温度変動に起因した抵抗値変化が相殺された信
号を第３増幅器１１４で増幅する構成によれば、出力信
号を飽和させることなく全体として大きなゲインを得る
ことが可能で、結果として半導体拡散抵抗の高いゲージ
率を生かした高精度の歪み測定ができる。

【００３５】特に半導体薄板１０２内に４つの拡散抵抗
を配してブリッジ回路を構成するような形態と比較して
も、拡散抵抗間の微小な抵抗温度係数の違いに起因した
温度ドリフトの小さい歪み測定が可能になる。

【００３６】なお、上記した具体的実施形態から以下の
ような構成の発明が抽出可能である。

【００３７】１．所定の歪みに対するゲージ率の符号が
互いに逆の第１の抵抗体と第２の抵抗体とが近接して配
設された歪みゲージと、上記第１の抵抗体に対する第１
のブリッジ回路と、上記第２の抵抗体に対する第２のブ
リッジ回路と、上記第１のブリッジ回路の出力に基づく
信号と、上記第２のブリッジ回路の出力に基づく信号の
差分を増幅する差分増幅手段とを有することを特徴とす
る歪み測定装置。

【００３８】（効果）ゲージ率の符号が互いに逆である
第１の抵抗体と第２の抵抗体の温度に起因した抵抗値の
変動分が相殺され、抵抗体の温度に起因した抵抗値の変
化を補正することができる。

【００３９】２．上記第１のブリッジ回路の出力を増幅
する第１の増幅手段と、上記第２のブリッジ回路の出力
を増幅する第２の増幅手段とを有し、上記第１の増幅手
段の増幅率と上記第２の増幅手段の増幅率の比が、上記
第１の抵抗体の抵抗温度係数と、上記第２の抵抗体の抵
抗温度係数の比の逆数に略等しく、上記差分増幅手段
は、上記第１の増幅手段の出力と上記第２の増幅手段の
出力とを入力とすることを特徴とする１．に記載の歪み
測定装置。

【００４０】（効果）さらに高精度に抵抗体の温度に起
因した抵抗値の変化を補正することができる。

【００４１】３．上記第１の抵抗体はゲージ率が正であ
る金属薄膜抵抗であり、上記第２の抵抗体はゲージ率が
負である金属薄膜抵抗であることを特徴とする１．また
は２．記載の歪み測定装置。

【００４２】（効果）さらに主たる電流経路の方向を同
じにできる。

【００４３】４．上記第１の抵抗体は白金を材質とし、
上記第２の抵抗体はチタンを材質とすることを特徴とす
る１．、２．、または３．記載の歪み測定装置。

【００４４】（効果）さらに特に適した材質を用いた歪
み測定装置を提供できる。

【００４５】５．上記第１の抵抗体と上記第２の抵抗体
とは、半導体領域に形成された主たる電流経路の方向が
異なる拡散抵抗であることを特徴とする１、２または３
記載の歪み測定装置。

【００４６】（効果）さらに半導体拡散抵抗の高いゲー
ジ率を生かした高精度の歪み測定ができる。

【００４７】６．起歪体に近接して配置された、所定の
歪みに対して抵抗値の増大する第１の抵抗体と、抵抗値
の減少する第２の抵抗体を有する歪みゲージと、第１の
抵抗体に対するブリッジ回路と、第１の出力増幅回路
と、第２の抵抗体に対するブリッジ回路と、第２の出力
増幅回路を備え、第１の出力増幅回路と第２の出力増幅
回路のゲインの比が、第１の抵抗体と第２の抵抗体の抵
抗温度係数の比の逆数に略等しいことを特徴とする歪み
測定装置。

【００４８】（対応する実施の形態）この構成は上記し
た第１実施形態に対応する。第１抵抗体２は室温におい
てこれと抵抗値のほぼ等しい３つの抵抗素子１０ととも
にブリッジ回路を構成し、このブリッジ回路の出力は第
１増幅器１１に接続されている。ここで第１増幅器１１
のゲインはＧ１倍である。第２抵抗体３は、室温におい
てこれと抵抗値のほぼ等しい３つの抵抗素子１２ととも
にブリッジ回路を構成する。このブリッジ回路の出力は
第２増幅器１３に接続されている。ここで第２増幅器１
３のゲインは第１増幅器１１のゲインに第１抵抗体２と
第２抵抗体３の温度係数の比の逆数を乗じた値、すなわ
ちＧ１×（α２／α１）倍とする。第１増幅器１１と第
２増幅器１３の出力は第３増幅器１４に接続される。

【００４９】（効果）第１抵抗体２と第２抵抗体３の抵
抗温度係数が比較的大きい場合であっても、この構成の
測定回路では第３増幅器１４が、第１増幅器１１と第２
増幅器１３の出力の差を増幅するようになっているの
で、第３増幅器１４の入力電圧では第１抵抗体２と第２
抵抗体３の温度に起因した抵抗値変動分が相殺される。
従って、第３増幅器１４の出力としては全体のゲインが
高くなるように設定した場合でも、温度変動の影響を強
く受ける第１増幅器１１及び第２の増幅器１３のゲイン
が低く設定されていれば、比較的大きな環境温度の変動
があった場合でも出力信号が飽和することはない。

【００５０】７．前記第１及び第２出力増幅回路の出力
の差を増幅する第３の出力増幅回路を備え、前記第１も
しくは第２の出力増幅回路の出力と、第３の出力増幅回
路の出力とによって温度補償された歪み測定を行うこと
を特徴とする６．に記載の歪み測定装置。

【００５１】（対応する実施の形態）この構成は上記し
た第１実施形態に対応する。第２増幅器１３の出力から
温度を求めて、第３増幅器１４の出力値を図３に示すよ
うな温度ドリフトに基づいて第３増幅器１４の出力信号
を補正する。

【００５２】（効果）第２増幅器１３の出力信号は第２
抵抗体３の抵抗値変動に比例し、これは起歪体の温度と
歪みの両方の影響を受けるが、温度変動が大きい環境下
で微小な歪みを測定する場合には、温度変動による抵抗
値の変化が歪み変動による抵抗値の変化よりも十分に大
きく、この出力変動が起歪体の温度にほぼ比例している
と見なすことができる。このため、第２増幅器１３の出
力から温度を求めて、第３増幅器１４の出力値を図３に
示すような温度ドリフトに基づいて第３増幅器１４の出
力信号を補正することによって、更に高精度の歪み測定
を行うことが可能となる。

【００５３】８．前記第１の抵抗体はゲージ率が正であ
る金属薄膜抵抗であり、前記第２の抵抗体はゲージ率が
負である金属薄膜抵抗であることを特徴とする６．また
は７．に記載の歪み測定装置。

【００５４】（対応する実施の形態）この構成は上記し
た第１実施形態に対応する。主たる電流経路が同じ方向
である第１の素材のスパッタ膜からなる第１抵抗体２
と、第２の素材のスパッタ膜からなる第２抵抗体３がセ
ンシング素子を構成する。ここでは第１抵抗体２を白
金、第２抵抗体をチタンで形成する。具体的数値を例と
して挙げると、α１＝２５６０ｐｐｍ／Ｋ、α２＝３０
２１ｐｐｍ／Ｋ、Ｋ１＝＋５．４、Ｋ２＝−１．２であ
る。

【００５５】（効果）本構成の歪みゲージにおいては、
歪みεと第１抵抗体２の変化量ΔＲ１と、第２抵抗体３
の変化量ΔＲ２との間には、ε（Ｋ１−Ｋ２）＝ΔＲ１
−ΔＲ２（α２／α１）なる関係が成り立つので、同じ
歪みに対してΔＲ１とΔＲ２の正負が逆のとき、すなわ
ちＫ１とＫ２の符号が逆の場合に特に高い感度が得られ
る。従って上述のように第１の抵抗体に白金、第２の抵
抗体にチタンを用いるのは特に好適な例である。

【００５６】９．前記第１の抵抗体と前記第２の抵抗体
が薄板状の半導体領域に形成された、主たる電流経路の
方向が異なる拡散抵抗であることを特徴とする請求項
６．、７．、８．のいずれかに記載の歪み測定装置。

【００５７】（対応する実施の形態）この構成は上記し
た第２実施形態に対応する。拡散抵抗１０７ａは室温に
おいてこれと抵抗値のほぼ等しい３つの抵抗素子１１０
とともにブリッジ回路を構成し、このブリッジ回路の出
力は第１増幅器１１１に接続されている。ここで第１増
幅器のゲインはＧ１倍である。拡散抵抗１０７ｂは、室
温においてこれと抵抗値のほぼ等しい３つの抵抗素子１
１２とともにブリッジ回路を構成し、このブリッジ回路
の出力は第２増幅器１１３に接続されている。

【００５８】（効果）一般的に同じ拡散工程で形成され
た拡散抵抗１０７ａ、１０７ｂの抵抗温度係数はほぼ等
しくなるが、製造上のばらつきのために数％程度の違い
が生じることがある。これらは近接して配置されている
ので温度差はごく小さいが、高精度の歪み測定時にあっ
ては抵抗温度係数の僅かな違いが無視できない誤差を生
じることになる。そこで第１実施形態の場合と同様に、
第２増幅器１１３のゲインＧ２は第１増幅器１１１のゲ
インＧ１に拡散抵抗１０７ａと１０７ｂの抵抗温度係数
の比の逆数を乗じた値とする。第１増幅器１１１と第２
増幅器１１３の出力は第３増幅器１１４に接続される。
半導体拡散層の抵抗温度係数は不純物濃度などに依存す
るが、通常は数１０００ｐｐｍ／Ｋと比較的大きいの
で、Ｇ１が大きい場合は環境温度が大きく変化すると出
力信号が飽和する。しかしながら第２実施形態の様に、
温度変動に起因した抵抗値変化が相殺された信号を第３
増幅器１１４で増幅する構成では、出力信号を飽和させ
ることなく全体として大きなゲインを得ることが可能
で、結果として半導体拡散抵抗の高いゲージ率を生かし
た高精度の歪み測定を行なうことができる。特に半導体
薄板１０２内に４つの拡散抵抗を配してブリッジ回路を
構成するような形態と比較しても、拡散抵抗間の微小な
抵抗温度係数の違いに起因した温度ドリフトの小さい歪
み測定が可能になる。

【００５９】

【発明の効果】本発明によれば、温度変動が比較的大き
い環境下にあっても高精度の測定が行える歪み測定装置
を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態の歪み測定装置に適用さ
れる歪みケージの構造を示す図である。

【図２】本発明の第１実施形態の歪み測定回路の構成を
示す図である。

【図３】実際に製作した図１の構成の歪みゲージの出力
を図２の構成の測定回路で測定した場合の、無歪み状態
での温度変動に起因した出力変動（温度ドリフト）を歪
みに換算したグラフである。

【図４】本発明の第２実施形態に係る歪みゲージの構造
を示す図である。

【図５】半導体薄板１０２の詳細な構造を示す図であ
る。

【図６】本発明の第２実施形態の歪み測定回路の構成を
示す図である。

【符号の説明】

１ポリイミド薄膜２第１抵抗体３第２抵抗体４、５、６配線７、８、９電極１０、１２抵抗素子１１第１増幅器１２抵抗素子１３第２増幅器１４第３増幅器５０ブリッジ電源５１ブリッジ電源１０１ポリイミド膜１０２半導体薄板１０３（１０３ａ、１０３ｂ、１０３ｃ）外部リード
電極１０４（１０４ａ、１０４ｂ、１０４ｃ）配線１０５Ｎ型の半導体領域１０６シリコン窒化膜１０７（１０７ａ、１０７ｂ）拡散抵抗１０８、１０８’ コンタクト孔１０９高濃度Ｎ型拡散領域１１０抵抗素子１１１第１増幅器１１２抵抗素子１１３第２増幅器１１４第３増幅器１６０ブリッジ電源１６１ブリッジ電源

Claims

【特許請求の範囲】

【請求項１】所定の歪みに対するゲージ率の符号が互
いに逆の第１の抵抗体と第２の抵抗体とが近接して配設
された歪みゲージと、上記第１の抵抗体に対する第１のブリッジ回路と、上記第２の抵抗体に対する第２のブリッジ回路と、上記第１のブリッジ回路の出力に基づく信号と、上記第
２のブリッジ回路の出力に基づく信号の差分を増幅する
差分増幅手段とを有することを特徴とする歪み測定装
置。
【請求項２】上記第１のブリッジ回路の出力を増幅す
る第１の増幅手段と、上記第２のブリッジ回路の出力を増幅する第２の増幅手
段とを有し、上記第１の増幅手段の増幅率と上記第２の増幅手段の増
幅率の比が、上記第１の抵抗体の抵抗温度係数と上記第
２の抵抗体の抵抗温度係数の比の逆数に略等しく、上記差分増幅手段は、上記第１の増幅手段の出力と上記
第２の増幅手段の出力とを入力とすることを特徴とする
請求項１記載の歪み測定装置。
【請求項３】上記第１の抵抗体はゲージ率が正である
金属薄膜抵抗であり、上記第２の抵抗体はゲージ率が負
である金属薄膜抵抗であることを特徴とする請求項１ま
たは２記載の歪み測定装置。