JP2001267926A - Digital-to-analog converter - Google Patents
Digital-to-analog converterInfo
- Publication number
- JP2001267926A JP2001267926A JP2000080326A JP2000080326A JP2001267926A JP 2001267926 A JP2001267926 A JP 2001267926A JP 2000080326 A JP2000080326 A JP 2000080326A JP 2000080326 A JP2000080326 A JP 2000080326A JP 2001267926 A JP2001267926 A JP 2001267926A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- converter
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ディジタルの入力
データをアナログの出力電圧に変換するDA変換装置に
関し、特に電流セル型のDA変換装置に関する。The present invention relates to a DA converter for converting digital input data into an analog output voltage, and more particularly to a current cell type DA converter.
【0002】[0002]
【従来の技術】例えばビデオレート用として用いられる
高速なDA変換装置として、電流セル型のDA変換装置
が採用されている。2. Description of the Related Art For example, a current cell type DA converter is used as a high-speed DA converter used for a video rate.
【0003】図4は、電流セル型のDA変換装置の概略
回路図である。FIG. 4 is a schematic circuit diagram of a current cell type DA converter.
【0004】このDA変換装置10は、LSI100
と、2つの外付抵抗RSET,ROUTとから構成されてお
り、LSI100内には、オペアンプ101、定電流源
を構成するMOSトランジスタ102、(2n−1)個
(nはディジタルデータのビット幅を表わす)の出力生
成用MOSトランジスタ103、および出力生成用MO
Sトランジスタ103と出力端子100cとの間を断続
するスイッチ104とから構成されている。[0004] The DA converter 10 is an LSI 100
And two external resistors R SET and R OUT . In the LSI 100, an operational amplifier 101, a MOS transistor 102 forming a constant current source, and (2 n -1) (n is a digital data Output generating MOS transistor 103 and output generating MO
It comprises a switch 104 that switches between the S-transistor 103 and the output terminal 100c.
【0005】オペアンプ101には基準電圧入力端子1
00aを経由して外部から基準電圧VREFが入力される
とともに、定電流源を構成するMOSトランジスタ10
2を流れる電流ICSが端子100bに接続された抵抗R
SETによりモニタ電圧に変換されてそのモニタ電圧がオ
ペアンプ101に入力される。オペアンプ101は、そ
のモニタ電圧が基準電圧と等しくなるように、定電流源
としてのMOSトランジスタ102のゲート電圧を制御
する。The operational amplifier 101 has a reference voltage input terminal 1
00a, a reference voltage V REF is inputted from outside and a MOS transistor 10 constituting a constant current source.
Current flowing through the 2 I CS is connected to the terminal 100b resistor R
The monitor voltage is converted by SET and the monitor voltage is input to the operational amplifier 101. The operational amplifier 101 controls the gate voltage of the MOS transistor 102 as a constant current source so that the monitor voltage becomes equal to the reference voltage.
【0006】この定電圧源としてのMOSトランジスタ
102と出力生成用の(2n−1)個のMOSトランジ
スタ103はミラー回路を構成しており、このためこれ
ら出力生成用の(2n−1)個のMOSトランジスタ1
03のそれぞれには、MOSトランジスタ102を流れ
る電流に対応する電流が流れる。そこで、それら(2 n
−1)個のMOSトランジスタ103と出力端子100
cとを結ぶ経路上に配置されたスイッチ104をディジ
タルデータに応じて接断することにより、そのディジタ
ルデータに応じた電流が出力端子100cから流れ出
し、抵抗ROUTで出力アナログ電圧に変換される。A MOS transistor as the constant voltage source
102 and (2) for output generationn-1) MOS transistors
The star 103 constitutes a mirror circuit.
(2) for outputn-1) MOS transistors 1
03 flows through the MOS transistor 102
The current corresponding to the current flows. Then, those (2 n
-1) MOS transistors 103 and output terminal 100
switch 104 placed on the path connecting
Digital data by connecting and disconnecting according to digital data.
Current flows from the output terminal 100c according to the data
And the resistance ROUTIs converted to an output analog voltage.
【0007】ここで、定電流源としてのMOSトランジ
スタ102は、ここでは原理的な説明を行なうため1つ
のみ示したが、通常は1つのLSI100の中の場所に
よる特性のばらつきを補償するために場所の異なる複数
位置のMOSトランジスタが並列接続されて定電流源と
して用いられる。Here, only one MOS transistor 102 as a constant current source is shown here for the sake of principle explanation. However, in general, in order to compensate for variations in characteristics depending on the location in one LSI 100. MOS transistors at a plurality of positions at different locations are connected in parallel and used as a constant current source.
【0008】[0008]
【発明が解決しようとする課題】ここで、図4に示す抵
抗の誤差に起因する出力アナログ電圧の調整やこのDA
変換装置10の後段に接続される回路に応じた出力のア
ナログ電圧を得るために、入力ディジタルデータに対す
る出力アナログ電圧を微調整したり、あるいは任意に設
定することが望まれている。Here, the adjustment of the output analog voltage caused by the error of the resistance shown in FIG.
In order to obtain an output analog voltage corresponding to a circuit connected to the subsequent stage of the conversion device 10, it is desired to fine-tune or arbitrarily set an output analog voltage for input digital data.
【0009】出力アナログ電圧は基準電圧VREFに比例
するため、出力アナログ電圧の調整のために基準電圧V
REFを変更することが一応考えられるが、この基準電圧
VREFを変更すると定電流源の動作点が変化してしまう
ため、入力ディジタルデータの変化に対する出力アナロ
グ電圧の変化の直線性を劣化させてしまう原因となる。Since the output analog voltage is proportional to the reference voltage V REF , the reference voltage V
It is conceivable to change REF, but changing this reference voltage V REF will change the operating point of the constant current source, thus deteriorating the linearity of the change of the output analog voltage with respect to the change of input digital data. It will cause it.
【0010】また、出力アナログ電圧は、出力端子10
0cに接続される抵抗Routの抵抗値にも比例するた
め、その抵抗Routを可変抵抗してその抵抗値を調整す
るように構成することも一応考えられるが、可変抵抗は
固定抵抗と比べ寄生容量が大きく、この抵抗Routを可
変抵抗すると目標性能を得ることが困難となる。The output analog voltage is supplied to the output terminal 10.
Since also proportional to the resistance value of the resistor R out is connected to 0c, compared with the resistance R out by a variable resistor it is also tentatively believed to be configured to adjust the resistance value, the variable resistor and the fixed resistor The parasitic capacitance is large, and it is difficult to obtain the target performance if the resistance R out is variable.
【0011】特開平8−274642号公報には、この
問題の解決を目的として、図4のMOSトランジスタ1
02に対応する複数の定電流源のいくつかをオンオフす
ることにより、図4の端子100bに対応するノードの
モニタ電圧を変更する技術が提案されている。Japanese Unexamined Patent Publication No. 8-274462 discloses a MOS transistor 1 shown in FIG.
A technique of changing the monitor voltage of the node corresponding to the terminal 100b in FIG.
【0012】しかしながら、図4に示す定電流源として
のMOSトランジスタ102は通常複数のMOSトラン
ジスタから構成されるが、その理由は、上述したよう
に、LSI100の場所ごとの特性のばらつきを補償す
るためであって、上記の公報に提案されているようにそ
のうちのいくつかをオンオフして調整すると場所ごとの
ばらつきが正しく補償されなくなるおそれがある。However, the MOS transistor 102 as the constant current source shown in FIG. 4 is usually composed of a plurality of MOS transistors, because, as described above, it is necessary to compensate for variations in the characteristics of the LSI 100 from place to place. However, if some of them are turned on and off and adjusted as proposed in the above-mentioned publication, there is a possibility that the variation at each location may not be compensated correctly.
【0013】本発明は、上記事情に鑑み、性能を維持し
た上で入力ディジタルデータに対する出力アナログ電圧
を調整することのできるDA変換装置を提供することを
目的とする。In view of the above circumstances, an object of the present invention is to provide a DA converter capable of adjusting an output analog voltage for input digital data while maintaining performance.
【0014】[0014]
【課題を解決するための手段】上記目的を達成する本発
明のDA変換装置は、ディジタルの入力データをアナロ
グの出力電圧に変換するDA変換装置において、電流を
モニタ電圧に変換する第1の電流電圧変換回路と、制御
信号に応じて調整された電流を生成する、第1の電流電
圧変換回路に接続された第1の電流源と、外部から基準
電圧を入力するとともに第1の電流電圧変換回路により
得られたモニタ電圧を入力し、そのモニタ電圧が基準電
圧に応じた電圧となるように上記第1の電流源に向けて
制御信号を出力する制御回路と、電流を出力電圧に変換
する第2の電流電圧変換回路と、上記第1の電流源で生
成される電流に対応した電流であって、かつ、入力デー
タに応じた電流を生成する、上記第2の電流電圧変換回
路に接続された第2の電流源と、上記第1の電流源で生
成される電流と、上記第1の電流電圧変換回路によりモ
ニタ電圧に変換される電流との間の差分電流を調整する
調整回路とを備えたことを特徴とする。According to the present invention, there is provided a D / A converter for converting digital input data into an analog output voltage, wherein the first current is used to convert a current into a monitor voltage. A voltage conversion circuit, a first current source connected to the first current-voltage conversion circuit for generating a current adjusted according to the control signal, and a first current-voltage conversion circuit for receiving a reference voltage from outside and performing a first current-voltage conversion A control circuit that inputs a monitor voltage obtained by the circuit and outputs a control signal to the first current source so that the monitor voltage becomes a voltage corresponding to the reference voltage; and converts the current to an output voltage. A second current-to-voltage conversion circuit connected to the second current-to-voltage conversion circuit for generating a current corresponding to the current generated by the first current source and corresponding to the input data; The first And an adjustment circuit for adjusting a difference current between the current generated by the first current source and the current converted to the monitor voltage by the first current-voltage conversion circuit. It is characterized by.
【0015】ここで、上記本発明のDA変換装置におい
て、上記調整回路は、上記差分電流を生成する調整自在
な定電流源からなるものであってもよく、あるいは、上
記調整回路は、調整自在な定電圧源と、その定電圧源と
上記第1の電流電圧回路との間に配置された抵抗体とか
らなるものであってもよく、さらには、上記調整回路
は、調整用のディジタルデータに応じた差分電流を生成
する調整用DA変換器からなるものであってもよい。Here, in the DA converter according to the present invention, the adjusting circuit may be composed of an adjustable constant current source for generating the differential current, or the adjusting circuit may be adjustable. A constant voltage source, and a resistor disposed between the constant voltage source and the first current / voltage circuit. And an adjustment DA converter that generates a difference current according to
【0016】本発明のDA変換装置は、上記の調整回路
を備えたことにより、基準電圧VRE Fや抵抗RSET,R
outを変更することなくモニタ電圧を調整することがで
き、したがって入力ディジタルデータに対する出力アナ
ログ電圧を調整することができる。[0016] The DA converter according to the present invention comprises the above adjustment circuit.
, The reference voltage VRE FAnd resistance RSET, R
outThe monitor voltage can be adjusted without changing
And therefore an output analyzer for the input digital data.
The log voltage can be adjusted.
【0017】[0017]
【発明の実施の形態】以下、本発明の実施形態について
説明する。Embodiments of the present invention will be described below.
【0018】図1は、本発明のDA変換装置の第1実施
形態の概略構成図である。この図1、および以下に説明
する各図において、図4に示す従来例の構成要素と同一
の構成要素には図4に付した符号と同一の符号を付して
示し、相違点を中心に説明する。FIG. 1 is a schematic configuration diagram of a first embodiment of a DA converter according to the present invention. In FIG. 1 and each of the drawings described below, the same components as those of the conventional example shown in FIG. 4 are denoted by the same reference numerals as those of FIG. explain.
【0019】図1に示すDA変換装置10には電流値可
変の定電流源200が備えられており、定電流源200
で生成された調整電流ISは、調整電流入力端子100
dを経由して入力され、MOSトランジスタ102を流
れる電流ICSと合流して抵抗RSETに流れる。したがっ
てこの定電流源200で生成される調整電流ISを調整
すると、それに応じてオペアンプに入力されるモニタ電
圧が調整され、したがってMOSトランジスタ102の
ゲート電圧が調整されてそのMOSトランジスタ102
を流れる電流ICSが調整され、出力用の(2n−1)個
のMOSトランジスタ103のそれぞれの電流が調整さ
れ、その結果出力アナログ電圧が調整される。この場
合、基準電圧VREFは変更することなく、かつ2つの抵
抗RSET,Rou tを調整あるいは変更することなく出力ア
ナログ電圧が調整される。The DA converter 10 shown in FIG.
A constant current source 200 is provided.
Adjustment current I generated bySIs the adjustment current input terminal 100
d, and flows through the MOS transistor 102.
Current ICSAnd the resistance RSETFlows to Accordingly
Adjustment current I generated by lever constant current source 200SAdjust
Then, the monitor power input to the operational amplifier
The voltage is adjusted, and therefore the MOS transistor 102
The gate voltage is adjusted so that the MOS transistor 102
Current I flowing throughCSIs adjusted, and (2)n-1) pieces
Current of each MOS transistor 103 is adjusted
As a result, the output analog voltage is adjusted. This place
If the reference voltage VREFIs unchanged and the two
Anti-RSET, Rou tOutput output without adjusting or changing
The analog voltage is adjusted.
【0020】尚、この図1に示す実施形態において、抵
抗RSETが本発明にいう第1の電流電圧変換回路に相当
し、MOSトランジスタ102が本発明にいう第1の電
流源に相当し、オペアンプ101が本発明にいう制御回
路に相当し、抵抗Routが第2の電流電圧変換回路に相
当し、出力用の(2n−1)個のMOSトランジスタ1
03とスイッチ104とを合わせたものが本発明にいう
第2の電流源に相当し、定電流源200が本発明にいう
調整回路に相当する。In the embodiment shown in FIG. 1, the resistor R SET corresponds to the first current-voltage conversion circuit according to the present invention, the MOS transistor 102 corresponds to the first current source according to the present invention, The operational amplifier 101 corresponds to the control circuit according to the present invention, the resistor R out corresponds to the second current-voltage conversion circuit, and the (2 n -1) MOS transistors 1 for output are used.
The combination of the switch 03 and the switch 104 corresponds to the second current source according to the present invention, and the constant current source 200 corresponds to the adjusting circuit according to the present invention.
【0021】ここで、調整電流IS=0のとき、 ICS=VREF/RSET ICS=ISET であり、(2n−1)個のスイッチ104が全てオンに
なったときの電流(フルスケール電流)IFSは、(2n
−1)個の出力用MOSトランジスタ103のそれぞれ
に流れる電流がMOSトランジスタ102を流れる電流
ICSと等しいものとすると、 IFS=ICS・(2n−1)=(VREF/RSET)・(2n−1)……(1) が成立し、例えば調整電流ISとして IS=0.5×(VREF/RSET) を流したとき ISET=(VREF/RSET) ICS=ISET−IS =(VREF/RSET)−0.5×(VREF/RSET) =0.5×(VREF/RSET) IFS=0.5×(VRET/RSET)・(2n−1) ……(2) となり、フルスケール電圧IFSが半分に調整され、した
がってそのときのフルスケール電圧も半分に調整され
る。Here, when the adjustment current I S = 0, I CS = V REF / R SET I CS = I SET , and the current when all (2 n -1) switches 104 are turned on. (Full-scale current) I FS is (2 n
Assuming that the current flowing through each of the -1) output MOS transistors 103 is equal to the current I CS flowing through the MOS transistor 102, I FS = I CS · (2 n −1) = (V REF / R SET ) (2 n -1)... (1) holds, for example, when I S = 0.5 × (V REF / R SET ) is passed as the adjustment current I S , I SET = (V REF / R SET ) I CS = I SET -I S = (V REF / R SET ) −0.5 × (V REF / R SET ) = 0.5 × (V REF / R SET ) I FS = 0.5 × (V RET / R SET ) · (2 n −1) (2), and the full-scale voltage IFS is adjusted by half, and the full-scale voltage at that time is also adjusted by half.
【0022】図2は、本発明のDA変換装置の第2実施
形態の概略回路図である。FIG. 2 is a schematic circuit diagram of a DA converter according to a second embodiment of the present invention.
【0023】この図2には、図1に示す定電流源200
の代わりに、電圧可変の定電圧源201と抵抗RSが接
続されている。FIG. 2 shows a constant current source 200 shown in FIG.
, A variable voltage constant voltage source 201 and a resistor R S are connected.
【0024】この場合も、定電圧源201の電圧レベル
を変化させる調整電流ISが変化し、これにより出力ア
ナログ電圧を調整することができる。Also in this case, the adjustment current I S for changing the voltage level of the constant voltage source 201 changes, so that the output analog voltage can be adjusted.
【0025】図3は、本発明のDA変換装置の第3実施
形態の概略回路図である。FIG. 3 is a schematic circuit diagram of a DA converter according to a third embodiment of the present invention.
【0026】ここには、LSI100内に、図1,図2
のLSI内の回路構成に対応する第1の回路構成部分1
00Aのほか、それと同様の構成のもう1つの第2の回
路構成部分100Bが構築されている。この第2の回路
構成部分100Bも1つのDA変換器を成し、スイッチ
104’のオンオフを調整すると、抵抗RSETに向かう
電流ISを調整することができる。このスイッチ10
4’のオンオフは外部からそのオンオフのためのディジ
タルデータを入力して行なうようにしてもよく、あるい
は内部にレジスタ等を持ちそこにあらかじめデータを格
納しておくようにしてもよい。Here, FIG. 1 and FIG.
Circuit configuration part 1 corresponding to the circuit configuration in the LSI
In addition to 00A, another second circuit component 100B having a similar configuration is constructed. The second circuit component 100B also forms one DA converter, and when the on / off of the switch 104 'is adjusted, the current I S toward the resistor R SET can be adjusted. This switch 10
On / off of 4 'may be performed by inputting digital data for on / off from the outside, or a register or the like may be provided inside and data may be stored in advance therein.
【0027】以上のように、MOSトランジスタ102
を流れる電流ICSと、抵抗RSETを流れる電流ISETとの
差分電流ISの調整方法にはいくつかの方法があり、ど
のような方法でその差分電流ISを調整してもよい。As described above, the MOS transistor 102
A current I CS flowing, the method of adjusting the differential current I S of the current I SET flowing through the resistor R SET There are several methods may adjust the difference current I S in any way.
【0028】[0028]
【発明の効果】以上、説明したように、本発明によれば
DA変換の精度を低下させることなく出力アナログ電圧
のレベルを容易に調整することができる。As described above, according to the present invention, the level of the output analog voltage can be easily adjusted without deteriorating the accuracy of DA conversion.
【図1】本発明のDA変換装置の第1実施形態の概略構
成図である。FIG. 1 is a schematic configuration diagram of a first embodiment of a DA converter according to the present invention.
【図2】本発明のDA変換装置の第2実施形態の概略回
路図である。FIG. 2 is a schematic circuit diagram of a DA converter according to a second embodiment of the present invention.
【図3】本発明のDA変換装置の第3実施形態の概略回
路図である。FIG. 3 is a schematic circuit diagram of a DA converter according to a third embodiment of the present invention.
【図4】電流セル型のDA変換装置の概略回路図であ
る。FIG. 4 is a schematic circuit diagram of a current cell type DA converter.
10 DA変換装置 100 LSI 100A 第1の回路構成部分 100B 第2の回路構成部分 100a 基準電圧入力端子 100b 端子 100c 出力端子 101 オペアンプ 102 MOSトランジスタ 103 出力生成用MOSトランジスタ 104,104’ スイッチ 200 定電流源 201 定電圧源 Reference Signs List 10 DA converter 100 LSI 100A First circuit component 100B Second circuit component 100a Reference voltage input terminal 100b Terminal 100c Output terminal 101 Operational amplifier 102 MOS transistor 103 Output generation MOS transistor 104, 104 'switch 200 Constant current source 201 constant voltage source
Claims (4)
力電圧に変換するDA変換装置において、 電流をモニタ電圧に変換する第1の電流電圧変換回路
と、 制御信号に応じて調整された電流を生成する、前記第1
の電流電圧変換回路に接続された第1の電流源と、 外部から基準電圧を入力するとともに前記第1の電流電
圧変換回路により得られたモニタ電圧を入力し、該モニ
タ電圧が該基準電圧に応じた電圧となるように前記第1
の電流源に向けて制御信号を出力する制御回路と、 電流を出力電圧に変換する第2の電流電圧変換回路と、 前記第1の電流源で生成される電流に対応した電流であ
って、かつ、入力データに応じた電流を生成する、前記
第2の電流電圧変換回路に接続された第2の電流源と、 前記第1の電流源で生成される電流と、前記第1の電流
電圧変換回路によりモニタ電圧に変換される電流との間
の差分電流を調整する調整回路とを備えたことを特徴と
するDA変換装置。1. A DA converter for converting digital input data into an analog output voltage, a first current-voltage conversion circuit for converting a current into a monitor voltage, and a current adjusted in accordance with a control signal. , The first
A first current source connected to the current / voltage conversion circuit, and a reference voltage input from outside and a monitor voltage obtained by the first current / voltage conversion circuit, and the monitor voltage is applied to the reference voltage. The first voltage is adjusted to a voltage corresponding to the first voltage.
A control circuit that outputs a control signal toward the current source, a second current-voltage conversion circuit that converts a current into an output voltage, and a current corresponding to the current generated by the first current source. And a second current source connected to the second current-voltage conversion circuit for generating a current corresponding to the input data; a current generated by the first current source; An adjustment circuit for adjusting a difference current between the conversion current and a current converted to a monitor voltage by the conversion circuit.
る調整自在な定電流源からなることを特徴とする請求項
1記載のDA変換装置。2. The DA converter according to claim 1, wherein the adjustment circuit comprises an adjustable constant current source that generates the difference current.
と、該定電圧源と前記第1の電流電圧回路との間に配置
された抵抗体とからなることを特徴とする請求項1記載
のDA変換装置。3. The adjustment circuit according to claim 1, wherein the adjustment circuit comprises an adjustable constant voltage source and a resistor disposed between the constant voltage source and the first current voltage circuit. The DA converter according to the above.
ータに応じた差分電流を生成する調整用DA変換器から
なることを特徴とする請求項1記載のDA変換装置。4. The DA converter according to claim 1, wherein said adjusting circuit comprises an adjusting DA converter for generating a difference current according to the adjusting digital data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000080326A JP4510987B2 (en) | 2000-03-22 | 2000-03-22 | DA converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000080326A JP4510987B2 (en) | 2000-03-22 | 2000-03-22 | DA converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001267926A true JP2001267926A (en) | 2001-09-28 |
JP4510987B2 JP4510987B2 (en) | 2010-07-28 |
Family
ID=18597449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000080326A Expired - Fee Related JP4510987B2 (en) | 2000-03-22 | 2000-03-22 | DA converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4510987B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002190739A (en) * | 2000-12-22 | 2002-07-05 | Kawasaki Microelectronics Kk | Semiconductor device |
JP2007059991A (en) * | 2005-08-22 | 2007-03-08 | Sony Corp | D/a converter, a/d converter, and semiconductor device |
JP2009188532A (en) * | 2008-02-04 | 2009-08-20 | Sanyo Electric Co Ltd | Output value adjusting circuit and current value adjusting circuit |
JP2010154562A (en) * | 2010-03-23 | 2010-07-08 | Sony Corp | Ad converter, solid state imaging device, and semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308617A (en) * | 1987-06-10 | 1988-12-16 | Nec Corp | Fine constant current circuit |
JPS647805A (en) * | 1987-06-30 | 1989-01-11 | Sony Corp | Constant-current circuit |
JPH01152807A (en) * | 1987-12-09 | 1989-06-15 | Nec Corp | Current supply circuit |
JPH04117709A (en) * | 1990-09-03 | 1992-04-17 | Nec Ic Microcomput Syst Ltd | Constant current circuit |
JPH08274642A (en) * | 1995-03-31 | 1996-10-18 | Ricoh Co Ltd | D/a converter and device therefor |
JPH08288848A (en) * | 1995-03-31 | 1996-11-01 | Internatl Business Mach Corp <Ibm> | D/a converter |
WO1999048210A1 (en) * | 1998-03-16 | 1999-09-23 | Hitachi, Ltd. | Da conversion circuit |
-
2000
- 2000-03-22 JP JP2000080326A patent/JP4510987B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308617A (en) * | 1987-06-10 | 1988-12-16 | Nec Corp | Fine constant current circuit |
JPS647805A (en) * | 1987-06-30 | 1989-01-11 | Sony Corp | Constant-current circuit |
JPH01152807A (en) * | 1987-12-09 | 1989-06-15 | Nec Corp | Current supply circuit |
JPH04117709A (en) * | 1990-09-03 | 1992-04-17 | Nec Ic Microcomput Syst Ltd | Constant current circuit |
JPH08274642A (en) * | 1995-03-31 | 1996-10-18 | Ricoh Co Ltd | D/a converter and device therefor |
JPH08288848A (en) * | 1995-03-31 | 1996-11-01 | Internatl Business Mach Corp <Ibm> | D/a converter |
WO1999048210A1 (en) * | 1998-03-16 | 1999-09-23 | Hitachi, Ltd. | Da conversion circuit |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002190739A (en) * | 2000-12-22 | 2002-07-05 | Kawasaki Microelectronics Kk | Semiconductor device |
JP4500439B2 (en) * | 2000-12-22 | 2010-07-14 | 川崎マイクロエレクトロニクス株式会社 | Semiconductor device |
JP2007059991A (en) * | 2005-08-22 | 2007-03-08 | Sony Corp | D/a converter, a/d converter, and semiconductor device |
JP4682750B2 (en) * | 2005-08-22 | 2011-05-11 | ソニー株式会社 | DA converter |
US7948415B2 (en) | 2005-08-22 | 2011-05-24 | Sony Corporation | DA converter, AD converter, and semiconductor device |
US8674865B2 (en) | 2005-08-22 | 2014-03-18 | Sony Corporation | DA converter, AD converter, and semiconductor device |
US9264057B2 (en) | 2005-08-22 | 2016-02-16 | Sony Corporation | DA converter, AD converter, and semiconductor device |
US9882574B2 (en) | 2005-08-22 | 2018-01-30 | Sony Corporation | DA converter, AD converter, and semiconductor device |
US10547318B2 (en) | 2005-08-22 | 2020-01-28 | Sony Corporation | DA converter, AD converter, and semiconductor device |
JP2009188532A (en) * | 2008-02-04 | 2009-08-20 | Sanyo Electric Co Ltd | Output value adjusting circuit and current value adjusting circuit |
JP2010154562A (en) * | 2010-03-23 | 2010-07-08 | Sony Corp | Ad converter, solid state imaging device, and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4510987B2 (en) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5870049A (en) | Current mode digital to analog converter | |
US6388598B2 (en) | D/A converter | |
US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
US6650265B1 (en) | Method and architecture for varying power consumption of a current mode digital/analog converter in proportion to performance parameters | |
JP3967774B2 (en) | Improved switch architecture for R / 2R digital-to-analog converters | |
JP5835005B2 (en) | D / A converter | |
US6266001B1 (en) | Method and apparatus for switching low voltage CMOS switches in high voltage digital to analog converters | |
JPH11220399A (en) | Voltage generating circuit, constant-current circuit, d/a converting circuit, and current generating circuit | |
JP2001144594A (en) | Switch drive circuit | |
US6583740B2 (en) | Calibrated current source | |
KR20020059803A (en) | Digital-to-analog converter | |
JPH09223967A (en) | D/a conversion circuit | |
JP2000039926A (en) | Current outputting circuit | |
JP2001267926A (en) | Digital-to-analog converter | |
US5525986A (en) | Intrinsic R2R resistance ladder digital to analog converter | |
JP3408788B2 (en) | I / V conversion circuit and DA converter | |
US7187215B2 (en) | High dynamic range current-mode track-and-hold circuit | |
US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
EP0761037B1 (en) | Differential amplifier with signal-dependent offset, and multi-step dual-residue analog-to-digital converter including such a differential amplifier | |
JP3494366B2 (en) | DA converter | |
JP4537840B2 (en) | Current source cell and D / A converter using the same | |
CN114499424A (en) | Differential amplifier applied to two-stage analog-to-digital converter, calibration circuit and calibration method | |
JPH10112654A (en) | Current segment system d/a converter | |
JP2004080238A (en) | D/a converter and automatic correction method | |
JPH08274642A (en) | D/a converter and device therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090928 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4510987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |