JPH04117709A - Constant current circuit - Google Patents
Constant current circuitInfo
- Publication number
- JPH04117709A JPH04117709A JP2233072A JP23307290A JPH04117709A JP H04117709 A JPH04117709 A JP H04117709A JP 2233072 A JP2233072 A JP 2233072A JP 23307290 A JP23307290 A JP 23307290A JP H04117709 A JPH04117709 A JP H04117709A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- constant
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電流回路に関し、特に定電圧動作に対応して
、安定した定電流出力を供給することのできる定電流回
路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a constant current circuit, and more particularly to a constant current circuit capable of supplying a stable constant current output in response to constant voltage operation.
従来の定電流回路の一例を第２図に示す。第２図に示さ
れるように、従来の定電流回路は、負荷回路３４に対応
して、定電圧源１５、ダイオード１６、トランジスタ１
７〜２４、ＰＭＯＳトランジスタ２５〜２８、インバー
タ２９および３０、および抵抗３１〜３３等を備えて構
成されており、トランジスタ１７．１８および１９と、
トランジスタ２０．２１および２２は、それぞれ第１お
よび第２のカレントミラー回路を形成している。また、
ＰＭＯＳ）ランジスタ２５〜２８とインバータ２９およ
び３０は、スイッチング回路を形成しており、ダイオー
ド１６、トランジスタ２３および２４．抵抗３１〜３３
、および定電圧ｓ１５は、電圧・電流変換回路を形成し
ている。An example of a conventional constant current circuit is shown in FIG. As shown in FIG. 2, the conventional constant current circuit includes a constant voltage source 15, a diode 16, a transistor 1, and a load circuit 34.
7 to 24, PMOS transistors 25 to 28, inverters 29 and 30, resistors 31 to 33, etc., and transistors 17, 18 and 19,
Transistors 20, 21 and 22 form first and second current mirror circuits, respectively. Also,
PMOS) transistors 25 to 28 and inverters 29 and 30 form a switching circuit, and diode 16, transistors 23 and 24 . Resistance 31-33
, and constant voltage s15 form a voltage/current conversion circuit.
第２図において、定電圧源１５による定電圧Ｖｌｔ印加
により、ダイオード１６の順方向電圧ＶＤ１６、＝よび
トランジスタ２３または２４のベース・エミッ：間の電
圧ＶＢＥ２３まタハＶＢＥ２４ ’ｉ： 介り、 テ、
抵抗３１：たは３２には、それぞれＶｌ／Ｒ１またはＶ
ｌ／Ｒ２に相二する設定電流１ｂまたはＩＣが流れる。In FIG. 2, by applying a constant voltage Vlt from the constant voltage source 15, the forward voltage VD16 of the diode 16, and the voltage between the base and emitter of the transistor 23 or 24, VBE23 or VBE24, are
Resistor 31: or 32 has Vl/R1 or V
Two setting currents 1b or IC flow through l/R2.
即ち、定電Ｆ源の電圧Ｖ、は、設定電流■ゎまたはＩＣ
に変換さする。ここに、Ｒ１およびＲ２は、それぞれ抵
抗３１お。That is, the voltage V of the constant voltage F source is the set current ■ゎ or IC
Convert to . Here, R1 and R2 are resistors 31 and 31, respectively.
び３２の抵抗値である。and 32 resistance values.
次いで、この設定された電流■ゎまたはＩＣは、→れぞ
れ対応するトランジスタ２３または２４を介しズ電流Ｉ
ｄに変換される。この電流■、の電流値は、レイッチン
グ回路を形成しているＰＭＯＳ ）−ランふスタ２５〜
２８とインバータ２９および３０を介して、電流設定端
子５７および５８から入力される電流設定負号により、
０，１．、Ｌおよび（ｒｂ＋ｒｅ）の四通りの値に設定
することかできる。なお、この従来沙においては、スイ
ッチング回路を２回路設けてしるが、必要に応じて何回
路でも接続することが司能である。この電流１ｄは、前
記第１のカレントミラー回路を介して電流１．に変換さ
れ、更に、前記第２のカレントミラー回路により電流Ｉ
Ｌに変換されて、負荷回路３４に供給される９
次に、電流設定端子５７を介して、設定電流としてＩｂ
が選択された場合の動作について説明する。Next, this set current ゎ or IC is changed to → current I through the corresponding transistor 23 or 24, respectively.
d. The current value of this current (■) is the value of the current value of
28 and inverters 29 and 30, and the current setting negative sign input from current setting terminals 57 and 58,
0,1. , L, and (rb+re). In this conventional example, two switching circuits are provided, but it is possible to connect as many circuits as necessary. This current 1d is passed through the first current mirror circuit to the current 1. Further, the second current mirror circuit converts the current I into
9 is converted into L and supplied to the load circuit 34. Next, the set current Ib is supplied via the current setting terminal 57.
The operation when is selected will be explained.
第２図において、上記設定電流１ｂは、次式により表わ
される。In FIG. 2, the set current 1b is expressed by the following equation.
Ｖ＋ ８ Ｖａ】６ＶＢＥ２３
１ｂ−・・・・・・（１）
上式において、ＶＤ１６” ＶＩＩＥ２３とすると、設
定型１（。V+ 8 Va】6VBE23 1b- (1) In the above equation, if VD16" VIIE23, then setting type 1 (.
として与えられる。given as.
また、第１および第２のカレントミラー回路の電流変換
係数をそれぞれに、およびに２とすると、＠流１ｄ、■
、およびＩ、は、それぞれ次式にて与えられる。Also, if the current conversion coefficients of the first and second current mirror circuits are respectively 2 and 2, then @current 1d,
, and I are given by the following formulas, respectively.
Ｌ”ｒゎ １、＝に、Ｉ。L”rゎ 1,=to,I.
１、＝ Ｒ２１，・・・・・・・・・・・・・・・・・
・・・・・・・・・・（５）従って、（３）、（４）お
よび（５）式より、電流ＩＬは次式により得られる。1,=R21,・・・・・・・・・・・・・・・
(5) Therefore, from equations (3), (4), and (5), current IL can be obtained from the following equation.
ＩＬ＝ｋｌｋ２Ｉｂ・・・・・・・・−・・・・・・・
・・・・・・・・（６）なお、上式において、各記号の
意は下記のとうりである。IL=klk2Ib・・・・・・・・・−・・・・・・・
(6) In the above formula, the meaning of each symbol is as follows.
■ｂ二膜設定電
流ｄ：第１のカレントミラー回路の入力電流Ｉ、：第１
のカレントミラー回路の出力電流（第２のカレントミラ
ー回路の入力電流）■Ｌ：第２のカレントミラー回路の
出力電流（負荷回路３４に供給される電流）
ｖｌ：定電源電圧
ＶＤ１６ ：ダイオード１６の順方向電圧ＶＢＥ２３ニ
トランジスタ２３の
ベース・エミッタ間電圧
に１：第１のカレントミラー回路の
電流変換係数
に２：第２のカレントミラー回路の
電流変換係数
次に、上記の定電流回路において、電源端子５６を介し
て供給される電源電圧ＶＣＣが低下した場合について考
えると、電源電圧ＶＣＣと、各部の電位間係については
次式が成立する。■b Two-film setting current d: Input current I of the first current mirror circuit: First
Output current of the current mirror circuit (input current of the second current mirror circuit) L: Output current of the second current mirror circuit (current supplied to the load circuit 34) vl: Constant power supply voltage VD16: Current of the diode 16 Forward voltage VBE23: 1 for the base-emitter voltage of transistor 23: 2 for the current conversion coefficient of the first current mirror circuit: Current conversion coefficient for the second current mirror circuit Next, in the above constant current circuit, the power supply Considering the case where the power supply voltage VCC supplied via the terminal 56 decreases, the following equation holds true for the relationship between the power supply voltage VCC and the potentials of each part.
ｖｃｃ −Ｖ＠Ｅ１７ ＋ ＶＢＥｌａ ＋νＤ
Ｓ２６ ＋ Ｖｃｔｚｓ ＋ Ｖ＋・−・・・・・
・・（７）
上式において、
ｖｏｃ：電源電圧
ＶＩＩＥ□７：トランジスタ】７の
ベース・エミッタ間電圧
ｖＢＥ１８：トランジスタ１８ノ
べ−ス・エミッタ間電圧
ｖｔ、５□６：ＰＭＯＳトランジスタ２６のドレイン・
ソース間電圧
ＶｃＥｚ３： ｈランジスタフ３の
コレクタ・エミッタ間電圧
ｖｌ：定電圧源電圧
第２図において、定電流回路が飽和しないためには、（
７）式において、Ｖ８ＥＩ７ ＝ ＶＢＥｌａ ＝ ０
．７Ｖ、ＶＤＳ２６ ＝ ０．５Ｖ、 ＶＣＥ２３ ＝
０．５Ｖ、およびＶｌ＝１．３Ｖトして、Ｖｃｃ ”
３．７Ｖとなる。即ち、定電流回路を飽和させないため
には、電源電圧ＶＣＣとして、３．７Ｖ以上の電圧にて
動作させることが必要となる。ことことは、電流設定端
子５８を介して、設定電流としてＩＣが選択された場合
についても同様である。vcc −V@E17 + VBEla +νD
S26 + Vctzs + V+・-・・・・・・・
...(7) In the above equation, voc: Power supply voltage VIIE□7: Base-emitter voltage of transistor 7 vBE18: Base-emitter voltage vt of transistor 18, 5□6: Drain of PMOS transistor 26
Source-to-source voltage VcEz3: h Collector-emitter voltage of Langisthu 3 vl: Constant voltage source voltage In Fig. 2, in order for the constant current circuit not to be saturated, (
7) In the formula, V8EI7 = VBEla = 0
．． 7V, VDS26 = 0.5V, VCE23 =
0.5V, and Vl=1.3V, Vcc”
It becomes 3.7V. That is, in order to prevent the constant current circuit from becoming saturated, it is necessary to operate the constant current circuit at a voltage of 3.7 V or higher as the power supply voltage VCC. The same holds true when an IC is selected as the setting current via the current setting terminal 58.
上述した従来の定電流回路においては、電源電圧が低下
してくると、前記（７）式にて示される関係式に対応し
て飽和状態が発生し、設定電流が正しく設定されなくな
るために、負荷回路に入力される供給電流に差異を生じ
るという欠点がある。In the conventional constant current circuit described above, when the power supply voltage decreases, a saturation state occurs corresponding to the relational expression shown in equation (7) above, and the set current is no longer set correctly. This has the disadvantage of causing a difference in the supply current input to the load circuit.
更に、前記（１）式により明らかなように、ＶＤ１６お
よびＶＢＥ２３のそれぞれ電圧のバラツキに対応してＶ
Ｄ＋６≠ＶＢ！２３となり、設定電流自体においても誤
差を生ずるという欠点がある。Furthermore, as is clear from the above equation (1), VD16 and VBE23 correspond to variations in voltage.
D+6≠VB! 23, which has the drawback of causing an error in the set current itself.
本発明の定電流回路は、所定の定電圧を正相入力側に入
力して、その出力電圧を所定のトランジスタのベースに
入力し、このトランジスタのエミッタを介して出力電圧
を逆相入力側に帰還する差動増幅器と、基準電圧側を前
記トランジスタのコレクタに接続して形成される第１の
カレントミラー回路と、基準電圧側を前記第１のカレン
トミラー回路の出力側に接続し、出力側を所定の負荷回
路に接続して形成される第２のカレントミラー回路と、
前記トランジスタのエミッタならびに差動増幅器の逆相
入力側と所定の接地電位との間に、定電流出力値を規定
する基準電流値を選択して設定するための電流値設定手
段と、を備えて構成される。The constant current circuit of the present invention inputs a predetermined constant voltage to the positive phase input side, inputs the output voltage to the base of a predetermined transistor, and transfers the output voltage to the negative phase input side via the emitter of this transistor. a feedback differential amplifier; a first current mirror circuit formed by connecting a reference voltage side to the collector of the transistor; and a first current mirror circuit having a reference voltage side connected to the output side of the first current mirror circuit; a second current mirror circuit formed by connecting to a predetermined load circuit;
Current value setting means for selecting and setting a reference current value that defines a constant current output value, between the emitter of the transistor, the negative phase input side of the differential amplifier, and a predetermined ground potential. configured.
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例の回路図である。Next, the present invention will be explained with reference to the drawings. FIG. 1 is a circuit diagram of an embodiment of the present invention.
第１図に示されるように、本実施例は、負荷回路１４に
対応して、定電圧源１と、差動増幅器２と、トランジス
タ３〜９と、ＮＭＯＳ）ランジスタ１０および１１と、
抵抗１２および１３と、を備えて構成される。As shown in FIG. 1, this embodiment includes a constant voltage source 1, a differential amplifier 2, transistors 3 to 9, NMOS transistors 10 and 11, corresponding to a load circuit 14,
Resistors 12 and 13.
第１図において、トランジスタ４．５および６と、トラ
ンジスタ７．８および９は、それぞれ第１および第２の
カレントミラー回路を形成しており、ＰＭＯ９）ランジ
スタ１０および１１はスイッチング回路を形成している
。また、定電圧源１、差動増幅器２、トランジスタ３お
よび抵抗１２および１３は、それぞれＰＭＯＳトランジ
スタ１０および１１を介して電圧・電流変換回路を形成
している。In FIG. 1, transistors 4.5 and 6 and transistors 7.8 and 9 form first and second current mirror circuits, respectively, and transistors 10 and 11 form a switching circuit. There is. Further, constant voltage source 1, differential amplifier 2, transistor 3, and resistors 12 and 13 form a voltage/current conversion circuit via PMOS transistors 10 and 11, respectively.
差動増幅器２は、トランジスタ３を介して全帰還型の増
幅回路を構成しており、定電圧源１の電圧ｖｌを差動増
幅器２の正相入力側に印加すると、当該電圧ｖ１は、ス
イッチング回路を形成するＮＭＯＳ）ランジスタ１０ま
たは１１の「オン」抵抗値が、定電流設定抵抗である抵
抗１２および１３の抵抗値に対比して十分に小さいため
、そのまま端子５４または５５に出力される。即ち、電
圧Ｖ、は、 Ｖｒ／ＲｔまたはＶ＋／Ｒｚに相当する設
定電流■ゎまたはＩＣに変換される。ここに、Ｒ１およ
びＲ２は、それぞれ抵抗３１および３２の抵抗値である
。The differential amplifier 2 constitutes a full feedback amplifier circuit via the transistor 3, and when the voltage vl of the constant voltage source 1 is applied to the positive phase input side of the differential amplifier 2, the voltage v1 is applied to the switching Since the "on" resistance value of the NMOS (NMOS) transistor 10 or 11 forming the circuit is sufficiently smaller than the resistance value of the constant current setting resistors 12 and 13, the current is output to the terminal 54 or 55 as is. That is, the voltage V is converted into a set current ゎ or IC corresponding to Vr/Rt or V+/Rz. Here, R1 and R2 are the resistance values of resistors 31 and 32, respectively.
以下、設定電流１．またはＩＣが、順次、電流【ｄ、■
、およびｉｔに変換されてゆく動作については、前述の
従来例の場合と同様である。Below, the setting current 1. Or, the IC sequentially generates a current [d, ■
, and the operation of converting it into it is the same as in the conventional example described above.
次に、本実施例において、電流設定端子５２から入力さ
れる電流設定信号を介して、設定電流として１ｂが選択
される場合を例として、その動作を説明する。ＮＭＯＳ
トランジスタ１０の［オンＪ抵抗値をＲ３゜とすると、
Ｒ，＞ Ｒ１゜とじて、上記の■ゎは次式にて表わされ
る。Next, in this embodiment, the operation will be described by taking as an example a case where 1b is selected as the setting current via the current setting signal inputted from the current setting terminal 52. NMOS
Assuming that the on-J resistance value of the transistor 10 is R3°,
R, > R1°, the above ■ゎ is expressed by the following formula.
上式において、Ｒ１は抵抗１２の抵抗値である。In the above equation, R1 is the resistance value of the resistor 12.
従って、負荷回路１４に供給される電流ＩＬは、前述の
（６）式と同様に、ＩＬ＝ｋｌｋ２Ｉｂとなる。ここに
おいて、上記（８）式と前述の（１）式とを比較対照し
て明らかなように、本実施例においては、従来例におけ
る、ダイオード１６の順方向電圧ＶＤＩ６と、トランジ
スタ２３のベース・エミッタ間電圧Ｖｌ！１Ｅ２５とに
対応する電圧による影響が無いため、設定電流Ｉｂに変
動誤差を生じない。Therefore, the current IL supplied to the load circuit 14 is IL=klk2Ib, similar to the above equation (6). Here, as is clear from comparing and contrasting the above equation (8) with the above equation (1), in this embodiment, the forward voltage VDI6 of the diode 16 and the base voltage of the transistor 23 in the conventional example are different from each other. Emitter voltage Vl! Since there is no influence from the voltage corresponding to 1E25, no fluctuation error occurs in the set current Ib.
次に、本実施例において、電源端子５１から供給される
電源電圧が低下した場合には、電源電圧ＶＣＣと各部の
電位との関係式として次式が成立する。Next, in this embodiment, when the power supply voltage supplied from the power supply terminal 51 decreases, the following equation holds true as a relational expression between the power supply voltage VCC and the potential of each part.
Ｖｃｃ ＝ ＶＢＥ４＋ ＶＢＥ５＋ ＶＣＥ３＋ Ｖ
ｔ・−−−−（９）従って、上記（９）式を前述の（７
）式と対比してみると、（９）式の方が、右辺において
、従来例におけるＰＭＯ３）ランジスタ２６のドレイン
・ソース間電圧に相当するν。５２６の分だけ少なくな
っマいることが分る。この故に、電源電圧ＶＣＣの低１
に対応して、当該電源電圧Ｖ。０が、前記ν。５□６グ
欠如に対応する、より低いレベルに低下する状柴におい
ても、尚、定電流回路として飽和状態に遇することなく
、正常な動作状態を維持すること力できる。Vcc = VBE4+ VBE5+ VCE3+ V
t・---(9) Therefore, the above equation (9) can be transformed into the above (7
When compared with the equation (9), in the right side of the equation (9), ν corresponds to the drain-source voltage of the PMO3) transistor 26 in the conventional example. It can be seen that the number decreases by 526. Therefore, the low level 1 of the power supply voltage VCC
Corresponding to the power supply voltage V. 0 is said ν. Even in a situation where the voltage drops to a lower level corresponding to the lack of 5□6, it is still possible to maintain a normal operating state as a constant current circuit without encountering a saturated state.
このことを、前述の従来例の場合と同様に、μ値的に計
算してみると、 ＶＢＥ４＝ Ｖ！ＩＥ５＝ ０．７Ｖ
、 ＶＣＥ＝０．５Ｖ、Ｖｌ＝１．３Ｖとして、これら
の数値を（９）式に代入すると、Ｖｃｃ ＝３．２Ｖと
なる。即ち、ＶＣＣが３．２ｖに低下するまで、定電流
回路としての正常動作を期待することができる。If we calculate this in terms of μ value in the same way as in the case of the conventional example mentioned above, we get: VBE4=V! IE5=0.7V
, VCE=0.5V, Vl=1.3V, and by substituting these values into equation (9), Vcc=3.2V. In other words, normal operation as a constant current circuit can be expected until VCC drops to 3.2V.
また、ＮＨＯ２）−ランジスタ１０および１１を含むス
イッチング回路は、本実施例においては、２回路により
精成されているが、このスイッチング回路の数は２回路
に限定されるものではなく、必要に応じてその数を増加
することができる。なお、本実施例においては、第１お
よび第２のカレントミラー回路を介して、設定電流を変
換して所定の定電流を負荷回路に供給しているが、第１
のカレントミラー回路のみによって、設定電流を変換し
て、負荷回路に所定の定電流を供給することも可能であ
り、同様の効果を期待することができる。Furthermore, although the switching circuit including the NHO2) transistors 10 and 11 is refined with two circuits in this embodiment, the number of switching circuits is not limited to two circuits, and may be changed as needed. The number can be increased by In this embodiment, the set current is converted and a predetermined constant current is supplied to the load circuit through the first and second current mirror circuits.
It is also possible to convert the set current and supply a predetermined constant current to the load circuit using only the current mirror circuit, and a similar effect can be expected.
以上、詳細に説明したように、本発明は、所定の負荷回
路に定電流を供給する定電流回路に適用されて、併給電
源電圧の低下時においても、より安定に所定の定電流を
負荷回路に供給することができるという効果がある。As described above in detail, the present invention is applied to a constant current circuit that supplies a constant current to a predetermined load circuit, and even when the parallel power supply voltage decreases, the present invention more stably supplies a predetermined constant current to the load circuit. This has the effect of being able to supply
第１図は、本発明の一実施例の回路図、第２図は従来例
の回路図である。
図において、１．１５・・・・・・定電圧源、２・・・
・・・差動増幅器、３〜９．】７〜２４・・・・・・ト
ランジスタ、１０゜１１・・・・−・ＮＭＯＳトランジ
スタ、１２．１３．３１〜３３・・・・・・抵抗、１４
．３４・・・・−・負荷回路、２５〜１８−・・・・・
ＰＭＯＳトランジスタ、２９．３０・・・・・・インバ
ータ。
）雪ノ、ヂ゛ゴ七内原 晋
１・・・定ｔＩｉ漂 ２・・・差動増幅器３〜ｑ・・
・トランジスタ
１０、ノド・・ＮＨＯ２）つフジスタ
１２．１３・・・柩贅 炸・・・興荷回路第ｊ
図
１５・・・定１明じ永 ｊ６・・・ダイオード１
７勺々・・十つソジスワ
ｂ〜２Ｂ−ＰＭＯＳトつフジスフ
乙１文・・・インバータ
団〜王・・・舐仇 讃・・・角向回寄第２図FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional example. In the figure, 1.15...constant voltage source, 2...
...Differential amplifier, 3-9. ]7-24...Transistor, 10°11...-NMOS transistor, 12.13.31-33...Resistor, 14
．． 34...Load circuit, 25-18-...
PMOS transistor, 29.30...Inverter. ) Yukino, Jijigo Nanauchihara Susumu 1...Constant tIi float 2...Differential amplifier 3~q...
・Transistor 10, node...NHO2) Fujistor 12.13...Coffin...Korika circuit No. j Figure 15...Constant 1 Akijinaga j6...Diode 1
7 words...10 Sojiswa b~2B-PMOS Totsufujisufu Otsu 1 sentence...Inverter group~King...Lyrics Praise...Kakumukai 2nd figure
Claims (1)
定のトランジスタのベースに入力し、このトランジスタ
のエミッタを介して出力電圧を逆相入力側に帰還する差
動増幅器と、 基準電圧側を前記トランジスタのコレクタに接続して形
成される第１のカレントミラー回路と、基準電圧側を前
記第１のカレントミラー回路の出力側に接続し、出力側
を所定の負荷回路に接続して形成される第２のカレント
ミラー回路と、前記トランジスタのエミッタならびに差
動増幅器の逆相入力側と所定の接地電位との間に、定電
流出力値を規定する基準電流値を選択して設定するため
の電流値設定手段と、 を備えることを特徴とする定電流回路。[Claims:] A differential circuit in which a predetermined constant voltage is input to the positive-phase input side, the output voltage is input to the base of a predetermined transistor, and the output voltage is fed back to the negative-phase input side via the emitter of this transistor. a dynamic amplifier; a first current mirror circuit formed by connecting a reference voltage side to the collector of the transistor; a reference voltage side connected to the output side of the first current mirror circuit; a reference current value that defines a constant current output value between a second current mirror circuit formed by connecting to the load circuit, the emitter of the transistor, the negative phase input side of the differential amplifier, and a predetermined ground potential; A constant current circuit comprising: current value setting means for selecting and setting;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233072A JPH04117709A (en) | 1990-09-03 | 1990-09-03 | Constant current circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2233072A JPH04117709A (en) | 1990-09-03 | 1990-09-03 | Constant current circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04117709A true JPH04117709A (en) | 1992-04-17 |
Family
ID=16949365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2233072A Pending JPH04117709A (en) | 1990-09-03 | 1990-09-03 | Constant current circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04117709A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969744A (en) * | 1996-03-06 | 1999-10-19 | Canon Kabushiki Kaisha | Recording head and image forming apparatus using the same |
| JP2001267926A (en) * | 2000-03-22 | 2001-09-28 | Kawasaki Steel Corp | Digital-to-analog converter |
| US6839393B1 (en) | 1999-07-14 | 2005-01-04 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
| US6870419B1 (en) | 1997-08-29 | 2005-03-22 | Rambus Inc. | Memory system including a memory device having a controlled output driver characteristic |
| US6950956B2 (en) | 1999-10-19 | 2005-09-27 | Rambus Inc. | Integrated circuit with timing adjustment mechanism and method |
| US7119549B2 (en) | 2003-02-25 | 2006-10-10 | Rambus Inc. | Output calibrator with dynamic precision |
| JP2007049233A (en) * | 2005-08-05 | 2007-02-22 | Sanyo Electric Co Ltd | Constant current circuit |
| KR100734988B1 (en) * | 2005-08-05 | 2007-07-04 | 산요덴키가부시키가이샤 | Constant current circuit |
| JP2009188532A (en) * | 2008-02-04 | 2009-08-20 | Sanyo Electric Co Ltd | Output value adjusting circuit and current value adjusting circuit |
| JP2010279097A (en) * | 2009-05-26 | 2010-12-09 | Freescale Semiconductor Inc | Battery charge circuit and battery charger |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308617A (en) * | 1987-06-10 | 1988-12-16 | Nec Corp | Fine constant current circuit |
| JPH0262106A (en) * | 1988-08-29 | 1990-03-02 | Matsushita Electric Ind Co Ltd | Operational amplifier |
-
1990
- 1990-09-03 JP JP2233072A patent/JPH04117709A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308617A (en) * | 1987-06-10 | 1988-12-16 | Nec Corp | Fine constant current circuit |
| JPH0262106A (en) * | 1988-08-29 | 1990-03-02 | Matsushita Electric Ind Co Ltd | Operational amplifier |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969744A (en) * | 1996-03-06 | 1999-10-19 | Canon Kabushiki Kaisha | Recording head and image forming apparatus using the same |
| US6870419B1 (en) | 1997-08-29 | 2005-03-22 | Rambus Inc. | Memory system including a memory device having a controlled output driver characteristic |
| US7167039B2 (en) | 1997-08-29 | 2007-01-23 | Rambus Inc. | Memory device having an adjustable voltage swing setting |
| US7570726B2 (en) | 1999-07-14 | 2009-08-04 | Rambus Inc. | Master device with time domains for slave devices in synchronous memory system |
| US6839393B1 (en) | 1999-07-14 | 2005-01-04 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
| US7702057B2 (en) | 1999-07-14 | 2010-04-20 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
| US7548601B2 (en) | 1999-07-14 | 2009-06-16 | Rambus Inc. | Slave device with synchronous interface for use in synchronous memory system |
| US7489756B2 (en) | 1999-07-14 | 2009-02-10 | Rambus Inc. | Slave device with calibration signal generator for synchronous memory system |
| US7466784B2 (en) | 1999-07-14 | 2008-12-16 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
| US8428210B2 (en) | 1999-07-14 | 2013-04-23 | Rambus Inc. | Apparatus and method for controlling a master/slave system via master device synchronization |
| US6950956B2 (en) | 1999-10-19 | 2005-09-27 | Rambus Inc. | Integrated circuit with timing adjustment mechanism and method |
| US8948212B2 (en) | 1999-10-19 | 2015-02-03 | Rambus Inc. | Memory controller with circuitry to set memory device-specific reference voltages |
| US9785589B2 (en) | 1999-10-19 | 2017-10-10 | Rambus Inc. | Memory controller that calibrates a transmit timing offset |
| US7535933B2 (en) | 1999-10-19 | 2009-05-19 | Rambus Inc. | Calibrated data communication system and method |
| US7042914B2 (en) | 1999-10-19 | 2006-05-09 | Rambus Inc. | Calibrated data communication system and method |
| US10310999B2 (en) | 1999-10-19 | 2019-06-04 | Rambus Inc. | Flash memory controller with calibrated data communication |
| JP4510987B2 (en) * | 2000-03-22 | 2010-07-28 | 川崎マイクロエレクトロニクス株式会社 | DA converter |
| JP2001267926A (en) * | 2000-03-22 | 2001-09-28 | Kawasaki Steel Corp | Digital-to-analog converter |
| US7366275B2 (en) | 2003-02-25 | 2008-04-29 | Rambus Inc. | Output calibrator with dynamic precision |
| US7119549B2 (en) | 2003-02-25 | 2006-10-10 | Rambus Inc. | Output calibrator with dynamic precision |
| KR100734988B1 (en) * | 2005-08-05 | 2007-07-04 | 산요덴키가부시키가이샤 | Constant current circuit |
| JP2007049233A (en) * | 2005-08-05 | 2007-02-22 | Sanyo Electric Co Ltd | Constant current circuit |
| JP2009188532A (en) * | 2008-02-04 | 2009-08-20 | Sanyo Electric Co Ltd | Output value adjusting circuit and current value adjusting circuit |
| JP2010279097A (en) * | 2009-05-26 | 2010-12-09 | Freescale Semiconductor Inc | Battery charge circuit and battery charger |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7173407B2 (en) | Proportional to absolute temperature voltage circuit | |
| US7119528B1 (en) | Low voltage bandgap reference with power supply rejection | |
| US5059890A (en) | Constant current source circuit | |
| US20060038608A1 (en) | Band-gap circuit | |
| JPH01137808A (en) | Operational amplifier circuit | |
| JP2007311448A (en) | Semiconductor integrated circuit device | |
| JPH04117709A (en) | Constant current circuit | |
| CN112882524A (en) | Bandgap reference circuit, corresponding device and method | |
| CN111665897A (en) | Voltage stabilizing power supply circuit with negative temperature coefficient | |
| US7098825B2 (en) | Fixed offset digital-to-analog conversion device and method | |
| KR100930275B1 (en) | Bandgap Reference Generator Using CMOS | |
| JP4614234B2 (en) | Power supply device and electronic device including the same | |
| JP4315724B2 (en) | Start-up circuit of band gap type reference voltage circuit | |
| JP2014126908A (en) | Constant voltage power supply device | |
| US6433636B2 (en) | Operational amplifier designed to have increased output range | |
| US20080122537A1 (en) | Operational amplifier circuit | |
| JP2911494B2 (en) | Acceleration switching input circuit | |
| JP3178716B2 (en) | Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit | |
| US6703864B2 (en) | Buffer circuit | |
| WO1990006547A1 (en) | Voltage transducer | |
| KR100599974B1 (en) | Voltage reference generator | |
| JPH01288911A (en) | Bicmos reference voltage generator | |
| JP4445916B2 (en) | Band gap circuit | |
| JP2006140888A (en) | Circuit for generating fixed current | |
| JPH04286419A (en) | Level converting circuit |