KR100930275B1 - Bandgap Reference Generator Using CMOS - Google Patents

Bandgap Reference Generator Using CMOS Download PDF

Info

Publication number
KR100930275B1
KR100930275B1 KR1020070078656A KR20070078656A KR100930275B1 KR 100930275 B1 KR100930275 B1 KR 100930275B1 KR 1020070078656 A KR1020070078656 A KR 1020070078656A KR 20070078656 A KR20070078656 A KR 20070078656A KR 100930275 B1 KR100930275 B1 KR 100930275B1
Authority
KR
South Korea
Prior art keywords
current
resistor
differential amplifier
voltage
generator
Prior art date
Application number
KR1020070078656A
Other languages
Korean (ko)
Other versions
KR20090014591A (en
Inventor
장기석
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR1020070078656A priority Critical patent/KR100930275B1/en
Publication of KR20090014591A publication Critical patent/KR20090014591A/en
Application granted granted Critical
Publication of KR100930275B1 publication Critical patent/KR100930275B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Abstract

본 발명은 씨모스를 이용한 밴드갭 레퍼런스 발생기에 관한 것으로서, 더욱 상세하게는 제1 전류 및 제2 전류생성부와 연산증폭기에 대한 바이어스 전원을 공유하도록 구성하여 회로의 미스매칭(Mismatching) 문제 해결과 회로의 규모가 작아지도록 하고, 별도의 부하저항의 설계로 실제 칩 상에 구현되는 저항의 면적점유를 줄여 회로의 규모가 작아지도록 구성함과 동시에 콜렉터 전류의 온도의존성 보상 및 오프셋에 의한 기준전압에 대한 문제 발생시 간단하게 회로 및 마스크를 수정할 수 있도록 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기에 관한 것이다.The present invention relates to a bandgap reference generator using CMOS, and more particularly, a configuration of sharing a bias power supply for an operational amplifier and a first current and a second current generation unit to solve a mismatching problem of a circuit. It is designed to reduce the size of the circuit and to reduce the size of the circuit by reducing the area occupied by the design of a separate load resistor, and to reduce the size of the circuit. The present invention relates to a bandgap reference generator using CMOS, which enables simple circuit and mask modification when a problem arises.

밴드갭 레퍼런스 발생기, 기준전압, 전류발생부, 전류거울, 부하저항. Bandgap reference generator, reference voltage, current generator, current mirror, load resistance.

Description

씨모스를 이용한 밴드갭 레퍼런스 발생기{BAND GAP REFERENCE USING CMOS}Band gap reference generator using CMOS {BAND GAP REFERENCE USING CMOS}

본 발명은 씨모스를 이용한 밴드갭 레퍼런스 발생기에 관한 것으로서, 더욱 상세하게는 제1 전류 및 제2 전류생성부와 연산증폭기에 대한 바이어스 전원을 공유하도록 구성하여 회로의 미스매칭(Mismatching) 문제 해결과 회로의 규모가 작아지도록 하고, 별도의 부하저항의 설계로 실제 칩 상에 구현되는 저항의 면적점유를 줄여 회로의 규모가 작아지도록 구성함과 동시에 콜렉터 전류의 온도의존성 보상 및 오프셋에 의한 기준전압에 대한 문제 발생시 간단하게 회로 및 마스크를 수정할 수 있도록 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기에 관한 것이다.The present invention relates to a bandgap reference generator using CMOS, and more particularly, a configuration of sharing a bias power supply for an operational amplifier and a first current and a second current generation unit to solve a mismatching problem of a circuit. It is designed to reduce the size of the circuit and to reduce the size of the circuit by reducing the area occupied by the design of a separate load resistor, and to reduce the size of the circuit. The present invention relates to a bandgap reference generator using CMOS, which enables simple circuit and mask modification when a problem arises.

밴드갭 레퍼런스 발생기는 온도 범위들에 걸쳐 일정 전압 및 전류를 제공한다.The bandgap reference generator provides a constant voltage and current over temperature ranges.

도 1은 종래의 밴드갭 레퍼런스 발생기에 대한 예시도이다.1 is an exemplary diagram of a conventional bandgap reference generator.

도시한 바와 같이 종래의 밴드갭 레퍼런스 발생기(10)는 제1 전류를 발생시키는 제1 트랜지스터(12)와 제2 전류를 발생시키는 제2 트랜지스터(13)와 이들 전류를 차동 증폭하는 연산증폭기(11) 및 연산증폭기의 출력단에서 피드백되고 출력 기준전압이 걸리는 부하저항(15, 16)으로 구성된다.As shown, the conventional bandgap reference generator 10 includes a first transistor 12 for generating a first current, a second transistor 13 for generating a second current, and an operational amplifier 11 for differentially amplifying these currents. ) And load resistors 15 and 16 fed back from the output of the operational amplifier and receiving an output reference voltage.

이러한 종래의 밴드갭 레퍼런스 발생기(10)는 연산증폭기(11)가 부하저항(15, 16)의 구동이 가능해야 하므로 전류 구동을 하여야 한다.In the conventional bandgap reference generator 10, since the operational amplifier 11 must be able to drive the load resistors 15 and 16, the current bandgap reference generator 10 must be driven.

도 2는 또 다른 종래의 밴드갭 레퍼런스 발생기에 대한 예시도이다.2 is an illustration of another conventional bandgap reference generator.

도시한 바와 같이 종래의 밴드갭 레퍼런스 발생기(20)는 제1 전류를 발생시키는 제1 바이폴라 트랜지스터(22)와 제2 전류를 발생시키는 제2 바이폴라 트랜지스터(23)와 이들 전류를 차동 증폭하는 연산증폭기(21)와 연산증폭기의 출력단에 위치하여 커패시티브 부하로 구성한 한 쌍의 피모스(27, 28) 및 출력 기준전압이 걸리는 부하저항(25, 26)으로 구성된다.As illustrated, the conventional bandgap reference generator 20 includes a first bipolar transistor 22 for generating a first current, a second bipolar transistor 23 for generating a second current, and an operational amplifier for differentially amplifying these currents. (21) and a pair of PMOS (27, 28) constituted by a capacitive load located at the output terminal of the operational amplifier and the load resistors (25, 26) applied to the output reference voltage.

상기 피모스(27)의 드레인-소스 단자들과 부하저항(25) 및 제1 바이폴라 트랜지스터(22)의 이미터-콜렉터 접합은 전원 전압 및 접지 사이에 직렬 결합된다.The drain-source terminals of the PMOS 27 and the emitter-collector junction of the load resistor 25 and the first bipolar transistor 22 are coupled in series between the power supply voltage and ground.

상기 피모스(28)의 드레인-소스 단자들과 부하저항(26)과 저항기(24) 및 제2 바이폴라 트랜지스터(23)의 이미터-콜렉터 단자들은 전원 전압 및 접지 사이에서 직렬 결합된다.The drain-source terminals of the PMOS 28 and the load resistor 26 and the emitter-collector terminals of the resistor 24 and the second bipolar transistor 23 are coupled in series between the supply voltage and ground.

상기 연산 증폭기(21)는 연산 증폭기(21)의 네거티브 및 포지티브 입력들 각각에 인가되는 피모스(27, 28)의 드레인들의 전압에 응답하여 피모스(27, 28)의 게이트를 바이어싱한다.The operational amplifier 21 biases the gates of the PMOS 27 and 28 in response to the voltages of the drains of the PMOS 27 and 28 applied to the negative and positive inputs of the operational amplifier 21, respectively.

이러한 상기 밴드갭 레퍼런스 발생기(20)는 연산증폭기(21)가 커패시티브 부하를 구동하도록 회로가 구성되므로 별도의 피모스(27, 28) 쌍이 필요하게 되며, 또한 연산증폭기(21)를 위한 별도의 바이어스 회로가 필요하게 되어 회로구성이 크고 복잡한 문제가 있다.The bandgap reference generator 20 is a circuit configured so that the operational amplifier 21 drives a capacitive load, so a separate pair of PMOSs 27 and 28 is required, and a separate for the operational amplifier 21 is also required. The bias circuit is required, which causes a large and complicated circuit configuration.

또한, 종래의 밴드갭 레퍼런스 발생기(20)는 제1 전류와 제2 전류가 별도로 바이어스됨으로써 회로의 미스매칭(Mismatching) 발생하는 문제가 있다.In addition, the conventional bandgap reference generator 20 has a problem in that mismatching of a circuit occurs by separately biasing the first current and the second current.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 제1 전류 및 제2 전류생성부와 연산증폭기에 대한 바이어스 전원을 공유하도록 회로를 설계하여 회로의 규모가 작아지고 미스매칭 문제를 해결하도록 한 씨모스를 이용한 밴드갭 레퍼런스 발생기를 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, by designing a circuit to share the bias power for the first current and the second current generating unit and the operational amplifier to reduce the size of the circuit and to solve the mismatch problem An object of the present invention is to provide a bandgap reference generator using Morse.

또한, 본 발명은 별도의 부하저항의 설계로 실제 칩 상에 구현되는 저항의 면적점유를 줄여 회로의 규모가 작아지도록 구성함과 동시에 콜렉터 전류의 온도의존성 보상 및 오프셋에 의한 기준전압에 대한 문제 발생시 간단하게 회로 및 마스크를 수정할 수 있도록 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기를 제공하는 것을 목적으로 한다.In addition, the present invention is configured to reduce the area occupancy of the resistor to be implemented on the actual chip by the design of a separate load resistor and to reduce the size of the circuit, and at the same time the problem of the reference voltage due to the temperature dependency compensation and offset of the collector current It is an object of the present invention to provide a bandgap reference generator using CMOS, which enables simple modification of circuits and masks.

이와 같은 목적을 달성하기 위해 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기는, 입력전압에 의한 바이어스 전류를 공급하도록 전류거울을 구성하는 제1, 제2, 제3 피모스와; 상기 제1 피모스에 의하여 바이어스되고 바이폴라 트랜지스터의 베이스-에미터 간의 전압에 비례하는 제1 전류를 생성하는 제1 전류생성부와; 상기 제1 피모스에 의하여 바이어스되고 열 전압에 비례하는 제2 전류를 생성하는 제2 전류생성부와; 상기 제1 전류와 제2 전류를 양측 입력단으로 입력받아 이들 두 전류의 합에 의해 유기되는 전압을 기준전압으로 출력하는 차동증폭부 와; 상기 차동증폭부의 출력전압에 의하여 구동되며 상기 제1 전류생성부와 제2 전류생성부에 전류 공급을 제어하는 구동용 엔모스와; 상기 구동용 엔모스의 드레인단에 연결된 부하저항; 및 상기 부하저항과 연결되며 제1 전류생성부와 제2 전류생성부의 전압차이를 표시하는 제2 전류생성부에 직렬연결되어 있는 저항기;를 포함하여 구성한다.In order to achieve the above object, a bandgap reference generator using a CMOS according to the present invention includes: first, second and third PMOSs configured to configure a current mirror to supply a bias current by an input voltage; A first current generator biased by the first PMOS and generating a first current proportional to the voltage between the base and emitter of the bipolar transistor; A second current generator configured to generate a second current biased by the first PMOS and proportional to a thermal voltage; A differential amplifier which receives the first current and the second current through both input terminals and outputs a voltage induced by the sum of the two currents as a reference voltage; A driving NMOS driven by an output voltage of the differential amplifier and controlling a current supply to the first current generating unit and the second current generating unit; A load resistor connected to the drain terminal of the driving NMOS; And a resistor connected to the load resistor and connected in series to a second current generation unit for displaying a voltage difference between the first current generation unit and the second current generation unit.

본 발명에 있어서, 상기 차동증폭부는 상기 제2 피모스에 의하여 바이어스되고 입력되는 제1 및 제2 전류를 차동 증폭하는 차동증폭입력단과, 상기 차동증폭입력단에 정전류를 공급하는 엔모스로 구성된 전류소스, 및 상기 제3 피모스에 의하여 바이어스되고 상기 차동증폭된 신호를 출력하는 차동증폭출력단을 포함하여 구성하는 것을 특징으로 한다.In the present invention, the differential amplifier is a current source consisting of a differential amplifier input stage for differentially amplifying the first and second currents biased and input by the second PMOS, and the NMOS supplying a constant current to the differential amplifier input terminal. And a differential amplifying output stage biased by the third PMOS and outputting the differentially amplified signal.

본 발명에 있어서, 상기 부하저항은 상기 구동용 엔모스의 드레인단에 직렬연결되어 상기 제1 전류 및 제2 전류가 공통으로 흐르도록 한 제1 저항과, 상기 제1 저항에 연결되어 상기 제1 전류생성부 및 차동증폭입력단과 연결되는 제2 저항, 및 상기 제1 저항에 연결되어 상기 제2 전류생성부 및 차동증폭입력단과 연결되는 제3 저항을 포함하여 구성하는 것을 특징으로 한다.In the present invention, the load resistor is connected to the drain terminal of the driving NMOS in series so that the first current and the second current flows in common, and the first resistor is connected to the first resistor And a second resistor connected to the current generator and the differential amplifier input terminal, and a third resistor connected to the first resistor and connected to the second current generator and the differential amplifier input terminal.

상기 제2 저항 및 제3 저항은 저항값의 크기가 동일하도록 설계하는 것을 특징으로 한다.The second resistor and the third resistor are characterized in that the size of the resistance value is designed to be the same.

상기와 같이 이루어지는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기는 제1 전류 및 제2 전류생성부와 차동증폭부에 대한 바이어스 전원을 피모 스를 이용한 전류거울로 구성하여 공유하도록 함으로써, 회로의 규모를 작아지도록 하고 회로의 미스매칭(Mismatching) 문제로부터 자유로워지도록 하는 효과가 있다.In the bandgap reference generator using CMOS according to the present invention, the bias power for the first current and the second current generator and the differential amplifier is configured to be shared by the current mirror using the PMOS, thereby providing It has the effect of making the scale smaller and free from mismatching problems in the circuit.

또한, 본 발명은 차동증폭부가 출력제어를 위하여 별도의 구동용 엔모스를 구비하고 상기 구동용 엔모스에 의해 제어되는 별도의 부하저항을 설계하여 실제 칩 상에 구현되는 저항의 면적점유를 줄이도록 함으로써, 회로의 규모가 작아지도록 구성함과 동시에 콜렉터 전류의 온도의존성 보상 및 오프셋에 의한 기준전압에 대한 문제 발생시 간단하게 회로 및 마스크를 수정할 수 있도록 하는 효과가 있다.In addition, the present invention is designed so that the differential amplifier is provided with a separate drive NMOS for the output control and to design a separate load resistance controlled by the drive NMOS to reduce the area occupancy of the resistor implemented on the actual chip As a result, the circuit can be made smaller in size, and the circuit and mask can be easily modified in the event of a problem with the reference voltage due to the temperature dependency compensation and offset of the collector current.

이하에서는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기에 대한 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of a bandgap reference generator using CMOS according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기에 대한 바람직한 일실시 예를 보여주는 회로도이다.3 is a circuit diagram illustrating an exemplary embodiment of a bandgap reference generator using CMOS according to the present invention.

도시한 바와 같이, 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기(100)는, 입력전압에 의한 바이어스 전류를 공급하도록 전류거울을 구성하는 제1, 제2, 제3 피모스(MP21, MP25, MP24)와, 상기 제1 피모스(MP21)에 의하여 바이어스되고 바이폴라 트랜지스터의 베이스-에미터 간의 전압에 비례하는 제1 전류를 생성하는 제1 전류생성부(110)와, 상기 제1 피모스에 의하여 바이어스되고 열 전압에 비례하는 제2 전류를 생성하는 제2 전류생성부(120)와, 상기 제1 전류와 제2 전류를 양측 입력단으로 입력받아 이들 두 전류의 합에 의해 유기되는 전압을 기준전압 으로 출력하는 차동증폭부(130)와, 상기 차동증폭부(130)의 출력전압에 의하여 구동되며 상기 제1 전류생성부(110)와 제2 전류생성부(120)에 전류 공급을 제어하는 구동용 엔모스(140)와, 상기 구동용 엔모스(140)의 드레인단에 연결된 부하저항(150), 및 상기 부하저항(150)과 연결되며 제1 전류생성부(110)와 제2 전류생성부(120)의 전압차이를 표시하는 제2 전류생성부(120)에 직렬연결되어 있는 저항기(160)를 포함하여 구성한다.As shown, the bandgap reference generator 100 using CMOS according to the present invention includes first, second, and third PMOSs MP21 and MP25 that configure current mirrors to supply a bias current based on an input voltage. MP24 and a first current generator 110 generating a first current biased by the first PMOS MP21 and proportional to the voltage between the base-emitter of the bipolar transistor, and the first PMOS. The second current generating unit 120 is biased by and generates a second current proportional to the thermal voltage, and the first current and the second current are input to both input terminals, and the voltage induced by the sum of these two currents is applied. The differential amplifier 130 outputs a reference voltage and is driven by the output voltage of the differential amplifier 130 and controls the supply of current to the first current generator 110 and the second current generator 120. Drive enmos 140 and the drive enmos ( The load current 150 connected to the drain terminal of the 140, and the second current generation is connected to the load resistance 150 and displays the voltage difference between the first current generating unit 110 and the second current generating unit 120 The resistor 120 includes a resistor 160 connected in series.

또한, 상기 도면에서 저항(R5)와 엔모스(MN14, MN141)는 회로의 구동을 시작하는 스타트업(Startup) 회로를 구성한다.In addition, in the drawing, the resistor R 5 and the NMOS MN14 and MN141 constitute a startup circuit that starts driving of the circuit.

상기와 같은 구성에 의하여 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기(100)는 제1 전류가 흐르는 CTAT 가지(branch)와 제2 전류가 흐르는 PTAT 가지(branch)가 하나의 피모스 전류원 즉, 제1 피모스(MP21)에 의하여 전류가 공급되도록 구성하여 회로가 간단해지도록 하고, 종래의 상기 두 가지(branch)에 흐르는 전류의 불일치(Mismatching) 문제를 해결할 수 있게 된다.According to the above configuration, the bandgap reference generator 100 using the CMOS according to the present invention has a CTAT branch through which a first current flows and a PTAT branch through which a second current flows. In this case, the current is supplied by the first PMOS MP21 to simplify the circuit, and the conventional mismatching problem of the current flowing through the two branches can be solved.

한편, 상기 차동증폭부(130)는 상기 제2 피모스(MP25)에 의하여 바이어스되고 입력되는 제1 및 제2 전류를 차동 증폭하는 차동증폭입력단(131)과, 상기 차동증폭입력단(131)에 정전류를 공급하는 엔모스로 구성된 전류소스(132), 및 상기 제3 피모스(MP24)에 의하여 바이어스되고 상기 차동증폭된 신호를 출력하는 차동증폭출력단(133)을 포함하여 구성한다.The differential amplifier 130 may include a differential amplifier input terminal 131 for differentially amplifying first and second currents biased and input by the second PMOS MP25 and the differential amplifier input terminal 131. And a differential amplifying output stage 133 that is biased by the third PMOS MP24 and outputs the differentially amplified signal.

이때, 상기 차동증폭부(130)는 상기 제1 전류생성부(110) 및 제2 전류생성 부(120)와 바이어스 회로를 공유하도록 제2 피모스(MP25)와 제3 피모스(MP24)를 사용하여 전류거울로 구성함이 바람직하다. 이와 같은 구성은 종래의 밴드갭 레퍼런스 발생기에서 별도의 바이어스 회로를 구성하는 것보다 회로의 규모가 작아지는 효과가 있다. In this case, the differential amplifier 130 controls the second PMOS MP25 and the third PMOS MP24 to share a bias circuit with the first current generator 110 and the second current generator 120. It is preferable to use a current mirror. Such a configuration has an effect of reducing the size of the circuit than configuring a separate bias circuit in a conventional bandgap reference generator.

상기 구동용 엔모스(140)는 차동증폭부(130)의 출력 전압을 게이트에 입력받아 상기 제1 피모스(MP21)에 의하여 공급되는 전류원을 상기 제1 전류생성부(110) 및 제2 전류생성부(120)에 공급하도록 제어된다. 따라서, 이와 같은 구성은 종래의 밴드갭 레퍼런스 발생기보다 하나의 커패시터 부하를 구동하도록 구성함으로써 제1 전류생성부(110) 및 제2 전류생성부(120)에 전류를 공급제어하는 한 쌍의 피모스를 사용하는 것보다 간단하고 차동증폭부의 구조도 간단하게 구성할 수 있다. The driving NMOS 140 receives the output voltage of the differential amplifier 130 through a gate and supplies a current source supplied by the first PMOS MP21 to the first current generator 110 and the second current. It is controlled to supply to the generation unit 120. Therefore, such a configuration is configured to drive one capacitor load than the conventional bandgap reference generator, a pair of PMOS for supplying and controlling the current to the first current generation unit 110 and the second current generation unit 120 It is simpler than using and the structure of the differential amplifier is also simple.

상기 부하저항(150)은 상기 구동용 엔모스(140)의 드레인단에 직렬연결되어 상기 제1 전류 및 제2 전류가 공통으로 흐르도록 한 제1 저항(R1)과, 상기 제1 저항(R1)에 연결되어 상기 제1 전류생성부(110) 및 차동증폭입력단(131)과 연결되는 제2 저항(R2), 및 상기 제1 저항(R1)에 연결되어 상기 제2 전류생성부(120) 및 차동증폭입력단(131)과 연결되는 제3 저항(R3)을 포함하여 구성한다.The first resistor the load resistor 150 and is serially connected to a drain end of the first current and second current, the first resistance a to flow in common (R 1) of the MOS 140 yen for the drive, ( R 1 ) is connected to the first current generation unit 110 and the differential amplifier input terminal 131, a second resistor R 2 , and the first resistor R 1 is connected to generate the second current. A third resistor R 3 is connected to the unit 120 and the differential amplifier input terminal 131.

이때, 상기 제2 저항(R2) 및 제3 저항(R3)은 저항값의 크기가 동일하도록 설계함이 바람직하다. 즉, 상기 제1 저항(R1)과 제2 저항(R2) 또는 상기 제1 저항(R1)과 제3 저항(R3)의 크기의 합이 동일하도록 하는 것이다.At this time, the second resistor (R 2 ) and the third resistor (R 3 ) is preferably designed such that the magnitude of the resistance value is the same. That is, the sum of the magnitudes of the first resistor R 1 and the second resistor R 2 or the first resistor R 1 and the third resistor R 3 is the same.

또한, 상기 제1 저항(R1)과 상기 제2 저항(R2) 또는 제 3 저항(R3) 중 어느 하나와의 합의 저항값은 종래의 밴드갭 레퍼런스 발생기의 부하저항의 크기와 동일하도록 구성함이 바람직하다. 이때, 별도로 배치되는 상기 제1 저항(R1)의 설계로 실제 칩 상에서 구현되는 부하저항에 의한 면적점유를 줄일 수 있도록 하여 회로의 규모를 줄일 수 있게 한다. In addition, the resistance value of the sum of any one of the first resistor R 1 and the second resistor R 2 or the third resistor R 3 is equal to the magnitude of the load resistance of the conventional bandgap reference generator. It is preferable to construct. In this case, the design of the first resistor R 1 disposed separately may reduce the area occupied by the load resistor implemented on the actual chip, thereby reducing the size of the circuit.

또한, 상기 제1 저항(R1)이 별도로 배치되는 것은 회로 상에서 콜렉터 전류의 온도 의존성 보상 및 오프셋에 의한 기준전압 문제 발생시 간단히 회로 및 마스크를 수정함으로써 해결할 수 있도록 하기 위함이다.In addition, the first resistor R 1 is separately disposed to solve the problem by simply modifying the circuit and the mask when a reference voltage problem occurs due to the temperature dependency compensation and offset of the collector current on the circuit.

도 4a 내지 도 4d는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기에 대한 시뮬레이션결과를 보여주는 그래프이다.4A to 4D are graphs showing simulation results of a bandgap reference generator using CMOS according to the present invention.

도시한 바와 같이, 도 4a는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기(100)에 대한 0 ~ 5V의 입력 전압 변화에 따른 1.2V의 기준전압 출력 특성을 보여준다.As shown, Figure 4a shows the reference voltage output characteristics of 1.2V according to the input voltage change of 0 ~ 5V for the bandgap reference generator 100 using the CMOS according to the present invention.

또한, 도 4b 내지 도 4d는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기(100)에 대한 입력전압이 각각 2.5V, 3.3V, 5.0V이고, 동작 환경 온도 변화가 -40 ~ 125℃이며, 공정의 산포에 대한 기준전압(Vref)의 출력 특성을 보여주는 것으로, 정밀도(Accuracy) 향상을 위한 별도의 트리밍 공정없이 1.2V의 출력 기준전압에 대하여 ±0.25%의 우수한 허용오차(Tolerance)를 보여 준다.4B to 4D show input voltages of the bandgap reference generator 100 using CMOS according to the present invention, respectively, 2.5V, 3.3V, and 5.0V, and an operating environment temperature change of -40 to 125 ° C. It shows the output characteristics of the reference voltage (Vref) over the dispersion of the process, and shows excellent tolerance of ± 0.25% for the output reference voltage of 1.2V without a separate trimming process for improving accuracy. give.

이상에서 설명한 본 발명은 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것은 아니다. The present invention described above is limited to the above-described embodiment and the accompanying drawings as various substitutions and modifications can be made within a range without departing from the technical spirit of the present invention for those skilled in the art. It doesn't happen.

도 1은 종래의 밴드갭 레퍼런스 발생기에 대한 예시도,1 is an exemplary diagram of a conventional bandgap reference generator,

도 2는 또 다른 종래의 밴드갭 레퍼런스 발생기에 대한 예시도,2 is an illustration of another conventional bandgap reference generator,

도 3은 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기에 대한 바람직한 일실시 예를 보여주는 회로도,3 is a circuit diagram showing an embodiment of a bandgap reference generator using CMOS according to the present invention;

도 4a 내지 도 4d는 본 발명에 따른 씨모스를 이용한 밴드갭 레퍼런스 발생기에 대한 시뮬레이션결과를 보여주는 그래프이다.4A to 4D are graphs showing simulation results of a bandgap reference generator using CMOS according to the present invention.

*** 도면의 주요 부분에 대한 부호의 설명 *** *** Explanation of symbols for the main parts of the drawing ***

100 : 밴드갭 레퍼런스 발생기 110 : 제1 전류발생부Reference numeral 100 is a bandgap reference generator 110: a first current generator

120 : 제2 전류발생부 130 : 차동증폭부120: second current generator 130: differential amplifier

131 : 차동증폭입력단 132 : 전류소스131: differential amplifier input stage 132: current source

133 : 차동증폭출력단 140 : 구동용 엔모스133: differential amplifier output stage 140: driving enmos

150 : 부하저항 160 : 저항기150: load resistance 160: resistor

Claims (4)

입력전압에 의한 바이어스 전류를 공급하도록 전류거울을 구성하는 제1, 제2, 제3 피모스와;First, second and third PMOSs configured to configure a current mirror to supply a bias current according to an input voltage; 상기 제1 피모스에 의하여 바이어스되고 바이폴라 트랜지스터의 베이스-에미터 간의 전압에 비례하는 제1 전류를 생성하는 제1 전류생성부와;A first current generator biased by the first PMOS and generating a first current proportional to the voltage between the base and emitter of the bipolar transistor; 상기 제1 피모스에 의하여 바이어스되고 열 전압에 비례하는 제2 전류를 생성하는 제2 전류생성부와;A second current generator configured to generate a second current biased by the first PMOS and proportional to a thermal voltage; 상기 제1 전류와 제2 전류를 양측 입력단으로 입력받아 이들 두 전류의 합에 의해 유기되는 전압을 기준전압으로 출력하는 차동증폭부와;A differential amplifier which receives the first current and the second current through both input terminals and outputs a voltage induced by the sum of the two currents as a reference voltage; 상기 차동증폭부의 출력전압에 의하여 구동되며 상기 제1 전류생성부와 제2 전류생성부에 전류 공급을 제어하는 구동용 엔모스와;A driving NMOS driven by an output voltage of the differential amplifier and controlling a current supply to the first current generating unit and the second current generating unit; 상기 구동용 엔모스의 드레인단에 연결된 부하저항; 및A load resistor connected to the drain terminal of the driving NMOS; And 상기 부하저항과 연결되며 제1 전류생성부와 제2 전류생성부의 전압차이를 표시하는 제2 전류생성부에 직렬연결되어 있는 저항기;를 포함하여 구성되며, And a resistor connected to the load resistor and connected in series with a second current generation unit for indicating a voltage difference between the first current generation unit and the second current generation unit. 상기 차동증폭부는 상기 제2 피모스에 의하여 바이어스되고 입력되는 제1 및 제2 전류를 차동 증폭하는 차동증폭입력단과, 상기 차동증폭입력단에 정전류를 공급하는 엔모스로 구성된 전류소스, 및 상기 제3 피모스에 의하여 바이어스되고 상기 차동증폭된 신호를 출력하는 차동증폭출력단을 포함하여 구성하는 것을 특징으로 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기.The differential amplifier comprises a differential amplifier input stage for differentially amplifying the first and second currents biased and input by the second PMOS, a current source including an NMOS supplying a constant current to the differential amplifier input stage, and the third amplifier. And a differential amplifier output stage biased by PMOS and outputting the differentially amplified signal. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 부하저항은 상기 구동용 엔모스의 드레인단에 직렬연결되어 상기 제1 전류 및 제2 전류가 공통으로 흐르도록 한 제1 저항과, 상기 제1 저항에 연결되어 상기 제1 전류생성부 및 차동증폭입력단과 연결되는 제2 저항, 및 상기 제1 저항에 연결되어 상기 제2 전류생성부 및 차동증폭입력단과 연결되는 제3 저항을 포함하여 구성하는 것을 특징으로 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기.The load resistor is connected to the drain terminal of the driving NMOS in series so that the first current and the second current flow in common, and the first resistor connected to the first resistor and the differential current generator. A bandgap reference generator using a CMOS comprising a second resistor connected to an amplifying input terminal and a third resistor connected to the first resistor and connected to the second current generator and the differential amplifier input terminal. . 제 3 항에 있어서,The method of claim 3, wherein 상기 제2 저항 및 제3 저항은 저항값의 크기가 동일하도록 설계하는 것을 특징으로 하는 씨모스를 이용한 밴드갭 레퍼런스 발생기.And the second resistor and the third resistor are designed to have the same magnitude of resistance value.
KR1020070078656A 2007-08-06 2007-08-06 Bandgap Reference Generator Using CMOS KR100930275B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070078656A KR100930275B1 (en) 2007-08-06 2007-08-06 Bandgap Reference Generator Using CMOS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070078656A KR100930275B1 (en) 2007-08-06 2007-08-06 Bandgap Reference Generator Using CMOS

Publications (2)

Publication Number Publication Date
KR20090014591A KR20090014591A (en) 2009-02-11
KR100930275B1 true KR100930275B1 (en) 2009-12-09

Family

ID=40684482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070078656A KR100930275B1 (en) 2007-08-06 2007-08-06 Bandgap Reference Generator Using CMOS

Country Status (1)

Country Link
KR (1) KR100930275B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103455074A (en) * 2013-08-28 2013-12-18 深圳市芯海科技有限公司 Band-gap reference circuit and chip

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298413B (en) * 2011-05-04 2014-02-19 四川大学 Multi-transistor combination type curvature compensation bandgap low-voltage reference
CN105892554B (en) * 2016-06-28 2018-04-17 上海华虹宏力半导体制造有限公司 The reference voltage source circuit of nonlinear compensation
CN106527571A (en) * 2016-07-05 2017-03-22 络达科技股份有限公司 Bias circuit
KR102546530B1 (en) * 2018-03-08 2023-06-21 삼성전자주식회사 High accuracy cmos temperature sensor and operating method of the same
CN108958348B (en) * 2018-08-13 2019-11-01 电子科技大学 A kind of band gap reference of high PSRR

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008052A (en) * 2001-07-12 2003-01-24 주식회사 하이닉스반도체 Cmos reference circuit
JP2004240943A (en) 2003-02-05 2004-08-26 United Memories Inc Bandgap reference circuit
US20050194957A1 (en) 2004-03-04 2005-09-08 Analog Devices, Inc. Curvature corrected bandgap reference circuit and method
KR20070063582A (en) * 2007-05-08 2007-06-19 프리스케일 세미컨덕터, 인크. Reference circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008052A (en) * 2001-07-12 2003-01-24 주식회사 하이닉스반도체 Cmos reference circuit
JP2004240943A (en) 2003-02-05 2004-08-26 United Memories Inc Bandgap reference circuit
US20050194957A1 (en) 2004-03-04 2005-09-08 Analog Devices, Inc. Curvature corrected bandgap reference circuit and method
KR20070063582A (en) * 2007-05-08 2007-06-19 프리스케일 세미컨덕터, 인크. Reference circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103455074A (en) * 2013-08-28 2013-12-18 深圳市芯海科技有限公司 Band-gap reference circuit and chip
CN103455074B (en) * 2013-08-28 2015-10-07 深圳市芯海科技有限公司 A kind of band-gap reference circuit and chip

Also Published As

Publication number Publication date
KR20090014591A (en) 2009-02-11

Similar Documents

Publication Publication Date Title
KR101241378B1 (en) Reference bias generating apparatus
JP4817825B2 (en) Reference voltage generator
US7301321B1 (en) Voltage reference circuit
US4987379A (en) Operational amplifier circuit
US9092044B2 (en) Low voltage, low power bandgap circuit
US20140091780A1 (en) Reference voltage generator
US20080265860A1 (en) Low voltage bandgap reference source
US20080315855A1 (en) Low power bandgap voltage reference circuit having multiple reference voltages with high power supply rejection ratio
US20120146715A1 (en) Temperature Independent Reference Circuit
KR100930275B1 (en) Bandgap Reference Generator Using CMOS
US20070200616A1 (en) Band-gap reference voltage generating circuit
JP5057358B2 (en) Semiconductor integrated circuit device
US8089260B2 (en) Low voltage bandgap reference circuit
JP2007305010A (en) Reference voltage generation circuit
US20120262146A1 (en) Reference-voltage generation circuit
EP2804067B1 (en) Low output noise density low power ldo voltage regulator
KR20190049551A (en) Bandgap reference circuitry
TWI716323B (en) Voltage generator
KR101015523B1 (en) Band Gap Reference Voltage Generator
US6963191B1 (en) Self-starting reference circuit
KR100733422B1 (en) Operation amplifier and band gap reference voltage generation cirucit
KR100825956B1 (en) Reference voltage generator
US20120153997A1 (en) Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage
JPH1174742A (en) Operational amplifier
US20180059707A1 (en) Proportional to Absolute Temperature Reference Circuit and a Voltage Reference Circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181017

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 11