JP2001267864A - Multiband high frequency amplification circuit - Google Patents
Multiband high frequency amplification circuitInfo
- Publication number
- JP2001267864A JP2001267864A JP2000080862A JP2000080862A JP2001267864A JP 2001267864 A JP2001267864 A JP 2001267864A JP 2000080862 A JP2000080862 A JP 2000080862A JP 2000080862 A JP2000080862 A JP 2000080862A JP 2001267864 A JP2001267864 A JP 2001267864A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- input
- bias
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば1GHz以上
の高周波信号を増幅処理するマルチバンド高周波増幅回
路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-band high-frequency amplifier circuit for amplifying a high-frequency signal of, for example, 1 GHz or more.
【0002】[0002]
【従来の技術】最近では、多周波数のワイヤレス通信を
用いたサービスに対応する単一のワイヤレス装置(複数
の周波数帯域で動作するもの)の開発が進められてい
る。2. Description of the Related Art Recently, a single wireless device (operating in a plurality of frequency bands) corresponding to a service using multi-frequency wireless communication has been developed.
【0003】図12は複数の周波数帯域の増幅回路を1
チップに集積化した従来のマルチバンド高周波増幅回路
の例であり、1999 IEEE MIT-S International Microwav
e Symposiumで発表されたものである。FIG. 12 shows one amplifier circuit for a plurality of frequency bands.
This is an example of a conventional multi-band high-frequency amplifier integrated on a chip. 1999 IEEE MIT-S International Microwav
It was announced at e Symposium.
【0004】この構成では、信号を入力する入力端子1
A、信号を出力する出力端子2A、信号を増幅する能動
素子を有する増幅部30A、入力端子1Aと増幅部30
Aのインピーダンス整合を行う入力整合回路10A、出
力端子2Aと増幅部30Aのインピーダンス整合を行う
出力整合回路20Aから第1の増幅回路を構成し、ま
た、信号を入力する入力端子1B、信号を出力する出力
端子2B、信号を増幅する能動素子を有する増幅部30
B、入力端子1Bと増幅部30Bのインピーダンス整合
を行う入力整合回路10B、出力端子2Bと増幅部30
Bのインピーダンス整合を行う出力整合回路20Bから
第2の増幅回路を構成している。In this configuration, an input terminal 1 for inputting a signal is provided.
A, an output terminal 2A for outputting a signal, an amplifier 30A having an active element for amplifying a signal, an input terminal 1A and an amplifier 30
An input matching circuit 10A for matching the impedance of A, an output terminal 2A and an output matching circuit 20A for matching the impedance of the amplifier 30A constitute a first amplifier circuit, an input terminal 1B for inputting a signal, and output of a signal. Output terminal 2B, amplifying section 30 having an active element for amplifying a signal
B, an input matching circuit 10B that performs impedance matching between the input terminal 1B and the amplifier 30B, and an output terminal 2B and the amplifier 30
An output matching circuit 20B that performs impedance matching of B constitutes a second amplifier circuit.
【0005】そして、これら2つの増幅回路を異なる周
波数帯域で動作させるよう単純に同一チップ上に合成
し、さらに増幅部30A用のバイアス制御回路40A、
増幅部30B用のバイアス制御回路40B、それらバイ
アス制御回路40A,40Bの一方を選択するためのバ
イアススイッチ50も同チップ上に合成したものであ
る。3はバイアススイッチ用端子、4A,4Bはバイア
ス制御端子である。このように構成することによって、
2個の増幅回路を選択的に動作させ、希望する周波数帯
の利得を得ることができる。[0005] Then, these two amplifier circuits are simply synthesized on the same chip so as to operate in different frequency bands, and further, a bias control circuit 40A for the amplifier 30A,
A bias control circuit 40B for the amplifier 30B and a bias switch 50 for selecting one of the bias control circuits 40A and 40B are also synthesized on the same chip. 3 is a bias switch terminal, and 4A and 4B are bias control terminals. With this configuration,
By selectively operating the two amplifier circuits, a gain in a desired frequency band can be obtained.
【0006】図13は複数の周波数帯域をカバーするよ
うな利得を持つ従来のマルチバンド高周波増幅回路の1
つである負帰還型増幅器を示す図である。これは、入力
端子1、出力端子2、信号を増幅する能動素子を有する
増幅部30’、入力端子1と増幅部30’のインピーダ
ンス整合を行う入力整合回路10、出力端子2と増幅部
30’のインピーダンス整合を行う出力整合回路20、
及びフィードバック回路60から構成したものである。
この構成では、電子情報通信学会、モノリシックマイク
ロ波集積回路(平成9年発行)第3章に示されるよう
に、利得が減少するが帯域は拡大されるという特徴を持
っている。FIG. 13 shows a conventional multi-band high-frequency amplifier circuit having a gain covering a plurality of frequency bands.
FIG. 2 is a diagram illustrating a negative feedback amplifier as one example. This includes an input terminal 1, an output terminal 2, an amplifier 30 'having an active element for amplifying a signal, an input matching circuit 10 for impedance matching between the input terminal 1 and the amplifier 30', and an output terminal 2 and an amplifier 30 '. Output matching circuit 20, which performs impedance matching of
And a feedback circuit 60.
This configuration is characterized in that the gain is reduced but the bandwidth is expanded, as shown in Chapter 3 of the Monolithic Microwave Integrated Circuit (published in 1997) by the Institute of Electronics, Information and Communication Engineers.
【0007】図14は以上の2つのマルチバンド高周波
増幅回路の利得の周波数特性を示した図であり、実線の
が図12に示した高周波増幅回路の周波数特性、破線
のが図13に示した高周波増幅回路の周波数特性であ
る。希望周波数をf1及びf2とすると、図12の構成の
増幅回路では人出力端子の変更及びバイアス制御を行う
ことにより希望周波数帯で利得を得ることができる。一
方、図13の構成の増幅回路では、希望周波数を含めて
広帯域に利得を得ることができる。FIG. 14 is a diagram showing the frequency characteristics of the gain of the above two multi-band high-frequency amplifier circuits. The solid line shows the frequency characteristics of the high-frequency amplifier circuit shown in FIG. 12, and the broken line shows FIG. It is a frequency characteristic of a high frequency amplifier circuit. When the desired frequency is f 1 and f 2, it is possible to obtain a gain at a desired frequency band by performing the changes and the bias control of the human output terminal in the amplifier circuit configuration of Figure 12. On the other hand, in the amplifier circuit having the configuration of FIG. 13, gain can be obtained in a wide band including a desired frequency.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、図12
の構成の高周波増幅回路の例では、各周波数に対応した
入出力整合回路、増幅部、バイアス制御回路等が必要で
あり、1チップに集積化しても回路のチップ面積が大き
くなるという問題点があった。さらに、それぞれの周波
数に合わせた人出力端子があり、外部との接続が煩雑に
なるという問題点があった。However, FIG.
In the example of the high-frequency amplifier circuit having the configuration described above, an input / output matching circuit, an amplifier, a bias control circuit, and the like corresponding to each frequency are required, and the chip area of the circuit becomes large even when integrated on one chip. there were. Further, there is a human output terminal adapted to each frequency, and there is a problem that connection to the outside becomes complicated.
【0009】また、図13の構成の高周波増幅回路の例
では、希望する周波数帯域以外でも利得を持つため、不
要波のレベルが高くなるという問題点があった。さらに
前記不要波を抑圧するためにはフィルタ回路を接続する
必要があり、装置自体のサイズも大きくなるという問題
点もあった。Further, in the example of the high-frequency amplifier circuit having the configuration shown in FIG. 13, there is a problem that the level of the unnecessary wave becomes high because the high-frequency amplifier circuit has a gain outside the desired frequency band. Further, it is necessary to connect a filter circuit in order to suppress the unnecessary wave, and there is a problem that the size of the device itself is increased.
【0010】本発明は上記した問題点に鑑みてなされた
ものであり、その目的は、動作周波数帯域を可変できる
ようにして、上記した問題点を解消した高周波増幅回路
を実現することである。The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to realize a high-frequency amplifier circuit capable of changing an operating frequency band to solve the above-mentioned problems.
【0011】[0011]
【課題を解決するための手段】このために第1の発明
は、複数の能動素子を有する増幅部と、該増幅部と信号
入力端子との間に設けた入力整合回路と、前記増幅部と
信号出力端子との間に設けた出力整合回路を具備するマ
ルチバンド高周波増幅回路において、前記複数の能動素
子の少なくとも1つについてその動作点を変化可能と
し、前記それぞれの能動素子の動作点の組み合わせに応
じて、前記入力整合回路及び前記出力整合回路の整合周
波数が決定されるようにした。According to a first aspect of the present invention, there is provided an amplifying section having a plurality of active elements, an input matching circuit provided between the amplifying section and a signal input terminal; In a multi-band high-frequency amplifier circuit including an output matching circuit provided between the active element and a signal output terminal, an operating point of at least one of the plurality of active elements can be changed, and a combination of operating points of the respective active elements is provided. , The matching frequencies of the input matching circuit and the output matching circuit are determined.
【0012】第2の発明は、第1の発明において、前記
複数の能動素子は、そのサイズがすべて同じであるよう
にした。In a second aspect based on the first aspect, the plurality of active elements have the same size.
【0013】第3の発明は、第1の発明において、前記
複数の能動素子の少なくとも1つは、他の能動素子とサ
イズが異なるようにした。[0013] In a third aspect based on the first aspect, at least one of the plurality of active elements is different in size from other active elements.
【0014】[0014]
【発明の実施の形態】[本発明の原理]図1は本発明の
マルチバンド高周波増幅回路の原理構成図である。この
回路は、信号を入力する入力端子1、信号を出力する出
力端子2、信号を増幅する能動素子である複数のFET
31,32,・・・,3iを有する増幅部30、入力端
子1と増幅部30のインピーダンス整合を行う入力整合
回路10、出力端子2と増幅部30のインピーダンス整
合を行う出力整合回路20より構成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS [Principle of the Present Invention] FIG. 1 is a diagram showing the principle configuration of a multi-band high-frequency amplifier circuit according to the present invention. This circuit includes an input terminal 1 for inputting a signal, an output terminal 2 for outputting a signal, and a plurality of FETs as active elements for amplifying the signal.
, 3i, an input matching circuit 10 for performing impedance matching between the input terminal 1 and the amplifying unit 30, and an output matching circuit 20 for performing impedance matching between the output terminal 2 and the amplifying unit 30. Have been.
【0015】高周波増幅回路へ入る信号をain、aout、
高周波増幅回路から出る信号をbin、boutとし、入力
整合回路10に入る信号をafin_1,afin_2,・・・,a
fin_i,入力整合回路10から出る信号をbfin_1,b
fin_2,・・・,bfin_iとし、出力整合回路20に入る
信号をafout_1,afout_2,・・・,afout_i,出力整合
回路20から出る信号をbfout_1,bfout_2,・・・,
bfout_iとする。Signals input to the high frequency amplifier circuit are a in , a out ,
A signal emanating from the high frequency amplifying circuit and b in, b out, a signal input to the input matching circuit 10 a fin_1, a fin_2, ··· , a
fin_i , signals output from the input matching circuit 10 are b fin_1 , b
, fin_2 ,..., b fin_i , signals entering the output matching circuit 20 are a fout_1 , a fout_2 ,..., a fout_i , and signals leaving the output matching circuit 20 are b fout_1 , b fout_2,.
b fout_i .
【0016】入力整合回路10、増幅部30、出力整合
回路20の散乱行列をそれぞれSin,Samp,Soutとす
ると、高周波増幅回路の入出力信号は、以下の関係式に
より求められる。ただし、ωは周波数である。Assuming that the scattering matrices of the input matching circuit 10, the amplifying unit 30, and the output matching circuit 20 are Sin, Samp, and Sout, the input / output signals of the high-frequency amplifier circuit are obtained by the following relational expressions. Here, ω is a frequency.
【0017】 [0017]
【0018】一方、増幅部30はこれを構成する複数の
能動素子であるFET31,32,,・・・3iの散乱
行列を用いて以下のように示すことができる。FETの
散乱行列を、 とすると、増幅部30の散乱行列は以下のようになる。On the other hand, the amplifying unit 30 can be expressed as follows by using the scattering matrix of the FETs 31, 32,... The scattering matrix of the FET is Then, the scattering matrix of the amplifier 30 is as follows.
【0019】 [0019]
【0020】この散乱行列は能動素子FETのバイアス
条件に依存して変化する。式(1)〜(3)より、増幅部30
の散乱行列Sampの値が変化すれば、一意に入力整合回
路10及び出力整合回路20の散乱行列Sin,Soutが
変化することがわかる。つまり、増幅部30の能動素子
のバイアス点(動作点)を変えることにより、入力整合
回路10及び出力整合回路20の境界条件(負荷インピ
ーダンス)を変えることができるので、入力整合回路1
0及び出力整合回路20の構成を変更せずに、整合周波
数を変えることができる。This scattering matrix changes depending on the bias condition of the active element FET. From equations (1) to (3), the amplification unit 30
It can be understood that if the value of the scattering matrix Samp changes, the scattering matrices Sin and Sout of the input matching circuit 10 and the output matching circuit 20 change uniquely. That is, the boundary condition (load impedance) between the input matching circuit 10 and the output matching circuit 20 can be changed by changing the bias point (operating point) of the active element of the amplifying unit 30.
The matching frequency can be changed without changing the configuration of the 0 and the output matching circuit 20.
【0021】また、高周波増幅回路全体の特性を示す散
乱行列Sは式(1)〜(3)、(5)より以下の関係式で示され
る。 The scattering matrix S indicating the characteristics of the entire high-frequency amplifier circuit is expressed by the following relational expressions from equations (1) to (3) and (5).
【0022】従って、周波数ω1,ω2,・・・,ωi
で動作する高周波増幅回路は、動作周波数に対応した増
幅部30のバイアス条件を設定し、上記式(6)について
ω1,ω2,・・・,ωiの周波数すべてにおいて、S
(ωn)が所望の特性を満たすSin(ωn),Sout(ω
n)を求めることにより、本発明のマルチバンド対応の
高周波増幅回路を実現することができる。Therefore, the frequencies ω1, ω2,.
, The bias condition of the amplifying unit 30 corresponding to the operating frequency is set, and for all the frequencies ω1, ω2,.
(Ωn), Sin (ωn), Sout (ω
By obtaining n), the multi-band compatible high-frequency amplifier circuit of the present invention can be realized.
【0023】[第1の実施形態]図2は本発明の第1の
実施形態のマルチバンド高周波増幅回路の構成を示して
いる。本実施形態の高周波増幅回路は、信号を入力する
入力端子1、信号を出力する出力端子2、信号を増幅す
る能動素子を有する増幅部30、入力端子1と増幅部3
0のインピーダンス整合を行う入力整合回路10、出力
端子2と増幅部30のインピーダンス整合を行う出力整
合回路20より構成されている。なお、本実施形態の高
周波増幅回路においては、増幅部30は能動素子として
の2つのFET301,302を具備している。[First Embodiment] FIG. 2 shows a configuration of a multi-band high-frequency amplifier circuit according to a first embodiment of the present invention. The high-frequency amplifier circuit according to the present embodiment includes an input terminal 1 for inputting a signal, an output terminal 2 for outputting a signal, an amplifier 30 having an active element for amplifying a signal, an input terminal 1 and an amplifier 3
An input matching circuit 10 performs impedance matching of 0, and an output matching circuit 20 performs impedance matching of the output terminal 2 and the amplifier 30. In the high-frequency amplifier circuit of the present embodiment, the amplifier 30 includes two FETs 301 and 302 as active elements.
【0024】図2のように構成することにより、本実施
形態の高周波増幅回路は、信号を入力端子1より入力す
ると、所望の周波数で、入力端子1と出力端子2が、そ
れぞれ入力整合回路10と出力整合回路20を介して増
幅部30とインピーダンス整合し、所望の周波数で信号
増幅を行うことができる。With the configuration as shown in FIG. 2, when a signal is input from the input terminal 1, the input terminal 1 and the output terminal 2 are connected to the input matching circuit 10 at a desired frequency. Impedance matching with the amplifying unit 30 via the output matching circuit 20 and signal amplification at a desired frequency.
【0025】図3、図4はそれぞれ増幅部30を構成す
るFET301,302の入出力反射特性(入出力イン
ピーダンス)のドレインバイアス依存性、ゲートバイア
ス依存性を示している。FIGS. 3 and 4 show the dependence of the input / output reflection characteristics (input / output impedance) of the FETs 301 and 302 constituting the amplifying unit 30 on the drain bias and the gate bias, respectively.
【0026】図3はFET301,302のゲートバイ
アスを0V、周波数を20GHzとしたとき、ドレインバ
イアスを0V〜2Vまで変化させたときの反射特性を示
すもので、S11はFETのゲート側の反射特性(入力イ
ンピーダンス)、S22はドレイン側の反射特性(出力イ
ンピーダンス)である。図3に示すように、ドレインバ
イアスを変化させることにより、FETの反射特性
S11,S22(入出力インピーダンス)を大きく変化させ
ることができる。特にこの場合には、S22の変化が大き
い。FIG. 3 shows the reflection characteristics when the drain bias is changed from 0 V to 2 V when the gate bias of the FETs 301 and 302 is 0 V and the frequency is 20 GHz, and S 11 is the reflection on the gate side of the FET. characteristic (input impedance), S 22 is a reflection characteristic of the drain side (output impedance). As shown in FIG. 3, by changing the drain bias, the reflection characteristics S 11 and S 22 (input / output impedance) of the FET can be largely changed. Especially in this case, the change in S 22 is large.
【0027】図4はFET301,302のドレインバ
イアスを2V、周波数を20GHzとしたとき、ゲートバ
イアスを-0.7V〜0.2Vまで変化させたときの反射特性
を示している。この図4に示すように、ゲートバイアス
を変化させることにより、FETの反射特性S11,S22
(入出力インピーダンス)を大きく変化させることがで
きる。特にこの場合はS11の変化が大きい。FIG. 4 shows reflection characteristics when the gate bias is changed from -0.7 V to 0.2 V when the drain bias of the FETs 301 and 302 is 2 V and the frequency is 20 GHz. As shown in FIG. 4, by changing the gate bias, the reflection characteristics S 11 and S 22 of the FET are changed.
(Input / output impedance) can be greatly changed. Especially in this case, a large change in S 11.
【0028】以上のように、増幅部30を構成するFE
T301,302はバイアス点(動作点)を変えること
により、その入出力インピーダンスを大きく変化させる
ことができるので、本実施形態の高周波増幅回路を構成
する入力整合回路10及び出力整合回路20は、そのF
ETのバイアス点の変更により、整合周波数を所望の周
波数に変えることができる。バイアス点の変更切替は、
例えば、個々のFETについて複数のバイアス回路を予
め構成しておいて、外部から制御信号により特定のバイ
アス回路が選択されるようにしておけばよい(図示せ
ず)。As described above, the FE constituting the amplifying unit 30
The input and output impedances of T301 and 302 can be greatly changed by changing the bias point (operating point). F
By changing the bias point of ET, the matching frequency can be changed to a desired frequency. To change the bias point,
For example, a plurality of bias circuits may be configured in advance for each FET, and a specific bias circuit may be selected by an external control signal (not shown).
【0029】図5は図2に示す高周波増幅回路の増幅部
30のFET301,302のバイアス動作モードを示
している。ONはゲートバイアス0V、OFFはゲート
バイアス−0.7Vで、それぞれのドレインバイアスは2
Vのときを表している。本実施形態では増幅部30でF
ETを2個使用しているので、上記バイアス条件の場
合、FETを1つずつONにする場合と2つを同時にO
Nにする場合の3つの動作モード1,2,3を実現でき
る。FIG. 5 shows a bias operation mode of the FETs 301 and 302 of the amplifier 30 of the high frequency amplifier circuit shown in FIG. ON is a gate bias of 0 V, OFF is a gate bias of −0.7 V, and each drain bias is 2 V.
V. In the present embodiment, F
Since two ETs are used, in the case of the above-mentioned bias condition, the case where the FETs are turned on one by one and the case where the two
When N is set, three operation modes 1, 2, and 3 can be realized.
【0030】本実施形態の高周波増幅回路の入力整合回
路10及び出力整合回路20は、上記した3つの動作モ
ード1,2,3のときに、その高周波増幅回路の動作周
波数がそれぞれf1,f2,f3となるように設計されてい
る。図6はそれぞれの動作モードのときの高周波増幅回
路の特性を示している。図中にはそれぞれ、S21,S11
,S22を示している。なお、S21は挿入損失である。こ
れらS21,S11,S22をみると、図5に示す動作モード
1,2,3に合わせて、高周波増幅回路の動作周波数が
f1,f2,f3と変化していることが分かる。In the input matching circuit 10 and the output matching circuit 20 of the high-frequency amplifier circuit of this embodiment, the operating frequencies of the high-frequency amplifier circuit are f 1 and f in the three operation modes 1, 2, and 3, respectively. It is designed to be a 2, f 3. FIG. 6 shows characteristics of the high-frequency amplifier circuit in each operation mode. In the figure, S 21 and S 11 are respectively shown.
, Shows the S 22. Incidentally, S 21 is the insertion loss. Looking at these S 21, S 11, and S 22 , the operating frequency of the high-frequency amplifier circuit is adjusted in accordance with the operation modes 1, 2, and 3 shown in FIG.
f 1, it is seen that changing the f 2, f 3.
【0031】以上のように、本実施形態の高周波増幅回
路は、増幅部30のFETのバイアス点(動作点)を変
えることにより、マルチバンドに対応した増幅動作をす
ることができる。As described above, by changing the bias point (operating point) of the FET of the amplifying unit 30, the high-frequency amplifier circuit of the present embodiment can perform an amplifying operation corresponding to a multi-band.
【0032】なお、本実施形態ではFETのゲートバイ
アスを0Vと-0.7Vとしたときの組合せの場合を示した
が、それ以外のバイアス点の組合せであってよい。さら
に、ドレインバイアスを変化させた場合の組合せであっ
てもよい。また、増幅部30の能動素子の構成は、カス
コード接続やダーリントン接続されたFETとしてもよ
い。In this embodiment, the combination of the gate bias of the FET at 0 V and -0.7 V has been described. However, other combinations of bias points may be used. Furthermore, a combination in which the drain bias is changed may be used. The configuration of the active element of the amplifier 30 may be a cascode-connected or Darlington-connected FET.
【0033】[第2の実施形態]図7は本発明の第2の
実施形態の構成を示している。本実施形態の高周波増幅
回路は、その基本的構成は図2に示したものと同じであ
るが、ここでは増幅部30が能動素子としての3つのF
ET301,302,303により構成されている。[Second Embodiment] FIG. 7 shows a configuration of a second embodiment of the present invention. The basic configuration of the high-frequency amplifier circuit according to the present embodiment is the same as that shown in FIG. 2, but here, the amplifying section 30 has three Fs as active elements.
ET 301, 302, 303.
【0034】図7のように構成することにより、信号を
入力端子1より入力すると所望の周波数で、入力端子1
と出力端子2が、それぞれ入力整合回路10と出力整合
回路20を介して増幅部30とインピーダンス整合し、
所望の周波数で信号増幅を行うことができる。With the configuration shown in FIG. 7, when a signal is input from the input terminal 1, the input terminal 1
And the output terminal 2 are impedance-matched with the amplifying unit 30 via the input matching circuit 10 and the output matching circuit 20, respectively.
Signal amplification can be performed at a desired frequency.
【0035】本実施形態は増幅部30のFETの数を3
つに増やしたことを特徴としており、FETを3つに増
やすことにより、図8に示すように7つの動作モード1
〜7を実現できる。In this embodiment, the number of FETs in the amplifier 30 is three.
As shown in FIG. 8, seven operation modes 1 are provided by increasing the number of FETs to three.
To 7 can be realized.
【0036】ここで、ONはドレインバイアス2V、ゲ
ートバイアス0Vを示しており、OFFはドレインバイ
アス2V、ゲートバイアス-0.7Vを示している。つま
り、1つのFETのみをONとし、残りの2つをOFF
とする組合せ3つのモード、2つのFETをONとし、
残りの1つをOFFとする組合せ3つのモード、3つの
FETすべてをONとする1つのモードの計7つのモー
ドを実現できる。Here, ON indicates a drain bias of 2 V and a gate bias of 0 V, and OFF indicates a drain bias of 2 V and a gate bias of -0.7 V. That is, only one FET is turned on, and the other two are turned off.
Three modes, two FETs are turned on,
It is possible to realize a total of seven modes including three modes in which the remaining one is OFF and one mode in which all three FETs are ON.
【0037】本実施形態の高周波増幅回路の入力整合回
路10及び出力整合回路10は、上記したの7つの動作
モードの各バイアス条件に応じて、増幅回路の動作周波
数が互いに異なる7つの周波数に整合するよう設計され
ている。The input matching circuit 10 and the output matching circuit 10 of the high-frequency amplifier circuit of the present embodiment match the operating frequencies of the amplifier circuits to seven different frequencies in accordance with the bias conditions of the seven operating modes described above. Designed to
【0038】以上から、本実施形態の高周波増幅回路に
おいても、増幅部30のFETのバイアス点を変えるこ
とにより、マルチバンドに対応した増幅動作をすること
ができ、さらに図2に示した高周波増幅回路の場合より
も周波数の数を大きくすることができる。As described above, also in the high-frequency amplifier circuit of the present embodiment, the amplification operation corresponding to the multi-band can be performed by changing the bias point of the FET of the amplification section 30, and the high-frequency amplification circuit shown in FIG. The number of frequencies can be larger than in the case of a circuit.
【0039】なお、本実施形態でもFETのゲートバイ
アスを0Vと-0.7Vとしたしたときの組合せの場合を示
したが、それ以外のバイアス点の組合せであってよい。
さらに、ドレインバイアスを変化させた場合の組合せで
あってもよい。また、増幅部30の能動素子の構成は、
カスコード接続やダーリントン接続されたFETとして
もよい。Although the present embodiment has shown a combination in which the gate bias of the FET is set to 0 V and -0.7 V, other combinations of bias points may be used.
Furthermore, a combination in which the drain bias is changed may be used. The configuration of the active element of the amplification unit 30 is as follows.
A cascode-connected or Darlington-connected FET may be used.
【0040】[第3の実施形態]図9は本発明の第3の
実施形態の構成を示している。本実施形態の高周波増幅
回路は、図7に示した高周波増幅回路と基本的に同じで
あるが、増幅部30は能動素子として互いに異なるゲー
ト幅の3つのFET311,312,313を使用して
構成されている。[Third Embodiment] FIG. 9 shows the configuration of a third embodiment of the present invention. The high-frequency amplifier circuit of the present embodiment is basically the same as the high-frequency amplifier circuit shown in FIG. 7, but the amplifying unit 30 is configured using three FETs 311, 312, and 313 having different gate widths as active elements. Have been.
【0041】図9のように構成することにより、信号を
入力端子1より入力すると所望の周波数で、入力端子1
と出力端子2が、それぞれ入力整合回路10と出力整合
回路20を介して増幅部30とインピーダンス整合し、
所望の周波数で信号増幅を行うことができる。With the configuration shown in FIG. 9, when a signal is input from the input terminal 1, the input terminal 1
And the output terminal 2 are impedance-matched with the amplifying unit 30 via the input matching circuit 10 and the output matching circuit 20, respectively.
Signal amplification can be performed at a desired frequency.
【0042】本実施形態は増幅部30のFET311,
312,313のサイズを同一としていないことを特徴
としており、このようにFETのサイズを異ならせるこ
とにより、FETのバイアス可変時の入出力インピーダ
ンスの変化範囲をより大きくすることができる。図1
0、図11はFETのゲート幅(50μmから400μm
まで変化させた場合)とバイアス点の両方を変化させた
場合のFETが取り得る入力反射特性S11(入力インピ
ーダンス)、出力反射特性S22(出力インピーダンス)
を示している。In this embodiment, the FETs 311,
It is characterized in that the sizes of the FETs 312 and 313 are not the same, and thus, by changing the sizes of the FETs, the change range of the input / output impedance when the bias of the FETs is variable can be further increased. FIG.
0, FIG. 11 shows the gate width of the FET (from 50 μm to 400 μm).
Input reflection characteristics S 11 (input impedance) and output reflection characteristics S 22 (output impedance) that can be taken by the FET when both the bias point and the bias point are changed.
Is shown.
【0043】これらの図が示すように、バイアス点の変
化に加えて、ゲート幅を変更することにより、前記した
図3、図4の場合と比較して、FETの入力反射特性S
11(入力インピーダンス)と出力反射特性S22(出力イ
ンピーダンス)を広範囲で設定することができる。As shown in these figures, by changing the gate width in addition to the change of the bias point, the input reflection characteristic S of the FET is compared with the case of FIGS.
11 (input impedance) and output reflection characteristics S 22 (output impedance) can be set in a wide range.
【0044】従って、本実施形態の高周波増幅回路は入
力整合回路10及び出力整合回路20の境界条件範囲
(負荷インピーダンスの設定範囲)を広げることができ
るので、マルチバンド対応の入出力整合回路を容易に実
現することができるとともに、動作周波数の設定自由度
を広げることができる。Therefore, the high-frequency amplifier circuit according to the present embodiment can expand the boundary condition range (set range of the load impedance) between the input matching circuit 10 and the output matching circuit 20, thereby facilitating the multi-band input / output matching circuit. And the degree of freedom in setting the operating frequency can be increased.
【0045】なお、本実施形態では高周波増幅回路の増
幅部30のFETの数を3つとしたが、4つ、5つと数
を増やせば、増やす程この増幅回路が適用できる周波数
帯域が多くなる。さらにFETのゲート幅の種類の数を
変えることにより、一層動作周波数の設定自由度を広げ
ることができる。また、増幅部の能動素子の構成は、カ
スコード接続やダーリントン接続されたFETとしても
よい。In this embodiment, the number of FETs in the amplifying section 30 of the high-frequency amplifier circuit is three. However, if the number is increased to four or five, the frequency band to which this amplifier circuit can be applied increases as the number increases. Further, by changing the number of types of the gate width of the FET, the degree of freedom in setting the operating frequency can be further expanded. Further, the configuration of the active element of the amplifying unit may be a cascode-connected or Darlington-connected FET.
【0046】[0046]
【発明の効果】以上説明したように、本発明の高周波増
幅回路ではマルチバンド対応の高周波増幅回路を小型に
実現できるとともに、増幅部のバイアスを変えることに
より所望の周波数帯域動作を実現し、かつその周波数帯
域を変化させることができるという利点がある。As described above, in the high frequency amplifier circuit of the present invention, a multi-band compatible high frequency amplifier circuit can be realized in a small size, and a desired frequency band operation can be realized by changing the bias of the amplifier. There is an advantage that the frequency band can be changed.
【図1】 本発明のマルチバンド高周波増幅回路の原理
説明用の回路図である。FIG. 1 is a circuit diagram for explaining the principle of a multi-band high-frequency amplifier circuit according to the present invention.
【図2】 本発明の第1の実施形態のマルチバンド高周
波増幅回路の回路図である。FIG. 2 is a circuit diagram of the multi-band high-frequency amplifier circuit according to the first embodiment of the present invention.
【図3】 図2の回路のドレイン電圧依存性を示す入出
力反射特性図である。FIG. 3 is an input / output reflection characteristic diagram showing the drain voltage dependence of the circuit of FIG. 2;
【図4】 図2の回路のゲート電圧依存性を示す入出力
反射特性図である。FIG. 4 is an input / output reflection characteristic diagram showing gate voltage dependence of the circuit of FIG. 2;
【図5】 図2の回路の動作モードの説明図である。FIG. 5 is an explanatory diagram of an operation mode of the circuit of FIG. 2;
【図6】 図2の回路の各動作モードでのS21,S11,
S22の周波数特性図である。FIG. 6 shows S 21, S 11, and S 11 in each operation mode of the circuit of FIG.
It is a frequency characteristic diagram of the S 22.
【図7】 本発明の第2の実施形態のマルチバンド高周
波増幅回路の回路図である。FIG. 7 is a circuit diagram of a multi-band high-frequency amplifier circuit according to a second embodiment of the present invention.
【図8】 図7の回路の動作モードの説明図である。8 is an explanatory diagram of an operation mode of the circuit in FIG.
【図9】 本発明の第3の実施形態のマルチバンド高周
波増幅回路の回路図である。FIG. 9 is a circuit diagram of a multi-band high-frequency amplifier circuit according to a third embodiment of the present invention.
【図10】 図9の回路のゲート幅を変えたときのドレ
イン電圧依存性を示す入出力反射特性図である。FIG. 10 is an input / output reflection characteristic diagram showing the drain voltage dependency when the gate width of the circuit of FIG. 9 is changed.
【図11】 図9の回路のゲート幅を変えたときのゲー
ト電圧依存性を示す入出力反射特性図である。。11 is an input / output reflection characteristic diagram showing gate voltage dependence when the gate width of the circuit of FIG. 9 is changed. .
【図12】 従来のマルチバンド高周波増幅回路の回路
図である。FIG. 12 is a circuit diagram of a conventional multi-band high-frequency amplifier circuit.
【図13】 従来の別のマルチバンド高周波増幅回路の
回路図である。FIG. 13 is a circuit diagram of another conventional multiband high-frequency amplifier circuit.
【図14】 従来のマルチバンド高周波増幅回路の利得
の周波数特性図である。FIG. 14 is a frequency characteristic diagram of the gain of a conventional multiband high-frequency amplifier circuit.
1,1A,1B:入力端子 2,2A,2B:出力端子 3:バイアススイッチ用端子 4A,4B:バイアス端子 10,10A,10B:入力整合回路 20,20A,20B:出力整合回路 30、30’:増幅部 31〜3i,301〜303,311〜313:FET 40A,40B:バイアス制御回路 50:バイアススイッチ 60:フィードバック回路 1, 1A, 1B: input terminal 2, 2A, 2B: output terminal 3: terminal for bias switch 4A, 4B: bias terminal 10, 10A, 10B: input matching circuit 20, 20A, 20B: output matching circuit 30, 30 ' : Amplifying units 31 to 3i, 301 to 303, 311 to 313: FETs 40A and 40B: Bias control circuit 50: Bias switch 60: Feedback circuit
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J069 AA04 AA21 AA51 CA61 CA62 CA71 CA73 FA10 FA12 FA18 HA09 HA16 KA29 KA48 KA49 MA19 MA22 SA13 TA01 TA03 TA05 5J091 AA04 AA21 AA51 CA61 CA62 CA71 CA73 FA10 FA12 FA18 HA09 HA16 KA29 KA48 KA49 MA19 MA22 SA13 TA01 TA03 TA05 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J069 AA04 AA21 AA51 CA61 CA62 CA71 CA73 FA10 FA12 FA18 HA09 HA16 KA29 KA48 KA49 MA19 MA22 SA13 TA01 TA03 TA05 5J091 AA04 AA21 AA51 CA61 CA62 CA71 CA73 FA10 FA12 FA29 HA09 KA48 KA48 MA19 MA22 SA13 TA01 TA03 TA05
Claims (3)
部と信号入力端子との間に設けた入力整合回路と、前記
増幅部と信号出力端子との間に設けた出力整合回路を具
備するマルチバンド高周波増幅回路において、 前記複数の能動素子の少なくとも1つについてその動作
点を変化可能とし、前記それぞれの能動素子の動作点の
組み合わせに応じて、前記入力整合回路及び前記出力整
合回路の整合周波数が決定されるようにしたことを特徴
とするマルチバンド高周波増幅回路。An amplifying section having a plurality of active elements, an input matching circuit provided between the amplifying section and a signal input terminal, and an output matching circuit provided between the amplifying section and a signal output terminal. In the multiband high-frequency amplifier circuit provided, an operating point of at least one of the plurality of active elements can be changed, and the input matching circuit and the output matching circuit can be changed according to a combination of operating points of the respective active elements. A multi-band high-frequency amplifier circuit, wherein the matching frequency of the multi-band high-frequency amplifier is determined.
ことを特徴とするマルチバンド高周波増幅回路。2. The multi-band high-frequency amplifier circuit according to claim 1, wherein the plurality of active elements have the same size.
とサイズが異なることを特徴とするマルチバンド高周波
増幅回路。3. The multi-band high-frequency amplifier circuit according to claim 1, wherein at least one of the plurality of active elements has a different size from other active elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000080862A JP3563321B2 (en) | 2000-03-22 | 2000-03-22 | Multi-band high frequency amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000080862A JP3563321B2 (en) | 2000-03-22 | 2000-03-22 | Multi-band high frequency amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001267864A true JP2001267864A (en) | 2001-09-28 |
JP3563321B2 JP3563321B2 (en) | 2004-09-08 |
Family
ID=18597895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000080862A Expired - Fee Related JP3563321B2 (en) | 2000-03-22 | 2000-03-22 | Multi-band high frequency amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3563321B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004072638A (en) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | Distributed amplifier |
WO2005015636A1 (en) * | 2003-08-08 | 2005-02-17 | Renesas Technology Corp. | Semiconductor device |
EP1703634A1 (en) | 2005-03-14 | 2006-09-20 | NTT DoCoMo, Inc. | Bias circuit |
WO2008099464A1 (en) * | 2007-02-13 | 2008-08-21 | Panasonic Corporation | Power amplifier |
US7532075B2 (en) | 2006-10-25 | 2009-05-12 | Ntt Docomo, Inc. | Bias circuit |
JP2010533423A (en) * | 2007-07-10 | 2010-10-21 | クゥアルコム・インコーポレイテッド | Super regenerative (SR) device having multiple parallel SR amplifiers tuned to different frequencies |
EP2920879A2 (en) * | 2012-11-14 | 2015-09-23 | Qualcomm Incorporated | Omni-band amplifiers |
-
2000
- 2000-03-22 JP JP2000080862A patent/JP3563321B2/en not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004072638A (en) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | Distributed amplifier |
JP4668791B2 (en) * | 2003-08-08 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JPWO2005015636A1 (en) * | 2003-08-08 | 2006-10-05 | 株式会社ルネサステクノロジ | Semiconductor device |
JP2010226120A (en) * | 2003-08-08 | 2010-10-07 | Renesas Technology Corp | Semiconductor device |
WO2005015636A1 (en) * | 2003-08-08 | 2005-02-17 | Renesas Technology Corp. | Semiconductor device |
US8339204B2 (en) | 2003-08-08 | 2012-12-25 | Renesas Electronics Corporation | Semiconductor device |
EP1703634A1 (en) | 2005-03-14 | 2006-09-20 | NTT DoCoMo, Inc. | Bias circuit |
US7385450B2 (en) | 2005-03-14 | 2008-06-10 | Ntt Docomo, Inc. | Bias circuit |
US7532075B2 (en) | 2006-10-25 | 2009-05-12 | Ntt Docomo, Inc. | Bias circuit |
WO2008099464A1 (en) * | 2007-02-13 | 2008-08-21 | Panasonic Corporation | Power amplifier |
JP2010533423A (en) * | 2007-07-10 | 2010-10-21 | クゥアルコム・インコーポレイテッド | Super regenerative (SR) device having multiple parallel SR amplifiers tuned to different frequencies |
US8326246B2 (en) | 2007-07-10 | 2012-12-04 | Qualcomm Incorporated | Super regenerative (SR) apparatus having plurality of parallel SR amplifiers tuned to distinct frequencies |
EP2920879A2 (en) * | 2012-11-14 | 2015-09-23 | Qualcomm Incorporated | Omni-band amplifiers |
EP2920879B1 (en) * | 2012-11-14 | 2022-12-21 | Qualcomm Incorporated | Omni-band amplifiers |
Also Published As
Publication number | Publication date |
---|---|
JP3563321B2 (en) | 2004-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7218185B2 (en) | Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same | |
US7750756B2 (en) | Matching circuit | |
US7714654B2 (en) | Amplifier and amplifier gain adjustment circuitry using current steering, and multimode communication device containing same | |
US7650163B2 (en) | Impedance matching circuit for a multi-band radio frequency device | |
JPH0730343A (en) | Distributed amplifier and bidirectional amplifier | |
US5021743A (en) | Biasing networks for matrix amplifiers | |
US20070001768A1 (en) | Broadband low noise amplifier and RF signal amplification method of the same | |
JP4838572B2 (en) | Stabilization circuit, multiband amplifier circuit | |
US20230108382A1 (en) | Dual-band low-noise amplifier circuit, low-noise amplifier, and device | |
KR100414252B1 (en) | Multistage amplifier | |
US6630861B2 (en) | Variable gain amplifier | |
JP3563321B2 (en) | Multi-band high frequency amplifier circuit | |
JPH0870207A (en) | Impedance matching circuit | |
JP4672652B2 (en) | Single pole single throw switch, single pole double throw switch and multipole multi throw switch | |
US8078126B2 (en) | Communication apparatus and low noise amplifying method | |
JP2003283263A (en) | High frequency amplifier | |
JP3839421B2 (en) | High frequency amplifier circuit and mobile communication terminal using the same | |
JP3411016B2 (en) | Filter circuit | |
JP2004364068A (en) | Frequency band variable amplifier | |
JP3438953B2 (en) | Bias circuit | |
WO2023248631A1 (en) | High frequency circuit | |
JPH05175758A (en) | Microwave integrated circuit device | |
JP6532618B2 (en) | High frequency circuit and high frequency power amplifier | |
JPH11346131A (en) | High frequency gain variable amplifier circuit | |
JPH09135102A (en) | Attenuator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |