JP3563321B2 - Multi-band high frequency amplifier circuit - Google Patents
Multi-band high frequency amplifier circuit Download PDFInfo
- Publication number
- JP3563321B2 JP3563321B2 JP2000080862A JP2000080862A JP3563321B2 JP 3563321 B2 JP3563321 B2 JP 3563321B2 JP 2000080862 A JP2000080862 A JP 2000080862A JP 2000080862 A JP2000080862 A JP 2000080862A JP 3563321 B2 JP3563321 B2 JP 3563321B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- input
- amplifier circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えば1GHz以上の高周波信号を増幅処理するマルチバンド高周波増幅回路に関するものである。
【0002】
【従来の技術】
最近では、多周波数のワイヤレス通信を用いたサービスに対応する単一のワイヤレス装置(複数の周波数帯域で動作するもの)の開発が進められている。
【0003】
図12は複数の周波数帯域の増幅回路を1チップに集積化した従来のマルチバンド高周波増幅回路の例であり、1999 IEEE MIT−S International Microwave Symposiumで発表されたものである。
【0004】
この構成では、信号を入力する入力端子1A、信号を出力する出力端子2A、信号を増幅する能動素子を有する増幅部30A、入力端子1Aと増幅部30Aのインピーダンス整合を行う入力整合回路10A、出力端子2Aと増幅部30Aのインピーダンス整合を行う出力整合回路20Aから第1の増幅回路を構成し、また、信号を入力する入力端子1B、信号を出力する出力端子2B、信号を増幅する能動素子を有する増幅部30B、入力端子1Bと増幅部30Bのインピーダンス整合を行う入力整合回路10B、出力端子2Bと増幅部30Bのインピーダンス整合を行う出力整合回路20Bから第2の増幅回路を構成している。
【0005】
そして、これら2つの増幅回路を異なる周波数帯域で動作させるよう単純に同一チップ上に合成し、さらに増幅部30A用のバイアス制御回路40A、増幅部30B用のバイアス制御回路40B、それらバイアス制御回路40A,40Bの一方を選択するためのバイアススイッチ50も同チップ上に合成したものである。3はバイアススイッチ用端子、4A,4Bはバイアス制御端子である。このように構成することによって、2個の増幅回路を選択的に動作させ、希望する周波数帯の利得を得ることができる。
【0006】
図13は複数の周波数帯域をカバーするような利得を持つ従来のマルチバンド高周波増幅回路の1つである負帰還型増幅器を示す図である。これは、入力端子1、出力端子2、信号を増幅する能動素子を有する増幅部30’、入力端子1と増幅部30’のインピーダンス整合を行う入力整合回路10、出力端子2と増幅部30’のインピーダンス整合を行う出力整合回路20、及びフィードバック回路60から構成したものである。この構成では、電子情報通信学会、モノリシックマイクロ波集積回路(平成9年発行)第3章に示されるように、利得が減少するが帯域は拡大されるという特徴を持っている。
【0007】
図14は以上の2つのマルチバンド高周波増幅回路の利得の周波数特性を示した図であり、実線の▲1▼が図12に示した高周波増幅回路の周波数特性、破線の▲2▼が図13に示した高周波増幅回路の周波数特性である。希望周波数をf1及びf2とすると、図12の構成の増幅回路では人出力端子の変更及びバイアス制御を行うことにより希望周波数帯で利得を得ることができる。一方、図13の構成の増幅回路では、希望周波数を含めて広帯域に利得を得ることができる。
【0008】
【発明が解決しようとする課題】
しかしながら、図12の構成の高周波増幅回路の例では、各周波数に対応した入出力整合回路、増幅部、バイアス制御回路等が必要であり、1チップに集積化しても回路のチップ面積が大きくなるという問題点があった。さらに、それぞれの周波数に合わせた人出力端子があり、外部との接続が煩雑になるという問題点があった。
【0009】
また、図13の構成の高周波増幅回路の例では、希望する周波数帯域以外でも利得を持つため、不要波のレベルが高くなるという問題点があった。さらに前記不要波を抑圧するためにはフィルタ回路を接続する必要があり、装置自体のサイズも大きくなるという問題点もあった。
【0010】
本発明は上記した問題点に鑑みてなされたものであり、その目的は、動作周波数帯域を可変できるようにして、上記した問題点を解消した高周波増幅回路を実現することである。
【0011】
【課題を解決するための手段】
このため第1の発明は、増幅部と、該増幅部と信号入力端子との間に設けた入力整合回路と、前記増幅部と信号出力端子との間に設けた出力整合回路を具備するマルチバンド高周波増幅回路において、前記増幅部は前記入力整合回路と前記出力整合回路との間に並列接続した複数の能動素子からなり、前記複数の能動素子の少なくとも1つについてその動作点を変化可能とし、前記それぞれの能動素子の動作点の組み合わせに応じて、前記入力整合回路及び前記出力整合回路の整合周波数が決定されるようにした。
【0012】
第2の発明は、第1の発明において、前記複数の能動素子は、そのサイズがすべて同じであるようにした。
【0013】
第3の発明は、第1の発明において、前記複数の能動素子の少なくとも1つは、他の能動素子とサイズが異なるようにした。
【0014】
【発明の実施の形態】
[本発明の原理]
図1は本発明のマルチバンド高周波増幅回路の原理構成図である。この回路は、信号を入力する入力端子1、信号を出力する出力端子2、信号を増幅する能動素子である複数のFET31,32,・・・,3iを有する増幅部30、入力端子1と増幅部30のインピーダンス整合を行う入力整合回路10、出力端子2と増幅部30のインピーダンス整合を行う出力整合回路20より構成されている。
【0015】
高周波増幅回路へ入る信号をain、aout、高周波増幅回路から出る信号をbin、boutとし、入力整合回路10に入る信号をafin_1,afin_2,・・・,afin_i,入力整合回路10から出る信号をbfin_1,bfin_2,・・・,bfin_iとし、出力整合回路20に入る信号をafout_1,afout_2,・・・,afout_i,出力整合回路20から出る信号をbfout_1,bfout_2,・・・,bfout_iとする。
【0016】
入力整合回路10、増幅部30、出力整合回路20の散乱行列をそれぞれSin,Samp,Soutとすると、高周波増幅回路の入出力信号は、以下の関係式により求められる。ただし、ωは周波数である。
【0017】
【0018】
一方、増幅部30はこれを構成する複数の能動素子であるFET31,32,,・・・3iの散乱行列を用いて以下のように示すことができる。FETの散乱行列を、
とすると、増幅部30の散乱行列は以下のようになる。
【0019】
【0020】
この散乱行列は能動素子FETのバイアス条件に依存して変化する。式(1)〜(3)より、増幅部30の散乱行列Sampの値が変化すれば、一意に入力整合回路10及び出力整合回路20の散乱行列Sin,Soutが変化することがわかる。つまり、増幅部30の能動素子のバイアス点(動作点)を変えることにより、入力整合回路10及び出力整合回路20の境界条件(負荷インピーダンス)を変えることができるので、入力整合回路10及び出力整合回路20の構成を変更せずに、整合周波数を変えることができる。
【0021】
また、高周波増幅回路全体の特性を示す散乱行列Sは式(1)〜(3)、(5)より以下の関係式で示される。
【0022】
従って、周波数ω1,ω2,・・・,ωiで動作する高周波増幅回路は、動作周波数に対応した増幅部30のバイアス条件を設定し、上記式(6)についてω1,ω2,・・・,ωiの周波数すべてにおいて、S(ωn)が所望の特性を満たすSin(ωn),Sout(ωn)を求めることにより、本発明のマルチバンド対応の高周波増幅回路を実現することができる。
【0023】
[第1の実施形態]
図2は本発明の第1の実施形態のマルチバンド高周波増幅回路の構成を示している。本実施形態の高周波増幅回路は、信号を入力する入力端子1、信号を出力する出力端子2、信号を増幅する能動素子を有する増幅部30、入力端子1と増幅部30のインピーダンス整合を行う入力整合回路10、出力端子2と増幅部30のインピーダンス整合を行う出力整合回路20より構成されている。なお、本実施形態の高周波増幅回路においては、増幅部30は能動素子としての2つのFET301,302を具備している。
【0024】
図2のように構成することにより、本実施形態の高周波増幅回路は、信号を入力端子1より入力すると、所望の周波数で、入力端子1と出力端子2が、それぞれ入力整合回路10と出力整合回路20を介して増幅部30とインピーダンス整合し、所望の周波数で信号増幅を行うことができる。
【0025】
図3、図4はそれぞれ増幅部30を構成するFET301,302の入出力反射特性(入出力インピーダンス)のドレインバイアス依存性、ゲートバイアス依存性を示している。
【0026】
図3はFET301,302のゲートバイアスを0V、周波数を20GHzとしたとき、ドレインバイアスを0V〜2Vまで変化させたときの反射特性を示すもので、S11はFETのゲート側の反射特性(入力インピーダンス)、S22はドレイン側の反射特性(出力インピーダンス)である。図3に示すように、ドレインバイアスを変化させることにより、FETの反射特性S11,S22(入出力インピーダンス)を大きく変化させることができる。特にこの場合には、S22の変化が大きい。
【0027】
図4はFET301,302のドレインバイアスを2V、周波数を20GHzとしたとき、ゲートバイアスを−0.7V〜0.2Vまで変化させたときの反射特性を示している。この図4に示すように、ゲートバイアスを変化させることにより、FETの反射特性S11,S22(入出力インピーダンス)を大きく変化させることができる。特にこの場合はS11の変化が大きい。
【0028】
以上のように、増幅部30を構成するFET301,302はバイアス点(動作点)を変えることにより、その入出力インピーダンスを大きく変化させることができるので、本実施形態の高周波増幅回路を構成する入力整合回路10及び出力整合回路20は、そのFETのバイアス点の変更により、整合周波数を所望の周波数に変えることができる。バイアス点の変更切替は、例えば、個々のFETについて複数のバイアス回路を予め構成しておいて、外部から制御信号により特定のバイアス回路が選択されるようにしておけばよい(図示せず)。
【0029】
図5は図2に示す高周波増幅回路の増幅部30のFET301,302のバイアス動作モードを示している。ONはゲートバイアス0V、OFFはゲートバイアス−0.7Vで、それぞれのドレインバイアスは2Vのときを表している。本実施形態では増幅部30でFETを2個使用しているので、上記バイアス条件の場合、FETを1つずつONにする場合と2つを同時にONにする場合の3つの動作モード1,2,3を実現できる。
【0030】
本実施形態の高周波増幅回路の入力整合回路10及び出力整合回路20は、上記した3つの動作モード1,2,3のときに、その高周波増幅回路の動作周波数がそれぞれf1,f2,f3となるように設計されている。図6はそれぞれの動作モードのときの高周波増幅回路の特性を示している。図中にはそれぞれ、S21 ,S11 ,S22を示している。なお、S21は挿入損失である。これらS21 ,S11 ,S22をみると、図5に示す動作モード1,2,3に合わせて、高周波増幅回路の動作周波数がf1,f2,f3と変化していることが分かる。
【0031】
以上のように、本実施形態の高周波増幅回路は、増幅部30のFETのバイアス点(動作点)を変えることにより、マルチバンドに対応した増幅動作をすることができる。
【0032】
なお、本実施形態ではFETのゲートバイアスを0Vと−0.7Vとしたときの組合せの場合を示したが、それ以外のバイアス点の組合せであってよい。さらに、ドレインバイアスを変化させた場合の組合せであってもよい。また、増幅部30の能動素子の構成は、カスコード接続やダーリントン接続されたFETとしてもよい。
【0033】
[第2の実施形態]
図7は本発明の第2の実施形態の構成を示している。本実施形態の高周波増幅回路は、その基本的構成は図2に示したものと同じであるが、ここでは増幅部30が能動素子としての3つのFET301,302,303により構成されている。
【0034】
図7のように構成することにより、信号を入力端子1より入力すると所望の周波数で、入力端子1と出力端子2が、それぞれ入力整合回路10と出力整合回路20を介して増幅部30とインピーダンス整合し、所望の周波数で信号増幅を行うことができる。
【0035】
本実施形態は増幅部30のFETの数を3つに増やしたことを特徴としており、FETを3つに増やすことにより、図8に示すように7つの動作モード1〜7を実現できる。
【0036】
ここで、ONはドレインバイアス2V、ゲートバイアス0Vを示しており、OFFはドレインバイアス2V、ゲートバイアス−0.7Vを示している。つまり、1つのFETのみをONとし、残りの2つをOFFとする組合せ3つのモード、2つのFETをONとし、残りの1つをOFFとする組合せ3つのモード、3つのFETすべてをONとする1つのモードの計7つのモードを実現できる。
【0037】
本実施形態の高周波増幅回路の入力整合回路10及び出力整合回路10は、上記したの7つの動作モードの各バイアス条件に応じて、増幅回路の動作周波数が互いに異なる7つの周波数に整合するよう設計されている。
【0038】
以上から、本実施形態の高周波増幅回路においても、増幅部30のFETのバイアス点を変えることにより、マルチバンドに対応した増幅動作をすることができ、さらに図2に示した高周波増幅回路の場合よりも周波数の数を大きくすることができる。
【0039】
なお、本実施形態でもFETのゲートバイアスを0Vと−0.7Vとしたしたときの組合せの場合を示したが、それ以外のバイアス点の組合せであってよい。さらに、ドレインバイアスを変化させた場合の組合せであってもよい。また、増幅部30の能動素子の構成は、カスコード接続やダーリントン接続されたFETとしてもよい。
【0040】
[第3の実施形態]
図9は本発明の第3の実施形態の構成を示している。本実施形態の高周波増幅回路は、図7に示した高周波増幅回路と基本的に同じであるが、増幅部30は能動素子として互いに異なるゲート幅の3つのFET311,312,313を使用して構成されている。
【0041】
図9のように構成することにより、信号を入力端子1より入力すると所望の周波数で、入力端子1と出力端子2が、それぞれ入力整合回路10と出力整合回路20を介して増幅部30とインピーダンス整合し、所望の周波数で信号増幅を行うことができる。
【0042】
本実施形態は増幅部30のFET311,312,313のサイズを同一としていないことを特徴としており、このようにFETのサイズを異ならせることにより、FETのバイアス可変時の入出力インピーダンスの変化範囲をより大きくすることができる。図10、図11はFETのゲート幅(50μmから400μmまで変化させた場合)とバイアス点の両方を変化させた場合のFETが取り得る入力反射特性S11(入力インピーダンス)、出力反射特性S22(出力インピーダンス)を示している。
【0043】
これらの図が示すように、バイアス点の変化に加えて、ゲート幅を変更することにより、前記した図3、図4の場合と比較して、FETの入力反射特性S11(入力インピーダンス)と出力反射特性S22(出力インピーダンス)を広範囲で設定することができる。
【0044】
従って、本実施形態の高周波増幅回路は入力整合回路10及び出力整合回路20の境界条件範囲(負荷インピーダンスの設定範囲)を広げることができるので、マルチバンド対応の入出力整合回路を容易に実現することができるとともに、動作周波数の設定自由度を広げることができる。
【0045】
なお、本実施形態では高周波増幅回路の増幅部30のFETの数を3つとしたが、4つ、5つと数を増やせば、増やす程この増幅回路が適用できる周波数帯域が多くなる。さらにFETのゲート幅の種類の数を変えることにより、一層動作周波数の設定自由度を広げることができる。また、増幅部の能動素子の構成は、カスコード接続やダーリントン接続されたFETとしてもよい。
【0046】
【発明の効果】
以上説明したように、本発明の高周波増幅回路ではマルチバンド対応の高周波増幅回路を小型に実現できるとともに、増幅部のバイアスを変えることにより所望の周波数帯域動作を実現し、かつその周波数帯域を変化させることができるという利点がある。
【図面の簡単な説明】
【図1】本発明のマルチバンド高周波増幅回路の原理説明用の回路図である。
【図2】本発明の第1の実施形態のマルチバンド高周波増幅回路の回路図である。
【図3】図2の回路のドレイン電圧依存性を示す入出力反射特性図である。
【図4】図2の回路のゲート電圧依存性を示す入出力反射特性図である。
【図5】図2の回路の動作モードの説明図である。
【図6】図2の回路の各動作モードでのS21 ,S11 ,S22の周波数特性図である。
【図7】本発明の第2の実施形態のマルチバンド高周波増幅回路の回路図である。
【図8】図7の回路の動作モードの説明図である。
【図9】本発明の第3の実施形態のマルチバンド高周波増幅回路の回路図である。
【図10】図9の回路のゲート幅を変えたときのドレイン電圧依存性を示す入出力反射特性図である。
【図11】図9の回路のゲート幅を変えたときのゲート電圧依存性を示す入出力反射特性図である。。
【図12】従来のマルチバンド高周波増幅回路の回路図である。
【図13】従来の別のマルチバンド高周波増幅回路の回路図である。
【図14】従来のマルチバンド高周波増幅回路の利得の周波数特性図である。
【符号の説明】
1,1A,1B:入力端子
2,2A,2B:出力端子
3:バイアススイッチ用端子
4A,4B:バイアス端子
10,10A,10B:入力整合回路
20,20A,20B:出力整合回路
30、30’:増幅部
31〜3i,301〜303,311〜313:FET
40A,40B:バイアス制御回路
50:バイアススイッチ
60:フィードバック回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multi-band high-frequency amplifier circuit that amplifies a high-frequency signal of, for example, 1 GHz or more.
[0002]
[Prior art]
Recently, a single wireless device (operating in a plurality of frequency bands) corresponding to a service using multi-frequency wireless communication has been developed.
[0003]
FIG. 12 shows an example of a conventional multi-band high-frequency amplifier circuit in which amplifier circuits of a plurality of frequency bands are integrated on one chip, which was announced at the 1999 IEEE MIT-S International Microwave Symposium.
[0004]
In this configuration, an
[0005]
Then, these two amplifier circuits are simply synthesized on the same chip so as to operate in different frequency bands, and a
[0006]
FIG. 13 is a diagram showing a negative feedback amplifier which is one of the conventional multi-band high-frequency amplifier circuits having a gain covering a plurality of frequency bands. This includes an
[0007]
FIG. 14 is a diagram showing the frequency characteristics of the gain of the above two multi-band high-frequency amplifier circuits. The solid line (1) shows the frequency characteristics of the high-frequency amplifier circuit shown in FIG. 12, and the broken line (2) shows FIG. 3 shows frequency characteristics of the high-frequency amplifier circuit shown in FIG. When the desired frequency is f 1 and f 2, it is possible to obtain a gain at a desired frequency band by performing the changes and the bias control of the human output terminal in the amplifier circuit configuration of Figure 12. On the other hand, in the amplifier circuit having the configuration of FIG. 13, gain can be obtained in a wide band including a desired frequency.
[0008]
[Problems to be solved by the invention]
However, in the example of the high-frequency amplifier circuit having the configuration of FIG. 12, an input / output matching circuit, an amplifier, a bias control circuit, and the like corresponding to each frequency are required, and the chip area of the circuit becomes large even when integrated on one chip. There was a problem. Further, there is a human output terminal adapted to each frequency, and there is a problem that connection to the outside becomes complicated.
[0009]
Further, in the example of the high-frequency amplifier circuit having the configuration shown in FIG. 13, there is a problem that the level of the unnecessary wave becomes high because it has a gain even in a frequency band other than a desired frequency band. Further, it is necessary to connect a filter circuit in order to suppress the unnecessary wave, and there is a problem that the size of the device itself is increased.
[0010]
The present invention has been made in view of the above-described problems, and an object of the present invention is to realize a high-frequency amplifier circuit that can change the operating frequency band and that solves the above-mentioned problems.
[0011]
[Means for Solving the Problems]
Therefore the first invention comprises a amplification unit, an input matching circuit provided between the amplification portion and the signal input terminal, an output matching circuit provided between the amplifying unit and the signal output terminal In the multi-band high-frequency amplifier circuit, the amplification unit includes a plurality of active elements connected in parallel between the input matching circuit and the output matching circuit, and an operating point of at least one of the plurality of active elements can be changed. The matching frequencies of the input matching circuit and the output matching circuit are determined according to a combination of operating points of the respective active elements.
[0012]
In a second aspect based on the first aspect, the plurality of active elements are all the same in size.
[0013]
In a third aspect based on the first aspect, at least one of the plurality of active elements is different in size from other active elements.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
[Principle of the present invention]
FIG. 1 is a diagram showing the principle configuration of a multi-band high-frequency amplifier circuit according to the present invention. This circuit includes an
[0015]
A signal entering the high-frequency amplifier circuit a in, a out, a signal emanating from the high frequency amplifying circuit and b in, b out, a signal input to the input matching circuit 10 a fin_1, a fin_2, ··· , a fin_i, input matching signal b Fin_1 leaving the circuit 10, b fin_2, ···, b fin_i and, a signal input to the output matching circuit 20 a fout_1, a fout_2, ··· , a fout_i, a signal emanating from the output matching circuit 20 b fout — 1 , b fout — 2 ,..., b fout — i .
[0016]
Assuming that the scattering matrices of the
[0017]
[0018]
On the other hand, the amplifying
Then, the scattering matrix of the
[0019]
[0020]
This scattering matrix changes depending on the bias condition of the active element FET. Equations (1) to (3) show that if the value of the scattering matrix Samp of the amplifying
[0021]
Further, the scattering matrix S indicating the characteristics of the entire high-frequency amplifier circuit is expressed by the following relational expressions from Expressions (1) to (3) and (5).
[0022]
Accordingly, the high-frequency amplifier circuit operating at the frequencies ω1, ω2,..., Ωi sets the bias condition of the
[0023]
[First Embodiment]
FIG. 2 shows the configuration of the multi-band high-frequency amplifier circuit according to the first embodiment of the present invention. The high-frequency amplifier circuit according to the present embodiment has an
[0024]
With the configuration as shown in FIG. 2, when a signal is input from the
[0025]
3 and 4 show the dependence of the input / output reflection characteristics (input / output impedance) of the
[0026]
FIG. 3 shows the reflection characteristics when the drain bias is changed from 0 V to 2 V when the gate bias of the
[0027]
FIG. 4 shows reflection characteristics when the gate bias is changed from −0.7 V to 0.2 V when the drain bias of the
[0028]
As described above, the input and output impedances of the
[0029]
FIG. 5 shows a bias operation mode of the
[0030]
In the
[0031]
As described above, by changing the bias point (operating point) of the FET of the amplifying
[0032]
In this embodiment, the combination in which the gate bias of the FET is set to 0 V and -0.7 V is shown, but other combinations of bias points may be used. Further, a combination in which the drain bias is changed may be used. The configuration of the active element of the
[0033]
[Second embodiment]
FIG. 7 shows the configuration of the second embodiment of the present invention. The basic configuration of the high-frequency amplifier circuit of this embodiment is the same as that shown in FIG. 2, but here, the amplifying
[0034]
With the configuration as shown in FIG. 7, when a signal is input from the
[0035]
The present embodiment is characterized in that the number of FETs of the
[0036]
Here, ON indicates a drain bias of 2 V and a gate bias of 0 V, and OFF indicates a drain bias of 2 V and a gate bias of -0.7 V. That is, a combination of three modes in which only one FET is turned on and the remaining two are turned off, a combination of three modes in which two FETs are turned on and the remaining one is turned off, and all three FETs are turned on. Thus, a total of seven modes can be realized.
[0037]
The
[0038]
As described above, also in the high-frequency amplifier circuit of the present embodiment, the amplification operation corresponding to the multi-band can be performed by changing the bias point of the FET of the
[0039]
In the present embodiment, a combination in which the gate bias of the FET is set to 0 V and −0.7 V is shown, but a combination of other bias points may be used. Further, a combination in which the drain bias is changed may be used. The configuration of the active element of the
[0040]
[Third Embodiment]
FIG. 9 shows the configuration of the third embodiment of the present invention. The high-frequency amplifier circuit of this embodiment is basically the same as the high-frequency amplifier circuit shown in FIG. 7, but the amplifying
[0041]
With the configuration as shown in FIG. 9, when a signal is input from the
[0042]
The present embodiment is characterized in that the sizes of the
[0043]
As shown in these figures, by changing the gate width in addition to the change of the bias point, the input reflection characteristic S 11 (input impedance) of the FET and the input reflection characteristic S 11 (input impedance) of the FET are compared with those of FIGS. The output reflection characteristics S 22 (output impedance) can be set in a wide range.
[0044]
Therefore, the high-frequency amplifier circuit of the present embodiment can expand the boundary condition range (set range of the load impedance) between the
[0045]
In the present embodiment, the number of FETs in the amplifying
[0046]
【The invention's effect】
As described above, in the high-frequency amplifier circuit of the present invention, a multi-band high-frequency amplifier circuit can be realized in a small size, and a desired frequency band operation can be realized by changing the bias of the amplifier, and the frequency band can be changed. There is an advantage that it can be done.
[Brief description of the drawings]
FIG. 1 is a circuit diagram for explaining the principle of a multi-band high-frequency amplifier circuit according to the present invention.
FIG. 2 is a circuit diagram of the multi-band high-frequency amplifier circuit according to the first embodiment of the present invention.
FIG. 3 is an input / output reflection characteristic diagram showing the drain voltage dependency of the circuit of FIG. 2;
FIG. 4 is an input / output reflection characteristic diagram showing the gate voltage dependence of the circuit of FIG. 2;
FIG. 5 is an explanatory diagram of an operation mode of the circuit of FIG. 2;
FIG. 6 is a frequency characteristic diagram of S 21 , S 11 , and S 22 in each operation mode of the circuit of FIG. 2;
FIG. 7 is a circuit diagram of a multi-band high-frequency amplifier circuit according to a second embodiment of the present invention.
FIG. 8 is an explanatory diagram of an operation mode of the circuit of FIG. 7;
FIG. 9 is a circuit diagram of a multi-band high-frequency amplifier circuit according to a third embodiment of the present invention.
10 is an input / output reflection characteristic diagram showing the drain voltage dependency when the gate width of the circuit of FIG. 9 is changed.
FIG. 11 is an input / output reflection characteristic diagram showing gate voltage dependence when the gate width of the circuit of FIG. 9 is changed. .
FIG. 12 is a circuit diagram of a conventional multi-band high-frequency amplifier circuit.
FIG. 13 is a circuit diagram of another conventional multiband high-frequency amplifier circuit.
FIG. 14 is a frequency characteristic diagram of the gain of the conventional multiband high-frequency amplifier circuit.
[Explanation of symbols]
1, 1A, 1B: input terminal 2, 2A, 2B: output terminal 3: bias switch terminal 4A, 4B:
40A, 40B: Bias control circuit 50: Bias switch 60: Feedback circuit
Claims (3)
前記増幅部は前記入力整合回路と前記出力整合回路との間に並列接続した複数の能動素子からなり、
前記複数の能動素子の少なくとも1つについてその動作点を変化可能とし、前記それぞれの能動素子の動作点の組み合わせに応じて、前記入力整合回路及び前記出力整合回路の整合周波数が決定されるようにしたことを特徴とするマルチバンド高周波増幅回路。And amplification unit, an input matching circuit provided between the amplification portion and the signal input terminal, a multi-band high-frequency amplifier circuit and an output matching circuit provided between the amplifying unit and the signal output terminal,
The amplification unit includes a plurality of active elements connected in parallel between the input matching circuit and the output matching circuit,
The operating point of at least one of the plurality of active elements can be changed, and a matching frequency of the input matching circuit and the output matching circuit is determined according to a combination of operating points of the respective active elements. A multi-band high-frequency amplifier circuit characterized in that:
前記複数の能動素子は、そのサイズがすべて同じであることを特徴とするマルチバンド高周波増幅回路。In claim 1,
The multi-band high-frequency amplifier circuit, wherein the plurality of active elements have the same size.
前記複数の能動素子の少なくとも1つは、他の能動素子とサイズが異なることを特徴とするマルチバンド高周波増幅回路。In claim 1,
At least one of the plurality of active elements has a different size from other active elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000080862A JP3563321B2 (en) | 2000-03-22 | 2000-03-22 | Multi-band high frequency amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000080862A JP3563321B2 (en) | 2000-03-22 | 2000-03-22 | Multi-band high frequency amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001267864A JP2001267864A (en) | 2001-09-28 |
JP3563321B2 true JP3563321B2 (en) | 2004-09-08 |
Family
ID=18597895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000080862A Expired - Fee Related JP3563321B2 (en) | 2000-03-22 | 2000-03-22 | Multi-band high frequency amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3563321B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004072638A (en) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | Distributed amplifier |
TW200518345A (en) * | 2003-08-08 | 2005-06-01 | Renesas Tech Corp | Semiconductor device |
JP4585337B2 (en) | 2005-03-14 | 2010-11-24 | 株式会社エヌ・ティ・ティ・ドコモ | Bias circuit |
JP5143523B2 (en) | 2006-10-25 | 2013-02-13 | 株式会社エヌ・ティ・ティ・ドコモ | Bias circuit |
WO2008099464A1 (en) * | 2007-02-13 | 2008-08-21 | Panasonic Corporation | Power amplifier |
US8326246B2 (en) * | 2007-07-10 | 2012-12-04 | Qualcomm Incorporated | Super regenerative (SR) apparatus having plurality of parallel SR amplifiers tuned to distinct frequencies |
US9603187B2 (en) * | 2012-11-14 | 2017-03-21 | Qualcomm Incorporated | Omni-band amplifiers |
-
2000
- 2000-03-22 JP JP2000080862A patent/JP3563321B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001267864A (en) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7218185B2 (en) | Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same | |
JP5453120B2 (en) | Multiband matching circuit and multiband power amplifier | |
US7650163B2 (en) | Impedance matching circuit for a multi-band radio frequency device | |
US20090179711A1 (en) | Matching circuit | |
US20230108382A1 (en) | Dual-band low-noise amplifier circuit, low-noise amplifier, and device | |
JPWO2004082138A1 (en) | Matching circuit | |
KR100414252B1 (en) | Multistage amplifier | |
JPH08130419A (en) | Amplifier and receiver and communication equipment with the amplifier | |
US5021743A (en) | Biasing networks for matrix amplifiers | |
JP4838572B2 (en) | Stabilization circuit, multiband amplifier circuit | |
KR20010053413A (en) | Mobile telephone system | |
JP2004147045A (en) | High-frequency switch | |
WO2017199690A1 (en) | Impedance matching circuit, high-frequency front end circuit, and communication device | |
JP3563321B2 (en) | Multi-band high frequency amplifier circuit | |
US9634615B1 (en) | Multi-band Doherty amplifier device and method therefor | |
US6630861B2 (en) | Variable gain amplifier | |
JPH01137710A (en) | Wide band amplifier | |
JPH0870207A (en) | Impedance matching circuit | |
JP4672652B2 (en) | Single pole single throw switch, single pole double throw switch and multipole multi throw switch | |
ES2342401T3 (en) | MIXER WITH FEEDBACK. | |
US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
JP2005027062A (en) | High frequency amplifying circuit and mobile communication terminal using the same | |
JP2004104394A (en) | High frequency switch | |
JP2004364068A (en) | Frequency band variable amplifier | |
JP6532618B2 (en) | High frequency circuit and high frequency power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |