JP2001265647A - 基板システム、基板システムにおけるメモリ制御方法および基板システムにおけるメモリ置換方法 - Google Patents
基板システム、基板システムにおけるメモリ制御方法および基板システムにおけるメモリ置換方法Info
- Publication number
- JP2001265647A JP2001265647A JP2000076900A JP2000076900A JP2001265647A JP 2001265647 A JP2001265647 A JP 2001265647A JP 2000076900 A JP2000076900 A JP 2000076900A JP 2000076900 A JP2000076900 A JP 2000076900A JP 2001265647 A JP2001265647 A JP 2001265647A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- board system
- microcomputer
- dram
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 所望のマイコンとメモリとの組合せを自由に
使用できるようにして基板システム設計の自由度を向上
させ、また、使用するメモリを置換する場合、マイコン
置換による基板システム設計のやりなおしの必要をなく
し、コストを低減する基板システムを得ること。 【解決手段】 マイクロコンピュータ（マイコン）２お
よびメモリ（ＥＤＯ−ＤＲＡＭ）６を備えた基板システ
ムにおいて、マイコン２およびＥＤＯ−ＤＲＡＭ６とは
別体に設けられ、ＦＰＧＡ用ＲＯＭ４の回路情報を読み
込み、ＤＲＡＭコントローラとしてＥＤＯ−ＤＲＡＭ６
を制御するＦＰＧＡ３を備えている。
使用できるようにして基板システム設計の自由度を向上
させ、また、使用するメモリを置換する場合、マイコン
置換による基板システム設計のやりなおしの必要をなく
し、コストを低減する基板システムを得ること。 【解決手段】 マイクロコンピュータ（マイコン）２お
よびメモリ（ＥＤＯ−ＤＲＡＭ）６を備えた基板システ
ムにおいて、マイコン２およびＥＤＯ−ＤＲＡＭ６とは
別体に設けられ、ＦＰＧＡ用ＲＯＭ４の回路情報を読み
込み、ＤＲＡＭコントローラとしてＥＤＯ−ＤＲＡＭ６
を制御するＦＰＧＡ３を備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロコンピ
ュータ（マイコン），メモリおよびメモリコントローラ
を備えた基板システム、基板システムにおけるメモリ制
御方法および基板システムにおけるメモリ置換方法に関
し、特に、空調，照明等の設備機器用コントローラのハ
ードウェア（Ｈ／Ｗ）等に用いられる基板システム、基
板システムにおけるメモリ制御方法および基板システム
におけるメモリ置換方法に関するものである。
ュータ（マイコン），メモリおよびメモリコントローラ
を備えた基板システム、基板システムにおけるメモリ制
御方法および基板システムにおけるメモリ置換方法に関
し、特に、空調，照明等の設備機器用コントローラのハ
ードウェア（Ｈ／Ｗ）等に用いられる基板システム、基
板システムにおけるメモリ制御方法および基板システム
におけるメモリ置換方法に関するものである。
【０００２】
【従来の技術】設備機器用コントローラのハードウェア
（Ｈ／Ｗ）等に用いられる基板システムにおいては、一
般に、メモリコントローラによりメモリを制御してい
る。メモリのなかでもＤＲＡＭは、ローアドレス，カラ
ムアドレス制御やリフレッシュ動作を必要とするため、
他のデバイスに比べて特に制御が複雑となる。このた
め、汎用ロジックＩＣ等でメモリコントローラ（ここで
はＤＲＡＭコントローラ）を構成することは難しく、使
用されるマイクロコンピュータ（マイコン）に内蔵され
たＤＲＡＭコントローラ、または、使用されるマイコン
専用に開発されたマイコン専用ＩＣに内臓されたＤＲＡ
Ｍコントローラが使用される。
（Ｈ／Ｗ）等に用いられる基板システムにおいては、一
般に、メモリコントローラによりメモリを制御してい
る。メモリのなかでもＤＲＡＭは、ローアドレス，カラ
ムアドレス制御やリフレッシュ動作を必要とするため、
他のデバイスに比べて特に制御が複雑となる。このた
め、汎用ロジックＩＣ等でメモリコントローラ（ここで
はＤＲＡＭコントローラ）を構成することは難しく、使
用されるマイクロコンピュータ（マイコン）に内蔵され
たＤＲＡＭコントローラ、または、使用されるマイコン
専用に開発されたマイコン専用ＩＣに内臓されたＤＲＡ
Ｍコントローラが使用される。
【０００３】図７は、従来の基板システムの概略構成を
示す図である。この基板システムは、マイコン９１と、
マイコン９１に内蔵されたＤＲＡＭコントローラ９２
と、メモリ用パターン９３上に配置されたＤＲＡＭ（Ｅ
ＤＯ−ＤＲＡＭ（extended data out DRAM）等）９４
と、を備えている。Ｈ／Ｗ設計時において、ＤＲＡＭ９
４としては、マイコン９１に内蔵されたＤＲＡＭコント
ローラ９２の制御仕様に適合するアクセス方式および容
量のものが選定される。
示す図である。この基板システムは、マイコン９１と、
マイコン９１に内蔵されたＤＲＡＭコントローラ９２
と、メモリ用パターン９３上に配置されたＤＲＡＭ（Ｅ
ＤＯ−ＤＲＡＭ（extended data out DRAM）等）９４
と、を備えている。Ｈ／Ｗ設計時において、ＤＲＡＭ９
４としては、マイコン９１に内蔵されたＤＲＡＭコント
ローラ９２の制御仕様に適合するアクセス方式および容
量のものが選定される。
【０００４】また、マイコン９１内蔵のＤＲＡＭコント
ローラ９２を用いない場合は、マイコン９１専用に開発
されたＩＣに内臓されたＤＲＡＭコントローラに適合す
るアクセス方式および容量のものが選定される。ＤＲＡ
Ｍ９４に代えてＤＲＡＭ以外のメモリ、たとえば、ＳＲ
ＡＭ，フラッシュメモリ等を使用する場合も、使用され
るマイコン内蔵のメモリコントローラまたは使用される
マイコン専用ＩＣ内蔵のメモリコントローラに適合する
アクセス方式および容量のものが選定される。逆に、使
用すべきメモリが決まっている場合は、このメモリに適
合するマイコンを選定する。
ローラ９２を用いない場合は、マイコン９１専用に開発
されたＩＣに内臓されたＤＲＡＭコントローラに適合す
るアクセス方式および容量のものが選定される。ＤＲＡ
Ｍ９４に代えてＤＲＡＭ以外のメモリ、たとえば、ＳＲ
ＡＭ，フラッシュメモリ等を使用する場合も、使用され
るマイコン内蔵のメモリコントローラまたは使用される
マイコン専用ＩＣ内蔵のメモリコントローラに適合する
アクセス方式および容量のものが選定される。逆に、使
用すべきメモリが決まっている場合は、このメモリに適
合するマイコンを選定する。
【０００５】ところで、近年、ＤＲＡＭの大容量化，高
速化が加速的に進んでおり、また、新たなアクセス方式
のＤＲＡＭが次々と提供されている。一方、古いタイプ
のＤＲＡＭはすぐに入手困難となる。また、ＤＲＡＭ以
外のメモリに関しても同様に、大容量化，高速化が進ん
でおり、古いタイプのメモリがすぐに入手困難となる。
このように、使用していたメモリが入手困難になった場
合には、使用するメモリを置換する必要がある。
速化が加速的に進んでおり、また、新たなアクセス方式
のＤＲＡＭが次々と提供されている。一方、古いタイプ
のＤＲＡＭはすぐに入手困難となる。また、ＤＲＡＭ以
外のメモリに関しても同様に、大容量化，高速化が進ん
でおり、古いタイプのメモリがすぐに入手困難となる。
このように、使用していたメモリが入手困難になった場
合には、使用するメモリを置換する必要がある。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の技術によれば、使用するマイコンに内蔵されたメモ
リコントローラ、または、使用するマイコン専用ＩＣに
内臓されたメモリコントローラを使用するため、これら
のメモリコントローラに適合しないメモリは使用でき
ず、所望のマイコンとメモリとの組合せを使用できない
場合があり、基板システム設計の自由度が低下するとい
う問題点があった。
来の技術によれば、使用するマイコンに内蔵されたメモ
リコントローラ、または、使用するマイコン専用ＩＣに
内臓されたメモリコントローラを使用するため、これら
のメモリコントローラに適合しないメモリは使用でき
ず、所望のマイコンとメモリとの組合せを使用できない
場合があり、基板システム設計の自由度が低下するとい
う問題点があった。
【０００７】また、使用するマイコンに内蔵されたメモ
リコントローラ、または、使用するマイコン専用ＩＣに
内臓されたメモリコントローラを使用するため、設計完
了後にメモリを置換する場合、マイコンも置換しなけれ
ばならず、基板システム全体の設計をやりなおさなけれ
ばならなくなり、コストが上昇するという問題点があっ
た。特に、空調，照明等の設備機器用コントローラのよ
うに、小ロットの製品を長期的に継続生産する必要があ
る場合は、基板システムの設計変更にかかるコストを償
却できず、入手困難な古いタイプのメモリを継続して使
用せざるをえない。そして、古いタイプのメモリがまっ
たく入手できなくなったときは製品の生産が不可能とな
りえる。
リコントローラ、または、使用するマイコン専用ＩＣに
内臓されたメモリコントローラを使用するため、設計完
了後にメモリを置換する場合、マイコンも置換しなけれ
ばならず、基板システム全体の設計をやりなおさなけれ
ばならなくなり、コストが上昇するという問題点があっ
た。特に、空調，照明等の設備機器用コントローラのよ
うに、小ロットの製品を長期的に継続生産する必要があ
る場合は、基板システムの設計変更にかかるコストを償
却できず、入手困難な古いタイプのメモリを継続して使
用せざるをえない。そして、古いタイプのメモリがまっ
たく入手できなくなったときは製品の生産が不可能とな
りえる。
【０００８】この発明は、上記に鑑みてなされたもので
あって、所望のマイコンとメモリとの組合せを自由に使
用できるようにして基板システム設計の自由度を向上さ
せ、また、使用するメモリを置換する場合、マイコン置
換による基板システム設計のやりなおしの必要をなく
し、コストを低減する基板システム、基板システムにお
けるメモリ制御方法および基板システムにおけるメモリ
置換方法を得ることを目的とする。
あって、所望のマイコンとメモリとの組合せを自由に使
用できるようにして基板システム設計の自由度を向上さ
せ、また、使用するメモリを置換する場合、マイコン置
換による基板システム設計のやりなおしの必要をなく
し、コストを低減する基板システム、基板システムにお
けるメモリ制御方法および基板システムにおけるメモリ
置換方法を得ることを目的とする。
【０００９】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、この発明にかかる基板システム
にあっては、マイコンおよびメモリを備えた基板システ
ムにおいて、前記マイコンおよびメモリとは別体に設け
られ、前記メモリを制御するプログラマブル論理回路を
具備することを特徴とする。
目的を達成するために、この発明にかかる基板システム
にあっては、マイコンおよびメモリを備えた基板システ
ムにおいて、前記マイコンおよびメモリとは別体に設け
られ、前記メモリを制御するプログラマブル論理回路を
具備することを特徴とする。
【００１０】この発明によれば、マイコンおよびメモリ
とは別体に設けられたプログラマブル論理回路（ＦＰＧ
Ａ（field programmable gate array）等）がメモリを
制御する。これにより、所望のマイコンとメモリとの組
合せを自由に使用できるようになり、また、メモリを置
換する場合、マイコン置換による基板システム設計のや
りなおしの必要がなくなる。
とは別体に設けられたプログラマブル論理回路（ＦＰＧ
Ａ（field programmable gate array）等）がメモリを
制御する。これにより、所望のマイコンとメモリとの組
合せを自由に使用できるようになり、また、メモリを置
換する場合、マイコン置換による基板システム設計のや
りなおしの必要がなくなる。
【００１１】つぎの発明にかかる基板システムにあって
は、さらに、複数種類のメモリを基板上に配置するため
のメモリ用パターンを具備することを特徴とする。
は、さらに、複数種類のメモリを基板上に配置するため
のメモリ用パターンを具備することを特徴とする。
【００１２】この発明によれば、複数種類のメモリを基
板上に配置することができるメモリ用パターンを用いる
ことにより、メモリ用パターンを変更することなしに、
使用するメモリを置換することができる。
板上に配置することができるメモリ用パターンを用いる
ことにより、メモリ用パターンを変更することなしに、
使用するメモリを置換することができる。
【００１３】つぎの発明にかかる基板システムにおける
メモリ制御方法にあっては、マイコンおよびメモリとは
別体に設けられたプログラマブル論理回路にておいて、
回路情報を読み込んで特定の論理回路を構成する論理回
路構成工程と、前記論理回路構成工程で構成された論理
回路により前記メモリを制御する制御工程と、を含むこ
とを特徴とする。
メモリ制御方法にあっては、マイコンおよびメモリとは
別体に設けられたプログラマブル論理回路にておいて、
回路情報を読み込んで特定の論理回路を構成する論理回
路構成工程と、前記論理回路構成工程で構成された論理
回路により前記メモリを制御する制御工程と、を含むこ
とを特徴とする。
【００１４】この発明によれば、論理回路構成工程で、
マイコンおよびメモリとは別体に設けられたプログラマ
ブル論理回路にておいて、回路情報を読み込んで特定の
論理回路を構成し、制御工程で、論理回路構成工程で構
成された論理回路によりメモリを制御する。これによ
り、所望のマイコンとメモリとの組合せを自由に使用で
きるようになり、また、使用するメモリを置換する場
合、マイコン置換による基板システム設計のやりなおし
の必要がなくなる。
マイコンおよびメモリとは別体に設けられたプログラマ
ブル論理回路にておいて、回路情報を読み込んで特定の
論理回路を構成し、制御工程で、論理回路構成工程で構
成された論理回路によりメモリを制御する。これによ
り、所望のマイコンとメモリとの組合せを自由に使用で
きるようになり、また、使用するメモリを置換する場
合、マイコン置換による基板システム設計のやりなおし
の必要がなくなる。
【００１５】つぎの発明にかかる基板システムにおける
メモリ置換方法にあっては、マイコンと、メモリと、前
記マイコンおよびメモリとは別体に設けられ、前記メモ
リを制御するプログラマブル論理回路と、を備えた基板
システムにおけるメモリ置換方法であって、置換するメ
モリに応じて前記プログラマブル論理回路の回路情報を
変更することを特徴とする。
メモリ置換方法にあっては、マイコンと、メモリと、前
記マイコンおよびメモリとは別体に設けられ、前記メモ
リを制御するプログラマブル論理回路と、を備えた基板
システムにおけるメモリ置換方法であって、置換するメ
モリに応じて前記プログラマブル論理回路の回路情報を
変更することを特徴とする。
【００１６】この発明によれば、置換するメモリに応じ
てプログラマブル論理回路の回路情報を変更することに
より、使用するメモリを置換する場合、マイコン置換に
よる基板システム設計のやりなおしの必要がなくなる。
てプログラマブル論理回路の回路情報を変更することに
より、使用するメモリを置換する場合、マイコン置換に
よる基板システム設計のやりなおしの必要がなくなる。
【００１７】
【発明の実施の形態】以下、この発明にかかる基板シス
テム、基板システムにおけるメモリ制御方法および基板
システムにおけるメモリ置換方法の実施の形態を、図面
に基づいて詳細に説明する。なお、この実施の形態によ
り、この発明が限定されるものではない。
テム、基板システムにおけるメモリ制御方法および基板
システムにおけるメモリ置換方法の実施の形態を、図面
に基づいて詳細に説明する。なお、この実施の形態によ
り、この発明が限定されるものではない。
【００１８】実施の形態１．この発明の実施の形態１と
して、設備機器用のコントローラに用いられる基板シス
テムを例にあげる。この基板システムは、マイクロコン
ピュータ（マイコン）およびメモリとは別体に設けられ
たプログラマブル論理回路をメモリコントローラとして
使用するものである。プログラマブル論理回路は特に限
定されないが、ここではＦＰＧＡ（field programmable
gate array）を例にあげる。また、メモリも特に限定
されないが、ここではＥＤＯ−ＤＲＡＭ（extended dat
a outDRAM）を例にあげる。以下、まず、実施の形態１
の構成について説明する。
して、設備機器用のコントローラに用いられる基板シス
テムを例にあげる。この基板システムは、マイクロコン
ピュータ（マイコン）およびメモリとは別体に設けられ
たプログラマブル論理回路をメモリコントローラとして
使用するものである。プログラマブル論理回路は特に限
定されないが、ここではＦＰＧＡ（field programmable
gate array）を例にあげる。また、メモリも特に限定
されないが、ここではＥＤＯ−ＤＲＡＭ（extended dat
a outDRAM）を例にあげる。以下、まず、実施の形態１
の構成について説明する。
【００１９】図１は、この発明の実施の形態１にかかる
基板システムの概略構成を示す図である。この基板シス
テム１は、各種の演算処理，制御等を行うマイコン２
と、データ，命令等を記憶するＥＤＯ−ＤＲＡＭ６と、
ＥＤＯ−ＤＲＡＭ６を基板上に実装するためのメモリ用
パターン５と、ＥＤＯ−ＤＲＡＭ６を制御するためのメ
モリコントローラ（ここではＤＲＡＭコントローラ）と
して用いられるＦＰＧＡ３と、ＥＤＯ−ＤＲＡＭ６用の
ソフトウェア（Ｓ／Ｗ）が書き込まれたＦＰＧＡ用ＲＯ
Ｍ４と、を備えている。
基板システムの概略構成を示す図である。この基板シス
テム１は、各種の演算処理，制御等を行うマイコン２
と、データ，命令等を記憶するＥＤＯ−ＤＲＡＭ６と、
ＥＤＯ−ＤＲＡＭ６を基板上に実装するためのメモリ用
パターン５と、ＥＤＯ−ＤＲＡＭ６を制御するためのメ
モリコントローラ（ここではＤＲＡＭコントローラ）と
して用いられるＦＰＧＡ３と、ＥＤＯ−ＤＲＡＭ６用の
ソフトウェア（Ｓ／Ｗ）が書き込まれたＦＰＧＡ用ＲＯ
Ｍ４と、を備えている。
【００２０】マイコン２とＦＰＧＡ３とは、マイコン２
のアドレスバス，データバスおよび制御信号線により接
続されている。ＦＰＧＡ３とＦＰＧＡ用ＲＯＭ４とは２
線式シリアルバスで接続されている。ＦＰＧＡ用ＲＯＭ
４は特に限定されず、たとえばフラッシュＲＯＭ等であ
ってもよい。ＦＰＧＡ用ＲＯＭ４には、使用するＤＲＡ
Ｍ、すなわちＥＤＯ−ＤＲＡＭ６用のＤＲＡＭコントロ
ーラの回路情報が格納されている。
のアドレスバス，データバスおよび制御信号線により接
続されている。ＦＰＧＡ３とＦＰＧＡ用ＲＯＭ４とは２
線式シリアルバスで接続されている。ＦＰＧＡ用ＲＯＭ
４は特に限定されず、たとえばフラッシュＲＯＭ等であ
ってもよい。ＦＰＧＡ用ＲＯＭ４には、使用するＤＲＡ
Ｍ、すなわちＥＤＯ−ＤＲＡＭ６用のＤＲＡＭコントロ
ーラの回路情報が格納されている。
【００２１】ＦＰＧＡ３は、ＦＰＧＡ用ＲＯＭ４からこ
の回路情報を読み込んで論理回路を構成し、ＥＤＯ−Ｄ
ＲＡＭ６を制御するためのＤＲＡＭコントローラとして
動作する。メモリ用パターン５は、将来提供されるであ
ろうＤＲＡＭおよび他の構造のメモリ（ＳＲＡＭ，フラ
ッシュＲＯＭ等）も含めて複数種類のメモリが実装でき
るように構成されている。すなわち、ピン数，ピッチ
幅，パッケージ形状等が異なるメモリも実装できるよう
に、ＥＤＯ−ＤＲＡＭ６を実装する場合には使用しない
予備のパターンを備えている。
の回路情報を読み込んで論理回路を構成し、ＥＤＯ−Ｄ
ＲＡＭ６を制御するためのＤＲＡＭコントローラとして
動作する。メモリ用パターン５は、将来提供されるであ
ろうＤＲＡＭおよび他の構造のメモリ（ＳＲＡＭ，フラ
ッシュＲＯＭ等）も含めて複数種類のメモリが実装でき
るように構成されている。すなわち、ピン数，ピッチ
幅，パッケージ形状等が異なるメモリも実装できるよう
に、ＥＤＯ−ＤＲＡＭ６を実装する場合には使用しない
予備のパターンを備えている。
【００２２】以上の構成において、実施の形態１の動作
について図２のフローチャートを参照して説明する。図
２は、実施の形態１にかかるメモリ制御方法の流れを示
すフローチャートである。基板システム１に電源が投入
されると、まず、ＦＰＧＡ用ＲＯＭ４から２線式シリア
ルバスを介してＦＰＧＡ３に回路情報が読み込まれ、Ｆ
ＰＧＡ３がＥＤＯ−ＤＲＡＭ６用のＤＲＡＭコントロー
ラとして起動する（ステップＳ１）。ＦＰＧＡ３が起動
したあと、マイコン２のリセットが解除され、基板シス
テム１全体が起動し、ＥＤＯ−ＤＲＡＭ６へのアクセス
が実行される（ステップＳ２）。
について図２のフローチャートを参照して説明する。図
２は、実施の形態１にかかるメモリ制御方法の流れを示
すフローチャートである。基板システム１に電源が投入
されると、まず、ＦＰＧＡ用ＲＯＭ４から２線式シリア
ルバスを介してＦＰＧＡ３に回路情報が読み込まれ、Ｆ
ＰＧＡ３がＥＤＯ−ＤＲＡＭ６用のＤＲＡＭコントロー
ラとして起動する（ステップＳ１）。ＦＰＧＡ３が起動
したあと、マイコン２のリセットが解除され、基板シス
テム１全体が起動し、ＥＤＯ−ＤＲＡＭ６へのアクセス
が実行される（ステップＳ２）。
【００２３】前述したように、実施の形態１によれば、
マイコン２およびＥＤＯ−ＤＲＡＭ６とは別体のＦＰＧ
Ａ３をメモリコントローラとして用いるため、基板シス
テム設計がマイコン，メモリの種類に依存することがな
くなり、基板初期設計時に、入手性，コスト等を検討
し、最適なマイコン，メモリを使用することができ、設
計の自由度を向上させることができる。また、将来メモ
リを置換する場合も、基板システムの大幅な変更を行う
必要がなくなり、コストを低減することができる。ま
た、将来提供されるであろうメモリにも対応するメモリ
用パターン５を用いるため、将来メモリを置換する場合
にメモリ用パターンを修正する必要がなくなり、さらに
コストを低減することができる。
マイコン２およびＥＤＯ−ＤＲＡＭ６とは別体のＦＰＧ
Ａ３をメモリコントローラとして用いるため、基板シス
テム設計がマイコン，メモリの種類に依存することがな
くなり、基板初期設計時に、入手性，コスト等を検討
し、最適なマイコン，メモリを使用することができ、設
計の自由度を向上させることができる。また、将来メモ
リを置換する場合も、基板システムの大幅な変更を行う
必要がなくなり、コストを低減することができる。ま
た、将来提供されるであろうメモリにも対応するメモリ
用パターン５を用いるため、将来メモリを置換する場合
にメモリ用パターンを修正する必要がなくなり、さらに
コストを低減することができる。
【００２４】実施の形態２．この発明の実施の形態２
は、実施の形態１において、たとえば、ＥＤＯ−ＤＲＡ
Ｍ６の入手が困難になり、次回の生産からＤＲＡＭの種
類をＳＤＲＡＭ（synchronous DRAM）に切り替えるよう
にしたものである。以下、まず、実施の形態２の構成に
ついて説明する。図３は、この発明の実施の形態２にか
かる基板システムの概略構成を示す図である。なお、基
本的な構成は実施の形態１と同様につき、図１と同一の
部分には同一の符号を付してその説明を省略し、異なる
部分についてのみ説明する。
は、実施の形態１において、たとえば、ＥＤＯ−ＤＲＡ
Ｍ６の入手が困難になり、次回の生産からＤＲＡＭの種
類をＳＤＲＡＭ（synchronous DRAM）に切り替えるよう
にしたものである。以下、まず、実施の形態２の構成に
ついて説明する。図３は、この発明の実施の形態２にか
かる基板システムの概略構成を示す図である。なお、基
本的な構成は実施の形態１と同様につき、図１と同一の
部分には同一の符号を付してその説明を省略し、異なる
部分についてのみ説明する。
【００２５】この基板システム１０は、実施の形態１の
ＥＤＯ−ＤＲＡＭ６に代えてＳＤＲＡＭ１１を備えてい
る。また、実施の形態１のＦＰＧＡ用ＲＯＭ４に代え
て、ＳＤＲＡＭ１１用の回路情報が格納されたＦＰＧＡ
用ＲＯＭ１２を備えている。ＦＰＧＡ３は、ＦＰＧＡ用
ＲＯＭ１２からこの回路情報を読み込んで論理回路を構
成し、ＳＤＲＡＭ１１を制御するためのＤＲＡＭコント
ローラとして動作する。メモリ用パターン５はＳＤＲＡ
Ｍ１１にも対応し、したがって、メモリ用パターン５を
修正することなくＳＤＲＡＭ１１を基板上に実装するこ
とができる。
ＥＤＯ−ＤＲＡＭ６に代えてＳＤＲＡＭ１１を備えてい
る。また、実施の形態１のＦＰＧＡ用ＲＯＭ４に代え
て、ＳＤＲＡＭ１１用の回路情報が格納されたＦＰＧＡ
用ＲＯＭ１２を備えている。ＦＰＧＡ３は、ＦＰＧＡ用
ＲＯＭ１２からこの回路情報を読み込んで論理回路を構
成し、ＳＤＲＡＭ１１を制御するためのＤＲＡＭコント
ローラとして動作する。メモリ用パターン５はＳＤＲＡ
Ｍ１１にも対応し、したがって、メモリ用パターン５を
修正することなくＳＤＲＡＭ１１を基板上に実装するこ
とができる。
【００２６】以上の構成において、実施の形態２の動作
について説明する。基板システム１０に電源が投入され
ると、まず、ＦＰＧＡ用ＲＯＭ１２から２線式シリアル
バスを介してＦＰＧＡ３に回路情報が読み込まれ、ＦＰ
ＧＡ３がＳＤＲＡＭ１１用のＤＲＡＭコントローラとし
て起動する。ＦＰＧＡ３が起動したあと、マイコン２の
リセットが解除され、基板システム１０全体が起動し、
ＳＤＲＡＭ１１へのアクセスが実行される。
について説明する。基板システム１０に電源が投入され
ると、まず、ＦＰＧＡ用ＲＯＭ１２から２線式シリアル
バスを介してＦＰＧＡ３に回路情報が読み込まれ、ＦＰ
ＧＡ３がＳＤＲＡＭ１１用のＤＲＡＭコントローラとし
て起動する。ＦＰＧＡ３が起動したあと、マイコン２の
リセットが解除され、基板システム１０全体が起動し、
ＳＤＲＡＭ１１へのアクセスが実行される。
【００２７】図４は、実施の形態２にかかるメモリ置換
方法の流れを示すフローチャートである。このメモリ置
換方法においては、まず、使用するＤＲＡＭの種類を変
更する（ステップＳ３）。すなわち、ＥＤＯ−ＤＲＡＭ
６からＳＤＲＡＭ１１にメモリを置換する。そして、Ｅ
ＤＯ−ＤＲＡＭ６用のＳ／Ｗを格納したＦＰＧＡ用ＲＯ
Ｍ４を、ＳＤＲＡＭ１１用のＳ／Ｗを格納したＦＰＧＡ
用ＲＯＭ１２に変更する（ステップＳ４）。ＳＤＲＡＭ
１１の端子機能がＥＤＯ−ＤＲＡＭ６の端子機能と異な
っていても、ＦＰＧＡ３の各端子機能は自由に変更可能
であるため、ＳＤＲＡＭ１１に対応することができる。
また、ＥＤＯ−ＤＲＡＭ６からＳＤＲＡＭ１１に変更す
る際にピン数が増加しても、未使用だった予備のパター
ンを割り当てることにより対応することができる。
方法の流れを示すフローチャートである。このメモリ置
換方法においては、まず、使用するＤＲＡＭの種類を変
更する（ステップＳ３）。すなわち、ＥＤＯ−ＤＲＡＭ
６からＳＤＲＡＭ１１にメモリを置換する。そして、Ｅ
ＤＯ−ＤＲＡＭ６用のＳ／Ｗを格納したＦＰＧＡ用ＲＯ
Ｍ４を、ＳＤＲＡＭ１１用のＳ／Ｗを格納したＦＰＧＡ
用ＲＯＭ１２に変更する（ステップＳ４）。ＳＤＲＡＭ
１１の端子機能がＥＤＯ−ＤＲＡＭ６の端子機能と異な
っていても、ＦＰＧＡ３の各端子機能は自由に変更可能
であるため、ＳＤＲＡＭ１１に対応することができる。
また、ＥＤＯ−ＤＲＡＭ６からＳＤＲＡＭ１１に変更す
る際にピン数が増加しても、未使用だった予備のパター
ンを割り当てることにより対応することができる。
【００２８】前述したように、実施の形態２によれば、
ＦＰＧＡ用ＲＯＭの内容を変更するだけでメモリ置換に
対応することができるため、マイコン置換にともなう基
板システム全体の設計のやりなおしを行う必要がなく、
また、ＦＰＧＡ用ＲＯＭとして使用するＩＣも全く同じ
ハードウェア（Ｈ／Ｗ）を使用することができるため、
ＲＯＭの中身となるＳ／Ｗ変更に関する小さな設計費用
のみでメモリ置換に対応することができる。また、メモ
リとしてＳＤＲＡＭを用いた場合も、実施の形態１と同
様の効果を奏することができる。
ＦＰＧＡ用ＲＯＭの内容を変更するだけでメモリ置換に
対応することができるため、マイコン置換にともなう基
板システム全体の設計のやりなおしを行う必要がなく、
また、ＦＰＧＡ用ＲＯＭとして使用するＩＣも全く同じ
ハードウェア（Ｈ／Ｗ）を使用することができるため、
ＲＯＭの中身となるＳ／Ｗ変更に関する小さな設計費用
のみでメモリ置換に対応することができる。また、メモ
リとしてＳＤＲＡＭを用いた場合も、実施の形態１と同
様の効果を奏することができる。
【００２９】実施の形態３．この発明の実施の形態３
は、実施の形態２において、たとえば、ＤＲＡＭの入手
が困難になり、次回の生産からメモリの種類を、メモリ
構造の全く異なるメモリであるＳＲＡＭに切り替えるよ
うにしたものである。以下、まず、実施の形態３の構成
について説明する。図５は、この発明の実施の形態３に
かかる基板システムの概略構成を示す図である。なお、
基本的な構成は実施の形態２と同様につき、図３と同一
の部分には同一の符号を付してその説明を省略し、異な
る部分についてのみ説明する。
は、実施の形態２において、たとえば、ＤＲＡＭの入手
が困難になり、次回の生産からメモリの種類を、メモリ
構造の全く異なるメモリであるＳＲＡＭに切り替えるよ
うにしたものである。以下、まず、実施の形態３の構成
について説明する。図５は、この発明の実施の形態３に
かかる基板システムの概略構成を示す図である。なお、
基本的な構成は実施の形態２と同様につき、図３と同一
の部分には同一の符号を付してその説明を省略し、異な
る部分についてのみ説明する。
【００３０】この基板システム２０は、実施の形態２の
ＳＤＲＡＭ１１に代えてＳＲＡＭ２１を備えている。ま
た、実施の形態２のＦＰＧＡ用ＲＯＭ１２に代えて、Ｓ
ＲＡＭ２１用の回路情報が格納されたＦＰＧＡ用ＲＯＭ
２２を備えている。ＦＰＧＡ３は、ＦＰＧＡ用ＲＯＭ２
２からこの回路情報を読み込んで論理回路を構成し、Ｓ
ＲＡＭ２１を制御するためのメモリコントローラとして
動作する。メモリ用パターン５はＳＲＡＭ２１にも対応
し、したがって、メモリ用パターン５を修正することな
くＳＲＡＭ２１を基板上に実装することができる。
ＳＤＲＡＭ１１に代えてＳＲＡＭ２１を備えている。ま
た、実施の形態２のＦＰＧＡ用ＲＯＭ１２に代えて、Ｓ
ＲＡＭ２１用の回路情報が格納されたＦＰＧＡ用ＲＯＭ
２２を備えている。ＦＰＧＡ３は、ＦＰＧＡ用ＲＯＭ２
２からこの回路情報を読み込んで論理回路を構成し、Ｓ
ＲＡＭ２１を制御するためのメモリコントローラとして
動作する。メモリ用パターン５はＳＲＡＭ２１にも対応
し、したがって、メモリ用パターン５を修正することな
くＳＲＡＭ２１を基板上に実装することができる。
【００３１】以上の構成において、実施の形態３の動作
について説明する。基板システム２０に電源が投入され
ると、まず、ＦＰＧＡ用ＲＯＭ２２から２線式シリアル
バスを介してＦＰＧＡ３に回路情報が読み込まれ、ＦＰ
ＧＡ３がＳＲＡＭ２１用のメモリコントローラとして起
動する。ＦＰＧＡ３が起動したあと、マイコン２のリセ
ットが解除され、基板システム２０全体が起動し、ＳＲ
ＡＭ２１へのアクセスが実行される。
について説明する。基板システム２０に電源が投入され
ると、まず、ＦＰＧＡ用ＲＯＭ２２から２線式シリアル
バスを介してＦＰＧＡ３に回路情報が読み込まれ、ＦＰ
ＧＡ３がＳＲＡＭ２１用のメモリコントローラとして起
動する。ＦＰＧＡ３が起動したあと、マイコン２のリセ
ットが解除され、基板システム２０全体が起動し、ＳＲ
ＡＭ２１へのアクセスが実行される。
【００３２】図６は、実施の形態３にかかるメモリ置換
方法の流れを示すフローチャートである。このメモリ置
換方法においては、まず、使用するメモリの種類を変更
する（ステップＳ５）。すなわち、ＳＤＲＡＭ１１から
ＳＲＡＭ２１にメモリを置換する。そして、ＳＤＲＡＭ
１１用のＳ／Ｗを格納したＦＰＧＡ用ＲＯＭ１２を、Ｓ
ＲＡＭ２１用のＳ／Ｗを格納したＦＰＧＡ用ＲＯＭ２２
に変更する（ステップＳ６）。ＳＲＡＭ２１の端子機能
がＳＤＲＡＭ１１の端子機能と異なっていても、ＦＰＧ
Ａ３の各端子機能は自由に変更可能であるため、ＳＲＡ
Ｍ２１に対応することができる。また、ＳＤＲＡＭ６か
らＳＲＡＭ２１に変更する際にピン数が増加しても、未
使用だった予備のパターンを割り当てることにより対応
することができる。
方法の流れを示すフローチャートである。このメモリ置
換方法においては、まず、使用するメモリの種類を変更
する（ステップＳ５）。すなわち、ＳＤＲＡＭ１１から
ＳＲＡＭ２１にメモリを置換する。そして、ＳＤＲＡＭ
１１用のＳ／Ｗを格納したＦＰＧＡ用ＲＯＭ１２を、Ｓ
ＲＡＭ２１用のＳ／Ｗを格納したＦＰＧＡ用ＲＯＭ２２
に変更する（ステップＳ６）。ＳＲＡＭ２１の端子機能
がＳＤＲＡＭ１１の端子機能と異なっていても、ＦＰＧ
Ａ３の各端子機能は自由に変更可能であるため、ＳＲＡ
Ｍ２１に対応することができる。また、ＳＤＲＡＭ６か
らＳＲＡＭ２１に変更する際にピン数が増加しても、未
使用だった予備のパターンを割り当てることにより対応
することができる。
【００３３】前述したように、実施の形態３によれば、
ＤＲＡＭからＳＲＡＭのように、メモリ構造の全く異な
るメモリに変更する場合でも、ＦＰＧＡ用ＲＯＭの内容
を変更するだけでメモリ置換に対応することができるた
め、マイコン置換にともなう基板システム全体の設計の
やりなおしを行う必要がなく、また、ＦＰＧＡ用ＲＯＭ
として使用するＩＣも全く同じＨ／Ｗを使用することが
できるため、ＲＯＭの中身となるＳ／Ｗ変更に関する小
さな設計費用のみでメモリ置換に対応することができ
る。また、メモリとしてＳＲＡＭを用いた場合も、実施
の形態２と同様の効果を奏することができる。
ＤＲＡＭからＳＲＡＭのように、メモリ構造の全く異な
るメモリに変更する場合でも、ＦＰＧＡ用ＲＯＭの内容
を変更するだけでメモリ置換に対応することができるた
め、マイコン置換にともなう基板システム全体の設計の
やりなおしを行う必要がなく、また、ＦＰＧＡ用ＲＯＭ
として使用するＩＣも全く同じＨ／Ｗを使用することが
できるため、ＲＯＭの中身となるＳ／Ｗ変更に関する小
さな設計費用のみでメモリ置換に対応することができ
る。また、メモリとしてＳＲＡＭを用いた場合も、実施
の形態２と同様の効果を奏することができる。
【００３４】
【発明の効果】以上説明したとおり、この発明によれ
ば、マイコンおよびメモリとは別体に設けられたプログ
ラマブル論理回路（ＦＰＧＡ（field programmable gat
e array）等）がメモリを制御する。これにより、所望
のマイコンとメモリとの組合せを自由に使用できるよう
になり、また、メモリを置換する場合、マイコン置換に
よる基板システム設計のやりなおしの必要がなくなるた
め、基板システム設計の自由度が向上し、また、コスト
を低減することができる、という効果を奏する。
ば、マイコンおよびメモリとは別体に設けられたプログ
ラマブル論理回路（ＦＰＧＡ（field programmable gat
e array）等）がメモリを制御する。これにより、所望
のマイコンとメモリとの組合せを自由に使用できるよう
になり、また、メモリを置換する場合、マイコン置換に
よる基板システム設計のやりなおしの必要がなくなるた
め、基板システム設計の自由度が向上し、また、コスト
を低減することができる、という効果を奏する。
【００３５】つぎの発明によれば、複数種類のメモリを
基板上に配置することができるメモリ用パターンを用い
ることにより、メモリ用パターンを変更することなし
に、使用するメモリを置換することができるため、さら
にコストを低減することができる、という効果を奏す
る。
基板上に配置することができるメモリ用パターンを用い
ることにより、メモリ用パターンを変更することなし
に、使用するメモリを置換することができるため、さら
にコストを低減することができる、という効果を奏す
る。
【００３６】つぎの発明によれば、論理回路構成工程
で、マイコンおよびメモリとは別体に設けられたプログ
ラマブル論理回路にておいて、回路情報を読み込んで特
定の論理回路を構成し、制御工程で、論理回路構成工程
で構成された論理回路によりメモリを制御する。これに
より、所望のマイコンとメモリとの組合せを自由に使用
できるようになり、また、使用するメモリを置換する場
合、マイコン置換による基板システム設計のやりなおし
の必要がなくなるため、基板システム設計の自由度が向
上し、また、コストを低減することができる、という効
果を奏する。
で、マイコンおよびメモリとは別体に設けられたプログ
ラマブル論理回路にておいて、回路情報を読み込んで特
定の論理回路を構成し、制御工程で、論理回路構成工程
で構成された論理回路によりメモリを制御する。これに
より、所望のマイコンとメモリとの組合せを自由に使用
できるようになり、また、使用するメモリを置換する場
合、マイコン置換による基板システム設計のやりなおし
の必要がなくなるため、基板システム設計の自由度が向
上し、また、コストを低減することができる、という効
果を奏する。
【００３７】つぎの発明によれば、置換するメモリに応
じてプログラマブル論理回路の回路情報を変更すること
により、使用するメモリを置換する場合、マイコン置換
による基板システム設計のやりなおしの必要がなくなる
ため、コストを低減することができる、という効果を奏
する。
じてプログラマブル論理回路の回路情報を変更すること
により、使用するメモリを置換する場合、マイコン置換
による基板システム設計のやりなおしの必要がなくなる
ため、コストを低減することができる、という効果を奏
する。
【図１】 この発明の実施の形態１にかかる基板システ
ムの概略構成を示す図である。
ムの概略構成を示す図である。
【図２】 実施の形態１にかかるメモリ制御方法の流れ
を示すフローチャートである。
を示すフローチャートである。
【図３】 この発明の実施の形態２にかかる基板システ
ムの概略構成を示す図である。
ムの概略構成を示す図である。
【図４】 実施の形態２にかかるメモリ置換方法の流れ
を示すフローチャートである。
を示すフローチャートである。
【図５】 この発明の実施の形態３にかかる基板システ
ムの概略構成を示す図である。
ムの概略構成を示す図である。
【図６】 実施の形態３にかかるメモリ置換方法の流れ
を示すフローチャートである。
を示すフローチャートである。
【図７】 従来における基板システムの概略構成を示す
図である。
図である。
１，１０，２０ 基板システム、２ マイクロコンピュ
ータ（マイコン）、３ＦＰＧＡ、４，１２，２２ ＦＰ
ＧＡ用ＲＯＭ、５ メモリ用パターン、６ＥＤＯ−ＤＲ
ＡＭ、１１ ＳＤＲＡＭ、２１ ＳＲＡＭ。
ータ（マイコン）、３ＦＰＧＡ、４，１２，２２ ＦＰ
ＧＡ用ＲＯＭ、５ メモリ用パターン、６ＥＤＯ−ＤＲ
ＡＭ、１１ ＳＤＲＡＭ、２１ ＳＲＡＭ。
Claims (4)
- 【請求項１】 マイコンおよびメモリを備えた基板シス
テムにおいて、 前記マイコンおよびメモリとは別体に設けられ、前記メ
モリを制御するプログラマブル論理回路を具備すること
を特徴とする基板システム。 - 【請求項２】 さらに、複数種類のメモリを基板上に配
置するためのメモリ用パターンを具備することを特徴と
する請求項１に記載の基板システム。 - 【請求項３】 マイコンおよびメモリとは別体に設けら
れたプログラマブル論理回路にておいて、回路情報を読
み込んで特定の論理回路を構成する論理回路構成工程
と、 前記論理回路構成工程で構成された論理回路により前記
メモリを制御する制御工程と、 を含むことを特徴とする基板システムにおけるメモリ制
御方法。 - 【請求項４】 マイコンと、メモリと、前記マイコンお
よびメモリとは別体に設けられ、前記メモリを制御する
プログラマブル論理回路と、を備えた基板システムにお
けるメモリ置換方法であって、 置換するメモリに応じて前記プログラマブル論理回路の
回路情報を変更することを特徴とする基板システムにお
けるメモリ置換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000076900A JP2001265647A (ja) | 2000-03-17 | 2000-03-17 | 基板システム、基板システムにおけるメモリ制御方法および基板システムにおけるメモリ置換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000076900A JP2001265647A (ja) | 2000-03-17 | 2000-03-17 | 基板システム、基板システムにおけるメモリ制御方法および基板システムにおけるメモリ置換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001265647A true JP2001265647A (ja) | 2001-09-28 |
Family
ID=18594564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000076900A Pending JP2001265647A (ja) | 2000-03-17 | 2000-03-17 | 基板システム、基板システムにおけるメモリ制御方法および基板システムにおけるメモリ置換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001265647A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008521128A (ja) * | 2004-11-19 | 2008-06-19 | グージー、ジェームス、ディ． | マイクロプロセッサを備えるコンピュータシステムとともに用いられる再構成可能なコアロジックを備えるロジックデバイス |
| JP2010282284A (ja) * | 2009-06-02 | 2010-12-16 | Renesas Electronics Corp | マイクロコンピュータ |
| JP2011221819A (ja) * | 2010-04-09 | 2011-11-04 | Toshiba Denpa Products Kk | パラメータ設定によるｓｄｒａｍコントローラ |
| JP2012216188A (ja) * | 2011-03-30 | 2012-11-08 | Fujitsu Ltd | 記憶制御装置、記憶制御方法及び記憶制御プログラム |
| JP2018524648A (ja) * | 2015-06-26 | 2018-08-30 | インテル・コーポレーション | 埋込みプログラマブルデータチェック機能を備えた不揮発性システムメモリコンピューティングシステムにおける即時再起動 |
| JP2020166874A (ja) * | 2015-08-24 | 2020-10-08 | エスアールシー ラボス、エルエルシー | メモリモジュールまたはサブシステムと併置されたデータメンテナンスブロックを組み込んだｄｒａｍメモリコントローラを用いて再構成可能なデバイスを再プログラミングする場合にｄｒａｍデータを保持するシステムおよび方法 |
-
2000
- 2000-03-17 JP JP2000076900A patent/JP2001265647A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008521128A (ja) * | 2004-11-19 | 2008-06-19 | グージー、ジェームス、ディ． | マイクロプロセッサを備えるコンピュータシステムとともに用いられる再構成可能なコアロジックを備えるロジックデバイス |
| JP2010282284A (ja) * | 2009-06-02 | 2010-12-16 | Renesas Electronics Corp | マイクロコンピュータ |
| JP2011221819A (ja) * | 2010-04-09 | 2011-11-04 | Toshiba Denpa Products Kk | パラメータ設定によるｓｄｒａｍコントローラ |
| JP2012216188A (ja) * | 2011-03-30 | 2012-11-08 | Fujitsu Ltd | 記憶制御装置、記憶制御方法及び記憶制御プログラム |
| JP2018524648A (ja) * | 2015-06-26 | 2018-08-30 | インテル・コーポレーション | 埋込みプログラマブルデータチェック機能を備えた不揮発性システムメモリコンピューティングシステムにおける即時再起動 |
| JP2020166874A (ja) * | 2015-08-24 | 2020-10-08 | エスアールシー ラボス、エルエルシー | メモリモジュールまたはサブシステムと併置されたデータメンテナンスブロックを組み込んだｄｒａｍメモリコントローラを用いて再構成可能なデバイスを再プログラミングする場合にｄｒａｍデータを保持するシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9418029B2 (en) | Memory system having a plurality of types of memory chips and a memory controller for controlling the memory chips | |
| JP4212257B2 (ja) | 半導体集積回路 | |
| US20140293671A1 (en) | Configurable Width Memory Modules | |
| KR100843771B1 (ko) | 싱글 모드 및 듀얼 모드 액세스를 가진 메모리 | |
| JPH0317139B2 (ja) | ||
| JP2001265647A (ja) | 基板システム、基板システムにおけるメモリ制御方法および基板システムにおけるメモリ置換方法 | |
| JP2020187747A (ja) | 高帯域幅メモリシステム及びメモリアドレス方法 | |
| JP6396276B2 (ja) | サーボ制御性能を向上にした数値制御装置 | |
| US20080189493A1 (en) | Memory controlling method, program and device | |
| CN115237602B (zh) | 一种归一化ram及其分配方法 | |
| JP2003030042A (ja) | 複数コア付マイクロコンピュータ装置 | |
| JP3272970B2 (ja) | メモリシステム | |
| JPH08305680A (ja) | 半導体装置 | |
| JP2006202172A (ja) | バスタイミング制御回路 | |
| JPH0816900B2 (ja) | データ処理システムを構築する方法 | |
| JP4453271B2 (ja) | コンピュータシステム及びメモリの接続方法 | |
| JP2008226276A (ja) | プログラマブルコントローラ | |
| JPH05266224A (ja) | 半導体集積回路、及びそのレイアウト方法 | |
| JPH03109661A (ja) | データ処理装置 | |
| JP2001273014A (ja) | プログラマブルコントローラ | |
| JPH04357864A (ja) | ワンチップマイクロコンピュータ | |
| KR20130130597A (ko) | 신호 무결성이 개선된 반도체 장치 | |
| JPH05233470A (ja) | アドレス変換装置 | |
| JPS61107591A (ja) | メモリ選択制御回路 | |
| JP2005182106A (ja) | Ｃｐｕメモリ装置及び配置プログラム配置変更方法 |