JP2001258253A

JP2001258253A - Ｒｃｃ方式スイッチング電源

Info

Publication number: JP2001258253A
Application number: JP2000064291A
Authority: JP
Inventors: Hajime Miyamoto; 一宮本
Original assignee: Funai Electric Co Ltd
Current assignee: Funai Electric Co Ltd
Priority date: 2000-03-09
Filing date: 2000-03-09
Publication date: 2001-09-21

Abstract

(57)【要約】【課題】一次側直流源の電圧低下時の二次側出力の電圧
上昇を招くことなく、素子価格を低減する。【解決手段】ＦＥＴ４のゲートには、コンデンサＣ１
を介して補助コイルＬ３の端子３１が接続されると共
に、ゲート電圧の上昇を抑制するツェナーダイオードＤ
３が接続され、制御トランジスタＱ１のベースには、フ
ォトトランジスタＱ２のエミッタが接続された構成にお
いて、補助コイルＬ３の端子３１とフォトトランジスタ
Ｑ２のコレクタとの間に、第１の抵抗Ｒ１と第１のダイ
オードＤ１とからなる直列回路１を接続し、ＦＥＴ４の
ゲートとフォトトランジスタＱ２のコレクタとの間に第
２の抵抗Ｒ２を接続している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一次コイルに流れ
る電流をスイッチングするＦＥＴのゲートに、コンデン
サを介して補助コイルの端子を接続すると共にゲートの
電圧の上昇を抑制するツェナーダイオードを接続したＲ
ＣＣ方式スイッチング電源に関するものである。

【０００２】

【従来の技術】簡単な回路構成によって安定化された直
流出力を得ることが可能なＲＣＣ方式スイッチング電源
のスイッチング素子に、ＦＥＴを用いた従来技術が、特
開平２−２１１０５８号として提案されている。しか
し、この技術は、電圧検出端子を有するシャントレギュ
レータを２つ使用する必要があるため、素子価格の上昇
を招くという問題を生じている。また、制御トランジス
タのベースには、増幅用のトランジスタを設けた構成と
しているため、回路構成が複雑になるという問題を生じ
ている。

【０００３】図４は、上記した問題を解決するために提
案されたＲＣＣ方式スイッチング電源を示している。す
なわち、二次側出力の電圧誤差を帰還するフォトトラン
ジスタＱ２の出力を、直接に、制御トランジスタＱ１の
ベースに導く構成としている。また、補助コイルＬ３の
端子３１を、抵抗Ｒ３とコンデンサＣ１とを介して、Ｆ
ＥＴ４のゲートに導いている。また、補助コイルＬ３の
端子３１を、コンデンサＣ１１とダイオードＤ１２と抵
抗Ｒ１１とを介して、フォトトランジスタＱ２のコレク
タに導いている。また、コンデンサＣ１１とダイオード
Ｄ１２との接続点Ｋには、アノードが一次側接地レベル
に接続されたダイオードＤ１１のカソードを接続してい
る。また、ＦＥＴ４がショートしたとき、ゲートから漏
れだす高圧によって制御トランジスタＱ１が破壊される
ことを防止するため、ゲートと一次側接地レベルとの間
には、ツェナーダイオードＤ３が接続されている。

【０００４】上記構成における従来技術の動作は、以下
に示すようになる。すなわち、補助コイルＬ３には、Ｆ
ＥＴ４がオフとなる場合、端子３１にマイナスレベルの
電圧が発生する。従って、ＦＥＴ４がオフとなる場合、
ツェナーダイオードＤ３のアノード側からカソード側に
流れる電流によって、コンデンサＣ１には、接続点Ｆの
側がプラスとなる電荷が蓄積される。このため、ＦＥＴ
４がオン状態に移行したときには、端子３１に発生する
電圧に、コンデンサＣ１の端子間電圧が加算された電圧
が、ＦＥＴ４のゲートに印加される。従って、プラスレ
ベルＰの電圧が低下し、ＦＥＴ４がオンとなるとき、補
助コイルＬ３に発生する電圧が、例えば、１Ｖ、等の低
い電圧となるときにも、ＦＥＴ４のゲートには、数Ｖ程
度の電圧が印加され、ＦＥＴ４はオンとなる。

【０００５】一方、コンデンサＣ１１には、ＦＥＴ４が
オフとなる場合、ダイオードＤ１１に流れる電流によっ
て、接続点Ｋの側がプラスとなる電荷が蓄積される。こ
のため、ＦＥＴ４がオン状態に移行したときには、端子
３１に発生する電圧に、コンデンサＣ１１の端子間電圧
を加算した電圧が、抵抗Ｒ１１を介して、フォトトラン
ジスタＱ２のコレクタに印加される。従って、プラスレ
ベルＰの電圧が低下し、ＦＥＴ４がオンとなるとき、補
助コイルＬ３に発生する電圧が、例えば、１Ｖ、等の低
い電圧となるときにも、フォトトランジスタＱ２のコレ
クタには、数Ｖ程度の電圧が印加される。従って、フォ
トトランジスタＱ２は、二次側出力の電圧誤差に対応し
た電流をエミッタから出力することが可能な状態に維持
される。このため、プラスレベルＰの電圧が低下すると
きにも、二次側出力の電圧は所定値に安定化されること
になる。

【０００６】

【発明が解決しようとする課題】しかしながら上記構成
を用いた場合では、以下に示す問題を生じていた。すな
わち、コンデンサＣ１１は、比較的容量の大きい素子と
なる。また、コンデンサＣ１１，Ｃ１２は、ダイオード
Ｄ１１，Ｄ１２や抵抗Ｒ１１と比較したときには、素子
価格が高価となっている。また、この傾向は、容量が比
較的大きいコンデンサＣ１１については、特に顕著とな
る。

【０００７】一方、素子価格を低減するため、コンデン
サＣ１１とダイオードＤ１１とを省略し、ダイオードＤ
１２のアノードを、直接に端子３１に接続する構成とす
る場合では、ＦＥＴ４がオンとなる場合、端子３１に発
生する電圧のみが、フォトトランジスタＱ２のコレクタ
に印加されるに過ぎない。従って、プラスレベルＰの電
圧が低下し、ＦＥＴ４がオンとなるとき、端子３１に発
生する電圧が１Ｖ程度に低下した場合には、フォトトラ
ンジスタＱ２は、二次側出力の電圧誤差に対応した電流
をエミッタから出力することができなくなる。つまり、
電圧誤差が一次側に帰還されなくなる。このため、プラ
スレベルＰの電圧が低下したときには、二次側出力の電
圧が上昇するという問題が生じていた。

【０００８】本発明は上記課題を解決するため創案され
たものであって、その目的は、コンデンサを含まない少
数の素子からなる電流経路を設けることによって、一次
側直流源の電圧が低下したときにも、フォトトランジス
タのコレクタの電圧を、二次側出力の電圧誤差の帰還が
可能な電圧に維持することにより、一次側直流源の電圧
の低下時の二次側出力の電圧上昇を招くことなく、素子
価格を低減することのできるＲＣＣ方式スイッチング電
源を提供することにある。

【０００９】

【課題を解決するための手段】上記課題を解決するため
本発明に係るＲＣＣ方式スイッチング電源は、一次コイ
ルに流れる電流をスイッチングするＦＥＴのゲートに
は、コンデンサを介して補助コイルの端子が接続される
と共に前記ゲートの電圧の上昇を抑制するツェナーダイ
オードが接続され、コレクタが前記ＦＥＴのゲートに接
続された制御トランジスタのベースには、二次側出力の
電圧誤差を帰還するフォトトランジスタのエミッタが接
続されたＲＣＣ方式スイッチング電源に適用しており、
前記補助コイルの端子と前記フォトトランジスタのコレ
クタとの間に接続され、直列に接続された第１の抵抗と
第１のダイオードとからなる直列回路と、前記ＦＥＴの
ゲートと前記フォトトランジスタのコレクタとの間に接
続された第２の抵抗とを備えた構成としている。

【００１０】すなわち、フォトトランジスタのコレクタ
に電圧を印加するための電流経路は、２つの抵抗と１つ
のダイオードとにより構成されていて、コンデンサが含
まれていない。また、第２の抵抗を介してフォトトラン
ジスタのコレクタに印加される電圧（ＦＥＴのゲート電
圧）は、一次側直流源の電圧が低下するときにも、フォ
トトランジスタが、電圧誤差に対応した電流を制御トラ
ンジスタに出力することが可能な電圧となる。従って、
一次側直流源の電圧が低下するときにも、フォトトラン
ジスタは、電圧誤差に対応した電流を制御トランジスタ
に出力するので、二次側出力の電圧は所定値に安定化さ
れる。

【００１１】

【発明の実施の形態】以下に本発明の実施例の形態を、
図面を参照しつつ説明する。図１は、本発明に係るＲＣ
Ｃ方式スイッチング電源の一実施形態の電気的接続を示
す回路図であり、図４に示す構成と同一となる素子に
は、図４における符号と同一符号を付与している。

【００１２】トランス３に巻回された一次コイルＬ１の
一方の端子には、商用電源を整流平滑することにより得
られた一次側直流源のプラスレベルＰが接続されてい
る。そして、一次コイルＬ１の他方の端子には、スイッ
チング素子であるＦＥＴ４のドレインが接続されてい
る。

【００１３】抵抗Ｒ５は、電源投入時に、起動電圧をＦ
ＥＴ４のゲートに印加するための素子となっている。こ
のため、抵抗Ｒ５は、プラスレベルＰとＦＥＴ４のゲー
トとの間に接続されている。

【００１４】ツェナーダイオードＤ３は、ＦＥＴ４がシ
ョートしたとき、ゲートから漏れだす高圧によって制御
トランジスタＱ１が破壊されることを防止するため、ゲ
ート電圧の上昇を抑制する素子となっている。このた
め、ツェナーダイオードＤ３のカソードは、ＦＥＴ４の
ゲートに接続されている。また、ツェナーダイオードＤ
３のアノードは、一次側接地レベルに接続されている。

【００１５】また、ＦＥＴ４のゲートには、コンデンサ
Ｃ１の一方の端子が接続されている。そして、コンデン
サＣ１の他方の端子には、抵抗Ｒ３の一方の端子が接続
されており、抵抗Ｒ３の他方の端子は、補助コイルＬ３
の一方の端子３１に接続されている。また、補助コイル
Ｌ３の他方の端子３２は一次側接地レベルに接続されて
いる。

【００１６】また、ＦＥＴ４のゲートには、制御トラン
ジスタＱ１のコレクタが接続されており、制御トランジ
スタＱ１のエミッタは、一次側接地レベルに接続されて
いる。そして、制御トランジスタＱ１のベースには、二
次側出力４１の電圧誤差を一次側に帰還するフォトトラ
ンジスタＱ２のエミッタが接続されている。

【００１７】また、ＦＥＴ４のソースには、抵抗Ｒ４の
一方の端子とダイオードＤ５のアノードとが接続されて
いる。そして、抵抗Ｒ４の他方の端子は一次側接地レベ
ルに接続されており、ダイオードＤ５のカソードは、制
御トランジスタＱ１のベースに導かれている。

【００１８】このように接続された抵抗Ｒ４とダイオー
ドＤ５とは、電源投入時にＦＥＴ４に流れる電流を検出
する。そして、検出した電流が所定値を越えるときに
は、制御トランジスタＱ１にベース電流を流し、ＦＥＴ
４に流れる電流を制限する。

【００１９】直列に接続された第１の抵抗Ｒ１と第１の
ダイオードＤ１とからなる直列回路１は、ＦＥＴ４がオ
ンとなるとき、端子３１に発生するプラス電圧をフォト
トランジスタＱ２のコレクタに印加する回路となってい
る。このため、直列回路１は、補助コイルＬ３の端子３
１とフォトトランジスタＱ２のコレクタとの間に接続さ
れている。

【００２０】また、第２の抵抗Ｒ２は、ＦＥＴ４がオン
となるときの端子３１の電圧が低くなるときにも、電圧
誤差を一次側に帰還可能にする電圧を、フォトトランジ
スタＱ２のコレクタに印加するための素子となってい
る。このため、第２の抵抗Ｒ２は、ＦＥＴ４のゲートと
フォトトランジスタＱ２のコレクタとの間に接続されて
いる。

【００２１】カソードがＦＥＴ４のドレインに接続さ
れ、アノードがＦＥＴ４のソースに接続されたダイオー
ドＤ４は、ＦＥＴ４に内蔵された素子となっており、Ｆ
ＥＴ４がオフ状態にあるとき、ソースの側からドレイン
の側に流れる電流経路を形成する。

【００２２】二次コイルＬ２の一方の端子には、ダイオ
ードＤ６のアノードが接続されている。また、二次コイ
ルＬ２の他方の端子は二次側接地レベルに接続されてい
る。そして、ダイオードＤ６のカソードには、コンデン
サＣ２の一方の端子が接続され、コンデンサＣ２の他方
の端子は二次側接地レベルに接続されている。すなわ
ち、ダイオードＤ６とコンデンサＣ２とは、二次コイル
Ｌ２の出力を整流平滑する素子となっている。

【００２３】誤差検出回路５は、電圧検出端子を備えた
シャントレギュレータ、分圧回路、等を備えたブロック
となっており、二次側出力４１の電圧誤差を検出する。
そして、検出した電圧誤差に対応する電流でもって発光
ダイオードＤ７を駆動することにより、二次側出力４１
の電圧誤差を一次側に帰還する。

【００２４】図３は、実施形態の主要点の電圧変化を示
す説明図である。必要に応じて同図を参照しつつ、実施
形態の動作を説明する。

【００２５】ＦＥＴ４がオンとなる場合、補助コイルＬ
３の端子３１にはプラスの電圧が発生する。また、この
電圧は、プラスレベルＰの電圧に対応して変化する。す
なわち、プラスレベルＰの電圧が高いとき（図３の電圧
Ｖ１１となるとき）には、端子３１の電圧は高くなる
（図３のＶ１により示す）。そして、プラスレベルＰの
電圧が低くなるとき（電圧Ｖ１２となるとき）には、端
子３１の電圧は低くなる（Ｖ２により示す）。

【００２６】一方、ＦＥＴ４がオフとなる場合、端子３
１にはマイナスの電圧が発生する。また、このときの電
圧は、プラスレベルＰの電圧が変化するときにも、変化
しない一定の電圧となる。従って、プラスレベルＰの電
圧がＶ１１のとき、端子３１の電圧をＶ３とすると、プ
ラスレベルＰの電圧がＶ１２となるときにも、端子３１
の電圧はＶ３となる。

【００２７】また、ＦＥＴ４がオフとなり、端子３１に
マイナスの電圧が発生する場合、コンデンサＣ１から補
助コイルＬ３を見ると、端子３２がプラスとなる。この
ため、端子３２、一次側接地レベル、ツェナーダイオー
ドＤ３のアノード、ツェナーダイオードＤ３のカソード
を経て、コンデンサＣ１に到る電流経路が形成される。
従って、ＦＥＴ４がオフとなる場合、コンデンサＣ１に
は、ＦＥＴ４のゲートに接続された側がプラスとなり、
端子間電圧がＶ３となる電荷が蓄積される。

【００２８】このため、ＦＥＴ４がオンとなる場合、Ｆ
ＥＴ４のゲートには、端子３１に発生したプラス電圧
に、コンデンサＣ１の端子間電圧を加算した電圧が印加
される。従って、制御トランジスタＱ１のコレクタ電流
を０と仮定すると、プラスレベルＰの電圧がＶ１１とな
る場合、ＦＥＴ４のゲート電圧は、電圧Ｖ１に電圧Ｖ３
を加算した電圧Ｖ４となる。また、プラスレベルＰの電
圧がＶ１２となる場合、ＦＥＴ４のゲート電圧は、電圧
Ｖ２に電圧Ｖ３を加算した電圧Ｖ５となる。

【００２９】以上のことは、プラスレベルＰが電圧Ｖ１
２となるときにも、ＦＥＴ４のゲートには、ＦＥＴ４を
オンさせるのに十分な電圧が印加されることを意味す
る。従って、プラスレベルＰがＶ１２となるときにも、
制御トランジスタＱ１のベースに、二次側出力４１の電
圧誤差を示す出力が導かれるときには、二次側出力４１
の電圧が所定値に安定化されることを意味している。

【００３０】一方、フォトトランジスタＱ２のコレクタ
には、直列回路１を介して、端子３１が接続されてい
る。また、第２の抵抗Ｒ２を介して、ＦＥＴ４のゲート
が接続されている。従って、ＦＥＴ４がオンとなる場
合、フォトトランジスタＱ２のコレクタには、端子３１
に発生するプラス電圧が、直列回路１を介して印加され
る。また、ＦＥＴ４のゲート電圧が、第２の抵抗Ｒ２を
介して印加される。

【００３１】以上のことから、プラスレベルＰの電圧が
Ｖ１１であり、補助コイルＬ３の端子３１にプラスの電
圧Ｖ１が発生する場合、フォトトランジスタＱ２のコレ
クタには、直列回路１を介して、電圧Ｖ１が印加され
る。また、第２の抵抗Ｒ２を介して、ＦＥＴ４のゲート
電圧が印加される。また、電圧Ｖ１は、フォトトランジ
スタＱ２が、制御トランジスタＱ１のベースに、二次側
出力４１の電圧誤差に対応した電流を出力可能な電圧と
なっている。このため、二次側出力４１の電圧は所定値
に安定化されることになる。

【００３２】なお、上記動作の場合、第２の抵抗Ｒ２を
介しても電流が流れるが、フォトトランジスタＱ２のコ
レクタに流れる電流の大部分が、直列回路１を介して供
給されるように、第１の抵抗Ｒ１の値と第２の抵抗Ｒ２
の値とが設定される。

【００３３】一方、プラスレベルＰの電圧がＶ１２であ
るとき、端子３１に発生する電圧Ｖ２は、フォトトラン
ジスタＱ２が制御トランジスタＱ１に電流を出力するこ
とが不能な低レベルの電圧となっている。このため、プ
ラスレベルＰの電圧がＶ１２となるときには、直列回路
１には電流が流れなくなる。従って、第２の抵抗Ｒ２が
無いと仮定する場合では、フォトトランジスタＱ２は、
電圧誤差に対応した電流を制御トランジスタＱ１に出力
できなくなるため、二次側出力４１の電圧の上昇を招
く。

【００３４】しかし、フォトトランジスタＱ２のコレク
タには、第２の抵抗Ｒ２を介した電流経路が接続されて
いる。従って、フォトトランジスタＱ２のコレクタに
は、第２の抵抗Ｒ２を介して、ＦＥＴ４のゲート電圧が
印加されることになる。また、ＦＥＴ４のゲート電圧
は、ＦＥＴ４をオンさせることが可能な電圧となってい
る。

【００３５】従って、ＦＥＴ４に、オンさせるのに必要
とするゲート電圧が、２Ｖ以上であるエンハンスメント
モードの素子を用いる場合、接続点Ａの電圧は、ＦＥＴ
４がオンする限りでは、２Ｖ以上であることが保証され
る。一方、フォトトランジスタＱ２は、接続点Ａに２Ｖ
以上の電圧が印加されるときには、二次側出力４１の電
圧誤差に対応した電流を制御トランジスタＱ１のベース
に出力することができる。

【００３６】以上のことから、プラスレベルＰの電圧が
Ｖ１２となるときにも、制御トランジスタＱ１のベース
には、電圧誤差に対応した電流が導かれる。その結果、
プラスレベルＰの電圧がＶ１２となるときにも、二次側
出力４１の電圧は所定値に安定化される。

【００３７】また、プラスレベルＰの電圧がＶ１２より
低くなるときにも、ＦＥＴ４がオンとなることができる
場合では、フォトトランジスタＱ２は、電圧誤差に対応
した電流を出力することができる。従って、電源スイッ
チをオフにしたため、プラスレベルＰの電圧が、電圧Ｖ
１２より低くなるときにも、二次側出力４１の電圧が所
定値を越えないように、ＦＥＴ４のスイッチングが制御
されることになる。

【００３８】なお、本発明は上記実施形態に限定され
ず、接続点Ａと接続点Ｂとの間に、第２の抵抗Ｒ２のみ
を接続した場合について説明したが、その他の構成とし
て、例えば、図２に示すように、フォトトランジスタＱ
２のコレクタの側からＦＥＴ４のゲートの側に電流が流
れることを防止するため、第２の抵抗Ｒ２に、第２のダ
イオードＤ２を直列に接続した構成とすることも可能に
なっている。

【００３９】

【発明の効果】以上説明したように、本発明に係るＲＣ
Ｃ方式スイッチング電源は、補助コイルの端子と電圧誤
差を帰還するフォトトランジスタのコレクタとの間に接
続され、直列に接続された第１の抵抗と第１のダイオー
ドとからなる直列回路と、スイッチングを行うＦＥＴの
ゲートと前記フォトトランジスタのコレクタとの間に接
続された第２の抵抗とを備えた構成としている。従っ
て、フォトトランジスタのコレクタに電圧を印加するた
めの電流経路は、２つの抵抗と１つのダイオードとによ
り構成される。また、一次側直流源の電圧が低下すると
きにも、フォトトランジスタのコレクタには、電圧誤差
に対応した電流を出力可能な電圧が、第２の抵抗を介し
て印加される。このため、一次側直流源の電圧の低下時
の二次側出力の電圧上昇を招くことなく、素子価格を低
減することが可能になっている。

【図面の簡単な説明】

【図１】本発明に係るＲＣＣ方式スイッチング電源の一
実施形態の電気的接続を示す回路図である。

【図２】第２の抵抗にダイオードを直列に接続した経路
を示す説明図である。

【図３】主要点の電圧波形を示す説明図である。

【図４】従来技術の電気的構成を示す回路図である。

【符号の説明】

１直列回路４ＦＥＴ４１二次側出力Ｃ１コンデンサＤ１第１のダイオードＤ３ツェナーダイオードＬ１一次コイルＬ３補助コイルＱ１制御トランジスタＱ２フォトトランジスタＲ１第１の抵抗Ｒ２第２の抵抗

Claims

【特許請求の範囲】

【請求項１】一次コイルに流れる電流をスイッチング
するＦＥＴのゲートには、コンデンサを介して補助コイ
ルの端子が接続されると共に前記ゲートの電圧の上昇を
抑制するツェナーダイオードが接続され、コレクタが前記ＦＥＴのゲートに接続された制御トラン
ジスタのベースには、二次側出力の電圧誤差を帰還する
フォトトランジスタのエミッタが接続されたＲＣＣ方式
スイッチング電源において、前記補助コイルの端子と前記フォトトランジスタのコレ
クタとの間に接続され、直列に接続された第１の抵抗と
第１のダイオードとからなる直列回路と、前記ＦＥＴのゲートと前記フォトトランジスタのコレク
タとの間に接続された第２の抵抗とを備えたことを特徴
とするＲＣＣ方式スイッチング電源。