JP2001255352A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JP2001255352A JP2001255352A JP2000063402A JP2000063402A JP2001255352A JP 2001255352 A JP2001255352 A JP 2001255352A JP 2000063402 A JP2000063402 A JP 2000063402A JP 2000063402 A JP2000063402 A JP 2000063402A JP 2001255352 A JP2001255352 A JP 2001255352A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- product
- electronic device
- product development
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 製品開発用にエバチップを必要とする電子装
置において、製品実装用と製品開発用の電子装置の構成
要素を共通化し、無駄のない開発を行い効率の良い製品
化プロセスを実現する。 【解決手段】 製品開発用ＬＳＩのＢＧＡパッケージの
端子ピン２の配列において、内蔵のＣＰＵを動作させる
ピン（斜線無のピン部分）は製品実装用ＬＳＩと共通の
割当てをし、開発に必要なＩＣＥ機能を実現するピンを
斜線を付したピン部分に割当てる。ＬＳＩを装着するプ
リント基板には製品開発用のピン配列を装着可能にラン
ドパターンを形成し、製品実装用と製品開発用と共通に
使用可能とし、製品実装用ＬＳＩはランドパターンに対
し斜線無のピン部分だけに半田付けされて実装される。
置において、製品実装用と製品開発用の電子装置の構成
要素を共通化し、無駄のない開発を行い効率の良い製品
化プロセスを実現する。 【解決手段】 製品開発用ＬＳＩのＢＧＡパッケージの
端子ピン２の配列において、内蔵のＣＰＵを動作させる
ピン（斜線無のピン部分）は製品実装用ＬＳＩと共通の
割当てをし、開発に必要なＩＣＥ機能を実現するピンを
斜線を付したピン部分に割当てる。ＬＳＩを装着するプ
リント基板には製品開発用のピン配列を装着可能にラン
ドパターンを形成し、製品実装用と製品開発用と共通に
使用可能とし、製品実装用ＬＳＩはランドパターンに対
し斜線無のピン部分だけに半田付けされて実装される。
Description
【０００１】
【発明の属する技術分野】本発明は、製品開発用にエバ
チップを必要とするＬＳＩ等の電子装置に関し、特に開
発、製造を通して効率の良い製品化プロセスを行うこと
を可能とする電子装置の実装技術に関する。
チップを必要とするＬＳＩ等の電子装置に関し、特に開
発、製造を通して効率の良い製品化プロセスを行うこと
を可能とする電子装置の実装技術に関する。
【０００２】
【従来の技術】近年、ＬＳＩの多ピン化、高集積化に伴
い、ＢＧＡ（ボール・グリッド・アレイ）等の小型のパ
ッケージが広く使用されるようになってきている。ＢＧ
Ａパッケージは、現在良く使用されているＱＦＰパッケ
ージと異なり、端子配列が格子状になっている。ＢＧＡ
パッケージの端子配列には、パッケージサイズの全面に
端子を有するフルグリッドタイプや、外側の例えば４列
のみに端子のあるタイプ等がある。また、ＱＦＰパッケ
ージでは、端子数が異なるパッケージを同一のプリント
基板に実装することは不可能であったが、ＢＧＡパッケ
ージでは、端子数が異なっていても端子間のピッチが同
じであれば、同一のプリント基板に実装することが可能
である。
い、ＢＧＡ（ボール・グリッド・アレイ）等の小型のパ
ッケージが広く使用されるようになってきている。ＢＧ
Ａパッケージは、現在良く使用されているＱＦＰパッケ
ージと異なり、端子配列が格子状になっている。ＢＧＡ
パッケージの端子配列には、パッケージサイズの全面に
端子を有するフルグリッドタイプや、外側の例えば４列
のみに端子のあるタイプ等がある。また、ＱＦＰパッケ
ージでは、端子数が異なるパッケージを同一のプリント
基板に実装することは不可能であったが、ＢＧＡパッケ
ージでは、端子数が異なっていても端子間のピッチが同
じであれば、同一のプリント基板に実装することが可能
である。
【０００３】ところで、従来、例えばＣＰＵを内蔵した
ＬＳＩを開発する場合、ＬＳＩをプリント基板に実装し
た状態で内蔵するＣＰＵの動作を解析するイン・サーキ
ット・エミュレーション（以下「ＩＣＥ」と記す）を行
うために、専用の制御線をＬＳＩの外部端子に接続した
ＩＣＥ用のエバチップを作成している。つまり、製品に
実装されるＬＳＩと、それよりも端子数の多いＩＣＥ用
のエバチップＬＳＩの２種類のＬＳＩを開発している。
こうした開発方法を採る場合、ＬＳＩがＱＦＰパッケー
ジを用いていれば、製品用とＩＣＥ用とは端子数が異な
るので、製品用のプリント基板にＩＣＥ用のエバチップ
を実装することが出来ないので、ＩＣＥ用に別にプリン
ト基板を開発しなければならない。
ＬＳＩを開発する場合、ＬＳＩをプリント基板に実装し
た状態で内蔵するＣＰＵの動作を解析するイン・サーキ
ット・エミュレーション（以下「ＩＣＥ」と記す）を行
うために、専用の制御線をＬＳＩの外部端子に接続した
ＩＣＥ用のエバチップを作成している。つまり、製品に
実装されるＬＳＩと、それよりも端子数の多いＩＣＥ用
のエバチップＬＳＩの２種類のＬＳＩを開発している。
こうした開発方法を採る場合、ＬＳＩがＱＦＰパッケー
ジを用いていれば、製品用とＩＣＥ用とは端子数が異な
るので、製品用のプリント基板にＩＣＥ用のエバチップ
を実装することが出来ないので、ＩＣＥ用に別にプリン
ト基板を開発しなければならない。
【０００４】
【発明が解決しようとする課題】このように、従来で
は、製品への実装用と、ＩＣＥ用の２種類のＬＳＩやプ
リント基板を開発することになり、非常に無駄が多く、
効率の悪い製品化プロセスを行っていた。本発明は、上
述の従来技術の問題点に鑑みてなされたものであって、
その目的は、製品開発用にエバチップを必要とするＬＳ
Ｉ等の電子装置において、製品実装用と製品開発（ＩＣ
Ｅ）用の電子装置を構成する要素を共通化することによ
り無駄のない開発を行い、効率の良い製品化プロセスを
実現することにある。また、上記した共通化が行われて
も、製品実装用又は製品開発用のいずれの電子装置であ
るか、それぞれが持つ用途の識別性が維持され、適応性
を失うことがないようにすることをさらなる目的とす
る。
は、製品への実装用と、ＩＣＥ用の２種類のＬＳＩやプ
リント基板を開発することになり、非常に無駄が多く、
効率の悪い製品化プロセスを行っていた。本発明は、上
述の従来技術の問題点に鑑みてなされたものであって、
その目的は、製品開発用にエバチップを必要とするＬＳ
Ｉ等の電子装置において、製品実装用と製品開発（ＩＣ
Ｅ）用の電子装置を構成する要素を共通化することによ
り無駄のない開発を行い、効率の良い製品化プロセスを
実現することにある。また、上記した共通化が行われて
も、製品実装用又は製品開発用のいずれの電子装置であ
るか、それぞれが持つ用途の識別性が維持され、適応性
を失うことがないようにすることをさらなる目的とす
る。
【０００５】
【課題を解決するための手段】請求項１の発明は、ＬＳ
Ｉの動作解析用端子を付加した製品開発用ＬＳＩ又は、
該製品開発用ＬＳＩと同一のチップを内蔵し、かつ動作
解析用端子を持たず、製品開発用ＬＳＩの動作解析用端
子以外の信号端子と同一の信号端子を同一位置に配置し
た製品実装用ＬＳＩを、上記ＬＳＩのいずれにも適用し
得る共通のプリント基板に装着したことを特徴とする電
子装置である。
Ｉの動作解析用端子を付加した製品開発用ＬＳＩ又は、
該製品開発用ＬＳＩと同一のチップを内蔵し、かつ動作
解析用端子を持たず、製品開発用ＬＳＩの動作解析用端
子以外の信号端子と同一の信号端子を同一位置に配置し
た製品実装用ＬＳＩを、上記ＬＳＩのいずれにも適用し
得る共通のプリント基板に装着したことを特徴とする電
子装置である。
【０００６】請求項２の発明は、請求項１に記載された
電子装置において、前記プリント基板と動作解析用端子
の導通の有無を検出することにより装着されたＬＳＩが
製品開発用であるか製品実装用であるかを識別する手段
を備えたことを特徴とする電子装置である。
電子装置において、前記プリント基板と動作解析用端子
の導通の有無を検出することにより装着されたＬＳＩが
製品開発用であるか製品実装用であるかを識別する手段
を備えたことを特徴とする電子装置である。
【０００７】請求項３の発明は、請求項２に記載された
電子装置において、前記ＬＳＩを識別する手段は、所定
の動作解析用端子に対応するプリント基板側端子をＨ／
Ｌレベルに固定し、かつＬＳＩ側を反対の論理にプルア
ップ又はプルダウンしておき、ＬＳＩの内部で該動作解
析用端子の信号の論理を判断する手段であることを特徴
とする電子装置である。
電子装置において、前記ＬＳＩを識別する手段は、所定
の動作解析用端子に対応するプリント基板側端子をＨ／
Ｌレベルに固定し、かつＬＳＩ側を反対の論理にプルア
ップ又はプルダウンしておき、ＬＳＩの内部で該動作解
析用端子の信号の論理を判断する手段であることを特徴
とする電子装置である。
【０００８】請求項４の発明は、請求項２に記載された
電子装置において、前記ＬＳＩを識別する手段は、所定
の動作解析用端子をＬＳＩの内部でＨ／Ｌレベルに固定
し、かつ動作解析用端子に対応するプリント基板側端子
を反対の論理にプルアップ又はプルダウンしておき、Ｌ
ＳＩの外部から該プリント基板側端子の信号の論理を判
断する数段であることを特徴とする電子装置である。
電子装置において、前記ＬＳＩを識別する手段は、所定
の動作解析用端子をＬＳＩの内部でＨ／Ｌレベルに固定
し、かつ動作解析用端子に対応するプリント基板側端子
を反対の論理にプルアップ又はプルダウンしておき、Ｌ
ＳＩの外部から該プリント基板側端子の信号の論理を判
断する数段であることを特徴とする電子装置である。
【０００９】
【発明の実施の形態】本発明を添付する図面とともに示
す以下の実施例に基づき説明する。本発明においては、
実装用と製品開発用の電子装置を構成する要素の共通化
を図って、無駄がなく、効率の良い製品化プロセスを実
現するという目的を遂行する。共通化は、ＬＳＩを装着
するプリント基板、並びにＬＳＩにおけるチップ及び共
通化されたプリント基板のランドパターンに適合させた
製品実装用、製品開発用ＬＳＩの端子配列において行わ
れる。従って、パッケージのみが異なることになる。
す以下の実施例に基づき説明する。本発明においては、
実装用と製品開発用の電子装置を構成する要素の共通化
を図って、無駄がなく、効率の良い製品化プロセスを実
現するという目的を遂行する。共通化は、ＬＳＩを装着
するプリント基板、並びにＬＳＩにおけるチップ及び共
通化されたプリント基板のランドパターンに適合させた
製品実装用、製品開発用ＬＳＩの端子配列において行わ
れる。従って、パッケージのみが異なることになる。
【００１０】図１及び図２は、本発明による電子装置に
おけるＬＳＩのＢＧＡパッケージの実施例の端子配列を
示す。図１及び図２において、４ａ，４ｂはＬＳＩのＢ
ＧＡパッケージを示し、各図はその端子を設けた面を示
している。この面には、ＢＧＡパッケージの特徴である
格子状の配置パターンをとって端子ピン２，２，・・が
設けられている。図１には２６１ピンのＢＧＡパッケー
ジの端子配列を示し、また図２には３５７ピンのＢＧＡ
パッケージの端子配列を示す。２６１ピン、３５７ピン
どちらも外形寸法と端子間のピッチは同じであるが、違
いは３５７ピンの方はフルグリッドであるのに対して、
２６１ピンは内側の一部の端子が無いことである。した
がって、３５７ピン用に作成されたプリント基板のラン
ドパターンに対して３５７ピンのＢＧＡパッケージのＬ
ＳＩはもちろん、２６１ピンのＢＧＡパッケージのＬＳ
Ｉも実装することが可能である。
おけるＬＳＩのＢＧＡパッケージの実施例の端子配列を
示す。図１及び図２において、４ａ，４ｂはＬＳＩのＢ
ＧＡパッケージを示し、各図はその端子を設けた面を示
している。この面には、ＢＧＡパッケージの特徴である
格子状の配置パターンをとって端子ピン２，２，・・が
設けられている。図１には２６１ピンのＢＧＡパッケー
ジの端子配列を示し、また図２には３５７ピンのＢＧＡ
パッケージの端子配列を示す。２６１ピン、３５７ピン
どちらも外形寸法と端子間のピッチは同じであるが、違
いは３５７ピンの方はフルグリッドであるのに対して、
２６１ピンは内側の一部の端子が無いことである。した
がって、３５７ピン用に作成されたプリント基板のラン
ドパターンに対して３５７ピンのＢＧＡパッケージのＬ
ＳＩはもちろん、２６１ピンのＢＧＡパッケージのＬＳ
Ｉも実装することが可能である。
【００１１】この実施例において、製品に実装するＬＳ
Ｉは、ＣＰＵコアを内蔵したＬＳＩを対象としており、
図１に示す２６１ピンのＢＧＡパッケージ４ａを用い
る。一方、製品開発用のエバチップＬＳＩは、ＣＰＵコ
アを内蔵した実装ＬＳＩのソフトウェアを開発するため
のＩＣＥ機能を実現するために、２６１ピンの他に数十
本の信号を外部に出さなければならない。そのため、製
品開発用のエバチップＬＳＩには、図２に示す３５７ピ
ンのＢＧＡパッケージ１ｂを採用する。ＬＳＩを装着す
るプリント基板には、製品実装用と製品開発用と共通に
使用できるように、即ち、この実施例では製品開発用の
３５７ピンを装着可能にランドパターンを形成してお
き、製品実装用には３５７ピンのランドパターンに対し
２６１ピンだけに半田付けされて実装される。ここで、
製品開発用の３５７ピンのＢＧＡパッケージ４ｂ（図
２）におけるピンアサインについて説明する。図３は、
製品開発用のＢＧＡパッケージ４ｂにおける３５７ピン
のピンアサインを説明する図で、ＬＳＩに内蔵するＣＰ
Ｕを動作させるためのピンは、製品実装用の２６１ピン
のピンアサインと全く同じであり、図１に示した２６１
ピンの部分（図３に示す斜線無のピン部分）を割り当て
る。一方、前記した２６１ピン以外の部分（図３に示す
斜線を付したピン部分）にＩＣＥ機能を実現するための
端子ピンをアサインする。
Ｉは、ＣＰＵコアを内蔵したＬＳＩを対象としており、
図１に示す２６１ピンのＢＧＡパッケージ４ａを用い
る。一方、製品開発用のエバチップＬＳＩは、ＣＰＵコ
アを内蔵した実装ＬＳＩのソフトウェアを開発するため
のＩＣＥ機能を実現するために、２６１ピンの他に数十
本の信号を外部に出さなければならない。そのため、製
品開発用のエバチップＬＳＩには、図２に示す３５７ピ
ンのＢＧＡパッケージ１ｂを採用する。ＬＳＩを装着す
るプリント基板には、製品実装用と製品開発用と共通に
使用できるように、即ち、この実施例では製品開発用の
３５７ピンを装着可能にランドパターンを形成してお
き、製品実装用には３５７ピンのランドパターンに対し
２６１ピンだけに半田付けされて実装される。ここで、
製品開発用の３５７ピンのＢＧＡパッケージ４ｂ（図
２）におけるピンアサインについて説明する。図３は、
製品開発用のＢＧＡパッケージ４ｂにおける３５７ピン
のピンアサインを説明する図で、ＬＳＩに内蔵するＣＰ
Ｕを動作させるためのピンは、製品実装用の２６１ピン
のピンアサインと全く同じであり、図１に示した２６１
ピンの部分（図３に示す斜線無のピン部分）を割り当て
る。一方、前記した２６１ピン以外の部分（図３に示す
斜線を付したピン部分）にＩＣＥ機能を実現するための
端子ピンをアサインする。
【００１２】上記した実施例により明らかにしたよう
に、本発明では、製品実装用のＬＳＩと製品開発用のＬ
ＳＩとはチップが共通であり、パッケージのみが異な
る。つまり、３５７ピン用のＩ／Ｏパッドを持ち、共通
に用いるチップをパッケージにアセンブリする際に、３
５７ピンの製品開発用のＬＳＩは、全てのＩ／Ｏパッド
から端子にワイヤーをボンディングし端子ピンと接続す
るが、２６１ピンの製品実装用のＬＳＩは、Ｉ／Ｏパッ
ドの中から製品実装用の信号のパッドだけから２６１個
の端子ピンにワイヤーボンディングする。このように、
チップは共通であり、プリント基板も共通の形態である
から、このままでは内蔵されたＣＰＵは２６１ピンのパ
ッケージにアセンブリされているＬＳＩであるのか、３
５７ピンのパッケージにアセンブリされているＬＳＩで
あるかが分かり難い。そこで製品開発用、製品実装用の
いずれのＬＳＩであるかを識別する手段を装置に備える
ようにしており、その実施例を以下に説明する。
に、本発明では、製品実装用のＬＳＩと製品開発用のＬ
ＳＩとはチップが共通であり、パッケージのみが異な
る。つまり、３５７ピン用のＩ／Ｏパッドを持ち、共通
に用いるチップをパッケージにアセンブリする際に、３
５７ピンの製品開発用のＬＳＩは、全てのＩ／Ｏパッド
から端子にワイヤーをボンディングし端子ピンと接続す
るが、２６１ピンの製品実装用のＬＳＩは、Ｉ／Ｏパッ
ドの中から製品実装用の信号のパッドだけから２６１個
の端子ピンにワイヤーボンディングする。このように、
チップは共通であり、プリント基板も共通の形態である
から、このままでは内蔵されたＣＰＵは２６１ピンのパ
ッケージにアセンブリされているＬＳＩであるのか、３
５７ピンのパッケージにアセンブリされているＬＳＩで
あるかが分かり難い。そこで製品開発用、製品実装用の
いずれのＬＳＩであるかを識別する手段を装置に備える
ようにしており、その実施例を以下に説明する。
【００１３】最初の例は、製品開発用のＬＳＩにおい
て、２６１ピン（製品実装用のＬＳＩと共通の端子配列
をなすピン）以外の端子中のある特定の端子をパッケー
ジ識別用の信号を発生させるための端子として用いる。
一方、プリント基板側上では、ＬＳＩの前記特定の端子
に対応するランドパターン電極をグランドレベル（Ｌレ
ベル）に固定しておき、ＬＳＩ（チップ）側ではＨレベ
ルにプルアップしておく。図４は、この実施例の回路構
成とその動作を説明するための図で、図４（Ａ）は製品
開発用のＬＳＩを装着した場合、図４（Ｂ）は製品実装
用のＬＳＩを装着した場合を示している。図４におい
て、１ｂは製品開発用のＬＳＩ、１ａは製品実装用のＬ
ＳＩ、３ｂ，３ａはＬＳＩチップ側に設けられたＩ／Ｏ
パッド、２はＬＳＩの端子ピン、５はプリント基板、５
１はプリント基板上のランドパターン電極で、製品開発
用ＬＳＩの装着時に端子ピン２と接続する。
て、２６１ピン（製品実装用のＬＳＩと共通の端子配列
をなすピン）以外の端子中のある特定の端子をパッケー
ジ識別用の信号を発生させるための端子として用いる。
一方、プリント基板側上では、ＬＳＩの前記特定の端子
に対応するランドパターン電極をグランドレベル（Ｌレ
ベル）に固定しておき、ＬＳＩ（チップ）側ではＨレベ
ルにプルアップしておく。図４は、この実施例の回路構
成とその動作を説明するための図で、図４（Ａ）は製品
開発用のＬＳＩを装着した場合、図４（Ｂ）は製品実装
用のＬＳＩを装着した場合を示している。図４におい
て、１ｂは製品開発用のＬＳＩ、１ａは製品実装用のＬ
ＳＩ、３ｂ，３ａはＬＳＩチップ側に設けられたＩ／Ｏ
パッド、２はＬＳＩの端子ピン、５はプリント基板、５
１はプリント基板上のランドパターン電極で、製品開発
用ＬＳＩの装着時に端子ピン２と接続する。
【００１４】製品開発用のＬＳＩを装着した場合には、
図４（Ａ）に示すように、ＬＳＩの端子ピン２とＩ／Ｏ
パッド３ｂがワイヤーボンディングされて接続されてい
るので、装着した場合の識別信号は、ランドパターン電
極との接続を通してプリント基板５上で固定されたグラ
ンドレベル（Ｌレベル）となる。それに対し、製品実装
用のＬＳＩを装着した場合には、図４（Ｂ）に示すよう
に、Ｉ／Ｏパッド３ａからの接続がなされないので、装
着した場合の識別信号は、上記のようにグランドレベル
（Ｌレベル）となることはなく、プルアップされてＨレ
ベルとなる。このように、識別信号のレベルをチェック
することによりいずれのＬＳＩがプリント基板に装着さ
れているかをＬＳＩの内部から識別することが可能とな
る。
図４（Ａ）に示すように、ＬＳＩの端子ピン２とＩ／Ｏ
パッド３ｂがワイヤーボンディングされて接続されてい
るので、装着した場合の識別信号は、ランドパターン電
極との接続を通してプリント基板５上で固定されたグラ
ンドレベル（Ｌレベル）となる。それに対し、製品実装
用のＬＳＩを装着した場合には、図４（Ｂ）に示すよう
に、Ｉ／Ｏパッド３ａからの接続がなされないので、装
着した場合の識別信号は、上記のようにグランドレベル
（Ｌレベル）となることはなく、プルアップされてＨレ
ベルとなる。このように、識別信号のレベルをチェック
することによりいずれのＬＳＩがプリント基板に装着さ
れているかをＬＳＩの内部から識別することが可能とな
る。
【００１５】次の例は、製品開発用のＬＳＩにおいて、
２６１ピン（製品実装用のＬＳＩと共通の端子配列をな
すピン）以外の端子中のある特定の端子をパッケージ識
別用の信号を発生させるための端子として用いる点で上
記した実施例と同様であるが、ここでは、上記実施例と
は逆にＬＳＩの外部から製品開発用、製品実装用のいず
れのＬＳＩのパッケージが実装されているかを識別可能
としている。このために、プリント基板側上では、ＬＳ
Ｉの前記特定の端子に対応するランドパターン電極をＨ
レベルにプルアップしておき、ＬＳＩ（チップ）側のＩ
／Ｏパッドをグランドレベル（Ｌレベル）に固定してお
く。図５は、この実施例の回路構成とその動作を説明す
るための図で、図５（Ａ）は製品開発用のＬＳＩを装着
した場合、図５（Ｂ）は製品実装用のＬＳＩを装着した
場合を示している。図５において、１ｂは製品開発用の
ＬＳＩ、１ａは製品実装用のＬＳＩ、３ｂ，３ａはＬＳ
Ｉチップ側に設けられたＩ／Ｏパッド、２はＬＳＩの端
子ピン、５はプリント基板、５１はプリント基板上のラ
ンドパターン電極で、製品開発用ＬＳＩの装着時に端子
ピン２と接続する。
２６１ピン（製品実装用のＬＳＩと共通の端子配列をな
すピン）以外の端子中のある特定の端子をパッケージ識
別用の信号を発生させるための端子として用いる点で上
記した実施例と同様であるが、ここでは、上記実施例と
は逆にＬＳＩの外部から製品開発用、製品実装用のいず
れのＬＳＩのパッケージが実装されているかを識別可能
としている。このために、プリント基板側上では、ＬＳ
Ｉの前記特定の端子に対応するランドパターン電極をＨ
レベルにプルアップしておき、ＬＳＩ（チップ）側のＩ
／Ｏパッドをグランドレベル（Ｌレベル）に固定してお
く。図５は、この実施例の回路構成とその動作を説明す
るための図で、図５（Ａ）は製品開発用のＬＳＩを装着
した場合、図５（Ｂ）は製品実装用のＬＳＩを装着した
場合を示している。図５において、１ｂは製品開発用の
ＬＳＩ、１ａは製品実装用のＬＳＩ、３ｂ，３ａはＬＳ
Ｉチップ側に設けられたＩ／Ｏパッド、２はＬＳＩの端
子ピン、５はプリント基板、５１はプリント基板上のラ
ンドパターン電極で、製品開発用ＬＳＩの装着時に端子
ピン２と接続する。
【００１６】製品開発用のＬＳＩを装着した場合には、
図５（Ａ）に示すように、ＬＳＩの端子ピン２とＩ／Ｏ
パッド３ｂがワイヤーボンディングされて接続されてい
るので、装着した場合の識別信号は、ランドパターン電
極との接続を通してチップ上のＩ／Ｏパッド３ｂで固定
されたグランドレベル（Ｌレベル）となる。それに対
し、製品実装用のＬＳＩを装着した場合には、図５
（Ｂ）に示すように、Ｉ／Ｏパッド３ａからの接続がな
されないので、装着した場合の識別信号は、上記のよう
にグランドレベル（Ｌレベル）となることはなく、プル
アップされてＨレベルとなる。このように、識別信号の
レベルをチェックすることによりいずれのＬＳＩがプリ
ント基板に装着されているかをＬＳＩの外部から識別す
ることが可能となる。
図５（Ａ）に示すように、ＬＳＩの端子ピン２とＩ／Ｏ
パッド３ｂがワイヤーボンディングされて接続されてい
るので、装着した場合の識別信号は、ランドパターン電
極との接続を通してチップ上のＩ／Ｏパッド３ｂで固定
されたグランドレベル（Ｌレベル）となる。それに対
し、製品実装用のＬＳＩを装着した場合には、図５
（Ｂ）に示すように、Ｉ／Ｏパッド３ａからの接続がな
されないので、装着した場合の識別信号は、上記のよう
にグランドレベル（Ｌレベル）となることはなく、プル
アップされてＨレベルとなる。このように、識別信号の
レベルをチェックすることによりいずれのＬＳＩがプリ
ント基板に装着されているかをＬＳＩの外部から識別す
ることが可能となる。
【００１７】
【発明の効果】（１） 請求項１の発明に対応する効果 ＬＳＩの動作解析用端子を持つ製品開発用ＬＳＩと、製
品開発用ＬＳＩと同一のチップを内蔵し、動作解析用端
子を持たない以外、製品開発用ＬＳＩにおけると同一の
信号端子を同一位置に配置した製品実装用ＬＳＩとを、
上記ＬＳＩのどちらにも用い得る共通のプリント基板に
装着するようにしたことにより、製品開発用と製品実装
用にプリント基板をそれぞれ開発しなくてもよく、無駄
のない開発を行い、効率の良い製品化プロセスを実現で
きる。 （２） 請求項２の発明に対応する効果 上記（１）の効果に加えて、プリント基板と動作解析用
端子の導通の有無を検出することにより装着されたＬＳ
Ｉが製品開発用、製品実装用のどちらかであるかを識別
するようにしたことにより、請求項１の発明における共
通化が行われても、製品実装用又は製品開発用のいずれ
の電子装置であるか、それぞれが持つ用途の識別性が維
持され、適応性を失わない。 （３） 請求項３の発明に対応する効果 上記（２）の効果に加えて、ＬＳＩの内部から、プリン
ト基板に実装されているのが製品実装用のＬＳＩである
か、製品開発用のエバチップであるかを認識するための
手段が提供できる。 （４） 請求項４の発明に対応する効果 上記（２）の効果に加えて、ＬＳＩの外部から、プリン
ト基板に実装されているのが製品実装用のＬＳＩである
か、製品開発用のエバチップであるかを認識するための
手段が提供できる。
品開発用ＬＳＩと同一のチップを内蔵し、動作解析用端
子を持たない以外、製品開発用ＬＳＩにおけると同一の
信号端子を同一位置に配置した製品実装用ＬＳＩとを、
上記ＬＳＩのどちらにも用い得る共通のプリント基板に
装着するようにしたことにより、製品開発用と製品実装
用にプリント基板をそれぞれ開発しなくてもよく、無駄
のない開発を行い、効率の良い製品化プロセスを実現で
きる。 （２） 請求項２の発明に対応する効果 上記（１）の効果に加えて、プリント基板と動作解析用
端子の導通の有無を検出することにより装着されたＬＳ
Ｉが製品開発用、製品実装用のどちらかであるかを識別
するようにしたことにより、請求項１の発明における共
通化が行われても、製品実装用又は製品開発用のいずれ
の電子装置であるか、それぞれが持つ用途の識別性が維
持され、適応性を失わない。 （３） 請求項３の発明に対応する効果 上記（２）の効果に加えて、ＬＳＩの内部から、プリン
ト基板に実装されているのが製品実装用のＬＳＩである
か、製品開発用のエバチップであるかを認識するための
手段が提供できる。 （４） 請求項４の発明に対応する効果 上記（２）の効果に加えて、ＬＳＩの外部から、プリン
ト基板に実装されているのが製品実装用のＬＳＩである
か、製品開発用のエバチップであるかを認識するための
手段が提供できる。
【図１】 本発明の電子装置における製品実装用ＬＳＩ
のＢＧＡパッケージの実施例の端子配列を示す。
のＢＧＡパッケージの実施例の端子配列を示す。
【図２】 本発明の電子装置における製品開発用ＬＳＩ
のＢＧＡパッケージの実施例の端子配列を示す。
のＢＧＡパッケージの実施例の端子配列を示す。
【図３】 製品開発用ＬＳＩのＢＧＡパッケージにおけ
るピンアサインを説明する図を示す。
るピンアサインを説明する図を示す。
【図４】 本発明の電子装置に設けられるＬＳＩの識別
手段の実施例を示す。
手段の実施例を示す。
【図５】 本発明の電子装置に設けられるＬＳＩの識別
手段の他の実施例を示す。
手段の他の実施例を示す。
１ａ…製品実装用ＬＳＩ、 １ｂ…製品開発用Ｌ
ＳＩ、２…端子ピン、 ３ａ，３ｂ…
Ｉ／Ｏパッド、４ａ…製品実装用ＬＳＩのＢＧＡパッケ
ージ、４ｂ…製品開発用ＬＳＩのＢＧＡパッケージ、５
…プリント基板、 ５１…ランドパターン
電極。
ＳＩ、２…端子ピン、 ３ａ，３ｂ…
Ｉ／Ｏパッド、４ａ…製品実装用ＬＳＩのＢＧＡパッケ
ージ、４ｂ…製品開発用ＬＳＩのＢＧＡパッケージ、５
…プリント基板、 ５１…ランドパターン
電極。
Claims (4)
- 【請求項１】 ＬＳＩの動作解析用端子を付加した製品
開発用ＬＳＩ又は、該製品開発用ＬＳＩと同一のチップ
を内蔵し、かつ動作解析用端子を持たず、製品開発用Ｌ
ＳＩの動作解析用端子以外の信号端子と同一の信号端子
を同一位置に配置した製品実装用ＬＳＩを、上記ＬＳＩ
のいずれにも適用し得る共通のプリント基板に装着した
ことを特徴とする電子装置。 - 【請求項２】 請求項１に記載された電子装置におい
て、前記プリント基板と動作解析用端子の導通の有無を
検出することにより装着されたＬＳＩが製品開発用であ
るか製品実装用であるかを識別する手段を備えたことを
特徴とする電子装置。 - 【請求項３】 請求項２に記載された電子装置におい
て、前記ＬＳＩを識別する手段は、所定の動作解析用端
子に対応するプリント基板側端子をＨ／Ｌレベルに固定
し、かつＬＳＩ側を反対の論理にプルアップ又はプルダ
ウンしておき、ＬＳＩの内部で該動作解析用端子の信号
の論理を判断する手段であることを特徴とする電子装
置。 - 【請求項４】 請求項２に記載された電子装置におい
て、前記ＬＳＩを識別する手段は、所定の動作解析用端
子をＬＳＩの内部でＨ／Ｌレベルに固定し、かつ動作解
析用端子に対応するプリント基板側端子を反対の論理に
プルアップ又はプルダウンしておき、ＬＳＩの外部から
該プリント基板側端子の信号の論理を判断する手段であ
ることを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000063402A JP2001255352A (ja) | 2000-03-08 | 2000-03-08 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000063402A JP2001255352A (ja) | 2000-03-08 | 2000-03-08 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001255352A true JP2001255352A (ja) | 2001-09-21 |
Family
ID=18583275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000063402A Pending JP2001255352A (ja) | 2000-03-08 | 2000-03-08 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001255352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226667A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Ltd | 集積回路及びコンフィギュレーション方法 |
-
2000
- 2000-03-08 JP JP2000063402A patent/JP2001255352A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226667A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Ltd | 集積回路及びコンフィギュレーション方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144090A (en) | Ball grid array package having electrodes on peripheral side surfaces of a package board | |
| US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| JP2005010147A (ja) | 検査機能付きモジュール及びその検査方法。 | |
| US6026221A (en) | Prototyping multichip module | |
| US7030502B2 (en) | BGA package with same power ballout assignment for wire bonding packaging and flip chip packaging | |
| US20070252252A1 (en) | Structure of electronic package and printed circuit board thereof | |
| CN114783981A (zh) | 转接板及封装测试系统 | |
| JPH0613436A (ja) | キャリアのない集積回路パッケージ | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| JP2001255352A (ja) | 電子装置 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| KR20080000879A (ko) | 비지에이 반도체 칩 패키지 및 이의 검사 방법 | |
| US20080116585A1 (en) | Multi-chip structure | |
| JPH04129250A (ja) | 薄型混成集積回路基板 | |
| US6364669B1 (en) | Spring contact for providing high current power to an integrated circuit | |
| KR100258350B1 (ko) | 슈퍼 bga 반도체패키지 | |
| JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
| KR100378185B1 (ko) | 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 | |
| JPH09128263A (ja) | Ｂｇａ型リード端子を有するｃｐｕを装備したコンピュータ装置に用いるインサーキットエミュレータ装置のプローブ装置 | |
| JP2901518B2 (ja) | マルチチップ半導体装置 | |
| JP2002007164A (ja) | 半導体集積回路用チップ及びエミュレーションシステム | |
| JPH11163211A (ja) | 電子部品、プリント基板、およびプリント基板の検査方法 | |
| JPH10115657A (ja) | Ｌｓｉパッケージおよびｌｓｉパッケージの実装評価方法 | |
| JP2001006832A (ja) | パッケージのピン配列変換装置およびピン配列変換方法 |