JP2001251200A - 符号化方法 - Google Patents
符号化方法Info
- Publication number
- JP2001251200A JP2001251200A JP2000058157A JP2000058157A JP2001251200A JP 2001251200 A JP2001251200 A JP 2001251200A JP 2000058157 A JP2000058157 A JP 2000058157A JP 2000058157 A JP2000058157 A JP 2000058157A JP 2001251200 A JP2001251200 A JP 2001251200A
- Authority
- JP
- Japan
- Prior art keywords
- code
- state
- encoding method
- trellis memory
- paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
- H04L1/006—Trellis-coded modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
Abstract
(57)【要約】
【課題】偏りなくパスが均等に削減されパスの存在が不
均一にならずに符号利得が有効に生かされること。 【解決手段】トレリスメモリ長がＬであるトレリスメモ
リの中の（Ｌ−１）個の入力符号列Ｘ
ｉ（Ｎ＋１）−Ｌ＋１，Ｘｉ（Ｎ＋１）−Ｌ＋２，・・
・，Ｘｉ（ Ｎ＋１）−１（ｉとＮとはともに正の整数）
を含む部分集合のみにより一意に決定される挿入符号Ｘ
ｉ（Ｎ＋１）を適正間隔で、特に、Ｎシンボルごとに挿
入するステップを備え、又は、トレリスメモリ長がＬで
あるトレリスメモリの中の最も過去の入力符号Ｘ
ｉ（Ｎ＋１）−Ｌ＋１のみにより一意に決定される挿入
符号Ｘｉ（Ｎ＋１）を適正間隔で、特に、Ｎシンボルご
とに挿入するステップを備える。部分集合は、要素の全
部からなる集合を含む。このような挿入は、パスの偏り
を削減し符号利得を有効に生かすことができる。
均一にならずに符号利得が有効に生かされること。 【解決手段】トレリスメモリ長がＬであるトレリスメモ
リの中の（Ｌ−１）個の入力符号列Ｘ
ｉ（Ｎ＋１）−Ｌ＋１，Ｘｉ（Ｎ＋１）−Ｌ＋２，・・
・，Ｘｉ（ Ｎ＋１）−１（ｉとＮとはともに正の整数）
を含む部分集合のみにより一意に決定される挿入符号Ｘ
ｉ（Ｎ＋１）を適正間隔で、特に、Ｎシンボルごとに挿
入するステップを備え、又は、トレリスメモリ長がＬで
あるトレリスメモリの中の最も過去の入力符号Ｘ
ｉ（Ｎ＋１）−Ｌ＋１のみにより一意に決定される挿入
符号Ｘｉ（Ｎ＋１）を適正間隔で、特に、Ｎシンボルご
とに挿入するステップを備える。部分集合は、要素の全
部からなる集合を含む。このような挿入は、パスの偏り
を削減し符号利得を有効に生かすことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、符号化方法に関
し、特に、トレリスメモリの符号数列の遷移のパスの通
り数を削減する符号化方法に関する。
し、特に、トレリスメモリの符号数列の遷移のパスの通
り数を削減する符号化方法に関する。
【０００２】
【従来の技術】過去の入力符号のみにより一意的に決定
される符号を含む符号化方法として、ＣＣＫ（Compleme
ntary Code Keying）が知られている。ＣＣＫでは、下
記式（１）で示される符号ベクトルが用いられてユーク
リド距離空間が形成される。
される符号を含む符号化方法として、ＣＣＫ（Compleme
ntary Code Keying）が知られている。ＣＣＫでは、下
記式（１）で示される符号ベクトルが用いられてユーク
リド距離空間が形成される。
【数１】 ここで、｛ｐ１，ｐ２，ｐ３，ｐ４｝は、８ビット情報
がマッピングされた４相のシンボルである。式（１）で
Ｃ４は、次式で表現される。
がマッピングされた４相のシンボルである。式（１）で
Ｃ４は、次式で表現される。
【数２】 Ｃ１，Ｃ２，Ｃ３で表されているＣ４は、Ｃ１，Ｃ２，
Ｃ３が決定されれば一意に決定される。Ｃ４は、集合
｛Ｃ１〜Ｃｎ｝のうちの３個の要素である過去の入力符
号Ｃ１，Ｃ２，Ｃ３を含む部分集合｛Ｃ１，Ｃ２，
Ｃ３，・・・｝又は｛Ｃ １，Ｃ２，Ｃ３｝のみにより一
意に定まる集合要素として挿入符号である。
Ｃ３が決定されれば一意に決定される。Ｃ４は、集合
｛Ｃ１〜Ｃｎ｝のうちの３個の要素である過去の入力符
号Ｃ１，Ｃ２，Ｃ３を含む部分集合｛Ｃ１，Ｃ２，
Ｃ３，・・・｝又は｛Ｃ １，Ｃ２，Ｃ３｝のみにより一
意に定まる集合要素として挿入符号である。
【０００３】図３は、ＣＣＫが用いられてトレリスメモ
リ長Ｌが３である状態遷移例を示している。状態｛Ｃ
ｊ＋１，Ｃｊ｝から状態｛Ｃｊ＋２，Ｃｊ＋１｝へのパ
スは、符号が４値符号であれば、４通りがある。
｛Ｃ１，Ｃ０｝から｛Ｃ２，Ｃ１｝へのパス、例えば、
｛Ｃ１，Ｃ０｝から｛１，１｝へのパスは、太線表示の
パスが最尤パスとして選択されたならば、（１，１）か
ら（１，１）へのパス、（１，ｊ）から（１，１）への
パス、（１，−１）から（１，１）へのパス、（１，−
ｊ）から（１，１）へのパスの４通りがある。このよう
な４通りのパスから最尤パスが選択されている。状態
｛Ｃ３，Ｃ２｝と状態｛Ｃ４，Ｃ３｝との間の状態遷移
は、式（２）の関係の存在のために、状態｛Ｃ４，
Ｃ３｝は状態｛Ｃ３，Ｃ ２｝により一意に定められ、状
態｛Ｃ４，Ｃ３｝に状態移行するパスは１通りしかな
い。状態｛Ｃ４，Ｃ３｝への遷移のパスの通り数は、状
態｛Ｃ３，Ｃ２｝への遷移のパスの通り数、状態
｛Ｃ２，Ｃ１｝への遷移のパスの通り数の４分の１に制
限されている。このように、パス間の距離が広がること
により、選択誤りの確率が低くなる。式（１）でＣ５が
決定すれば、下記式により、Ｃ６，Ｃ７，Ｃ ８も一意に
定まり、既述の通り選択誤りの確率が低くなる。
リ長Ｌが３である状態遷移例を示している。状態｛Ｃ
ｊ＋１，Ｃｊ｝から状態｛Ｃｊ＋２，Ｃｊ＋１｝へのパ
スは、符号が４値符号であれば、４通りがある。
｛Ｃ１，Ｃ０｝から｛Ｃ２，Ｃ１｝へのパス、例えば、
｛Ｃ１，Ｃ０｝から｛１，１｝へのパスは、太線表示の
パスが最尤パスとして選択されたならば、（１，１）か
ら（１，１）へのパス、（１，ｊ）から（１，１）への
パス、（１，−１）から（１，１）へのパス、（１，−
ｊ）から（１，１）へのパスの４通りがある。このよう
な４通りのパスから最尤パスが選択されている。状態
｛Ｃ３，Ｃ２｝と状態｛Ｃ４，Ｃ３｝との間の状態遷移
は、式（２）の関係の存在のために、状態｛Ｃ４，
Ｃ３｝は状態｛Ｃ３，Ｃ ２｝により一意に定められ、状
態｛Ｃ４，Ｃ３｝に状態移行するパスは１通りしかな
い。状態｛Ｃ４，Ｃ３｝への遷移のパスの通り数は、状
態｛Ｃ３，Ｃ２｝への遷移のパスの通り数、状態
｛Ｃ２，Ｃ１｝への遷移のパスの通り数の４分の１に制
限されている。このように、パス間の距離が広がること
により、選択誤りの確率が低くなる。式（１）でＣ５が
決定すれば、下記式により、Ｃ６，Ｃ７，Ｃ ８も一意に
定まり、既述の通り選択誤りの確率が低くなる。
【０００４】
【数３】 ８シンボル単位のブロック符号であるこのような符号化
方法は、それよりトレリスメモリ線長が短い状態遷移で
系列推定が行われた場合、符号化利得が生かされる部分
がＣ４，Ｃ６，Ｃ７，Ｃ８に対応していて偏りが見られ
る。更に、状態遷移を決定する過去の入力符号がトレリ
スメモリ長Ｌの中に収まらない場合、図３に示されるよ
うに、パスの総和は１／４に制限されるが、ある状態に
は複数通りのパスが存在し、ある状態にはパスがなくな
るというような不均一が生じている。このような偏りと
不均一が見られる符号化は最適ではない。
方法は、それよりトレリスメモリ線長が短い状態遷移で
系列推定が行われた場合、符号化利得が生かされる部分
がＣ４，Ｃ６，Ｃ７，Ｃ８に対応していて偏りが見られ
る。更に、状態遷移を決定する過去の入力符号がトレリ
スメモリ長Ｌの中に収まらない場合、図３に示されるよ
うに、パスの総和は１／４に制限されるが、ある状態に
は複数通りのパスが存在し、ある状態にはパスがなくな
るというような不均一が生じている。このような偏りと
不均一が見られる符号化は最適ではない。
【０００５】偏りなくパスが均等に削減されパスの存在
が不均一にならずに符号利得が有効に生かされることが
望まれる。
が不均一にならずに符号利得が有効に生かされることが
望まれる。
【０００６】
【発明が解決しようとする課題】本発明の課題は、偏り
なくパスが均等に削減されパスの存在が不均一にならず
に符号利得が有効に生かされ得る符号化方法を提供する
ことにある。
なくパスが均等に削減されパスの存在が不均一にならず
に符号利得が有効に生かされ得る符号化方法を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明による符号化方法
は、トレリスメモリ長がＬであるトレリスメモリの中の
（Ｌ−１）個の入力符号列Ｘｉ（Ｎ＋１）−Ｌ＋１，Ｘ
ｉ（Ｎ＋１）−Ｌ＋２，・・・，Ｘ
ｉ（Ｎ＋１）−１（ｉとＮとはともに正の整数）のＸ
ｉ（Ｎ＋１） −Ｌ＋１を含む部分集合のみにより一意に
決定される挿入符号Ｘｉ（Ｎ＋１）を適正間隔で、特
に、Ｎシンボルごとに挿入するステップを備える。部分
集合は、要素の全部からなる集合を含む。
は、トレリスメモリ長がＬであるトレリスメモリの中の
（Ｌ−１）個の入力符号列Ｘｉ（Ｎ＋１）−Ｌ＋１，Ｘ
ｉ（Ｎ＋１）−Ｌ＋２，・・・，Ｘ
ｉ（Ｎ＋１）−１（ｉとＮとはともに正の整数）のＸ
ｉ（Ｎ＋１） −Ｌ＋１を含む部分集合のみにより一意に
決定される挿入符号Ｘｉ（Ｎ＋１）を適正間隔で、特
に、Ｎシンボルごとに挿入するステップを備える。部分
集合は、要素の全部からなる集合を含む。
【０００８】このような挿入は、パスの偏りを削減し符
号利得が有効に生かすことができる。Ｎは例えば１であ
り、その挿入符号は、次式：Ｘ２ｉ＝Ｘ２ｉ−１・Ｘ
２ｉ− ２により適正に規定される。
号利得が有効に生かすことができる。Ｎは例えば１であ
り、その挿入符号は、次式：Ｘ２ｉ＝Ｘ２ｉ−１・Ｘ
２ｉ− ２により適正に規定される。
【０００９】本発明による符号化方法は、トレリスメモ
リ長がＬであるトレリスメモリの中の最も過去の入力符
号Ｘｉ（Ｎ＋１）−Ｌ＋１（ｉとＮはともに正の整数）
のみにより一意に決定される挿入符号Ｘｉ（Ｎ＋１）を
適正間隔で、特に、Ｎシンボルごとに挿入するステップ
を備える。Ｎは１であり、その挿入符号は、次式：Ｘ
２ｉ＝ｊＸ２ｉ−２により適正に規定され得る。このよ
うな挿入は、パスの偏りを削減し符号利得を有効に生か
すことができる。
リ長がＬであるトレリスメモリの中の最も過去の入力符
号Ｘｉ（Ｎ＋１）−Ｌ＋１（ｉとＮはともに正の整数）
のみにより一意に決定される挿入符号Ｘｉ（Ｎ＋１）を
適正間隔で、特に、Ｎシンボルごとに挿入するステップ
を備える。Ｎは１であり、その挿入符号は、次式：Ｘ
２ｉ＝ｊＸ２ｉ−２により適正に規定され得る。このよ
うな挿入は、パスの偏りを削減し符号利得を有効に生か
すことができる。
【００１０】
【発明の実施の形態】図に一致対応して、本発明による
符号化方法の実施の形態は、トレリスメモリ長Ｌが３で
あるトレリスメモリの中にある２（＝Ｌ−１＝３−１）
個の過去の入力符号のみにより一意に決定される挿入符
号Ｘ２ｉ（ｉは正の整数）が符号集合の中で要素として
１シンボルおきに挿入される。下記制限が設けられる。
符号化方法の実施の形態は、トレリスメモリ長Ｌが３で
あるトレリスメモリの中にある２（＝Ｌ−１＝３−１）
個の過去の入力符号のみにより一意に決定される挿入符
号Ｘ２ｉ（ｉは正の整数）が符号集合の中で要素として
１シンボルおきに挿入される。下記制限が設けられる。
【００１１】
【数４】 各符号が４値の組｛１，ｊ，−１，−ｊ｝の中のどれか
の値を取る場合、制限を受けない｛Ｘ２ｉ，
Ｘ２ｉ−１｝から｛Ｘ２ｉ＋１，Ｘ２ｉ｝への遷移で
は、｛Ｘ２ｉ＋１，Ｘ２ｉ｝の１状態へのパスは、４通
りが存在する。例えば、｛Ｘ ２，Ｘ１｝から｛Ｘ３，Ｘ
２｝への遷移では、図１に示されるように、｛Ｘ３，Ｘ
２｝＝｛１，１｝である場合、｛１，１｝、｛１，
ｊ｝、｛１，−１｝、｛１，−ｊ｝のそれぞれからの４
通りのパスが存在する。
の値を取る場合、制限を受けない｛Ｘ２ｉ，
Ｘ２ｉ−１｝から｛Ｘ２ｉ＋１，Ｘ２ｉ｝への遷移で
は、｛Ｘ２ｉ＋１，Ｘ２ｉ｝の１状態へのパスは、４通
りが存在する。例えば、｛Ｘ ２，Ｘ１｝から｛Ｘ３，Ｘ
２｝への遷移では、図１に示されるように、｛Ｘ３，Ｘ
２｝＝｛１，１｝である場合、｛１，１｝、｛１，
ｊ｝、｛１，−１｝、｛１，−ｊ｝のそれぞれからの４
通りのパスが存在する。
【００１２】これに対して、｛Ｘ２ｉ−１，
Ｘ２ｉ−２｝から｛Ｘ２ｉ，Ｘ２ｉ−１｝への遷移で
は、式（４）の制限により、Ｘ２ｉがＸ２ｉ−１とＸ
２ｉ−２とにより一意に決まってしまうので、
｛Ｘ２ｉ，Ｘ２ｉ−１｝の１状態へのパスは、１つあっ
て１つ以上はない。例えば、｛Ｘ１，Ｘ０｝から
｛Ｘ２，Ｘ１｝への遷移では、｛Ｘ２，Ｘ１｝＝｛１，
１｝である場合、その１状態｛１，１｝への遷移のパス
は、ｘ０＝ｘ２／ｘ１が満たされる必要があるので、
｛１，１｝から｛１，１｝への遷移のみが許され、｛Ｘ
１，Ｘ０｝＝｛１，１｝として一意に決定される。｛Ｘ
１，Ｘ０｝の他の状態に関しても遷移のパスは１通りの
みが一意に決定される。
Ｘ２ｉ−２｝から｛Ｘ２ｉ，Ｘ２ｉ−１｝への遷移で
は、式（４）の制限により、Ｘ２ｉがＸ２ｉ−１とＸ
２ｉ−２とにより一意に決まってしまうので、
｛Ｘ２ｉ，Ｘ２ｉ−１｝の１状態へのパスは、１つあっ
て１つ以上はない。例えば、｛Ｘ１，Ｘ０｝から
｛Ｘ２，Ｘ１｝への遷移では、｛Ｘ２，Ｘ１｝＝｛１，
１｝である場合、その１状態｛１，１｝への遷移のパス
は、ｘ０＝ｘ２／ｘ１が満たされる必要があるので、
｛１，１｝から｛１，１｝への遷移のみが許され、｛Ｘ
１，Ｘ０｝＝｛１，１｝として一意に決定される。｛Ｘ
１，Ｘ０｝の他の状態に関しても遷移のパスは１通りの
みが一意に決定される。
【００１３】このように、｛Ｘ２ｉ−１，Ｘ２ｉ−２｝
の１状態と｛Ｘ２ｉ，Ｘ２ｉ−１｝の１状態は、１対１
に対応し、１状態おきに（１シンボルごとに）各状態へ
のパスを１つに削減することができる。このような削減
は、偏りなく均等に行われている。
の１状態と｛Ｘ２ｉ，Ｘ２ｉ−１｝の１状態は、１対１
に対応し、１状態おきに（１シンボルごとに）各状態へ
のパスを１つに削減することができる。このような削減
は、偏りなく均等に行われている。
【００１４】図２は、トレリスメモリ長Ｌが３であるト
レリスメモリの中にある最も過去の入力符号Ｘ２ｉ−２
（ｉは正の整数）のみにより一意に決定される挿入符号
Ｘ２ ｉが符号集合の中で要素として１シンボルおきに挿
入される状態遷移を示している。下記制限が設けられ
る。
レリスメモリの中にある最も過去の入力符号Ｘ２ｉ−２
（ｉは正の整数）のみにより一意に決定される挿入符号
Ｘ２ ｉが符号集合の中で要素として１シンボルおきに挿
入される状態遷移を示している。下記制限が設けられ
る。
【数５】
【００１５】各符号が４値の組｛１，ｊ，−１，−ｊ｝
の中のどれかの値を取る場合、制限を受けない
｛Ｘ２ｉ，Ｘ２ｉ−１｝から｛Ｘ２ｉ＋１，Ｘ２ｉ｝へ
の遷移では、｛Ｘ２ｉ＋１，Ｘ２ｉ｝の１状態へのパス
は、４通りが存在する。
の中のどれかの値を取る場合、制限を受けない
｛Ｘ２ｉ，Ｘ２ｉ−１｝から｛Ｘ２ｉ＋１，Ｘ２ｉ｝へ
の遷移では、｛Ｘ２ｉ＋１，Ｘ２ｉ｝の１状態へのパス
は、４通りが存在する。
【００１６】これに対して、｛Ｘ２ｉ−１，
Ｘ２ｉ−２｝から｛Ｘ２ｉ，Ｘ２ｉ−１｝への遷移で
は、式（５）の制限により、Ｘ２ｉがＸ２ｉ−２により
一意に決まってしまうので、｛Ｘ２ｉ，Ｘ２ｉ−１｝の
１状態へのパスは、１つあって１つ以上はない。例え
ば、｛Ｘ１，Ｘ０｝から｛Ｘ２，Ｘ１｝への遷移では、
｛Ｘ２，Ｘ１｝＝｛１，１｝である場合、その１状態
｛１，１｝への遷移のパスは、ｘ０＝ｘ ２／ｊ＝−ｊが
満たされる必要があるので、｛１，−ｊ｝から｛１，
１｝への遷移のみが許され、｛Ｘ１，Ｘ０｝＝｛１，−
ｊ｝として一意に決定される。｛Ｘ １，Ｘ０｝の他の状
態に関しても遷移のパスは１通りのみが一意に決定され
る。
Ｘ２ｉ−２｝から｛Ｘ２ｉ，Ｘ２ｉ−１｝への遷移で
は、式（５）の制限により、Ｘ２ｉがＸ２ｉ−２により
一意に決まってしまうので、｛Ｘ２ｉ，Ｘ２ｉ−１｝の
１状態へのパスは、１つあって１つ以上はない。例え
ば、｛Ｘ１，Ｘ０｝から｛Ｘ２，Ｘ１｝への遷移では、
｛Ｘ２，Ｘ１｝＝｛１，１｝である場合、その１状態
｛１，１｝への遷移のパスは、ｘ０＝ｘ ２／ｊ＝−ｊが
満たされる必要があるので、｛１，−ｊ｝から｛１，
１｝への遷移のみが許され、｛Ｘ１，Ｘ０｝＝｛１，−
ｊ｝として一意に決定される。｛Ｘ １，Ｘ０｝の他の状
態に関しても遷移のパスは１通りのみが一意に決定され
る。
【００１７】このように、｛Ｘ２ｉ−１，Ｘ２ｉ−２｝
の１状態と｛Ｘ２ｉ，Ｘ２ｉ−１｝の１状態は、１対１
に対応し、１状態おきに（１シンボルごとに）各状態へ
のパスを１つに削減することができる。このような削減
は、偏りなく均等に行われている。
の１状態と｛Ｘ２ｉ，Ｘ２ｉ−１｝の１状態は、１対１
に対応し、１状態おきに（１シンボルごとに）各状態へ
のパスを１つに削減することができる。このような削減
は、偏りなく均等に行われている。
【００１８】既述の２つの実施の形態では、挿入は１シ
ンボルごとに行われているが、一般には１シンボルごと
である必要はなく、その挿入の間隔は、適正に設計され
得る。Ｌが３である場合の式（４）は、より一般的にＬ
がＬである場合に、次式で表現される。
ンボルごとに行われているが、一般には１シンボルごと
である必要はなく、その挿入の間隔は、適正に設計され
得る。Ｌが３である場合の式（４）は、より一般的にＬ
がＬである場合に、次式で表現される。
【数６】
【００１９】更に、Ｌが３である式（５）は、より一般
的にはＬがＬである場合に、次式で表現される。
的にはＬがＬである場合に、次式で表現される。
【数７】 発明の実施としては、式（４）は式（６）に含まれ、式
（５）は式（７）に含まれる。
（５）は式（７）に含まれる。
【００２０】
【発明の効果】本発明による符号化方法は、周期的状態
遷移における各状態へのパスが均等に削減され、系列推
定における符号化利得が有効に利用され得る。
遷移における各状態へのパスが均等に削減され、系列推
定における符号化利得が有効に利用され得る。
【図１】図１は、本発明による符号化方法の実施の形態
を示すトレリス線図である。
を示すトレリス線図である。
【図２】図２は、本発明による符号化方法の実施の他の
形態を示すトレリス線図である。
形態を示すトレリス線図である。
【図３】図３は、公知のトレリス線図である。
Ｘ２ｉ…挿入符号 Ｘ２ｉ−１…入力符号 Ｘ２ｉ−２…入力符号
Claims (6)
- 【請求項１】トレリスメモリ長がＬであるトレリスメモ
リの中の（Ｌ−１）個の入力符号列Ｘ
ｉ（Ｎ＋１）−Ｌ＋１，Ｘｉ（Ｎ＋１）−Ｌ＋２，・・
・，Ｘ ｉ（Ｎ＋１）−１（ｉとＮはともに正の整数）の
Ｘｉ（Ｎ＋１）−Ｌ＋１を含む部分集合のみにより一意
に決定される挿入符号Ｘｉ（Ｎ＋１）を適正間隔で挿入
するステップを備える符号化方法。 - 【請求項２】請求項１において、 前記適正間隔は、Ｎシンボルごとの間隔である符号化方
法。 - 【請求項３】請求項２において、 前記Ｎは１であり、前記挿入符号は、次式：Ｘ２ｉ＝Ｘ
２ｉ−１・Ｘ２ｉ−２により規定される符号化方法。 - 【請求項４】トレリスメモリ長がＬであるトレリスメモ
リの中の最も過去の入力符号Ｘ
ｉ（Ｎ＋１）−Ｌ＋１（ｉとＮはともに正の整数）のみ
により一意に決定される挿入符号Ｘｉ（Ｎ＋１）を適正
間隔で挿入するステップを備える符号化方法。 - 【請求項５】請求項４において、 前記適正間隔は、Ｎシンボルごとの間隔である符号化方
法。 - 【請求項６】請求項５において、 前記Ｎは１であり、前記挿入符号は、次式：Ｘ２ｉ＝ｊ
Ｘ２ｉ−２により規定される符号化方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000058157A JP2001251200A (ja) | 2000-03-03 | 2000-03-03 | 符号化方法 |
| US09/793,483 US6944234B2 (en) | 2000-03-03 | 2001-02-27 | Coding method and apparatus for reducing number of state transition paths in a communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000058157A JP2001251200A (ja) | 2000-03-03 | 2000-03-03 | 符号化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001251200A true JP2001251200A (ja) | 2001-09-14 |
Family
ID=18578795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000058157A Pending JP2001251200A (ja) | 2000-03-03 | 2000-03-03 | 符号化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6944234B2 (ja) |
| JP (1) | JP2001251200A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7453924B2 (en) | 2003-01-17 | 2008-11-18 | Panasonic Corporation | Diversity receiver and diversity reception method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109150375A (zh) * | 2017-06-16 | 2019-01-04 | 华为技术有限公司 | 一种编码方法、无线设备和芯片 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4597090A (en) * | 1983-04-14 | 1986-06-24 | Codex Corporation | Block coded modulation system |
| US4807253A (en) * | 1987-11-13 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Time-varying trellis-coded modulation formats which are robust in channels with phase variations |
| US5150381A (en) * | 1989-02-16 | 1992-09-22 | Codex Corporation | Trellis shaping for modulation systems |
| GB2252702A (en) | 1991-01-15 | 1992-08-12 | British Telecomm | Channel coding for speech |
| JPH0555932A (ja) | 1991-08-23 | 1993-03-05 | Matsushita Electric Ind Co Ltd | 誤り訂正符復号化装置 |
| JP2715398B2 (ja) | 1991-11-25 | 1998-02-18 | 松下電器産業株式会社 | 誤り訂正符復号化装置 |
| US5537444A (en) * | 1993-01-14 | 1996-07-16 | At&T Corp. | Extended list output and soft symbol output viterbi algorithms |
| KR0129577B1 (ko) * | 1994-04-30 | 1998-04-10 | 배순훈 | 32-직각진폭변조방식을 이용하는 영상수신시스템에서 개선된 메트릭 계산방법 |
| JPH0818461A (ja) * | 1994-06-25 | 1996-01-19 | Nec Corp | 最尤誤り訂正方式及び訂正装置 |
| US5646950A (en) * | 1994-11-18 | 1997-07-08 | Seagate Technology, Inc. | Matched spectral null codes for partial response channels |
| JPH10134521A (ja) | 1996-10-24 | 1998-05-22 | Hitachi Ltd | トレリス符号化方法及びディジタル磁気記録装置 |
| US5901182A (en) * | 1997-03-26 | 1999-05-04 | Sharp Laboratories Of America, Inc. | Metric sifting in breadth-first decoding of convolutional coded data |
| IT1292066B1 (it) * | 1997-06-03 | 1999-01-25 | Italtel Spa | Ricevitore non coerente a stima di sequenza per modulazioni numeriche lineari |
| JPH11177641A (ja) | 1997-12-10 | 1999-07-02 | Sony Corp | 制御情報割当方法、制御方法、送信方法、受信方法、送信装置及び受信装置 |
| JP3896661B2 (ja) | 1997-12-17 | 2007-03-22 | ソニー株式会社 | トレリス符号化方法 |
| US6553063B1 (en) * | 1998-10-30 | 2003-04-22 | Broadcom Corporation | Constellation-multiplexed transmitter and receiver |
| US7254167B2 (en) * | 1998-10-30 | 2007-08-07 | Broadcom Corporation | Constellation-multiplexed transmitter and receiver |
| US6343103B1 (en) * | 1999-09-03 | 2002-01-29 | Agere Systems Guardian Corp. | Methods and apparatus for representation of branch metrics in a communication system decoder |
| US6690739B1 (en) * | 2000-01-14 | 2004-02-10 | Shou Yee Mui | Method for intersymbol interference compensation |
| US6543023B2 (en) * | 2001-02-05 | 2003-04-01 | Agere Systems Inc. | Parity-check coding for efficient processing of decoder error events in data storage, communication and other systems |
-
2000
- 2000-03-03 JP JP2000058157A patent/JP2001251200A/ja active Pending
-
2001
- 2001-02-27 US US09/793,483 patent/US6944234B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7453924B2 (en) | 2003-01-17 | 2008-11-18 | Panasonic Corporation | Diversity receiver and diversity reception method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010022819A1 (en) | 2001-09-20 |
| US6944234B2 (en) | 2005-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100508605B1 (ko) | 부호화 장치, 부호화 방법, 이동국 장치 및 기지국 장치 | |
| JPS6037834A (ja) | 誤り訂正符号の復号方法および復号器 | |
| KR20040041651A (ko) | 허프만 코딩 | |
| US6229460B1 (en) | Method of generating a symmetrical reversible variable length code | |
| US6333954B1 (en) | High-speed ACS for Viterbi decoder implementations | |
| Paluncic et al. | A multiple insertion/deletion correcting code for run-length limited sequences | |
| US6460160B1 (en) | Chase iteration processing for decoding input data | |
| Burstein et al. | Words restricted by patterns with at most 2 distinct letters | |
| US6859151B2 (en) | Digital data transforming method | |
| CN107070463B (zh) | 一种极化码的高效构造方法 | |
| US6617985B1 (en) | Method and/or apparatus for implementing constraint codes with low error propagation | |
| JP2001251200A (ja) | 符号化方法 | |
| US6919827B2 (en) | Method and apparatus for effectively decoding Huffman code | |
| WO2003038091A1 (fr) | Sequences oligonucleotidiques exemptes d'erreurs d'hybridation et procedes de conception correspondants | |
| US6684365B1 (en) | Encoding device and method, decoding device and method, providing medium, and method for generating data substitution position information | |
| Vajnovszki | Generating a Gray code for P-sequences | |
| US6910177B2 (en) | Viterbi decoder using restructured trellis | |
| JP2919559B2 (ja) | 値およびストリング長のコード化により数値データブロックの可変長コード化で伝送される情報を圧縮する方法 | |
| Ma et al. | Binary unequal error-protection block codes formed from convolutional codes by generalized tail-biting | |
| Ahlswede et al. | An interpretation of identification entropy | |
| KR20050113266A (ko) | 가변 길이 에러 정정 코드를 형성하는 방법 및 장치 | |
| JP2006166388A (ja) | 空白となるビット列の前方配置による境界相殺方法 | |
| JPH07245567A (ja) | ビタビ復号演算装置 | |
| Rokhani et al. | Optimality of bus-invert coding | |
| Perkins et al. | A scheme for the synchronization of variable length codes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040130 |