JP2001244615A - Circuit board, semiconductor device using the same and manufacturing method therefor - Google Patents

Circuit board, semiconductor device using the same and manufacturing method therefor

Info

Publication number
JP2001244615A
JP2001244615A JP2000055290A JP2000055290A JP2001244615A JP 2001244615 A JP2001244615 A JP 2001244615A JP 2000055290 A JP2000055290 A JP 2000055290A JP 2000055290 A JP2000055290 A JP 2000055290A JP 2001244615 A JP2001244615 A JP 2001244615A
Authority
JP
Japan
Prior art keywords
wiring board
lead portion
bump electrode
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000055290A
Other languages
Japanese (ja)
Inventor
Shinya Matsumura
信弥 松村
Kazuhiro Ishikawa
和弘 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000055290A priority Critical patent/JP2001244615A/en
Publication of JP2001244615A publication Critical patent/JP2001244615A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members

Abstract

PROBLEM TO BE SOLVED: To solve a problem of a positional deviation between bump electrodes and a board lead part, by narrowing a pitch between electrodes, in mounting a semiconductor element and a circuit board using the bump electrodes. SOLUTION: The circuit board comprises a lead 2 connected with bump electrodes 5 provided on the semiconductor element 4 on an upper surface of a board base material 1. In this case, the part 2 has a structure having recesses 7 at positions connected to bumps of the element 4 in such a manner that the end protrusions 5a of the electrodes 5 are introduced into the recesses 7 and aligned therein. Thus, when the electrodes 5 of the element 4 are introduced into the recesses 7 of the part 2 and connected, connecting positions are held and a connecting area is improved. And, a good electric connection can be maintained even in the case of connecting at a narrow pitch.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はフリップチップ実装
を用いた半導体組立技術に関するものであり、フリップ
チップ実装に好適なリード、配線を有した配線基板とそ
れを用いた半導体装置およびその製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor assembly technology using flip chip mounting, and more particularly to a wiring board having leads and wiring suitable for flip chip mounting, a semiconductor device using the same, and a method of manufacturing the same. Things.

【0002】[0002]

【従来の技術】以下、従来の配線基板のリード形状を図
13、図14を参照しながら説明する。図13はエッチ
ング加工により形成されたリード部の形状を示す断面図
であり、図14はアディティブ法により形成されたリー
ド部の形状を示す断面図である。
2. Description of the Related Art A conventional lead shape of a wiring board will be described below with reference to FIGS. FIG. 13 is a cross-sectional view showing the shape of a lead portion formed by etching, and FIG. 14 is a cross-sectional view showing the shape of a lead portion formed by an additive method.

【0003】まず図13に示すように、基板ベース材1
上に銅(Cu)などの導体よりなるリード部2が形成さ
れ、そのリード部2の形状としては、平面形状に形成さ
れている。
[0003] First, as shown in FIG.
A lead portion 2 made of a conductor such as copper (Cu) is formed thereon, and the lead portion 2 is formed in a planar shape.

【0004】また図14に示すように、基板ベース材1
上に絶縁性のレジスト樹脂3を介して銅(Cu)などの
導体よりなるリード部2が形成され、そのリード部2の
形状としては、平面形状に形成されている。
[0005] As shown in FIG.
A lead portion 2 made of a conductor such as copper (Cu) is formed thereon via an insulating resist resin 3, and the lead portion 2 is formed in a planar shape.

【0005】以上のように、従来の配線基板のリード部
の形状は、その形成方法により多少の違いがあるが、基
本的にその接続部分は平面形状に形成されているもので
ある。
As described above, the shape of the lead portion of the conventional wiring board is slightly different depending on the forming method, but basically, the connection portion is formed in a planar shape.

【0006】次に従来の配線基板を用いた半導体装置に
おいて、その半導体素子と配線基板のリード部との接続
状態について図面を参照しながら説明する。図15は従
来の半導体装置の半導体素子と配線基板のリード部との
接続状態を示す断面図である。
Next, a connection state between a semiconductor element and a lead portion of a wiring board in a semiconductor device using a conventional wiring board will be described with reference to the drawings. FIG. 15 is a sectional view showing a connection state between a semiconductor element of a conventional semiconductor device and a lead portion of a wiring board.

【0007】図15に示すように、配線基板を構成して
いる基板ベース材1の上面に設けられたリード部2に対
して、半導体素子4がバンプ電極5を介して接続されて
いるものである。また半導体素子4と配線基板の基板ベ
ース材1との間には封止樹脂6が介在し、両者を固定保
持して電気的接続を維持しているものである。
As shown in FIG. 15, a semiconductor element 4 is connected via a bump electrode 5 to a lead portion 2 provided on an upper surface of a substrate base material 1 constituting a wiring substrate. is there. Further, a sealing resin 6 is interposed between the semiconductor element 4 and the substrate base material 1 of the wiring board, and both are fixed and held to maintain electrical connection.

【0008】従来の配線基板を用いた半導体装置の製造
方法としては、半導体素子のバンプ電極と、配線基板の
リード部とを対向させて位置決めし、バンプ電極を配線
基板のリード部に接続するものであり、封止樹脂で両者
を固定保持して電気的接続を維持するものである。
A conventional method of manufacturing a semiconductor device using a wiring board involves positioning a bump electrode of a semiconductor element and a lead portion of the wiring board so as to face each other, and connecting the bump electrode to the lead portion of the wiring board. That is, the two are fixedly held by the sealing resin to maintain the electrical connection.

【0009】[0009]

【発明が解決しようとする課題】しかしながら前記従来
の配線基板では、近年のリード部、バンプ電極の狭ピッ
チ化によるバンプ電極とリード部との位置ずれの問題、
また、バンプ電極とリード部との接合面積低下による接
続抵抗上昇などによる電気的接続の維持が困難であると
いう問題があり、その対応が困難であるという課題があ
る。
However, in the above-mentioned conventional wiring board, there has been a problem of a displacement between the bump electrode and the lead portion due to a recent narrow pitch of the lead portion and the bump electrode.
In addition, there is a problem that it is difficult to maintain an electrical connection due to an increase in connection resistance due to a decrease in a bonding area between the bump electrode and the lead portion, and there is a problem that it is difficult to cope with the problem.

【0010】図16は従来の配線基板と半導体素子との
接続状態を示す断面図であり、図示するように、配線基
板の基板ベース材1のリード部2、半導体素子4のバン
プ電極5の狭ピッチ化により、バンプ電極5とリード部
2との接続において、位置ずれを起こしている。また半
導体素子4と配線基板の基板ベース材1との間隙に介在
している封止樹脂6の熱膨張による応力により位置ずれ
を起こす恐れがある。
FIG. 16 is a cross-sectional view showing a conventional connection state between a wiring board and a semiconductor element. As shown in the drawing, the lead portion 2 of the substrate base material 1 of the wiring board and the narrowness of the bump electrode 5 of the semiconductor element 4 are narrowed. Due to the pitch, displacement occurs in the connection between the bump electrode 5 and the lead portion 2. Further, there is a possibility that a displacement may occur due to a stress due to thermal expansion of the sealing resin 6 interposed in the gap between the semiconductor element 4 and the substrate base material 1 of the wiring board.

【0011】また図17は従来の配線基板と半導体素子
との接続状態を示す拡大した断面図であり、図17
(a)はリード部のピッチが80[μm]ピッチの場合
の接続状態を示し、図17(b)はリード部のピッチが
60[μm]ピッチの場合の接続状態を示している。図
17(a)に示すように、配線基板の基板ベース材1の
リード部2、半導体素子4のバンプ電極5がそのピッチ
80[μm]の場合では、バンプ電極5とリード部2と
の接続において、バンプ電極5の先端の接続領域C1が
φ30[μm]であるのに対して、図17(b)に示す
ように、ピッチ60[μm]の場合では、バンプ電極5
とリード部2との接続において、バンプ電極5の先端の
接続領域C1がφ20[μm]となり、接合面積低下に
よる接続抵抗上昇となってしまう。
FIG. 17 is an enlarged sectional view showing a connection state between a conventional wiring board and a semiconductor element.
FIG. 17A shows a connection state when the lead pitch is 80 [μm] pitch, and FIG. 17B shows a connection state when the lead pitch is 60 [μm] pitch. As shown in FIG. 17A, when the lead portions 2 of the substrate base material 1 of the wiring board and the bump electrodes 5 of the semiconductor element 4 have a pitch of 80 [μm], the connection between the bump electrodes 5 and the lead portions 2 is made. In FIG. 17B, while the connection region C1 at the tip of the bump electrode 5 is φ30 [μm], as shown in FIG.
In the connection between the lead electrode 2 and the lead portion 2, the connection region C1 at the tip of the bump electrode 5 becomes φ20 [μm], and the connection resistance increases due to a decrease in the bonding area.

【0012】本発明は半導体素子のバンプ電極と配線基
板のリード部との接続において、その位置ずれ、接合面
積低下を解消することを主眼とするものであり、狭ピッ
チ化に対応できるフリップチップ実装用の配線基板とそ
れを用いた半導体装置およびその製造方法を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION The present invention has as its object to eliminate the positional displacement and the reduction of the bonding area in the connection between the bump electrode of a semiconductor element and the lead portion of a wiring board, and a flip chip mounting which can cope with a narrow pitch. It is an object to provide a wiring board for use, a semiconductor device using the same, and a method of manufacturing the same.

【0013】[0013]

【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の配線基板は、以下のような構成を有
している。すなわち、半導体素子に設けられたバンプ電
極が接続されるリード部を有した配線基板であって、前
記リード部は前記半導体素子のバンプ電極が接続される
位置に凹部を有し、前記バンプ電極が位置合わせされる
構造を有している配線基板である。
To solve the above-mentioned conventional problems, a wiring board according to the present invention has the following configuration. That is, a wiring board having a lead portion to which a bump electrode provided on a semiconductor element is connected, wherein the lead portion has a concave portion at a position where the bump electrode of the semiconductor element is connected, and the bump electrode is It is a wiring board having a structure to be aligned.

【0014】具体的には、リード部の凹部は複数個設け
られている配線基板である。
Specifically, the lead portion is a wiring board provided with a plurality of concave portions.

【0015】また本発明の配線基板は、半導体素子に設
けられたバンプ電極が接続されるリード部を有した配線
基板であって、前記リード部は前記半導体素子のバンプ
電極が接続される位置に溝部を有し、前記バンプ電極が
位置合わせされる構造を有している配線基板である。
Further, the wiring board of the present invention is a wiring board having a lead portion to which a bump electrode provided on a semiconductor element is connected, wherein the lead portion is located at a position where the bump electrode of the semiconductor element is connected. A wiring substrate having a groove and having a structure in which the bump electrodes are aligned.

【0016】具体的には、リード部の溝部は複数本設け
られている配線基板である。
Specifically, the lead portion is a wiring board provided with a plurality of grooves.

【0017】また、配線基板は上面にリード部を有し、
底面に外部接続用の電極を有した半導体パッケージを構
成する単層もしくは多層の配線基板である。
Further, the wiring board has a lead portion on the upper surface,
This is a single-layer or multi-layer wiring board constituting a semiconductor package having an electrode for external connection on the bottom surface.

【0018】本発明の半導体装置は、配線基板の上面に
設けられたリード部に対して半導体素子がバンプ電極を
介して接続された半導体装置であって、前記半導体素子
のバンプ電極は前記配線基板のリード部の凹部に位置合
わせされて接続されている半導体装置である。
A semiconductor device according to the present invention is a semiconductor device in which a semiconductor element is connected to a lead portion provided on an upper surface of a wiring board via a bump electrode, wherein the bump electrode of the semiconductor element is connected to the wiring board. The semiconductor device is positioned and connected to the concave portion of the lead portion.

【0019】具体的には、半導体素子のバンプ電極の先
端突起部がリード部の凹部にはめ込まれて接続されてい
る半導体装置である。
Specifically, this is a semiconductor device in which a protruding end portion of a bump electrode of a semiconductor element is fitted and connected to a concave portion of a lead portion.

【0020】また本発明の半導体装置は、配線基板の上
面に設けられたリード部に対して半導体素子がバンプ電
極を介して接続された半導体装置であって、前記半導体
素子のバンプ電極は前記配線基板のリード部の溝部に位
置合わせされて接続されている半導体装置である。
The semiconductor device according to the present invention is a semiconductor device in which a semiconductor element is connected to a lead portion provided on an upper surface of a wiring board via a bump electrode, wherein the bump electrode of the semiconductor element is connected to the wiring. The semiconductor device is aligned and connected to the groove of the lead portion of the substrate.

【0021】具体的には、半導体素子のバンプ電極の先
端突起部がリード部の溝部にはめ込まれて接続されてい
る半導体装置である。
More specifically, this is a semiconductor device in which a tip end of a bump electrode of a semiconductor element is fitted and connected to a groove of a lead portion.

【0022】また、半導体素子と配線基板との間隙に樹
脂層が設けられている半導体装置である。
Further, the present invention is a semiconductor device in which a resin layer is provided in a gap between a semiconductor element and a wiring board.

【0023】本発明の半導体装置の製造方法は、半導体
素子に設けられたバンプ電極が接続されるリード部を有
した配線基板であって、前記リード部は前記半導体素子
のバンプ電極が接続される位置に凹部を有し、前記バン
プ電極が位置合わせされる構造を有している配線基板を
用意する工程と、前記配線基板上に対して樹脂を設ける
工程と、バンプ電極が設けられた半導体素子の前記バン
プ電極と、前記配線基板のリード部とを対向させ、前記
バンプ電極を前記配線基板のリード部の凹部にはめ込ん
で位置合わせし、前記バンプ電極と前記リード部とを接
続する工程とよりなる半導体装置の製造方法である。
The method of manufacturing a semiconductor device according to the present invention is a wiring board having a lead portion to which a bump electrode provided on a semiconductor element is connected, wherein the lead portion is connected to a bump electrode of the semiconductor element. A step of preparing a wiring board having a concave portion at a position and having a structure in which the bump electrodes are aligned; a step of providing a resin on the wiring board; and a semiconductor element provided with the bump electrodes Making the bump electrodes face the lead portions of the wiring board, fitting the bump electrodes into the recesses of the lead portions of the wiring board, aligning the bump electrodes, and connecting the bump electrodes and the lead portions. This is a method for manufacturing a semiconductor device.

【0024】具体的には、バンプ電極が設けられた半導
体素子の前記バンプ電極と、配線基板のリード部とを対
向させ、前記バンプ電極を前記配線基板のリード部の凹
部にはめ込んで位置合わせし、前記バンプ電極と前記リ
ード部とを接続する工程では、介在している樹脂ととも
に前記半導体素子または前記配線基板を加圧加熱して、
前記バンプ電極を前記配線基板のリード部の凹部にはめ
込んで接続する半導体装置の製造方法である。
Specifically, the bump electrodes of the semiconductor element provided with the bump electrodes are opposed to the leads of the wiring board, and the bump electrodes are fitted into the recesses of the leads of the wiring board and aligned. In the step of connecting the bump electrode and the lead portion, pressurizing and heating the semiconductor element or the wiring board together with the intervening resin,
A method for manufacturing a semiconductor device in which the bump electrode is fitted into a recess of a lead portion of the wiring board and connected.

【0025】また本発明の半導体装置の製造方法は、半
導体素子に設けられたバンプ電極が接続されるリード部
を有した配線基板であって、前記リード部は前記半導体
素子のバンプ電極が接続される位置に溝部を有し、前記
バンプ電極が位置合わせされる構造を有している配線基
板を用意する工程と、前記配線基板上に対して樹脂を設
ける工程と、バンプ電極が設けられた半導体素子の前記
バンプ電極と、前記配線基板のリード部とを対向させ、
前記バンプ電極を前記配線基板のリード部の溝部にはめ
込んで位置合わせし、前記バンプ電極と前記リード部と
を接続する工程とよりなる半導体装置の製造方法であ
る。
According to a method of manufacturing a semiconductor device of the present invention, there is provided a wiring board having a lead portion connected to a bump electrode provided on a semiconductor element, wherein the lead portion is connected to a bump electrode of the semiconductor element. Providing a wiring board having a groove at a predetermined position and having a structure in which the bump electrodes are aligned, a step of providing a resin on the wiring board, and a semiconductor provided with the bump electrodes The bump electrode of the element and the lead portion of the wiring board are opposed to each other,
A step of fitting the bump electrode into a groove of a lead portion of the wiring substrate, aligning the bump electrode, and connecting the bump electrode and the lead portion.

【0026】具体的には、バンプ電極が設けられた半導
体素子の前記バンプ電極と、配線基板のリード部とを対
向させ、前記バンプ電極を前記配線基板のリード部の溝
部にはめ込んで位置合わせし、前記バンプ電極と前記リ
ード部とを接続する工程では、介在している樹脂ととも
に前記半導体素子または前記配線基板を加圧加熱して、
前記バンプ電極を前記配線基板のリード部の溝部にはめ
込んで接続する半導体装置の製造方法である。
Specifically, the bump electrodes of the semiconductor element provided with the bump electrodes are opposed to the lead portions of the wiring board, and the bump electrodes are fitted into the grooves of the lead portions of the wiring board and aligned. In the step of connecting the bump electrode and the lead portion, pressurizing and heating the semiconductor element or the wiring board together with the intervening resin,
A method of manufacturing a semiconductor device in which the bump electrode is fitted into a groove of a lead portion of the wiring substrate and connected.

【0027】また、配線基板上に対して樹脂を設ける工
程は、樹脂シートを貼付する工程である半導体装置の製
造方法である。
The step of providing a resin on the wiring substrate is a method of manufacturing a semiconductor device, which is a step of attaching a resin sheet.

【0028】また、配線基板上に対して樹脂を設ける工
程は、液状の樹脂を供給する工程である半導体装置の製
造方法である。
The step of providing a resin on the wiring board is a method of manufacturing a semiconductor device, which is a step of supplying a liquid resin.

【0029】前記構成の通り、配線基板のリード部に形
成した凹部または溝部の形状により、半導体素子のバン
プ電極がそのリード部の凹部、溝部に接続した際、接合
位置の保持、および接続面積の向上が図られ、狭ピッチ
の接合においても良好な電気的接続を維持することがで
きる。さらに半導体素子のバンプ電極がリード部の凹
部、溝部に入り込んで接続する構造であるため、介在し
ている樹脂の熱応力によってもバンプ電極と基板上のリ
ード部との位置ずれを起こすことを防止できる。
As described above, when the bump electrode of the semiconductor element is connected to the concave portion or the groove of the lead portion by the shape of the concave portion or the groove formed in the lead portion of the wiring board, the bonding position is maintained and the connection area is reduced. Improvement is achieved, and good electrical connection can be maintained even at a narrow pitch junction. Furthermore, since the bump electrode of the semiconductor element is connected to the recess and groove of the lead by connecting it, the misalignment between the bump electrode and the lead on the substrate due to the thermal stress of the interposed resin is prevented. it can.

【0030】[0030]

【発明の実施の形態】以下、本発明の配線基板とそれを
用いた半導体装置およびその製造方法の一実施形態につ
いて、図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a wiring board, a semiconductor device using the same, and a method of manufacturing the same according to the present invention will be described with reference to the drawings.

【0031】まず本発明の第1の実施形態について説明
する。
First, a first embodiment of the present invention will be described.

【0032】図1は本実施形態の配線基板を示す平面斜
視図である。
FIG. 1 is a plan perspective view showing a wiring board of the present embodiment.

【0033】図1に示すように、本実施形態の配線基板
は、基板ベース材1の上面に半導体素子に設けられたバ
ンプ電極が接続されるリード部2を有した配線基板にお
いて、そのリード部2は半導体素子のバンプが接続され
る位置に個別の凹部7を有し、バンプ電極の先端突起部
がそれぞれその凹部7内に入り込んで位置合わせされる
構造を有しているものである。
As shown in FIG. 1, the wiring board of this embodiment has a lead portion 2 on the upper surface of a substrate base material 1 to which a bump electrode provided on a semiconductor element is connected. Reference numeral 2 denotes a structure having individual recesses 7 at positions where the bumps of the semiconductor element are connected, and the tip projections of the bump electrodes respectively enter the recesses 7 and are aligned.

【0034】本実施形態の配線基板は、配線基板のリー
ド部に形成した凹部の形状により、半導体素子のバンプ
電極の特に先端突起部がそのリード部の凹部に入り込ん
で接続した際、接合位置の保持、および接続面積の向上
が図られ、狭ピッチの接合においても良好な電気的接続
を維持することができるものである。
In the wiring board of this embodiment, the shape of the concave portion formed in the lead portion of the wiring substrate allows the bump electrode of the semiconductor element, particularly the tip end protrusion portion, to enter the concave portion of the lead portion and to be connected to the joint position. The holding and the connection area are improved, and good electrical connection can be maintained even in a narrow-pitch joint.

【0035】また図2のリード部の斜視図に示すよう
に、本実施形態では図2(a)に示したようにリード部
2の凹部は、断面方向で円錐型の凹部7aであるが、他
の凹部の形状として、図2(b)に示すように楕円錐型
の凹部7bでもよく、また図2(c)に示すように角錐
型の凹部7cでもよく、または図2(d)に示すよう
に、長方角錐型の凹部7dでもよい。いずれの凹部の形
状においても、同様の効果がある。
As shown in the perspective view of the lead portion in FIG. 2, in this embodiment, as shown in FIG. 2A, the concave portion of the lead portion 2 is a conical concave portion 7a in a sectional direction. As another shape of the concave portion, an elliptical cone-shaped concave portion 7b as shown in FIG. 2B, a pyramid-shaped concave portion 7c as shown in FIG. 2C, or FIG. As shown, a rectangular pyramid-shaped recess 7d may be used. The same effect is obtained in any of the concave shapes.

【0036】なお、本実施形態の配線基板は、上面にリ
ード部2を有し、底面に外部接続用の電極(図示せず)
を有した半導体パッケージを構成する単層もしくは多層
の絶縁性の基板ベース材1よりなる配線基板であるが、
フリップチップ実装する通常のプリント基板の配線リー
ドに適用しても同様の効果が得られるものである。
The wiring board according to the present embodiment has a lead portion 2 on the upper surface and an electrode (not shown) for external connection on the lower surface.
Is a wiring board made of a single-layer or multilayer insulating substrate base material 1 constituting a semiconductor package having
The same effect can be obtained even when the present invention is applied to wiring leads of a normal printed circuit board to be flip-chip mounted.

【0037】次に本実施形態の半導体装置およびその製
造方法について説明する。
Next, the semiconductor device of this embodiment and a method of manufacturing the same will be described.

【0038】図3は本実施形態の配線基板を用いた半導
体装置およびその製造方法を示す工程ごとの断面図であ
る。図3においては、リード部の凹部付近の断面を示し
ている。
FIG. 3 is a sectional view of each step showing a semiconductor device using the wiring board of this embodiment and a method of manufacturing the same. FIG. 3 shows a cross section near the concave portion of the lead portion.

【0039】まず前工程として、図1に示したような、
半導体素子に設けられたバンプ電極が接続されるリード
部を有した配線基板であって、基板ベース材のリード部
は半導体素子のバンプ電極が接続される位置に凹部を有
してバンプ電極が位置合わせされる構造を有している配
線基板を用意し、その配線基板上に対して絶縁性の樹脂
シートを貼付して設ける。また突起を有したバンプ電極
を電極パッド上に形成した半導体素子を用意する。
First, as a pre-process, as shown in FIG.
A wiring board having a lead portion to which a bump electrode provided on a semiconductor element is connected, wherein a lead portion of a substrate base material has a concave portion at a position where the bump electrode of the semiconductor element is connected, and the bump electrode is positioned A wiring board having a structure to be fitted is prepared, and an insulating resin sheet is attached on the wiring board. In addition, a semiconductor element in which a bump electrode having a protrusion is formed on an electrode pad is prepared.

【0040】そして図3(a)に示すように、先端突起
部5aを有したバンプ電極5が設けられた半導体素子4
のそのバンプ電極5と、配線基板を構成する基板ベース
材1のリード部2の凹部7とを絶縁性の樹脂シート8を
介して対向させ、X−Y方向の位置合わせを行う。
As shown in FIG. 3A, the semiconductor element 4 provided with the bump electrode 5 having the tip protrusion 5a is provided.
The bump electrode 5 and the concave portion 7 of the lead portion 2 of the substrate base material 1 constituting the wiring board are opposed to each other via an insulating resin sheet 8 to perform positioning in the XY directions.

【0041】次に図3(b)に示すように、バンプ電極
5の先端突起部5aをリード部2の凹部7にはめ込んで
位置合わせして固定し、半導体素子4のバンプ電極5と
リード部2とを接続する。この時、介在している樹脂シ
ート8とともに半導体素子4または基板ベース材1を接
合装置により加圧加熱して、バンプ電極5をリード部2
の凹部7にはめ込んで接続するものである。また樹脂シ
ート8はバンプ電極5の押圧によってリード部の凹部7
からその凹部7の周囲にはみ出すため、バンプ電極5と
リード部2とは電気的に接続するものである。
Next, as shown in FIG. 3B, the tip protrusion 5a of the bump electrode 5 is fitted into the concave portion 7 of the lead portion 2 and is positioned and fixed, and the bump electrode 5 of the semiconductor element 4 and the lead portion are fixed. 2 is connected. At this time, the semiconductor element 4 or the substrate base material 1 together with the interposed resin sheet 8 are heated under pressure by a bonding device to connect the bump electrodes 5 to the lead portions 2.
In the recess 7 for connection. The resin sheet 8 is pressed by the bump electrode 5 so that
The bump electrode 5 and the lead portion 2 are electrically connected to each other because they protrude from the periphery of the concave portion 7.

【0042】以上のような工程により、図3(c)に示
すように、配線基板の基板ベース材1上面に設けられた
リード部2に対して半導体素子4がバンプ電極5を介し
て接続された半導体装置であって、半導体素子4のバン
プ電極5はリード部2の凹部7に位置合わせされて接続
され、半導体素子4と基板ベース材1との間隙に樹脂層
9が設けられている半導体装置を得るものである。そし
て本実施形態では、半導体素子4のバンプ電極5の先端
突起部5aがリード部2の凹部7にはめ込まれて接続さ
れているものである。
Through the above-described steps, as shown in FIG. 3C, the semiconductor element 4 is connected via the bump electrode 5 to the lead portion 2 provided on the upper surface of the substrate base material 1 of the wiring board. A semiconductor device in which a bump electrode 5 of a semiconductor element 4 is positioned and connected to a concave portion 7 of a lead portion 2, and a resin layer 9 is provided in a gap between the semiconductor element 4 and a substrate base material 1. Get the device. In the present embodiment, the tip protrusion 5a of the bump electrode 5 of the semiconductor element 4 is fitted and connected to the recess 7 of the lead 2.

【0043】なお、本実施形態では、半導体素子4と基
板ベース材1との間隙に樹脂層9を形成するために、基
板上に対して樹脂シート8を貼付したが、液状の樹脂を
塗布、ポッティング等により供給してもよい。
In the present embodiment, the resin sheet 8 is adhered to the substrate in order to form the resin layer 9 in the gap between the semiconductor element 4 and the substrate base material 1. You may supply by potting etc.

【0044】本実施形態の配線基板を用いることによ
り、半導体素子のバンプ電極と配線基板のリード部との
接続において、凹部にバンプ電極の先端突起部が入り込
んで、その位置決め精度が向上することにより、位置ず
れを防止して接続できるものである。またバンプ電極の
先端突起部がリード部の凹部に入り、バンプ電極とリー
ド部との接続面積を増加させることができる。
By using the wiring substrate of the present embodiment, when connecting the bump electrode of the semiconductor element and the lead portion of the wiring substrate, the tip projection of the bump electrode enters the concave portion and the positioning accuracy is improved. , And can be connected while preventing displacement. Further, the tip projection of the bump electrode enters the recess of the lead portion, and the connection area between the bump electrode and the lead portion can be increased.

【0045】図4は半導体素子のバンプ電極と配線基板
(基板ベース材)のリード部との接続状態を示す断面図
である。
FIG. 4 is a sectional view showing a connection state between the bump electrodes of the semiconductor element and the leads of the wiring board (substrate base material).

【0046】半導体素子4のバンプ電極5と基板ベース
材1のリード部2との接続において、凹部7にバンプ電
極5の先端突起部5aが入り込んで、位置ずれを防止す
るとともに、バンプ電極5とリード部2との接続面積を
増加させることができる。具体的には、リード間ピッチ
が80[μm]の場合において、先端突起部5aの突出
量L1は15[μm]であり、バンプ電極5と先端突起
部5aの接続領域C1がφ30[μm]であり、バンプ
電極5の先端突起部5aの接続領域C2がφ20[μ
m]であり、従来の平面のリード部との接続における接
続面積よりも接続面積を増加させることができる。また
リード間ピッチが60[μm]の場合おいて、先端突起
部5aの突出量L1は10[μm]であり、バンプ電極
5と先端突起部5aの接続領域C1がφ20[μm]で
あり、バンプ電極5の先端突起部5aの接続領域C2が
φ14[μm]であり、従来の平面のリード部との接続
における接続面積よりも接続面積を増加させることがで
きる。
In the connection between the bump electrode 5 of the semiconductor element 4 and the lead portion 2 of the substrate base material 1, the tip protrusion 5a of the bump electrode 5 enters the concave portion 7 to prevent displacement and to prevent the displacement. The connection area with the lead portion 2 can be increased. Specifically, when the pitch between the leads is 80 [μm], the protrusion amount L1 of the tip projection 5a is 15 [μm], and the connection area C1 between the bump electrode 5 and the tip projection 5a is φ30 [μm]. And the connection region C2 of the tip protrusion 5a of the bump electrode 5 is φ20 [μ
m], and the connection area can be increased more than the connection area in the conventional connection with the flat lead portion. When the pitch between the leads is 60 [μm], the protrusion amount L1 of the tip projection 5a is 10 [μm], the connection area C1 between the bump electrode 5 and the tip projection 5a is φ20 [μm], The connection area C2 of the tip protruding portion 5a of the bump electrode 5 is φ14 [μm], so that the connection area can be increased more than the connection area in connection with a conventional flat lead portion.

【0047】すなわち、本実施形態の配線基板のリード
部の構造により、図5の接続面積の比較図に示すよう
に、従来の平面のリード部との接続における接続面積よ
りも接続面積を増加させることができ、80[μm]ピ
ッチの場合で、1.36倍、60[μm]ピッチの場合
で、1.39倍の接続面積の増加が図られる。
That is, due to the structure of the lead portion of the wiring board according to the present embodiment, as shown in a comparison diagram of the connection area in FIG. 5, the connection area is increased more than the connection area in the conventional connection with the flat lead portion. With a pitch of 80 [μm], the connection area can be increased by 1.36 times, and by a pitch of 60 [μm], the connection area can be increased by 1.39 times.

【0048】次に本発明の第2の実施形態について説明
する。
Next, a second embodiment of the present invention will be described.

【0049】図6は本実施形態の配線基板を示す平面斜
視図である。
FIG. 6 is a plan perspective view showing the wiring board of this embodiment.

【0050】図6に示すように、本実施形態の配線基板
は、基板ベース材1の上面に半導体素子に設けられたバ
ンプ電極が接続されるリード部2を有した配線基板にお
いて、そのリード部2は半導体素子のバンプが接続され
る位置に連続したV型の溝部10を有し、バンプ電極の
先端突起部がそれぞれその溝部10内に入り込んで位置
合わせされる構造を有しているものである。
As shown in FIG. 6, the wiring board of this embodiment has a lead portion 2 on the upper surface of a substrate base material 1 to which a bump electrode provided on a semiconductor element is connected. Reference numeral 2 denotes a structure having a V-shaped groove 10 continuous at a position where a bump of a semiconductor element is connected, and a tip projection of a bump electrode is inserted into the groove 10 and aligned. is there.

【0051】本実施形態の配線基板は、配線基板のリー
ド部に形成した溝部の形状により、半導体素子のバンプ
電極の特に先端突起部がそのリード部の溝部に入り込ん
で接続した際、接合位置の保持、および接続面積の向上
が図られ、狭ピッチの接合においても良好な電気的接続
を維持することができるものである。
In the wiring board of the present embodiment, the shape of the groove formed in the lead portion of the wiring board allows the bump electrode of the semiconductor element, especially the tip projection, to enter the groove portion of the lead portion and be connected to the bonding position. The holding and the connection area are improved, and good electrical connection can be maintained even in a narrow-pitch joint.

【0052】また図7のリード部の斜視図に示すよう
に、本実施形態では図7(a)に示したようにリード部
2の溝部は、断面方向でV字型の溝部10aであるが、
他の溝部の形状として、図7(b)に示すようにU字型
の溝部10bでもよく、また図7(c)に示すように台
形型の溝部10cでもよく、または図7(d)に示すよ
うに、リード部2に対して直角方向にV字型等の溝部1
0dを形成してもよい。または図7(e)に示すよう
に、リード部2に対する角度は直角方向に限定せずに任
意の角度でV字型等の溝部10eを形成してもよい。い
ずれの溝部10の形状においても、同様の効果がある。
As shown in the perspective view of the lead portion in FIG. 7, in this embodiment, as shown in FIG. 7A, the groove portion of the lead portion 2 is a V-shaped groove portion 10a in the sectional direction. ,
As another shape of the groove, a U-shaped groove 10b may be used as shown in FIG. 7B, a trapezoidal groove 10c may be used as shown in FIG. 7C, or FIG. As shown in FIG.
0d may be formed. Alternatively, as shown in FIG. 7E, the angle with respect to the lead portion 2 is not limited to the right-angle direction, and the V-shaped groove 10e may be formed at an arbitrary angle. Regardless of the shape of the groove 10, the same effect is obtained.

【0053】なお、本実施形態の配線基板は、上面にリ
ード部2を有し、底面に外部接続用の電極(図示せず)
を有した半導体パッケージを構成する単層もしくは多層
の絶縁性の基板ベース材1よりなる配線基板であるが、
フリップチップ実装する通常のプリント基板の配線リー
ドに適用しても同様の効果が得られるものである。
The wiring board of this embodiment has a lead portion 2 on the upper surface and an electrode (not shown) for external connection on the bottom surface.
Is a wiring board made of a single-layer or multilayer insulating substrate base material 1 constituting a semiconductor package having
The same effect can be obtained even when the present invention is applied to wiring leads of a normal printed circuit board to be flip-chip mounted.

【0054】次に本実施形態の半導体装置およびその製
造方法について説明する。
Next, the semiconductor device of this embodiment and a method of manufacturing the same will be described.

【0055】図8は本実施形態の配線基板を用いた半導
体装置およびその製造方法を示す工程ごとの断面図であ
る。図8においては、リード部の溝部に対して直角方向
の断面を示している。
FIG. 8 is a sectional view of each step showing a semiconductor device using the wiring board of this embodiment and a method of manufacturing the same. FIG. 8 shows a cross section in a direction perpendicular to the groove of the lead portion.

【0056】まず前工程として、図6に示したような、
半導体素子に設けられたバンプ電極が接続されるリード
部を有した配線基板であって、基板ベース材のリード部
は半導体素子のバンプ電極が接続される位置に溝部を有
してバンプ電極が位置合わせされる構造を有している配
線基板を用意し、その配線基板上に対して絶縁性の樹脂
シートを貼付して設ける。また突起を有したバンプ電極
を電極パッド上に形成した半導体素子を用意する。
First, as a pre-process, as shown in FIG.
A wiring substrate having a lead portion to which a bump electrode provided on a semiconductor element is connected, wherein the lead portion of a substrate base material has a groove at a position where the bump electrode of the semiconductor device is connected, and the bump electrode is positioned A wiring board having a structure to be fitted is prepared, and an insulating resin sheet is attached on the wiring board. In addition, a semiconductor element in which a bump electrode having a projection is formed on an electrode pad is prepared.

【0057】そして図8(a)に示すように、先端突起
部5aを有したバンプ電極5が設けられた半導体素子4
のそのバンプ電極5と、配線基板を構成する基板ベース
材1のリード部2の溝部10とを絶縁性の樹脂シート8
を介して対向させ、X−Y方向の位置合わせを行う。
As shown in FIG. 8A, the semiconductor element 4 provided with the bump electrode 5 having the tip protrusion 5a is provided.
An insulating resin sheet 8 is provided between the bump electrode 5 and the groove 10 of the lead portion 2 of the substrate base material 1 constituting the wiring board.
To perform positioning in the X-Y direction.

【0058】次に図8(b)に示すように、バンプ電極
5の先端突起部5aをリード部2の溝部10にはめ込ん
で位置合わせして固定し、半導体素子4のバンプ電極5
とリード部2とを接続する。この時、介在している樹脂
シート8とともに半導体素子4または基板ベース材1を
接合装置により加圧加熱して、バンプ電極5をリード部
2の溝部10にはめ込んで接続するものである。また樹
脂シート8はバンプ電極5の押圧によってリード部の溝
部10からその溝部10の周囲にはみ出すため、バンプ
電極5とリード部2とは電気的に接続するものである。
Next, as shown in FIG. 8 (b), the tip protrusion 5a of the bump electrode 5 is fitted into the groove 10 of the lead portion 2 and aligned and fixed.
And the lead part 2 are connected. At this time, the semiconductor element 4 or the substrate base material 1 and the interposed resin sheet 8 are pressed and heated by a bonding device, so that the bump electrodes 5 are fitted into the groove portions 10 of the lead portions 2 and connected. The resin sheet 8 protrudes from the groove 10 of the lead portion to the periphery of the groove 10 by pressing the bump electrode 5, so that the bump electrode 5 and the lead portion 2 are electrically connected.

【0059】以上のような工程により、図8(c)に示
すように、配線基板の基板ベース材1上面に設けられた
リード部2に対して半導体素子4がバンプ電極5を介し
て接続された半導体装置であって、半導体素子4のバン
プ電極5はリード部2の溝部10に位置合わせされて接
続され、半導体素子4と基板ベース材1との間隙に樹脂
層9が設けられている半導体装置を得るものである。そ
して本実施形態では、半導体素子4のバンプ電極5の先
端突起部5aがリード部2の溝部10にはめ込まれて接
続されているものである。
Through the above steps, as shown in FIG. 8C, the semiconductor element 4 is connected via the bump electrode 5 to the lead portion 2 provided on the upper surface of the substrate base material 1 of the wiring board. A semiconductor device in which a bump electrode 5 of a semiconductor element 4 is aligned and connected to a groove 10 of a lead portion 2, and a resin layer 9 is provided in a gap between the semiconductor element 4 and a substrate base material 1. Get the device. In the present embodiment, the protruding portion 5 a of the bump electrode 5 of the semiconductor element 4 is fitted and connected to the groove 10 of the lead 2.

【0060】なお、本実施形態では、半導体素子4と基
板ベース材1との間隙に樹脂層9を形成するために、基
板上に対して樹脂シート8を貼付したが、液状の樹脂を
塗布、ポッティング等により供給してもよい。
In this embodiment, in order to form the resin layer 9 in the gap between the semiconductor element 4 and the substrate base material 1, the resin sheet 8 is stuck on the substrate. You may supply by potting etc.

【0061】本実施形態の配線基板を用いることによ
り、半導体素子のバンプ電極と配線基板のリード部との
接続において、溝部にバンプ電極の先端突起部が入り込
んで、その位置決め精度が向上することにより、位置ず
れを防止して接続できるものである。またバンプ電極の
先端突起部がリード部の溝部に入り、バンプ電極とリー
ド部との接続面積を増加させることができる。
By using the wiring board of the present embodiment, when connecting the bump electrode of the semiconductor element and the lead portion of the wiring board, the tip projection of the bump electrode enters the groove, and the positioning accuracy is improved. , And can be connected while preventing displacement. In addition, the tip protrusion of the bump electrode enters the groove of the lead portion, and the connection area between the bump electrode and the lead portion can be increased.

【0062】図9は半導体素子のバンプ電極と配線基板
(基板ベース材)のリード部との接続状態を示す図であ
り、図9(a)は断面図、図9(b)はリード部の部分
的な平面図である。
FIGS. 9A and 9B are diagrams showing a connection state between the bump electrodes of the semiconductor element and the leads of the wiring board (substrate base material). FIG. 9A is a sectional view, and FIG. It is a partial plan view.

【0063】半導体素子4のバンプ電極5と基板ベース
材1のリード部2との接続において、溝部10にバンプ
電極5の先端突起部5aが入り込んで、位置ずれを防止
するとともに、バンプ電極5とリード部2との接続面積
を増加させることができる。具体的には、リード間ピッ
チが80[μm]の場合において、先端突起部5aの突
出量L1は15[μm]であり、バンプ電極5と先端突
起部5aの接続領域C1がφ30[μm]であり、バン
プ電極5の先端突起部5aの接続領域C2がφ20[μ
m]であり、従来の平面のリード部との接続における接
続面積よりも接続面積を増加させることができる。また
リード間ピッチが60[μm]の場合において、先端突
起部5aの突出量L1は10[μm]であり、バンプ電
極5と先端突起部5aの接続領域C1がφ20[μm]
であり、バンプ電極5の先端突起部5aの接続領域C2
がφ14[μm]であり、従来の平面のリード部との接
続における接続面積よりも接続面積を増加させることが
できる。
In the connection between the bump electrode 5 of the semiconductor element 4 and the lead portion 2 of the substrate base material 1, the tip projection 5a of the bump electrode 5 enters the groove 10 to prevent displacement, The connection area with the lead portion 2 can be increased. Specifically, when the pitch between the leads is 80 [μm], the protrusion amount L1 of the tip projection 5a is 15 [μm], and the connection area C1 between the bump electrode 5 and the tip projection 5a is φ30 [μm]. And the connection region C2 of the tip protrusion 5a of the bump electrode 5 is φ20 [μ
m], and the connection area can be made larger than the connection area in connection with a conventional flat lead portion. When the pitch between the leads is 60 [μm], the protrusion amount L1 of the tip projection 5a is 10 [μm], and the connection area C1 between the bump electrode 5 and the tip projection 5a is φ20 [μm].
And the connection region C2 of the tip protrusion 5a of the bump electrode 5.
Is φ14 [μm], and the connection area can be increased more than the connection area in the conventional connection with the flat lead portion.

【0064】すなわち、本実施形態の配線基板のリード
部の構造により、図10の接続面積の比較図に示すよう
に、従来の平面のリード部との接続における接続面積よ
りも接続面積を増加させることができ、80[μm]ピ
ッチの場合で、1.35倍、60[μm]ピッチの場合
で、1.30倍の接続面積の増加が図られる。
That is, due to the structure of the lead portion of the wiring board according to the present embodiment, as shown in a comparison diagram of the connection area in FIG. 10, the connection area is increased more than the connection area in the conventional connection with the flat lead portion. In the case of a pitch of 80 [μm], the connection area is increased by 1.35 times, and in the case of a pitch of 60 [μm], the connection area is increased by a factor of 1.30.

【0065】本実施形態の配線基板では、第1の実施形
態で示した配線基板に比較して、接続面積の増加率は劣
るがリード部の形状を簡単にすることができ、配線基板
の製作が容易になる。
In the wiring board of this embodiment, although the rate of increase in the connection area is inferior to that of the wiring board shown in the first embodiment, the shape of the lead portion can be simplified, and Becomes easier.

【0066】なお、本実施形態においてリード部の溝部
の形状をV字型の溝部として説明したが、図7に示した
ようにリード部の溝部の形状はU字型形状、台形型形状
などでも同様の効果が得られる。また溝部の方向はリー
ド部の長辺方向に対して平行、直角、任意の角度のいず
れでもよい。
In this embodiment, the shape of the groove of the lead portion has been described as a V-shaped groove. However, as shown in FIG. 7, the shape of the groove of the lead portion may be U-shaped, trapezoidal, or the like. Similar effects can be obtained. The direction of the groove may be any of parallel, right angle, and any angle with respect to the long side direction of the lead.

【0067】次に本発明の配線基板の別の実施形態につ
いて説明する。
Next, another embodiment of the wiring board of the present invention will be described.

【0068】まず図11は本実施形態の配線基板を示す
平面斜視図である。
FIG. 11 is a plan perspective view showing a wiring board according to the present embodiment.

【0069】図11に示すように、本実施形態の配線基
板は、基板ベース材1の上面に半導体素子に設けられた
バンプ電極が接続されるリード部2を有した配線基板に
おいて、そのリード部2は半導体素子のバンプが接続さ
れる位置に個別の円錐型の凹部7を複数個並べられた状
態で有し、バンプ電極の先端突起部がそれぞれその凹部
7内に入り込んで位置合わせされる構造を有しているも
のである。前記した第1の実施形態の配線基板の凹部に
比べて、より接続面積の増加の効果を得られるものであ
る。
As shown in FIG. 11, the wiring board of this embodiment has a lead portion 2 on the upper surface of a substrate base material 1 to which a bump electrode provided on a semiconductor element is connected. Reference numeral 2 denotes a structure in which a plurality of individual conical concave portions 7 are arranged at positions where the bumps of the semiconductor element are connected, and the tip protrusions of the bump electrodes enter the concave portions 7 and are aligned. It has. The effect of increasing the connection area can be obtained as compared with the concave portion of the wiring board of the first embodiment.

【0070】本実施形態の配線基板は、配線基板のリー
ド部に形成した凹部の形状により、半導体素子のバンプ
電極の特に先端突起部がそのリード部の凹部に入り込ん
で接続した際、接合位置の保持、および接続面積の向上
が図られ、狭ピッチの接合においても良好な電気的接続
を維持することができるものである。
According to the wiring board of this embodiment, the shape of the concave portion formed in the lead portion of the wiring substrate causes the bump electrode of the semiconductor element, particularly when the tip protruding portion enters the concave portion of the lead portion to be connected. The holding and the connection area are improved, and good electrical connection can be maintained even in a narrow-pitch joint.

【0071】また図12は本実施形態の配線基板を示す
平面斜視図である。
FIG. 12 is a plan perspective view showing the wiring board of this embodiment.

【0072】図12に示すように、本実施形態の配線基
板は、基板ベース材1の上面に半導体素子に設けられた
バンプ電極が接続されるリード部2を有した配線基板に
おいて、そのリード部2は半導体素子のバンプが接続さ
れる位置に連続したV字型の溝部10を複数本並べられ
た状態で有し、バンプ電極の先端突起部がそれぞれその
溝部10内に入り込んで位置合わせされる構造を有して
いるものである。前記した第2の実施形態の配線基板の
溝部に比べて、より接続面積の増加の効果を得られるも
のである。
As shown in FIG. 12, the wiring board of this embodiment has a lead portion 2 on the upper surface of a substrate base material 1 to which a bump electrode provided on a semiconductor element is connected. Reference numeral 2 denotes a state in which a plurality of V-shaped grooves 10 are arranged in a row at positions where the bumps of the semiconductor element are connected, and the protrusions at the tips of the bump electrodes enter the grooves 10 and are aligned. It has a structure. The effect of increasing the connection area can be obtained as compared with the groove of the wiring board of the second embodiment.

【0073】本実施形態の配線基板は、配線基板のリー
ド部に形成した凹部の形状により、半導体素子のバンプ
電極の特に先端突起部がそのリード部の凹部に入り込ん
で接続した際、接合位置の保持、および接続面積の向上
が図られ、狭ピッチの接合においても良好な電気的接続
を維持することができるものである。
In the wiring board of this embodiment, the shape of the concave portion formed in the lead portion of the wiring substrate causes the bump electrode of the semiconductor element, particularly when the tip protruding portion enters the concave portion of the lead portion to be connected. The holding and the connection area are improved, and good electrical connection can be maintained even in a narrow-pitch joint.

【0074】以上、本実施形態で説明したように、基板
ベース材の上面に半導体素子に設けられたバンプ電極が
接続されるリード部を有した配線基板において、そのリ
ード部は半導体素子のバンプが接続される位置に個別の
凹部、または連続したV字型の溝部を有し、バンプ電極
の先端突起部がそれぞれその凹部または溝部内に入り込
んで位置合わせされる構造を有しているものである。こ
の構成により、半導体素子のバンプ電極の特に先端突起
部がそのリード部の凹部、溝部に入り込んで接続した
際、接合位置の保持、および接続面積の向上が図られ、
狭ピッチの接合においても良好な電気的接続を維持する
ことができるものである。
As described above in this embodiment, in a wiring board having a lead portion connected to a bump electrode provided on a semiconductor device on the upper surface of a substrate base material, the lead portion has a bump of the semiconductor device. It has a structure in which an individual concave portion or a continuous V-shaped groove portion is provided at a position to be connected, and the tip protrusion of the bump electrode enters the concave portion or the groove portion and is aligned. . With this configuration, when the bumps of the semiconductor element, particularly the tip protrusions enter the recesses and grooves of the lead portions and are connected, the holding of the bonding position and the improvement of the connection area are achieved.
Good electrical connection can be maintained even at a narrow pitch junction.

【0075】[0075]

【発明の効果】以上、本発明の配線基板とそれを用いた
半導体装置およびその製造方法において、配線基板は、
基板上のリード部は半導体素子のバンプが接続される位
置に個別の凹部、または連続したV字型の溝部を1つ、
または複数有し、バンプ電極の先端突起部がそれぞれそ
の凹部または溝部内に入り込んで位置合わせされる構造
を有しているものであり、半導体素子のバンプ電極の特
に先端突起部がそのリード部の凹部、溝部に入り込んで
接続した際、接合位置の保持、および接続面積の向上が
図られ、狭ピッチの接合においても良好な電気的接続を
維持することができるものである。したがって、バンプ
電極とリード部との接続の信頼性が高い半導体装置およ
びその製造方法を実現できるものである。
As described above, in the wiring board of the present invention, the semiconductor device using the same, and the method of manufacturing the same, the wiring board is
The lead portion on the substrate has an individual concave portion or one continuous V-shaped groove portion at a position where the bump of the semiconductor element is connected,
Or a plurality of bump electrodes, each of which has a structure in which the tip protrusions of the bump electrodes enter the recesses or grooves, respectively, and are aligned. When the connection is made by entering the concave portion and the groove portion, the bonding position is maintained and the connection area is improved, so that good electrical connection can be maintained even in the case of bonding at a narrow pitch. Therefore, it is possible to realize a semiconductor device having high reliability of connection between the bump electrode and the lead portion and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の配線基板を示す斜視図FIG. 1 is a perspective view showing a wiring board according to an embodiment of the present invention.

【図2】本発明の一実施形態の配線基板のリード部を示
す斜視図
FIG. 2 is a perspective view showing a lead portion of the wiring board according to the embodiment of the present invention;

【図3】本発明の一実施形態の配線基板を用いた半導体
装置およびその製造方法を示す断面図
FIG. 3 is a cross-sectional view illustrating a semiconductor device using a wiring board according to an embodiment of the present invention and a method for manufacturing the same.

【図4】本発明の一実施形態における半導体素子のバン
プ電極と配線基板のリード部との接続状態を示す断面図
FIG. 4 is a cross-sectional view showing a connection state between a bump electrode of a semiconductor element and a lead portion of a wiring board according to an embodiment of the present invention.

【図5】本発明の一実施形態における接続面積の比較図FIG. 5 is a comparison diagram of a connection area according to an embodiment of the present invention.

【図6】本発明の一実施形態の配線基板を示す斜視図FIG. 6 is a perspective view showing a wiring board according to an embodiment of the present invention.

【図7】本発明の一実施形態の配線基板のリード部を示
す斜視図
FIG. 7 is a perspective view showing a lead portion of the wiring board according to the embodiment of the present invention;

【図8】本発明の一実施形態の配線基板を用いた半導体
装置およびその製造方法を示す断面図
FIG. 8 is a cross-sectional view showing a semiconductor device using the wiring board according to one embodiment of the present invention and a method for manufacturing the same.

【図9】本発明の一実施形態における半導体素子のバン
プ電極と配線基板のリード部との接続状態を示す断面図
および平面図
FIG. 9 is a cross-sectional view and a plan view showing a connection state between a bump electrode of a semiconductor element and a lead portion of a wiring board according to an embodiment of the present invention.

【図10】本発明の一実施形態における接続面積の比較
FIG. 10 is a comparison diagram of a connection area according to an embodiment of the present invention.

【図11】本発明の一実施形態の配線基板を示す斜視図FIG. 11 is a perspective view showing a wiring board according to an embodiment of the present invention.

【図12】本発明の一実施形態の配線基板を示す斜視図FIG. 12 is a perspective view showing a wiring board according to an embodiment of the present invention.

【図13】従来の配線基板を示す断面図FIG. 13 is a sectional view showing a conventional wiring board.

【図14】従来の配線基板を示す断面図FIG. 14 is a sectional view showing a conventional wiring board.

【図15】従来の半導体装置の半導体素子と配線基板の
リード部との接続状態を示す断面図
FIG. 15 is a sectional view showing a connection state between a semiconductor element of a conventional semiconductor device and a lead portion of a wiring board.

【図16】従来の配線基板と半導体素子との接続状態を
示す断面図
FIG. 16 is a cross-sectional view showing a connection state between a conventional wiring board and a semiconductor element.

【図17】従来の配線基板と半導体素子との接続状態を
示す断面図
FIG. 17 is a cross-sectional view showing a connection state between a conventional wiring board and a semiconductor element.

【符号の説明】[Explanation of symbols]

1 基板ベース材 2 リード部 3 レジスト樹脂 4 半導体素子 5 バンプ電極 6 封止樹脂 7 凹部 8 樹脂シート 9 樹脂層 10 溝部 DESCRIPTION OF SYMBOLS 1 Substrate base material 2 Lead part 3 Resist resin 4 Semiconductor element 5 Bump electrode 6 Sealing resin 7 Depression 8 Resin sheet 9 Resin layer 10 Groove

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子に設けられたバンプ電極が接
続されるリード部を有した配線基板であって、前記リー
ド部は前記半導体素子のバンプ電極が接続される位置に
凹部を有し、前記バンプ電極が位置合わせされる構造を
有していることを特徴とする配線基板。
1. A wiring board having a lead portion to which a bump electrode provided on a semiconductor element is connected, wherein the lead portion has a concave portion at a position where a bump electrode of the semiconductor element is connected, A wiring substrate having a structure in which bump electrodes are aligned.
【請求項2】 リード部の凹部は複数個設けられている
ことを特徴とする請求項1に記載の配線基板。
2. The wiring board according to claim 1, wherein a plurality of recesses of the lead portion are provided.
【請求項3】 半導体素子に設けられたバンプ電極が接
続されるリード部を有した配線基板であって、前記リー
ド部は前記半導体素子のバンプ電極が接続される位置に
溝部を有し、前記バンプ電極が位置合わせされる構造を
有していることを特徴とする配線基板。
3. A wiring substrate having a lead portion to which a bump electrode provided on a semiconductor element is connected, wherein the lead portion has a groove at a position where a bump electrode of the semiconductor element is connected, A wiring substrate having a structure in which bump electrodes are aligned.
【請求項4】 リード部の溝部は複数本設けられている
ことを特徴とする請求項3に記載の配線基板。
4. The wiring board according to claim 3, wherein a plurality of groove portions of the lead portion are provided.
【請求項5】 配線基板は上面にリード部を有し、底面
に外部接続用の電極を有した半導体パッケージを構成す
る単層もしくは多層の配線基板であることを特徴とする
請求項1または請求項3に記載の配線基板。
5. The wiring board according to claim 1, wherein the wiring board is a single-layer or multilayer wiring board constituting a semiconductor package having a lead portion on an upper surface and an electrode for external connection on a bottom surface. Item 4. The wiring board according to item 3.
【請求項6】 配線基板の上面に設けられたリード部に
対して半導体素子がバンプ電極を介して接続された半導
体装置であって、前記半導体素子のバンプ電極は前記配
線基板のリード部の凹部に位置合わせされて接続されて
いることを特徴とする半導体装置。
6. A semiconductor device in which a semiconductor element is connected to a lead portion provided on an upper surface of a wiring board via a bump electrode, wherein the bump electrode of the semiconductor element has a concave portion in the lead portion of the wiring board. A semiconductor device, wherein the semiconductor device is aligned and connected to the semiconductor device.
【請求項7】 半導体素子のバンプ電極の先端突起部が
リード部の凹部にはめ込まれて接続されていることを特
徴とする請求項6に記載の半導体装置。
7. The semiconductor device according to claim 6, wherein the protruding tip of the bump electrode of the semiconductor element is fitted and connected to the recess of the lead.
【請求項8】 配線基板の上面に設けられたリード部に
対して半導体素子がバンプ電極を介して接続された半導
体装置であって、前記半導体素子のバンプ電極は前記配
線基板のリード部の溝部に位置合わせされて接続されて
いることを特徴とする半導体装置。
8. A semiconductor device in which a semiconductor element is connected to a lead portion provided on an upper surface of a wiring board via a bump electrode, wherein the bump electrode of the semiconductor element has a groove formed in the lead portion of the wiring board. A semiconductor device, wherein the semiconductor device is aligned and connected to the semiconductor device.
【請求項9】 半導体素子のバンプ電極の先端突起部が
リード部の溝部にはめ込まれて接続されていることを特
徴とする請求項8に記載の半導体装置。
9. The semiconductor device according to claim 8, wherein the protruding end of the bump electrode of the semiconductor element is fitted and connected to the groove of the lead.
【請求項10】 半導体素子と配線基板との間隙に樹脂
層が設けられていることを特徴とする請求項6または請
求項8に記載の半導体装置。
10. The semiconductor device according to claim 6, wherein a resin layer is provided in a gap between the semiconductor element and the wiring board.
【請求項11】 半導体素子に設けられたバンプ電極が
接続されるリード部を有した配線基板であって、前記リ
ード部は前記半導体素子のバンプ電極が接続される位置
に凹部を有し、前記バンプ電極が位置合わせされる構造
を有している配線基板を用意する工程と、 前記配線基板上に対して樹脂を設ける工程と、 バンプ電極が設けられた半導体素子の前記バンプ電極
と、前記配線基板のリード部とを対向させ、前記バンプ
電極を前記配線基板のリード部の凹部にはめ込んで位置
合わせし、前記バンプ電極と前記リード部とを接続する
工程とよりなることを特徴とする半導体装置の製造方
法。
11. A wiring board having a lead portion to which a bump electrode provided on a semiconductor element is connected, wherein the lead portion has a concave portion at a position where a bump electrode of the semiconductor element is connected, A step of preparing a wiring board having a structure in which the bump electrodes are aligned; a step of providing a resin on the wiring board; the bump electrodes of a semiconductor element provided with bump electrodes; A step of connecting the bump electrode to the lead portion by positioning the bump electrode in a concave portion of the lead portion of the wiring board so as to face the lead portion of the substrate, and connecting the bump electrode and the lead portion. Manufacturing method.
【請求項12】 バンプ電極が設けられた半導体素子の
前記バンプ電極と、配線基板のリード部とを対向させ、
前記バンプ電極を前記配線基板のリード部の凹部にはめ
込んで位置合わせし、前記バンプ電極と前記リード部と
を接続する工程では、介在している樹脂とともに前記半
導体素子または前記配線基板を加圧加熱して、前記バン
プ電極を前記配線基板のリード部の凹部にはめ込んで接
続することを特徴とする請求項11に記載の半導体装置
の製造方法。
12. The semiconductor device provided with a bump electrode, wherein the bump electrode and a lead portion of a wiring board are opposed to each other,
In the step of fitting the bump electrode into the concave portion of the lead portion of the wiring board and aligning the bump electrode and the lead portion, the semiconductor element or the wiring substrate is pressurized and heated together with the interposed resin. The method of manufacturing a semiconductor device according to claim 11, wherein the bump electrode is connected by being fitted into a recess of a lead portion of the wiring board.
【請求項13】 半導体素子に設けられたバンプ電極が
接続されるリード部を有した配線基板であって、前記リ
ード部は前記半導体素子のバンプ電極が接続される位置
に溝部を有し、前記バンプ電極が位置合わせされる構造
を有している配線基板を用意する工程と、 前記配線基板上に対して樹脂を設ける工程と、 バンプ電極が設けられた半導体素子の前記バンプ電極
と、前記配線基板のリード部とを対向させ、前記バンプ
電極を前記配線基板のリード部の溝部にはめ込んで位置
合わせし、前記バンプ電極と前記リード部とを接続する
工程とよりなることを特徴とする半導体装置の製造方
法。
13. A wiring substrate having a lead portion to which a bump electrode provided on a semiconductor element is connected, wherein the lead portion has a groove at a position to which a bump electrode of the semiconductor element is connected. A step of preparing a wiring board having a structure in which the bump electrodes are aligned; a step of providing a resin on the wiring board; the bump electrodes of a semiconductor element provided with bump electrodes; A step of connecting the bump electrode to the lead portion by positioning the bump electrode in the groove of the lead portion of the wiring board so as to face the lead portion of the substrate, and connecting the bump electrode and the lead portion. Manufacturing method.
【請求項14】 バンプ電極が設けられた半導体素子の
前記バンプ電極と、配線基板のリード部とを対向させ、
前記バンプ電極を前記配線基板のリード部の溝部にはめ
込んで位置合わせし、前記バンプ電極と前記リード部と
を接続する工程では、介在している樹脂とともに前記半
導体素子または前記配線基板を加圧加熱して、前記バン
プ電極を前記配線基板のリード部の溝部にはめ込んで接
続することを特徴とする請求項13に記載の半導体装置
の製造方法。
14. A semiconductor device provided with a bump electrode, wherein the bump electrode and a lead portion of a wiring board are opposed to each other,
In the step of fitting the bump electrode into the groove of the lead portion of the wiring substrate and aligning the same, and connecting the bump electrode and the lead portion, the semiconductor element or the wiring substrate together with the interposed resin is pressurized and heated. 14. The method of manufacturing a semiconductor device according to claim 13, wherein the bump electrodes are connected by fitting them into grooves of lead portions of the wiring board.
【請求項15】 配線基板上に対して樹脂を設ける工程
は、樹脂シートを貼付する工程であることを特徴とする
請求項11または請求項12に記載の半導体装置の製造
方法。
15. The method according to claim 11, wherein the step of providing the resin on the wiring board is a step of attaching a resin sheet.
【請求項16】 配線基板上に対して樹脂を設ける工程
は、液状の樹脂を供給する工程であることを特徴とする
請求項11または請求項12に記載の半導体装置の製造
方法。
16. The method for manufacturing a semiconductor device according to claim 11, wherein the step of providing a resin on the wiring board is a step of supplying a liquid resin.
JP2000055290A 2000-03-01 2000-03-01 Circuit board, semiconductor device using the same and manufacturing method therefor Pending JP2001244615A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000055290A JP2001244615A (en) 2000-03-01 2000-03-01 Circuit board, semiconductor device using the same and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000055290A JP2001244615A (en) 2000-03-01 2000-03-01 Circuit board, semiconductor device using the same and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2001244615A true JP2001244615A (en) 2001-09-07

Family

ID=18576437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000055290A Pending JP2001244615A (en) 2000-03-01 2000-03-01 Circuit board, semiconductor device using the same and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2001244615A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222828A (en) * 2001-01-29 2002-08-09 Kyocera Corp Substrate for packaging semiconductor element
JP2008021751A (en) * 2006-07-11 2008-01-31 National Institute Of Advanced Industrial & Technology Electrode, semiconductor chip, substrate, connecting structure of electrode for semiconductor chip, and semiconductor module and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222828A (en) * 2001-01-29 2002-08-09 Kyocera Corp Substrate for packaging semiconductor element
JP4587573B2 (en) * 2001-01-29 2010-11-24 京セラ株式会社 Semiconductor element mounting body and manufacturing method of semiconductor element mounting body
JP2008021751A (en) * 2006-07-11 2008-01-31 National Institute Of Advanced Industrial & Technology Electrode, semiconductor chip, substrate, connecting structure of electrode for semiconductor chip, and semiconductor module and its manufacturing method

Similar Documents

Publication Publication Date Title
KR101227228B1 (en) Wire bond interconnection
KR100263292B1 (en) Semiconductor package
JPH10199934A (en) Mounting structure of semiconductor element and mounting method thereof
US6700208B1 (en) Surface mounting substrate having bonding pads in staggered arrangement
JPH07245360A (en) Semiconductor package and its manufacture
JP2000332055A (en) Flip-chip mounting structure and mounting method
US20130334684A1 (en) Substrate structure and package structure
JP2008060483A (en) Packaging structure of semiconductor device, and its manufacturing method
JP2000277649A (en) Semiconductor and manufacture of the same
JPH09162230A (en) Electronic circuit device and its manufacturing method
JP2001244615A (en) Circuit board, semiconductor device using the same and manufacturing method therefor
JP2005340393A (en) Small-sized mount module and manufacturing method thereof
KR100516815B1 (en) Semiconductor device
JP2005353854A (en) Wiring board and semiconductor device using the same
JPH0547836A (en) Mounting structure of semiconductor device
JPH09172021A (en) Semiconductor device and manufacturing method and packaging method thereof
WO2001033623A1 (en) Semiconductor device and its manufacturing method
JP4520052B2 (en) Semiconductor device and manufacturing method thereof
US6608387B2 (en) Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate
JPH11176849A (en) Manufacture of semiconductor device
US7800237B2 (en) Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device
JPH1140728A (en) Lead frame and electronic component using the same, and manufacture thereof
JP4523425B2 (en) Semiconductor device mounting substrate
JP3745106B2 (en) Semiconductor device and manufacturing method thereof
JP2885285B1 (en) Integrated circuit package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

RD01 Notification of change of attorney

Effective date: 20050630

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070426

A131 Notification of reasons for refusal

Effective date: 20070515

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070925