JP2001244379A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001244379A JP2001244379A JP2000057624A JP2000057624A JP2001244379A JP 2001244379 A JP2001244379 A JP 2001244379A JP 2000057624 A JP2000057624 A JP 2000057624A JP 2000057624 A JP2000057624 A JP 2000057624A JP 2001244379 A JP2001244379 A JP 2001244379A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- thermal expansion
- semiconductor device
- thin layer
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 コストの低廉化および装置設計の簡素化を図
る。 【解決手段】 回路基板２上に半田ボール５を介して実
装されベアチップからなるヒートシンク７付きの半導体
素子３を備えた半導体装置１において、回路基板２を、
ベース部材を有機系材料とする多層基板によって形成
し、この回路基板２の層間に低熱膨張率材料からなる薄
層４を設け、この薄層４を含む回路基板２における素子
実装面ａに平行な方向の複合熱膨張率を、４×１０-6／
℃〜７×１０ -6／℃の範囲に設定した構成としてある。
る。 【解決手段】 回路基板２上に半田ボール５を介して実
装されベアチップからなるヒートシンク７付きの半導体
素子３を備えた半導体装置１において、回路基板２を、
ベース部材を有機系材料とする多層基板によって形成
し、この回路基板２の層間に低熱膨張率材料からなる薄
層４を設け、この薄層４を含む回路基板２における素子
実装面ａに平行な方向の複合熱膨張率を、４×１０-6／
℃〜７×１０ -6／℃の範囲に設定した構成としてある。
Description
【０００１】
【発明の属する技術分野】本発明は、ボール・グリッド
・アレイ（ＢＧＡ）等に使用して好適な半導体装置およ
びその製造方法に関する。
・アレイ（ＢＧＡ）等に使用して好適な半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の高速・高集積化によっ
て配線経路長を可能な限り短縮することが要求されてお
り、これに伴いベアチップからなる半導体素子をそのま
ま回路基板上に半田ボールによって直接実装（ベアチッ
プ実装）してなる半導体装置が増加してきている。一般
に、この種の半導体装置は、回路の高集積化に伴い、チ
ップサイズが大型化（□１０ｍｍ以上）する傾向があ
る。
て配線経路長を可能な限り短縮することが要求されてお
り、これに伴いベアチップからなる半導体素子をそのま
ま回路基板上に半田ボールによって直接実装（ベアチッ
プ実装）してなる半導体装置が増加してきている。一般
に、この種の半導体装置は、回路の高集積化に伴い、チ
ップサイズが大型化（□１０ｍｍ以上）する傾向があ
る。
【０００３】また、この種の半導体装置は、回路の高速
化に伴い、その発熱量が数十Ｗから百Ｗを超えるところ
まで増加しており、このためベアチップ上にヒートシン
ク等の放熱用部品が取り付けられている。
化に伴い、その発熱量が数十Ｗから百Ｗを超えるところ
まで増加しており、このためベアチップ上にヒートシン
ク等の放熱用部品が取り付けられている。
【０００４】このような半導体装置においては、チップ
サイズが大型化すると、ベース部材が有機系材料からな
る回路基板（熱膨張率１５×１０-6／℃）とシリコンチ
ップ（熱膨張率４．２×１０-6／℃）あるいはガリウム
−砒素（熱膨張率６．５×１０-6／℃）からなる半導体
素子との間の熱膨張率差（１５×１０-6／℃程度）によ
って、半田接合時に２００℃程度まで加熱された半導体
素子に実際の使用温度領域（常温〜８０℃程度）で反り
が発生してしまい、このため半導体素子に応力が加わっ
たままの使用となるばかりか、半導体素子に対する放熱
用部品の接触面積が小さくなり、信頼性および放熱性が
低下する。
サイズが大型化すると、ベース部材が有機系材料からな
る回路基板（熱膨張率１５×１０-6／℃）とシリコンチ
ップ（熱膨張率４．２×１０-6／℃）あるいはガリウム
−砒素（熱膨張率６．５×１０-6／℃）からなる半導体
素子との間の熱膨張率差（１５×１０-6／℃程度）によ
って、半田接合時に２００℃程度まで加熱された半導体
素子に実際の使用温度領域（常温〜８０℃程度）で反り
が発生してしまい、このため半導体素子に応力が加わっ
たままの使用となるばかりか、半導体素子に対する放熱
用部品の接触面積が小さくなり、信頼性および放熱性が
低下する。
【０００５】この場合、品質上の信頼面で問題が生じな
い程度にベアチップの変形と応力を低減することは、ベ
アチップが小型（□１０ｍｍ程度）であれば、ベアチッ
プと回路基板との間に介在する半田ボールが変形吸収し
て可能であるが、ベアチップが大型化すると、接続ピン
の増加による半田ボールの小径化によって困難なものと
なる。
い程度にベアチップの変形と応力を低減することは、ベ
アチップが小型（□１０ｍｍ程度）であれば、ベアチッ
プと回路基板との間に介在する半田ボールが変形吸収し
て可能であるが、ベアチップが大型化すると、接続ピン
の増加による半田ボールの小径化によって困難なものと
なる。
【０００６】このため、大型のベアチップ実装には、図
４に示すようにベース部材の材料として熱膨張率がシリ
コン（Ｓｉ）の熱膨張率に近いセラミック等の無機材料
を使用したもの（特開平１０−１６３３８６号公報）、
あるいは図５に示すように半田ボールによる変形吸収層
を二段にしたインターポーザ構造をもつもの（特開平１
０−２４７６６６号公報）が採用されていた。
４に示すようにベース部材の材料として熱膨張率がシリ
コン（Ｓｉ）の熱膨張率に近いセラミック等の無機材料
を使用したもの（特開平１０−１６３３８６号公報）、
あるいは図５に示すように半田ボールによる変形吸収層
を二段にしたインターポーザ構造をもつもの（特開平１
０−２４７６６６号公報）が採用されていた。
【０００７】図４は従来における半導体装置（１）の回
路基板に反りが発生している状態を示す図であり、同図
において、符号４１で示す半導体装置は、プリント配線
基板４２，ベアチップ４３およびヒートシンク４４を備
えている。なお、プリント配線基板４２とベアチップ４
３との間には半田ボール４５が介在し、ベアチップ４３
とヒートシンク４４との間にはコンパウンドやラバーシ
ート等の伝熱部材４６が介在している。また、同図中、
符号４３ａはベアチップ４３の放熱面を示す。
路基板に反りが発生している状態を示す図であり、同図
において、符号４１で示す半導体装置は、プリント配線
基板４２，ベアチップ４３およびヒートシンク４４を備
えている。なお、プリント配線基板４２とベアチップ４
３との間には半田ボール４５が介在し、ベアチップ４３
とヒートシンク４４との間にはコンパウンドやラバーシ
ート等の伝熱部材４６が介在している。また、同図中、
符号４３ａはベアチップ４３の放熱面を示す。
【０００８】図５は同じく従来における半導体装置
（２）の回路基板に反りが発生している状態を示す図で
あり、同図において、符号５１で示す半導体装置は、プ
リント配線基板５２，インターポーザ５３，ベアチップ
５４およびヒートシンク５５を備えている。なお、プリ
ント配線基板５２とインターポーザ５３との間およびイ
ンターポーザ５３とベアチップ５４との間には半導体装
置（１）と同様に半田ボール５６が介在し、ベアチップ
５４とヒートシンク５５との間にはコンパウンドやラバ
ーシート等の伝熱部材５７が介在している。また、同図
中、符号５４ａはベアチップ５４の放熱面を示す。
（２）の回路基板に反りが発生している状態を示す図で
あり、同図において、符号５１で示す半導体装置は、プ
リント配線基板５２，インターポーザ５３，ベアチップ
５４およびヒートシンク５５を備えている。なお、プリ
ント配線基板５２とインターポーザ５３との間およびイ
ンターポーザ５３とベアチップ５４との間には半導体装
置（１）と同様に半田ボール５６が介在し、ベアチップ
５４とヒートシンク５５との間にはコンパウンドやラバ
ーシート等の伝熱部材５７が介在している。また、同図
中、符号５４ａはベアチップ５４の放熱面を示す。
【０００９】
【発明が解決しようとする課題】しかるに、前者（特開
平１０−１６３３８６号公報）にあっては、回路基板の
ベース部材が無機系材料によって形成されているため、
有機系材料からなるベース部材と比べて材料選択上の自
由度が低くなり、製造コストが嵩むという問題があっ
た。一方、後者（特開平１０−２４７６６６号公報）に
あっては、回路基板上にインターポーザを介して半導体
素子が実装されているため、部品点数が嵩み、前者と同
様にコスト高になるという問題があった。
平１０−１６３３８６号公報）にあっては、回路基板の
ベース部材が無機系材料によって形成されているため、
有機系材料からなるベース部材と比べて材料選択上の自
由度が低くなり、製造コストが嵩むという問題があっ
た。一方、後者（特開平１０−２４７６６６号公報）に
あっては、回路基板上にインターポーザを介して半導体
素子が実装されているため、部品点数が嵩み、前者と同
様にコスト高になるという問題があった。
【００１０】また、両者にあっては、コンパウンドやラ
バーシート等の伝熱部材を用いることにより、回路基板
（ベアチップ）の反り変形を吸収するとともに、伝熱面
積を拡大することが行われているが、これら各機能を発
揮するに十分な寸法に伝熱部材の厚さを設定することを
困難なものにしていた。すなわち、伝熱部材の厚さを小
さくし過ぎると、ベアチップの反り変形を吸収すること
ができず、また大きくし過ぎると、伝熱部材の熱伝導率
がヒートシンク（アルミニウム製）の熱伝導率と比較し
て小さい（ヒートシンクの１／１００程度）ため、ヒー
トシンクとベアチップ間の熱伝達が悪くなるからであ
る。この結果、装置設計時に伝熱部材の厚さを設定する
作業に細心の注意を払う必要が生じ、装置設計を煩雑に
するという問題もあった。
バーシート等の伝熱部材を用いることにより、回路基板
（ベアチップ）の反り変形を吸収するとともに、伝熱面
積を拡大することが行われているが、これら各機能を発
揮するに十分な寸法に伝熱部材の厚さを設定することを
困難なものにしていた。すなわち、伝熱部材の厚さを小
さくし過ぎると、ベアチップの反り変形を吸収すること
ができず、また大きくし過ぎると、伝熱部材の熱伝導率
がヒートシンク（アルミニウム製）の熱伝導率と比較し
て小さい（ヒートシンクの１／１００程度）ため、ヒー
トシンクとベアチップ間の熱伝達が悪くなるからであ
る。この結果、装置設計時に伝熱部材の厚さを設定する
作業に細心の注意を払う必要が生じ、装置設計を煩雑に
するという問題もあった。
【００１１】なお、特開平７−２９７５６０号公報に
も、「多層プリント配線基板およびその実装構造体」と
して先行技術が開示されている。しかし、同公報記載の
技術は、「多層プリント配線基板の層間に、層間の剪断
ひずみを吸収する吸収層を設け、かつ、各層の面内方向
の熱膨張係数を積層方向に対し段階的に変化させた」も
のであり、「剪断歪による反りや層間剥離を吸収する」
点についての開示はあるものの、「コスト高になる、装
置設計を煩雑にする」という従来の問題点を解決するた
めの手段についての開示はない。
も、「多層プリント配線基板およびその実装構造体」と
して先行技術が開示されている。しかし、同公報記載の
技術は、「多層プリント配線基板の層間に、層間の剪断
ひずみを吸収する吸収層を設け、かつ、各層の面内方向
の熱膨張係数を積層方向に対し段階的に変化させた」も
のであり、「剪断歪による反りや層間剥離を吸収する」
点についての開示はあるものの、「コスト高になる、装
置設計を煩雑にする」という従来の問題点を解決するた
めの手段についての開示はない。
【００１２】本発明はこのような事情に鑑みてなされた
もので、ベース部材を有機系材料とする多層基板の層間
に低熱膨張率材料からなる薄層を設け、回路基板におけ
る素子実装面に平行な方向の複合熱膨張率を所定の範囲
に設定することにより、コストの低廉化を図ることがで
きるとともに、装置設計を簡単に行うことができる半導
体装置およびその製造方法の提供を目的とする。
もので、ベース部材を有機系材料とする多層基板の層間
に低熱膨張率材料からなる薄層を設け、回路基板におけ
る素子実装面に平行な方向の複合熱膨張率を所定の範囲
に設定することにより、コストの低廉化を図ることがで
きるとともに、装置設計を簡単に行うことができる半導
体装置およびその製造方法の提供を目的とする。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、本発明の請求項１記載の半導体装置は、回路基板上
に半田ボールを介して実装され、ベアチップからなる放
熱用部品付きの半導体素子を備えた半導体装置におい
て、回路基板を、ベース部材を有機系材料とする多層基
板によって形成し、この多層基板の層間に低熱膨張率材
料からなる薄層を設け、この薄層を含む回路基板におけ
る素子実装面に平行な方向の複合熱膨張率を、４×１０
-6／℃〜７×１０-6／℃の範囲に設定した構成としてあ
る。したがって、回路基板内に薄層を含み、回路基板に
おける素子実装面に平行な方向の複合熱膨張率がベアチ
ップからなる半導体素子の熱膨張率に近似する。
に、本発明の請求項１記載の半導体装置は、回路基板上
に半田ボールを介して実装され、ベアチップからなる放
熱用部品付きの半導体素子を備えた半導体装置におい
て、回路基板を、ベース部材を有機系材料とする多層基
板によって形成し、この多層基板の層間に低熱膨張率材
料からなる薄層を設け、この薄層を含む回路基板におけ
る素子実装面に平行な方向の複合熱膨張率を、４×１０
-6／℃〜７×１０-6／℃の範囲に設定した構成としてあ
る。したがって、回路基板内に薄層を含み、回路基板に
おける素子実装面に平行な方向の複合熱膨張率がベアチ
ップからなる半導体素子の熱膨張率に近似する。
【００１４】請求項２記載の発明は、請求項１記載の半
導体装置において、薄層が、層厚方向中央部に位置する
単一の金属層からなる構成としてある。したがって、薄
層が単一の金属層である場合において、回路基板内の熱
膨張率差による基板反り変形が防止される。
導体装置において、薄層が、層厚方向中央部に位置する
単一の金属層からなる構成としてある。したがって、薄
層が単一の金属層である場合において、回路基板内の熱
膨張率差による基板反り変形が防止される。
【００１５】請求項３記載の発明は、請求項１記載の半
導体装置において、薄層が、層厚方向中央部に関して対
称な位置に位置する複数の金属層からなる構成としてあ
る。したがって、薄層が複数の金属層である場合におい
て、回路基板内の熱膨張率差による基板反り変形が防止
される。
導体装置において、薄層が、層厚方向中央部に関して対
称な位置に位置する複数の金属層からなる構成としてあ
る。したがって、薄層が複数の金属層である場合におい
て、回路基板内の熱膨張率差による基板反り変形が防止
される。
【００１６】請求項４記載の発明は、請求項１，２また
は３記載の半導体装置において、薄層が金属箔層からな
る構成としてある。したがって、回路基板内に金属箔層
を含み、回路基板における素子実装面に平行な方向の複
合熱膨張率がベアチップからなる半導体素子の熱膨張率
に近似する。
は３記載の半導体装置において、薄層が金属箔層からな
る構成としてある。したがって、回路基板内に金属箔層
を含み、回路基板における素子実装面に平行な方向の複
合熱膨張率がベアチップからなる半導体素子の熱膨張率
に近似する。
【００１７】請求項５記載の発明は、請求項１，２また
は３記載の半導体装置において、薄層が金属メッシュ層
からなる構成としてある。したがって、回路基板内に金
属メッシュ層を含み、回路基板における素子実装面に平
行な方向の複合熱膨張率がベアチップからなる半導体素
子の熱膨張率に近似する。
は３記載の半導体装置において、薄層が金属メッシュ層
からなる構成としてある。したがって、回路基板内に金
属メッシュ層を含み、回路基板における素子実装面に平
行な方向の複合熱膨張率がベアチップからなる半導体素
子の熱膨張率に近似する。
【００１８】請求項６記載の発明（半導体装置の製造方
法）は、ベース部材が有機系材料からなる回路基板を多
層基板によって形成し、次にこの多層基板上にベアチッ
プからなるヒートシンク付きの半導体素子を実装するこ
とにより、半導体装置を製造する方法であって、回路基
板を形成するにあたり、層間に低熱膨張率材料からなる
薄層を設け、この薄層を含む回路基板における素子実装
面に平行な方向の複合熱膨張率を、４×１０-6／℃〜７
×１０-6／℃の範囲に設定する方法としてある。したが
って、薄層を含み、回路基板における素子実装面に平行
な方向の複合熱膨張率がベアチップからなる半導体素子
の熱膨張率に近似する回路基板を得る。
法）は、ベース部材が有機系材料からなる回路基板を多
層基板によって形成し、次にこの多層基板上にベアチッ
プからなるヒートシンク付きの半導体素子を実装するこ
とにより、半導体装置を製造する方法であって、回路基
板を形成するにあたり、層間に低熱膨張率材料からなる
薄層を設け、この薄層を含む回路基板における素子実装
面に平行な方向の複合熱膨張率を、４×１０-6／℃〜７
×１０-6／℃の範囲に設定する方法としてある。したが
って、薄層を含み、回路基板における素子実装面に平行
な方向の複合熱膨張率がベアチップからなる半導体素子
の熱膨張率に近似する回路基板を得る。
【００１９】
【発明の実施の形態】以下、本発明の実施形態につき、
図面を参照して説明する。図１は本発明の第一実施形態
に係る半導体装置を示す断面図である。同図において、
符号１で示す半導体装置は、回路基板２および半導体素
子３を備え、電子機器筐体（図示せず）内に収納され
る。
図面を参照して説明する。図１は本発明の第一実施形態
に係る半導体装置を示す断面図である。同図において、
符号１で示す半導体装置は、回路基板２および半導体素
子３を備え、電子機器筐体（図示せず）内に収納され
る。
【００２０】回路基板２は、二つのプリント配線板２
ａ，２ｂを積層してなる多層基板によって形成されてい
る。回路基板２の層間すなわち両プリント配線板２ａ，
２ｂ間には、低熱膨張率材料からなる薄層４が配設され
ている。回路基板２の複合熱膨張率（プリント配線板２
ａ，２ｂおよび薄層４による素子実装面ａに平行な方向
の複合熱膨張率）は、半導体素子３の素材および薄層４
の層厚に合わせて、４×１０-6／℃〜７×１０-6／℃の
範囲に設定されている。
ａ，２ｂを積層してなる多層基板によって形成されてい
る。回路基板２の層間すなわち両プリント配線板２ａ，
２ｂ間には、低熱膨張率材料からなる薄層４が配設され
ている。回路基板２の複合熱膨張率（プリント配線板２
ａ，２ｂおよび薄層４による素子実装面ａに平行な方向
の複合熱膨張率）は、半導体素子３の素材および薄層４
の層厚に合わせて、４×１０-6／℃〜７×１０-6／℃の
範囲に設定されている。
【００２１】例えば、薄層４の層厚を回路基板２の板厚
の２２％に相当する寸法に設定した場合には、回路基板
２の複合熱膨張率が４×１０-6／℃となる。また、薄層
４の層厚を回路基板２の板厚の１１％に相当する寸法に
設定した場合には、回路基板２の複合熱膨張率が７×１
０-6／℃となる。この場合、半導体素子３にはＳｉチッ
プ（熱膨張率４．２×１０-6／℃）あるいはＧａ−Ａｓ
チップ（熱膨張率６．５×１０-6／℃）が用いられ、薄
層４にはインバール（熱膨張率０．１３×１０-6／℃，
弾性弾性係数１４４０００ＭＰａ）が用いられる。ま
た、回路基板２におけるプリント配線板２ａ，２ｂの熱
膨張率および弾性係数をそれぞれ１５×１０-6／℃およ
び１４４００とする。
の２２％に相当する寸法に設定した場合には、回路基板
２の複合熱膨張率が４×１０-6／℃となる。また、薄層
４の層厚を回路基板２の板厚の１１％に相当する寸法に
設定した場合には、回路基板２の複合熱膨張率が７×１
０-6／℃となる。この場合、半導体素子３にはＳｉチッ
プ（熱膨張率４．２×１０-6／℃）あるいはＧａ−Ａｓ
チップ（熱膨張率６．５×１０-6／℃）が用いられ、薄
層４にはインバール（熱膨張率０．１３×１０-6／℃，
弾性弾性係数１４４０００ＭＰａ）が用いられる。ま
た、回路基板２におけるプリント配線板２ａ，２ｂの熱
膨張率および弾性係数をそれぞれ１５×１０-6／℃およ
び１４４００とする。
【００２２】これにより、回路基板２における実装面ａ
に平行な方向の複合熱膨張率が半導体素子３の熱膨張率
に近似し、半導体素子３における素子実装面ａと平行な
方向の反り変形が防止される。
に平行な方向の複合熱膨張率が半導体素子３の熱膨張率
に近似し、半導体素子３における素子実装面ａと平行な
方向の反り変形が防止される。
【００２３】なお、回路基板２の複合熱膨張率を４×１
０-6／℃〜７×１０-6／℃の範囲外に設定すると、この
熱膨張率と半導体素子３の熱膨張率との差が大きくな
り、半導体素子３の実装後に回路基板２に反り変形が生
じる。すなわち、半導体素子３の実装後における回路基
板２には、複合熱膨張率が４×１０-6／℃より小さくな
ると、半導体素子３の表面を凹部とするような反り変形
が、また複合熱膨張率が７×１０-6／℃より大きくなる
と、半導体素子３の表面を凸部とするような反り変形が
生じる。
０-6／℃〜７×１０-6／℃の範囲外に設定すると、この
熱膨張率と半導体素子３の熱膨張率との差が大きくな
り、半導体素子３の実装後に回路基板２に反り変形が生
じる。すなわち、半導体素子３の実装後における回路基
板２には、複合熱膨張率が４×１０-6／℃より小さくな
ると、半導体素子３の表面を凹部とするような反り変形
が、また複合熱膨張率が７×１０-6／℃より大きくなる
と、半導体素子３の表面を凸部とするような反り変形が
生じる。
【００２４】各プリント配線板２ａ，２ｂは、スルーホ
ール（貫通ビアホール）を有し、例えばガラス織布にエ
ポキシ樹脂を含浸させてなるベース部材（有機系材料か
らなるコア部材）およびこのベース部材の表裏両面に形
成してなる配線パターン（銅箔，銅めっき層）によって
形成されている。そして、各プリント配線板２ａ，２ｂ
の熱膨張率および弾性係数は、それぞれ１５×１０-6／
℃と１４４００ＭＰａに設定されている。なお、各プリ
ント配線板２ａ，２ｂの熱膨張率は、ガラス織布，エポ
キシ樹脂および銅による複合熱膨張率となる。
ール（貫通ビアホール）を有し、例えばガラス織布にエ
ポキシ樹脂を含浸させてなるベース部材（有機系材料か
らなるコア部材）およびこのベース部材の表裏両面に形
成してなる配線パターン（銅箔，銅めっき層）によって
形成されている。そして、各プリント配線板２ａ，２ｂ
の熱膨張率および弾性係数は、それぞれ１５×１０-6／
℃と１４４００ＭＰａに設定されている。なお、各プリ
ント配線板２ａ，２ｂの熱膨張率は、ガラス織布，エポ
キシ樹脂および銅による複合熱膨張率となる。
【００２５】薄層４は、回路基板２の層厚方向中央部に
配置されている。これにより、回路基板２内（層厚方
向）の熱膨張率差による反り変形が防止される。薄層４
は、全体が例えばインバール等からなる単一の金属層あ
るいはメッシュ層によって形成されており、熱膨張率お
よび弾性係数がそれぞれ０．１３×１０-6／℃と１４４
０００ＭＰａに設定されている。なお、回路基板２の層
構成を工夫すれば、層厚方向中央部に関して対称な位置
に金属層を配置することなく、回路基板２内の熱膨張率
による反り変形が防止される。
配置されている。これにより、回路基板２内（層厚方
向）の熱膨張率差による反り変形が防止される。薄層４
は、全体が例えばインバール等からなる単一の金属層あ
るいはメッシュ層によって形成されており、熱膨張率お
よび弾性係数がそれぞれ０．１３×１０-6／℃と１４４
０００ＭＰａに設定されている。なお、回路基板２の層
構成を工夫すれば、層厚方向中央部に関して対称な位置
に金属層を配置することなく、回路基板２内の熱膨張率
による反り変形が防止される。
【００２６】半導体素子３は、シリコン（熱膨張率４．
２×１０-6／℃）あるいはガリウム−砒素（熱膨張率
６．５×１０-6／℃）を素材とするベアチップからな
り、回路基板２の表面（素子実装面）上に半田ボール５
および樹脂６によって実装されている。これにより、半
導体素子３が、回路基板２に対して電気的かつ機械的に
接続される。半導体素子３の反実装側面には、放熱用部
品としてのヒートシンク７が伝熱部材としてのコンパウ
ンド８を介して取り付けられている。これにより、回路
基板２からの発生熱が半田ボール５，樹脂６，半導体素
子２およびコンパウンド８を経て、また半導体素子２か
らの発生熱がコンパウンド８を経てヒートシンク７に到
達すると、このヒートシンク７から放散される。
２×１０-6／℃）あるいはガリウム−砒素（熱膨張率
６．５×１０-6／℃）を素材とするベアチップからな
り、回路基板２の表面（素子実装面）上に半田ボール５
および樹脂６によって実装されている。これにより、半
導体素子３が、回路基板２に対して電気的かつ機械的に
接続される。半導体素子３の反実装側面には、放熱用部
品としてのヒートシンク７が伝熱部材としてのコンパウ
ンド８を介して取り付けられている。これにより、回路
基板２からの発生熱が半田ボール５，樹脂６，半導体素
子２およびコンパウンド８を経て、また半導体素子２か
らの発生熱がコンパウンド８を経てヒートシンク７に到
達すると、このヒートシンク７から放散される。
【００２７】なお、半田ボール５は、半導体素子３の裏
面においてチップ実装領域を除きマトリックス状に配列
される多数の半田ボールからなり、回路基板２の表面上
にリフローソルダリング技術を用いて溶着されている。
面においてチップ実装領域を除きマトリックス状に配列
される多数の半田ボールからなり、回路基板２の表面上
にリフローソルダリング技術を用いて溶着されている。
【００２８】次に、本実施形態における半導体装置の製
造方法につき、図１および図２（ａ），（ｂ）を用いて
説明する。図２（ａ）および（ｂ）は本発明の第一実施
形態に係る本導体装置の製造方法を説明するために示す
断面図である。すなわち、本実施形態における半導体装
置の製造は、「回路基板の形成」および「半導体素子の
実装」の工程を順次経て行われる。
造方法につき、図１および図２（ａ），（ｂ）を用いて
説明する。図２（ａ）および（ｂ）は本発明の第一実施
形態に係る本導体装置の製造方法を説明するために示す
断面図である。すなわち、本実施形態における半導体装
置の製造は、「回路基板の形成」および「半導体素子の
実装」の工程を順次経て行われる。
【００２９】「回路基板の形成」先ず、図１に示すプリ
ント配線板２ａ，２ｂのベース部材となるガラスエポキ
シ材の表裏両面に銅箔を接着したり、あるいは銅めっき
処理を施すことにより配線導体層（図示せず）を形成す
る。なお、ガラスエポキシ材の形成は、ガラス織布にエ
ポキシ樹脂に含浸させることにより行われる。
ント配線板２ａ，２ｂのベース部材となるガラスエポキ
シ材の表裏両面に銅箔を接着したり、あるいは銅めっき
処理を施すことにより配線導体層（図示せず）を形成す
る。なお、ガラスエポキシ材の形成は、ガラス織布にエ
ポキシ樹脂に含浸させることにより行われる。
【００３０】次に、配線導体層に露光，現像およびエッ
チングの各処理を順次施すことにより、回路パターン
（図示せず）を有するプリント配線板（ガラスエポキシ
銅張積層板）２ａ，２ｂを形成する。なお、各プリント
配線板２ａ，２ｂは、板厚が同一の寸法に設定される。
チングの各処理を順次施すことにより、回路パターン
（図示せず）を有するプリント配線板（ガラスエポキシ
銅張積層板）２ａ，２ｂを形成する。なお、各プリント
配線板２ａ，２ｂは、板厚が同一の寸法に設定される。
【００３１】そして、図２（ａ）に示すように、両プリ
ント配線板２ａ，２ｂ間に接着剤を介在させて加圧する
ことにより積層体Ａを形成する。この積層体Ａを形成す
るにあたり、両プリント配線板２ａ，２ｂ間に薄層４を
形成する。この後、積層体Ａにドリル加工を施して複数
の貫通孔（図示せず）を設け、これら貫通孔内に金属め
っき処理を施すことによりスルーホール（図示せず）を
有する回路基板２を形成する。
ント配線板２ａ，２ｂ間に接着剤を介在させて加圧する
ことにより積層体Ａを形成する。この積層体Ａを形成す
るにあたり、両プリント配線板２ａ，２ｂ間に薄層４を
形成する。この後、積層体Ａにドリル加工を施して複数
の貫通孔（図示せず）を設け、これら貫通孔内に金属め
っき処理を施すことによりスルーホール（図示せず）を
有する回路基板２を形成する。
【００３２】「半導体素子の実装」先ず、回路基板２上
に半田ボール５が基板表面に当接した状態で半導体素子
３を搭載する。次に、図２（ｂ）に示すように、半導体
素子搭載の回路基板２をリフロー内に収容して回路基板
２の表面上に半導体素子３を装着した後、この半導体素
子３と回路基板２との間に樹脂６を注入して固化させ
る。そして、半導体素子３の表面にコンパウンド８を介
してヒートシンク７を接合する。
に半田ボール５が基板表面に当接した状態で半導体素子
３を搭載する。次に、図２（ｂ）に示すように、半導体
素子搭載の回路基板２をリフロー内に収容して回路基板
２の表面上に半導体素子３を装着した後、この半導体素
子３と回路基板２との間に樹脂６を注入して固化させ
る。そして、半導体素子３の表面にコンパウンド８を介
してヒートシンク７を接合する。
【００３３】したがって、本実施形態においては、回路
基板２における素子実装面ａに平行な方向の複合熱膨張
率が半導体素子３の熱膨張率に近似し、回路基板２にお
ける素子実装面ａと平行な方向の反り変形が防止される
から、半導体素子３とヒートシンク７との間にコンパウ
ンド８等の伝熱部材を介在させる場合に半導体素子３か
らヒートシンク７への熱伝導性のみを考慮すればよく
（コンパウンド８の厚さを十分に小さくする）、装置設
計時に従来のように伝熱部材の厚さを設定する作業に細
心の注意を払う必要がない。
基板２における素子実装面ａに平行な方向の複合熱膨張
率が半導体素子３の熱膨張率に近似し、回路基板２にお
ける素子実装面ａと平行な方向の反り変形が防止される
から、半導体素子３とヒートシンク７との間にコンパウ
ンド８等の伝熱部材を介在させる場合に半導体素子３か
らヒートシンク７への熱伝導性のみを考慮すればよく
（コンパウンド８の厚さを十分に小さくする）、装置設
計時に従来のように伝熱部材の厚さを設定する作業に細
心の注意を払う必要がない。
【００３４】また、本実施形態においては、回路基板２
のベース部材が有機系材料によって形成されているた
め、無機系材料からなるベース部材と比べて材料選択上
の自由度を高めることができる。さらに、本実施形態に
おいては、回路基板２上にインターポーザを介して半導
体素子３を実装するものではないから、部品点数を削減
することができる。
のベース部材が有機系材料によって形成されているた
め、無機系材料からなるベース部材と比べて材料選択上
の自由度を高めることができる。さらに、本実施形態に
おいては、回路基板２上にインターポーザを介して半導
体素子３を実装するものではないから、部品点数を削減
することができる。
【００３５】なお、本実施形態においては、貫通ビアホ
ール付きのプリント配線板を備えた半導体装置である場
合について説明したが、本発明はこれに限定されず、ブ
ラインドビアホール付きのビルドアップ基板を備えた半
導体装置であっても実施形態と同様の効果を奏する。
ール付きのプリント配線板を備えた半導体装置である場
合について説明したが、本発明はこれに限定されず、ブ
ラインドビアホール付きのビルドアップ基板を備えた半
導体装置であっても実施形態と同様の効果を奏する。
【００３６】また、本実施形態においては、回路基板内
に単一の薄層を設ける場合について説明したが、本発明
はこれに限定されず、第二実施形態として図３に示すよ
うに回路基板２内（プリント配線板２ａ〜２ｃ）に複数
の薄層３１，３２を設けても差し支えない。この場合、
回路基板２内の熱膨張率差による反り変形を防止するた
めには、回路基板２の層厚方向中央部に関して対称な位
置に薄層３１，３２を配置することが望ましい。
に単一の薄層を設ける場合について説明したが、本発明
はこれに限定されず、第二実施形態として図３に示すよ
うに回路基板２内（プリント配線板２ａ〜２ｃ）に複数
の薄層３１，３２を設けても差し支えない。この場合、
回路基板２内の熱膨張率差による反り変形を防止するた
めには、回路基板２の層厚方向中央部に関して対称な位
置に薄層３１，３２を配置することが望ましい。
【００３７】
【発明の効果】以上説明したように本発明によれば、回
路基板における素子実装面に平行な方向の複合熱膨張率
が半導体素子の熱膨張率に近似し、回路基板における素
子実装面と平行な方向の反り変形が防止されるから、半
導体素子とヒートシンクとの間にコンパウンド等の伝熱
部材を介在させる場合に、装置設計時に従来のように伝
熱部材の厚さを設定する作業に細心の注意を払うことを
必要とせず、装置設計を簡単に行うことができる。
路基板における素子実装面に平行な方向の複合熱膨張率
が半導体素子の熱膨張率に近似し、回路基板における素
子実装面と平行な方向の反り変形が防止されるから、半
導体素子とヒートシンクとの間にコンパウンド等の伝熱
部材を介在させる場合に、装置設計時に従来のように伝
熱部材の厚さを設定する作業に細心の注意を払うことを
必要とせず、装置設計を簡単に行うことができる。
【００３８】また、回路基板のベース部材が有機系材料
によって形成されていることおよびインターポーザが不
要であることは、それぞれ材料選択上の自由度を高める
ことおよび部品点数を削減することが可能となるから、
コストの低廉化を図ることができる。
によって形成されていることおよびインターポーザが不
要であることは、それぞれ材料選択上の自由度を高める
ことおよび部品点数を削減することが可能となるから、
コストの低廉化を図ることができる。
【図１】本発明の第一実施形態に係る半導体装置を示す
断面図である。
断面図である。
【図２】（ａ）および（ｂ）は本発明の第一実施形態に
係る半導体装置の製造方法を説明するために示す断面図
である。
係る半導体装置の製造方法を説明するために示す断面図
である。
【図３】本発明の第二実施形態に係る半導体装置を示す
断面図である。
断面図である。
【図４】従来の半導体装置（１）を示す断面図である。
【図５】従来の半導体装置（２）を示す断面図である。
１ 半導体装置 ２ 回路基板 ２ａ，２ｂ プリント配線板 ３ 半導体素子 ４ 薄層 ５ 半田ボール ６ 樹脂 ７ ヒートシンク ８ コンパウンド ａ 素子実装面
Claims (6)
- 【請求項１】 回路基板上に半田ボールを介して実装さ
れ、ベアチップからなる放熱用部品付きの半導体素子を
備えた半導体装置において、 前記回路基板を、ベース部材を有機系材料とする多層基
板によって形成し、 この多層基板の層間に低熱膨張率材料からなる薄層を設
け、 この薄層を含む前記回路基板における素子実装面に平行
な方向の複合熱膨張率を、４×１０-6／℃〜７×１０-6
／℃の範囲に設定したことを特徴とする半導体装置。 - 【請求項２】 前記薄層が、層厚方向中央部に位置する
単一の金属層からなることを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 前記薄層が、層厚方向中央部に関して対
称な位置に位置する複数の金属層からなることを特徴と
する請求項１記載の半導体装置。 - 【請求項４】 前記薄層が、金属箔層からなることを特
徴とする請求項１，２または３記載の半導体装置。 - 【請求項５】 前記薄層が、金属メッシュ層からなるこ
とを特徴とする請求項１，２または３記載の半導体装
置。 - 【請求項６】 ベース部材が有機系材料からなる回路基
板を多層基板によって形成し、 次に、この多層基板上にベアチップからなる放熱用部品
付きの半導体素子を実装することにより、半導体装置を
製造する方法であって、 前記回路基板を形成するにあたり、層間に低熱膨張率材
料からなる薄層を設け、 この薄層を含む前記回路基板における素子実装面に平行
な方向の複合熱膨張率を、４×１０-6／℃〜７×１０-6
／℃の範囲に設定することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057624A JP3603725B2 (ja) | 2000-03-02 | 2000-03-02 | 半導体装置及びその製造方法並びに回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057624A JP3603725B2 (ja) | 2000-03-02 | 2000-03-02 | 半導体装置及びその製造方法並びに回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244379A true JP2001244379A (ja) | 2001-09-07 |
| JP3603725B2 JP3603725B2 (ja) | 2004-12-22 |
Family
ID=18578375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000057624A Expired - Lifetime JP3603725B2 (ja) | 2000-03-02 | 2000-03-02 | 半導体装置及びその製造方法並びに回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603725B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079593A (ja) * | 2003-08-29 | 2005-03-24 | Lumileds Lighting Us Llc | 半導体発光装置のためのパッケージ |
| JP2009277955A (ja) * | 2008-05-16 | 2009-11-26 | Nec Corp | 半導体装置の製造方法及び半導体素子検査構造 |
| CN103878462A (zh) * | 2012-12-20 | 2014-06-25 | 浙江大学 | 使用小焊块取代焊锡片的焊接方式 |
-
2000
- 2000-03-02 JP JP2000057624A patent/JP3603725B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079593A (ja) * | 2003-08-29 | 2005-03-24 | Lumileds Lighting Us Llc | 半導体発光装置のためのパッケージ |
| JP2009277955A (ja) * | 2008-05-16 | 2009-11-26 | Nec Corp | 半導体装置の製造方法及び半導体素子検査構造 |
| CN103878462A (zh) * | 2012-12-20 | 2014-06-25 | 浙江大学 | 使用小焊块取代焊锡片的焊接方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3603725B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI440152B (zh) | Built-in semiconductor substrate | |
| KR101077410B1 (ko) | 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JP4528062B2 (ja) | 半導体装置およびその製造方法 | |
| KR100395862B1 (ko) | 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법 | |
| US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| JP6504665B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
| JP2001210761A (ja) | 半導体装置及びその製造方法 | |
| US20110114369A1 (en) | Heat dissipating substrate and method of manufacturing the same | |
| KR100768998B1 (ko) | 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈 | |
| JP2000138453A (ja) | 配線基板 | |
| JP2005051088A (ja) | 熱伝導部材付きプリント基板及びその製造方法 | |
| JP4848752B2 (ja) | 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 | |
| JP4369728B2 (ja) | 電子装置の製造方法 | |
| JP3603725B2 (ja) | 半導体装置及びその製造方法並びに回路基板 | |
| JP2003007937A (ja) | 電子部品実装モジュール及びその製造方法 | |
| US6303877B2 (en) | Multilayer thin-film wiring board | |
| JP4561193B2 (ja) | 印刷配線板及び半導体装置 | |
| JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| JP2004071698A (ja) | 半導体パッケージ | |
| JP2002164475A (ja) | 半導体装置 | |
| JP4660946B2 (ja) | 電子部品内蔵型回路基板の製造方法 | |
| JP2007141887A (ja) | 半導体装置及びこれを用いたプリント配線板 | |
| JP3979404B2 (ja) | 半導体装置 | |
| JP2023160413A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |