JP2001237451A - 抵抗素子及び光電変換素子 - Google Patents
抵抗素子及び光電変換素子Info
- Publication number
- JP2001237451A JP2001237451A JP2000048397A JP2000048397A JP2001237451A JP 2001237451 A JP2001237451 A JP 2001237451A JP 2000048397 A JP2000048397 A JP 2000048397A JP 2000048397 A JP2000048397 A JP 2000048397A JP 2001237451 A JP2001237451 A JP 2001237451A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- photoelectric conversion
- resistance element
- substrate
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 小型かつ高抵抗の抵抗素子及びこの抵抗素子
を用いた電圧降下の少ない光電変換素子を提供するこ
と。 【解決手段】 半導体基板（１）に、抵抗成分となる不
純物層３をパターン形成してなる抵抗素子において、不
純物層３を有する半導体基板（１）の不純物層側の主表
面を、不純物層３の拡散厚以上エッチングして、抵抗パ
ターン（３）を形成したことを特徴とする。
を用いた電圧降下の少ない光電変換素子を提供するこ
と。 【解決手段】 半導体基板（１）に、抵抗成分となる不
純物層３をパターン形成してなる抵抗素子において、不
純物層３を有する半導体基板（１）の不純物層側の主表
面を、不純物層３の拡散厚以上エッチングして、抵抗パ
ターン（３）を形成したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、光エネルギーを電
気に変換してこの電気信号によりスイッチ制御等を行う
光電変換素子と、その光電変換素子に接続される抵抗素
子に関するものである。
気に変換してこの電気信号によりスイッチ制御等を行う
光電変換素子と、その光電変換素子に接続される抵抗素
子に関するものである。
【０００２】
【従来の技術】図１２に光電変換素子とそれを用いたス
イッチ回路について示す。アモルファスシリコンからな
る光電変換素子１１の電流電圧特性を図１２（ａ）に、
そして、光電変換素子１１とＭＯＳＦＥＴ１６などを組
み合わせて、光スイッチを形成した例を図１２（ｂ）示
す。
イッチ回路について示す。アモルファスシリコンからな
る光電変換素子１１の電流電圧特性を図１２（ａ）に、
そして、光電変換素子１１とＭＯＳＦＥＴ１６などを組
み合わせて、光スイッチを形成した例を図１２（ｂ）示
す。
【０００３】光電変換素子１１はダイオード特性を有す
る。光を受けると特性曲線が図中矢印に示すように推移
し、電圧が発生する（電圧軸上に黒丸印）。図１２
（ｂ）に示すように、光電変換素子１１とＭＯＳＦＥＴ
１６とを接続し、光電変換素子１１に光が照射される
と、電圧Ｖが発生し、この電圧によりＭＯＳＦＥＴ１６
のゲートが制御されてスイッチとして働き、ＭＯＳＦＥ
Ｔ１６に接続される駆動装置（図示せず）が制御され
る。スイッチがノーマリオンであるかノーマリオフであ
るかは、ＭＯＳＦＥＴ１６の種類に依存する。ここで、
光電変換素子１１に並列に抵抗素子１５を設けることに
よって、光電変換素子１１で発生した電圧Ｖを放電する
ようにして、スイッチ動作の高速化等を目的とした放電
制御が行われている。
る。光を受けると特性曲線が図中矢印に示すように推移
し、電圧が発生する（電圧軸上に黒丸印）。図１２
（ｂ）に示すように、光電変換素子１１とＭＯＳＦＥＴ
１６とを接続し、光電変換素子１１に光が照射される
と、電圧Ｖが発生し、この電圧によりＭＯＳＦＥＴ１６
のゲートが制御されてスイッチとして働き、ＭＯＳＦＥ
Ｔ１６に接続される駆動装置（図示せず）が制御され
る。スイッチがノーマリオンであるかノーマリオフであ
るかは、ＭＯＳＦＥＴ１６の種類に依存する。ここで、
光電変換素子１１に並列に抵抗素子１５を設けることに
よって、光電変換素子１１で発生した電圧Ｖを放電する
ようにして、スイッチ動作の高速化等を目的とした放電
制御が行われている。
【０００４】尚、図１２（ｂ）のスイッチ回路では、光
電変換素子１１を直列に複数個接続して、電圧向上を図
っているが特に数を限定するものではない。また、図１
２（ｃ）に示すように、一般に光電変換素子１１及び抵
抗素子１５は基板１７に個別に実装されている。
電変換素子１１を直列に複数個接続して、電圧向上を図
っているが特に数を限定するものではない。また、図１
２（ｃ）に示すように、一般に光電変換素子１１及び抵
抗素子１５は基板１７に個別に実装されている。
【０００５】ここで、光電変換素子１１で発生した電圧
の電圧降下を抑えるために、抵抗素子１５は比較的高抵
抗であることが望ましい。この抵抗素子１５の材料とし
て、絶縁基板上に形成できて比較的高抵抗を実現しやす
い多結晶シリコンや微結晶シリコンを用いることが考え
られるが、これらの材料の抵抗温度特性が負特性であ
る。つまり、温度上昇に伴い抵抗値が下がる。さらに光
電変換素子１１の温度特性も負特性であり、図１２
（ａ）の破線曲線及び破線矢印に示すように光電変換素
子１１の温度が上昇すると発生する電圧が低くなる傾向
にある。このように、抵抗素子１５に多結晶シリコンや
微結晶シリコンを用いた場合、光電変換素子１１の特性
と合わさって、温度上昇に伴い電圧がさらに低くなると
いう問題がある。そこで、抵抗素子１５の材料として、
抵抗温度特性が正特性の単結晶シリコンを用いて、光電
変換素子１１の負特性を相殺して、電圧低下を抑えるこ
とが考えられる。
の電圧降下を抑えるために、抵抗素子１５は比較的高抵
抗であることが望ましい。この抵抗素子１５の材料とし
て、絶縁基板上に形成できて比較的高抵抗を実現しやす
い多結晶シリコンや微結晶シリコンを用いることが考え
られるが、これらの材料の抵抗温度特性が負特性であ
る。つまり、温度上昇に伴い抵抗値が下がる。さらに光
電変換素子１１の温度特性も負特性であり、図１２
（ａ）の破線曲線及び破線矢印に示すように光電変換素
子１１の温度が上昇すると発生する電圧が低くなる傾向
にある。このように、抵抗素子１５に多結晶シリコンや
微結晶シリコンを用いた場合、光電変換素子１１の特性
と合わさって、温度上昇に伴い電圧がさらに低くなると
いう問題がある。そこで、抵抗素子１５の材料として、
抵抗温度特性が正特性の単結晶シリコンを用いて、光電
変換素子１１の負特性を相殺して、電圧低下を抑えるこ
とが考えられる。
【０００６】単結晶シリコンを用いて抵抗素子１５を形
成する従来例を図１３に示す。単結晶シリコン基板１
（以下シリコン基板と称する）に酸化膜又はレジストに
よるマスク２を用いて不純物注入する（ａ）。そして不
純物を堆積、熱拡散させる等を行い、不純物層３を形成
する（ｂ）。この不純物層３が抵抗成分となる。シリコ
ン基板１の限られた面積に高抵抗を実現するため、不純
物層３の配線は同図（ｃ）に示すように、折り返しを繰
り返してジグザグ状に引き回される。
成する従来例を図１３に示す。単結晶シリコン基板１
（以下シリコン基板と称する）に酸化膜又はレジストに
よるマスク２を用いて不純物注入する（ａ）。そして不
純物を堆積、熱拡散させる等を行い、不純物層３を形成
する（ｂ）。この不純物層３が抵抗成分となる。シリコ
ン基板１の限られた面積に高抵抗を実現するため、不純
物層３の配線は同図（ｃ）に示すように、折り返しを繰
り返してジグザグ状に引き回される。
【０００７】
【発明が解決しようとする課題】しかしながら、不純物
層３には、横方向への拡散による拡がりがあるため、十
分な１／Ｗ（抵抗長と抵抗幅の比）をとることができな
い。また、ジグザグ状に配線することから、抵抗配線間
にリークが発生して、抵抗値が低下する。特に単結晶シ
リコンの場合、多結晶シリコンや微結晶シリコンと比較
して、抵抗値（シート抵抗）がかなり低くなるため、１
／Ｗの値を非常に大きくとらなければならず、そのため
小型化が困難である。
層３には、横方向への拡散による拡がりがあるため、十
分な１／Ｗ（抵抗長と抵抗幅の比）をとることができな
い。また、ジグザグ状に配線することから、抵抗配線間
にリークが発生して、抵抗値が低下する。特に単結晶シ
リコンの場合、多結晶シリコンや微結晶シリコンと比較
して、抵抗値（シート抵抗）がかなり低くなるため、１
／Ｗの値を非常に大きくとらなければならず、そのため
小型化が困難である。
【０００８】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、小型かつ高抵抗の抵抗素
子及びこの抵抗素子を用いた電圧降下の少ない光電変換
素子を提供することにある。
で、その目的とするところは、小型かつ高抵抗の抵抗素
子及びこの抵抗素子を用いた電圧降下の少ない光電変換
素子を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、半導体基板に、抵抗成分と
なる不純物層をパターン形成してなる抵抗素子におい
て、不純物層を有する半導体基板の不純物層側の主表面
を、不純物層の拡散厚以上エッチングして、抵抗パター
ンを形成したことを特徴とするものである。
に、請求項１記載の発明は、半導体基板に、抵抗成分と
なる不純物層をパターン形成してなる抵抗素子におい
て、不純物層を有する半導体基板の不純物層側の主表面
を、不純物層の拡散厚以上エッチングして、抵抗パター
ンを形成したことを特徴とするものである。
【００１０】請求項２記載の発明は、請求項１記載の抵
抗素子において、前記半導体基板がシリコン基板である
ことを特徴とするものである。
抗素子において、前記半導体基板がシリコン基板である
ことを特徴とするものである。
【００１１】請求項３記載の発明は、請求項１記載の抵
抗素子において、前記半導体基板が、シリコン基板上に
絶縁層を介してシリコン層を形成したＳＯＩ基板である
ことを特徴とするものである。
抗素子において、前記半導体基板が、シリコン基板上に
絶縁層を介してシリコン層を形成したＳＯＩ基板である
ことを特徴とするものである。
【００１２】請求項４記載の発明は、請求項１記載の抵
抗素子において、前記半導体基板が、絶縁基板上にシリ
コン層を形成したＳＯＩ基板であることを特徴とするも
のである。
抗素子において、前記半導体基板が、絶縁基板上にシリ
コン層を形成したＳＯＩ基板であることを特徴とするも
のである。
【００１３】請求項５記載の発明は、請求項３又は請求
項４記載の抵抗素子において、前記ＳＯＩ基板の絶縁層
または絶縁基板に達するエッチングをしたことを特徴と
するものである。
項４記載の抵抗素子において、前記ＳＯＩ基板の絶縁層
または絶縁基板に達するエッチングをしたことを特徴と
するものである。
【００１４】請求項６記載の発明は、光エネルギーを電
気信号に変換する光電変換素子において、請求項１乃至
請求項５のいずれかに記載の抵抗素子を有し、光電変換
素子の電極と、前記抵抗素子の電極とを電気的接続した
ことを特徴とするものである。
気信号に変換する光電変換素子において、請求項１乃至
請求項５のいずれかに記載の抵抗素子を有し、光電変換
素子の電極と、前記抵抗素子の電極とを電気的接続した
ことを特徴とするものである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態に係る
抵抗素子及び光電変換素子について図１乃至図１１にも
とづき説明する。
抵抗素子及び光電変換素子について図１乃至図１１にも
とづき説明する。
【００１６】本発明の第１の実施の形態の抵抗素子を図
１に示す。シリコン基板１に不純物を注入し、均一に不
純物層３を形成する（ａ）。そして、シリコン基板１の
主表面に対し、垂直方向に、不純物層３の拡散厚以上エ
ッチングして掘込み部４を形成することにより、抵抗パ
ターンを形成する（ｂ）（ｃ）。ここで、図１（ｃ）の
ａ−ｂ断面が同図（ｂ）となる。
１に示す。シリコン基板１に不純物を注入し、均一に不
純物層３を形成する（ａ）。そして、シリコン基板１の
主表面に対し、垂直方向に、不純物層３の拡散厚以上エ
ッチングして掘込み部４を形成することにより、抵抗パ
ターンを形成する（ｂ）（ｃ）。ここで、図１（ｃ）の
ａ−ｂ断面が同図（ｂ）となる。
【００１７】このように抵抗パターンを形成することよ
り、隣接する抵抗配線を分離することができるので、十
分な１／Ｗ（抵抗長と抵抗幅の比）をとることができ、
さらに抵抗配線間のリークが低減されて、密に抵抗配線
ができ、小型かつ高抵抗の抵抗素子を形成することがで
きるという効果を奏する。
り、隣接する抵抗配線を分離することができるので、十
分な１／Ｗ（抵抗長と抵抗幅の比）をとることができ、
さらに抵抗配線間のリークが低減されて、密に抵抗配線
ができ、小型かつ高抵抗の抵抗素子を形成することがで
きるという効果を奏する。
【００１８】本発明の第２の実施の形態の抵抗素子を図
２に示す。シリコン基板５ａ上に、絶縁層（酸化膜）５
ｃを介してシリコン層（活性層）５ｂが形成されたＳＯ
Ｉ基板（Silicon On Insulator）５のシリコン層５ｂ
に不純物を注入し、均一に不純物層３を形成する
（ａ）。そして、ＳＯＩ基板５の主表面に対し、垂直方
向に、不純物層３の拡散厚以上エッチングして掘込み部
４を形成することにより、抵抗パターンを形成する
（ｂ）（ｃ）。ここで、図２（ｃ）のａ−ｂ断面が同図
（ｂ）となる。
２に示す。シリコン基板５ａ上に、絶縁層（酸化膜）５
ｃを介してシリコン層（活性層）５ｂが形成されたＳＯ
Ｉ基板（Silicon On Insulator）５のシリコン層５ｂ
に不純物を注入し、均一に不純物層３を形成する
（ａ）。そして、ＳＯＩ基板５の主表面に対し、垂直方
向に、不純物層３の拡散厚以上エッチングして掘込み部
４を形成することにより、抵抗パターンを形成する
（ｂ）（ｃ）。ここで、図２（ｃ）のａ−ｂ断面が同図
（ｂ）となる。
【００１９】このように、ＳＯＩ基板５を用いることに
より、ＳＯＩ基板５の絶縁層５ｃにより、さらに抵抗配
線間のリークを低減することができるという効果を奏す
る。
より、ＳＯＩ基板５の絶縁層５ｃにより、さらに抵抗配
線間のリークを低減することができるという効果を奏す
る。
【００２０】本発明の第３の実施の形態の抵抗素子を図
３に示す。ＳＯＩ基板５のシリコン層５ｂに不純物を注
入し、均一に不純物層３を形成する（ａ）。そして、Ｓ
ＯＩ基板５の主表面に対し、垂直方向に、不純物層３の
拡散厚以上で、絶縁層５ｃに達するエッチングして掘込
み部４を形成することにより、抵抗パターンを形成する
（ｂ）（ｃ）。ここで、図２（ｃ）のａ−ｂ断面が同図
（ｂ）となる。
３に示す。ＳＯＩ基板５のシリコン層５ｂに不純物を注
入し、均一に不純物層３を形成する（ａ）。そして、Ｓ
ＯＩ基板５の主表面に対し、垂直方向に、不純物層３の
拡散厚以上で、絶縁層５ｃに達するエッチングして掘込
み部４を形成することにより、抵抗パターンを形成する
（ｂ）（ｃ）。ここで、図２（ｃ）のａ−ｂ断面が同図
（ｂ）となる。
【００２１】このように、ＳＯＩ基板５を用いて、絶縁
層５ｃに達するエッチングをして、抵抗パターンを形成
するようにしたので、抵抗配線間のリークがＳＯＩ基板
５の絶縁層５ｃで、ほぼ完全に防止され、高抵抗を実現
できるという効果を奏する。
層５ｃに達するエッチングをして、抵抗パターンを形成
するようにしたので、抵抗配線間のリークがＳＯＩ基板
５の絶縁層５ｃで、ほぼ完全に防止され、高抵抗を実現
できるという効果を奏する。
【００２２】第１乃至第３の実施形態に示した抵抗素子
を用いた光電変換素子の実施形態を図３乃至図９に示
す。
を用いた光電変換素子の実施形態を図３乃至図９に示
す。
【００２３】図４は、抵抗素子１５に光電変換素子１１
を実装する上での途中構造を示す。第１乃至第３の実施
形態に示した抵抗素子の表面に絶縁膜６を形成し、その
絶縁膜６表面に光を遮蔽する遮蔽膜７を形成する。図４
（ａ）及び（ｂ）及び（ｃ）は、各々第１の実施形態、
第２の実施形態、第３の実施形態の抵抗素子１５に、絶
縁膜６及び遮蔽膜７を形成したものを示す。
を実装する上での途中構造を示す。第１乃至第３の実施
形態に示した抵抗素子の表面に絶縁膜６を形成し、その
絶縁膜６表面に光を遮蔽する遮蔽膜７を形成する。図４
（ａ）及び（ｂ）及び（ｃ）は、各々第１の実施形態、
第２の実施形態、第３の実施形態の抵抗素子１５に、絶
縁膜６及び遮蔽膜７を形成したものを示す。
【００２４】図５は、抵抗素子１５に光電変換素子１１
を実装する上で、両者の電気的接続に必要となる電極パ
ッド８の形成部位を示すものである。図５（ａ）は、電
極パッド８形成部位の断面図（同図（ｂ）のｃ−ｄ断
面）であり、同図（ｂ）は上面図である。ここでは第１
の実施形態の抵抗素子１５を例にあげている。図４で形
成された絶縁膜６に絶縁膜窓９を開けるとともに抵抗配
線である不純物層３に接するように電極パッド８を形成
する。尚、ここで、電極パッド８と図４で示した遮蔽膜
７とを同じ材料を用いて、遮蔽膜７と電極パッド８とを
同時に形成すれば効果的である。
を実装する上で、両者の電気的接続に必要となる電極パ
ッド８の形成部位を示すものである。図５（ａ）は、電
極パッド８形成部位の断面図（同図（ｂ）のｃ−ｄ断
面）であり、同図（ｂ）は上面図である。ここでは第１
の実施形態の抵抗素子１５を例にあげている。図４で形
成された絶縁膜６に絶縁膜窓９を開けるとともに抵抗配
線である不純物層３に接するように電極パッド８を形成
する。尚、ここで、電極パッド８と図４で示した遮蔽膜
７とを同じ材料を用いて、遮蔽膜７と電極パッド８とを
同時に形成すれば効果的である。
【００２５】図６は、抵抗素子１５に光電変換素子１１
を実装した状態を示す断面図である。第１乃至第３の実
施形態に、図４で示した遮蔽膜７を形成し、図５で示し
た電極パッド８を形成した抵抗素子１５に光電変換素子
１１を実装している。光電変換素子は、ｉ型半導体層１
２ａ及びｎ型半導体層１２ｂ及びｐ型半導体層１２ｃの
積層構造からなる半導体層１２と、図において、その半
導体層の上側主表面に上部電極１３、下側主表面に下部
電極１４とを有してなる。ここで、電極パッド８の一方
は上部電極１３と接続され、もう一方は下部電極１４と
接続される（図７参照）。また、上部電極１３は光電変
換素子１１内に光を入射させるため、透明の電極であ
る。また、遮蔽膜７は、抵抗パターンを形成している不
純物層３に光が入射することを防いで、抵抗特性の劣化
を防止する役割を果たしている。
を実装した状態を示す断面図である。第１乃至第３の実
施形態に、図４で示した遮蔽膜７を形成し、図５で示し
た電極パッド８を形成した抵抗素子１５に光電変換素子
１１を実装している。光電変換素子は、ｉ型半導体層１
２ａ及びｎ型半導体層１２ｂ及びｐ型半導体層１２ｃの
積層構造からなる半導体層１２と、図において、その半
導体層の上側主表面に上部電極１３、下側主表面に下部
電極１４とを有してなる。ここで、電極パッド８の一方
は上部電極１３と接続され、もう一方は下部電極１４と
接続される（図７参照）。また、上部電極１３は光電変
換素子１１内に光を入射させるため、透明の電極であ
る。また、遮蔽膜７は、抵抗パターンを形成している不
純物層３に光が入射することを防いで、抵抗特性の劣化
を防止する役割を果たしている。
【００２６】図７は、図６に示した、抵抗素子１５に光
電変換素子１１を実装した状態の上面図である。上側か
ら上部電極１３、半導体層１２、下部電極１４、遮蔽膜
７が形成されている。また、前述のように、電極パッド
８の一方は上部電極１３と接続され、もう一方は下部電
極１４と接続されている。
電変換素子１１を実装した状態の上面図である。上側か
ら上部電極１３、半導体層１２、下部電極１４、遮蔽膜
７が形成されている。また、前述のように、電極パッド
８の一方は上部電極１３と接続され、もう一方は下部電
極１４と接続されている。
【００２７】図８は、遮蔽膜７を用いずに第１乃至第３
の実施形態に絶縁膜６を介して、光電変換素子１１が実
装されている。ここでは、下部電極１４が遮蔽膜７の役
割を果たす。図６に示したように遮蔽膜７を用いる方
が、不純物層３への光の遮蔽効果が大きいが、下部電極
１４を用いて、部分的に光を遮蔽するようにしてもよ
い。また、この構造では、遮蔽膜７の形成過程を削減で
きるという効果がある。
の実施形態に絶縁膜６を介して、光電変換素子１１が実
装されている。ここでは、下部電極１４が遮蔽膜７の役
割を果たす。図６に示したように遮蔽膜７を用いる方
が、不純物層３への光の遮蔽効果が大きいが、下部電極
１４を用いて、部分的に光を遮蔽するようにしてもよ
い。また、この構造では、遮蔽膜７の形成過程を削減で
きるという効果がある。
【００２８】図９に図８で示した実施形態の上面図を示
す。図７と同様であるが、遮蔽膜７の無い点が異なる。
す。図７と同様であるが、遮蔽膜７の無い点が異なる。
【００２９】図１０に、抵抗素子１５上に複数個の光電
変換素子１１を実装した実施形態を示す。例として、シ
リコン基板１を用いた第１の実施形態の抵抗素子１５
に、遮蔽膜７を介して、光電変換素子１１を実装したも
のである。一部、上部電極１３及び下部電極１４を示し
たが、他の光電変換素子１１では、それを略して記載し
ている。ここで、光電変換素子１１は直列接続される。
つまり光電変換素子１１の上部電極１３と、それに隣接
する光電変換素子１１の下部電極１４が互いに接続され
る構成である。また、電極パッド８におけるＡ−Ａ断面
を同図（ｃ）に示す。このように、複数個の光電変換素
子が形成されることにより発生する電圧を高圧にするこ
とができるという効果がある。
変換素子１１を実装した実施形態を示す。例として、シ
リコン基板１を用いた第１の実施形態の抵抗素子１５
に、遮蔽膜７を介して、光電変換素子１１を実装したも
のである。一部、上部電極１３及び下部電極１４を示し
たが、他の光電変換素子１１では、それを略して記載し
ている。ここで、光電変換素子１１は直列接続される。
つまり光電変換素子１１の上部電極１３と、それに隣接
する光電変換素子１１の下部電極１４が互いに接続され
る構成である。また、電極パッド８におけるＡ−Ａ断面
を同図（ｃ）に示す。このように、複数個の光電変換素
子が形成されることにより発生する電圧を高圧にするこ
とができるという効果がある。
【００３０】図１１に、複数個の抵抗素子１５と光電変
換素子１１の対をシリコン基板１上に形成した実施形態
を示す。また、電極パッド８におけるＡ−Ａ断面を同図
（ｃ）に示す。図１０の実施形態同様、数個の光電変換
素子が形成されることにより発生する電圧を高圧にする
ことができるという効果がある。
換素子１１の対をシリコン基板１上に形成した実施形態
を示す。また、電極パッド８におけるＡ−Ａ断面を同図
（ｃ）に示す。図１０の実施形態同様、数個の光電変換
素子が形成されることにより発生する電圧を高圧にする
ことができるという効果がある。
【００３１】以上、実施の形態を示したが、第２及び第
３の実施形態に用いたＳＯＩ基板５は、シリコン基板５
ａ上に絶縁層５ｃを介して、シリコン層５ｂを形成した
ものであるが、石英などの絶縁基板上にシリコン層を形
成したＳＯＩ基板を用いてもよい。
３の実施形態に用いたＳＯＩ基板５は、シリコン基板５
ａ上に絶縁層５ｃを介して、シリコン層５ｂを形成した
ものであるが、石英などの絶縁基板上にシリコン層を形
成したＳＯＩ基板を用いてもよい。
【００３２】
【発明の効果】上述の如く、本発明の請求項１記載の発
明によれば、半導体基板に、抵抗成分となる不純物層を
パターン形成してなる抵抗素子において、不純物層を有
する半導体基板の不純物層側の主表面を、不純物層の拡
散厚以上エッチングして、抵抗パターンを形成ようにし
たので、十分な１／Ｗ（抵抗長と抵抗幅の比）をとるこ
とができ、さらに抵抗配線間のリークが低減されて、密
に抵抗配線ができ、小型かつ高抵抗の抵抗素子を提供で
きた。
明によれば、半導体基板に、抵抗成分となる不純物層を
パターン形成してなる抵抗素子において、不純物層を有
する半導体基板の不純物層側の主表面を、不純物層の拡
散厚以上エッチングして、抵抗パターンを形成ようにし
たので、十分な１／Ｗ（抵抗長と抵抗幅の比）をとるこ
とができ、さらに抵抗配線間のリークが低減されて、密
に抵抗配線ができ、小型かつ高抵抗の抵抗素子を提供で
きた。
【００３３】請求項２記載の発明においては、前記半導
体基板がシリコン基板であるので、容易に抵抗を形成す
ることができるとういう効果を奏する。
体基板がシリコン基板であるので、容易に抵抗を形成す
ることができるとういう効果を奏する。
【００３４】請求項３記載の発明においては、前記半導
体基板が、シリコン基板上に絶縁層を介してシリコン層
を形成したＳＯＩ基板であるので、抵抗配線間のリーク
をさらに低減することができるという効果を奏する。
体基板が、シリコン基板上に絶縁層を介してシリコン層
を形成したＳＯＩ基板であるので、抵抗配線間のリーク
をさらに低減することができるという効果を奏する。
【００３５】請求項４記載の発明においては、前記半導
体基板が、絶縁基板上にシリコン層を形成したＳＯＩ基
板であるので、抵抗配線間のリークをさらに低減するこ
とができるという効果を奏する。
体基板が、絶縁基板上にシリコン層を形成したＳＯＩ基
板であるので、抵抗配線間のリークをさらに低減するこ
とができるという効果を奏する。
【００３６】請求項５記載の発明においては、前記ＳＯ
Ｉ基板の絶縁層または絶縁基板に達するエッチングをす
るようにしたので、抵抗配線間のリークをほぼなくすこ
とができるという効果を奏する。
Ｉ基板の絶縁層または絶縁基板に達するエッチングをす
るようにしたので、抵抗配線間のリークをほぼなくすこ
とができるという効果を奏する。
【００３７】請求項６記載の発明においては、光エネル
ギーを電気信号に変換する光電変換素子として、請求項
１乃至請求項５のいずれかに記載の抵抗素子を有し、光
電変換素子の電極と、前記抵抗素子の電極とを電気的接
続するようにしたので、電圧降下の少ない光電変換素子
を提供することができるという効果を奏する。
ギーを電気信号に変換する光電変換素子として、請求項
１乃至請求項５のいずれかに記載の抵抗素子を有し、光
電変換素子の電極と、前記抵抗素子の電極とを電気的接
続するようにしたので、電圧降下の少ない光電変換素子
を提供することができるという効果を奏する。
【図１】本発明の第１の実施の形態の抵抗素子である。
【図２】本発明の第２の実施の形態の抵抗素子である。
【図３】本発明の第３の実施の形態の抵抗素子である。
【図４】本発明の第１乃至第３の実施の形態の抵抗素子
に光電変換素子を実装する際の途中構造を示す図であ
る。
に光電変換素子を実装する際の途中構造を示す図であ
る。
【図５】本発明の第１乃至第３の実施の形態の抵抗素子
に光電変換素子を実装する際の途中構造を示す図であ
る。
に光電変換素子を実装する際の途中構造を示す図であ
る。
【図６】本発明の第１乃至第３の実施の形態の抵抗素子
を用いた光電変換素子の実施形態を示す図である。
を用いた光電変換素子の実施形態を示す図である。
【図７】本発明の第１乃至第３の実施の形態の抵抗素子
を用いた光電変換素子の実施形態を示す図である。
を用いた光電変換素子の実施形態を示す図である。
【図８】本発明の第１乃至第３の実施の形態の抵抗素子
を用いた光電変換素子の実施形態を示す図である。
を用いた光電変換素子の実施形態を示す図である。
【図９】本発明の第１乃至第３の実施の形態の抵抗素子
を用いた光電変換素子の実施形態を示す図である。
を用いた光電変換素子の実施形態を示す図である。
【図１０】本発明の第１乃至第３の実施の形態の抵抗素
子を用いた光電変換素子の実施形態を示す図である。
子を用いた光電変換素子の実施形態を示す図である。
【図１１】本発明の第１乃至第３の実施の形態の抵抗素
子を用いた光電変換素子の実施形態を示す図である。
子を用いた光電変換素子の実施形態を示す図である。
【図１２】抵抗素子及び光電変換素子の概要を示す図で
ある。
ある。
【図１３】従来の抵抗素子を示す図である。
１ シリコン基板 ３ 不純物層 ４ 掘込み部 ５ ＳＯＩ基板 １１ 光電変換素子 １５ 抵抗素子
Claims (6)
- 【請求項１】 半導体基板に、抵抗成分となる不純物層
をパターン形成してなる抵抗素子において、不純物層を
有する半導体基板の不純物層側の主表面を、不純物層の
拡散厚以上エッチングして、抵抗パターンを形成したこ
とを特徴とする抵抗素子。 - 【請求項２】 前記半導体基板がシリコン基板であるこ
とを特徴とする請求項１記載の抵抗素子。 - 【請求項３】 前記半導体基板が、シリコン基板上に絶
縁層を介してシリコン層を形成したＳＯＩ基板であるこ
とを特徴とする請求項１記載の抵抗素子。 - 【請求項４】 前記半導体基板が、絶縁基板上にシリコ
ン層を形成したＳＯＩ基板であることを特徴とする請求
項１記載の抵抗素子。 - 【請求項５】 前記ＳＯＩ基板の絶縁層または絶縁基板
に達するエッチングをしたことを特徴とする請求項３又
は請求項４記載の抵抗素子。 - 【請求項６】 光エネルギーを電気信号に変換する光電
変換素子を有し、該光電変換素子の電極と、前記抵抗素
子の電極とを電気的接続したことを特徴とする請求項１
乃至請求項５のいずれかに記載の抵抗素子を有する光電
変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000048397A JP2001237451A (ja) | 2000-02-24 | 2000-02-24 | 抵抗素子及び光電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000048397A JP2001237451A (ja) | 2000-02-24 | 2000-02-24 | 抵抗素子及び光電変換素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237451A true JP2001237451A (ja) | 2001-08-31 |
Family
ID=18570485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000048397A Pending JP2001237451A (ja) | 2000-02-24 | 2000-02-24 | 抵抗素子及び光電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237451A (ja) |
-
2000
- 2000-02-24 JP JP2000048397A patent/JP2001237451A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0217406B1 (en) | Thin-film transistor and method of fabricating the same | |
| JP3535307B2 (ja) | 半導体装置 | |
| WO1999038214A1 (en) | Insulating gate type bipolar semiconductor device | |
| SE457035B (sv) | Mosfet-anordning foer hoegspaenningsbruk. | |
| CN1327285C (zh) | 电路阵列基板及其制造方法 | |
| CN111354756A (zh) | 一种光线探测基板及其制备方法、光线探测设备 | |
| JP5489922B2 (ja) | 改良型太陽光発電回路 | |
| JP2004119719A (ja) | 光センサ用ダイオード、これを用いた画像入力回路、および画像入力回路の駆動方法 | |
| EP0425301B1 (en) | Vertical thin film transistor and optical sensor having leakage current suppression elements | |
| JPS58170065A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JP2001237451A (ja) | 抵抗素子及び光電変換素子 | |
| EP0235706B1 (en) | Thyristor having a resistance element coupled to its gate, and method of making the same | |
| JP3310370B2 (ja) | アモルファス太陽電池およびその作製方法 | |
| KR100308750B1 (ko) | 박막반도체장치및그제조방법 | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| JP3604831B2 (ja) | 半導体装置及び光電変換装置 | |
| US5144395A (en) | Optically driven semiconductor device | |
| JPH06232345A (ja) | 半導体デバイスにおける静電破壊防止回路およびその形成方法 | |
| JP3179160B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001244487A (ja) | 光電変換素子 | |
| KR100194677B1 (ko) | 인버터 및 그 제조 방법 | |
| JPS6141156B2 (ja) | ||
| KR100464205B1 (ko) | 박막 트랜지스터 표시소자 및 그 제조방법 | |
| JPS6357953B2 (ja) | ||
| JPH06104476A (ja) | 受光素子 |