JP2001236792A - 固定値メモリのリフレッシュ方法，そのリフレッシュ装置及びデジタル制御装置 - Google Patents
固定値メモリのリフレッシュ方法，そのリフレッシュ装置及びデジタル制御装置Info
- Publication number
- JP2001236792A JP2001236792A JP2000394974A JP2000394974A JP2001236792A JP 2001236792 A JP2001236792 A JP 2001236792A JP 2000394974 A JP2000394974 A JP 2000394974A JP 2000394974 A JP2000394974 A JP 2000394974A JP 2001236792 A JP2001236792 A JP 2001236792A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory cell
- potential
- fixed value
- refreshing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 329
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000012360 testing method Methods 0.000 claims abstract description 26
- 230000006870 function Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 230000008672 reprogramming Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000008034 disappearance Effects 0.000 abstract 1
- 230000007704 transition Effects 0.000 description 13
- 238000007689 inspection Methods 0.000 description 7
- 230000002123 temporal effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 102200091804 rs104894738 Human genes 0.000 description 2
- 238000004378 air conditioning Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 固定値メモリ内のデータの消失に起因する，
固定値メモリにアクセスするマイクロコンピュータの誤
動作あるいは故障を防止する。 【解決手段】 少なくとも１つのメモリセル１を有する
固定値メモリにおいて，−前記メモリセル１の電位を検
査する工程と；−前記メモリセル１の電位を，前記メモ
リセル１のメモリ内容を正確に認識するために必要な読
み取り電位よりも高い値に設定されたしきい値電位と比
較する工程と；及び−前記メモリセル１の電位が，前記
しきい値電位よりも低い場合には，前記メモリセル１の
電位を高める工程と，を有する。
固定値メモリにアクセスするマイクロコンピュータの誤
動作あるいは故障を防止する。 【解決手段】 少なくとも１つのメモリセル１を有する
固定値メモリにおいて，−前記メモリセル１の電位を検
査する工程と；−前記メモリセル１の電位を，前記メモ
リセル１のメモリ内容を正確に認識するために必要な読
み取り電位よりも高い値に設定されたしきい値電位と比
較する工程と；及び−前記メモリセル１の電位が，前記
しきい値電位よりも低い場合には，前記メモリセル１の
電位を高める工程と，を有する。
Description
【０００１】
【発明の属する技術分野】本発明は，固定値メモリのリ
フレッシュ方法，そのリフレッシュ装置及びデジタル制
御装置に関し，さらに詳細には，少なくとも１つのメモ
リセルを有する固定値メモリのリフレッシュ方法，その
リフレッシュ装置及びデジタル制御装置に関する。
フレッシュ方法，そのリフレッシュ装置及びデジタル制
御装置に関し，さらに詳細には，少なくとも１つのメモ
リセルを有する固定値メモリのリフレッシュ方法，その
リフレッシュ装置及びデジタル制御装置に関する。
【０００２】
【従来の技術】従来より，車両のデジタル制御装置は，
通常，内燃機関，トランスミッション，ブレーキ，暖房
及び空調装置などの所定機能を開ループ及び／又は閉ル
ープ制御するために使用される。
通常，内燃機関，トランスミッション，ブレーキ，暖房
及び空調装置などの所定機能を開ループ及び／又は閉ル
ープ制御するために使用される。
【０００３】上記制御装置は，マイクロプロセッサ及び
プログラムメモリとを具備するマイクロコンピュータ，
可変メモリ及び／又は入出力回路を有する。マイクロプ
ロセッサは，中央の制御及び計算ユニットであり，中央
演算ユニット（ＣＰＵ）とも称される。プログラムメモ
リは，マイクロプロセッサで処理される指令シーケンス
（即ち，制御プログラム）を有する。
プログラムメモリとを具備するマイクロコンピュータ，
可変メモリ及び／又は入出力回路を有する。マイクロプ
ロセッサは，中央の制御及び計算ユニットであり，中央
演算ユニット（ＣＰＵ）とも称される。プログラムメモ
リは，マイクロプロセッサで処理される指令シーケンス
（即ち，制御プログラム）を有する。
【０００４】プログラムメモリは，駆動電圧が印加され
なくなった後でも制御プログラムを維持する必要がある
ために，通常は固定値メモリとして形成される。可変メ
モリには，制御プログラム処理に必要な変数，あるいは
制御プログラム処理中に発生する変数が格納される。可
変メモリは，通常は，ダイレクトアクセスのリードライ
トメモリ（ランダムアクセスメモリ，ＲＡＭ）として形
成される。
なくなった後でも制御プログラムを維持する必要がある
ために，通常は固定値メモリとして形成される。可変メ
モリには，制御プログラム処理に必要な変数，あるいは
制御プログラム処理中に発生する変数が格納される。可
変メモリは，通常は，ダイレクトアクセスのリードライ
トメモリ（ランダムアクセスメモリ，ＲＡＭ）として形
成される。
【０００５】また，入出力回路を介して，例えばビジュ
アルディスプレイユニット，キーボード，マスメモリな
どの周辺装置との通信が行われる。マイクロプロセッ
サ，プログラムメモリ，データメモリ及び入出力回路と
の通信のために，例えば３つのバスシステムが設けられ
る。マイクロプロセッサは，アドレスバスを介して所望
のメモリアドレスを指示する。マイクロプロセッサは，
コントロールバスを介して，読み出すべきか，書き込む
べきかを決定する。データバスを介して，データ交換が
行われる。
アルディスプレイユニット，キーボード，マスメモリな
どの周辺装置との通信が行われる。マイクロプロセッ
サ，プログラムメモリ，データメモリ及び入出力回路と
の通信のために，例えば３つのバスシステムが設けられ
る。マイクロプロセッサは，アドレスバスを介して所望
のメモリアドレスを指示する。マイクロプロセッサは，
コントロールバスを介して，読み出すべきか，書き込む
べきかを決定する。データバスを介して，データ交換が
行われる。
【０００６】固定値メモリは，リードオンリーメモリ
（ＲＯＭ）とも称される。マイクロプロセッサ内には，
プログラムメモリ以外にも，他の各種タスクのための固
定値メモリも設置されている。固定値メモリは，通常は
読み出されるだけなので，テーブルやプログラムを記憶
するのに好適である。固定値メモリのメモリ内容は，駆
動電圧がオフにされた（印加されなくなった）場合であ
っても，例えば数年の有限期間で維持される。
（ＲＯＭ）とも称される。マイクロプロセッサ内には，
プログラムメモリ以外にも，他の各種タスクのための固
定値メモリも設置されている。固定値メモリは，通常は
読み出されるだけなので，テーブルやプログラムを記憶
するのに好適である。固定値メモリのメモリ内容は，駆
動電圧がオフにされた（印加されなくなった）場合であ
っても，例えば数年の有限期間で維持される。
【０００７】特別な種類のＲＯＭメモリとして，電気的
に消去及びプログラミング可能なＥＥＰＲＯＭ（Ｅｌｅ
ｃｔｒｏｎｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ＲＯＭ）
が挙げられる。かかるＥＥＰＲＯＭでは，供給電圧がオ
フにされた後も，格納されている情報は維持される。
に消去及びプログラミング可能なＥＥＰＲＯＭ（Ｅｌｅ
ｃｔｒｏｎｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ＲＯＭ）
が挙げられる。かかるＥＥＰＲＯＭでは，供給電圧がオ
フにされた後も，格納されている情報は維持される。
【０００８】固定値メモリの電位は，メモリセルのプロ
グラミング直後には，プログラミング電位にある。メモ
リセルの電位は，メモリセル内の寄生効果により，プロ
グラミング電位から有限期間内で連続的に低下し，最終
的には読み出し電位を下回る。なお，読み出し電位は，
読み出し増幅器が正確な状態（プログラミング／消去）
を認識するのに必要なメモリセルの電位である。このと
き，メモリセルの電位が，読み出し電位より低い場合に
は，メモリセル内のデータが消失する。
グラミング直後には，プログラミング電位にある。メモ
リセルの電位は，メモリセル内の寄生効果により，プロ
グラミング電位から有限期間内で連続的に低下し，最終
的には読み出し電位を下回る。なお，読み出し電位は，
読み出し増幅器が正確な状態（プログラミング／消去）
を認識するのに必要なメモリセルの電位である。このと
き，メモリセルの電位が，読み出し電位より低い場合に
は，メモリセル内のデータが消失する。
【０００９】
【発明が解決しようとする課題】しかしながら，上記従
来においては，メモリセルの放電の時間的な推移は，環
境パラメータ（例えば環境温度）に大きく依存するの
で，メモリセルの電位の低下を十分に予測することがで
きない。このため，メモリセルの電位が読み出し電位よ
りも低くなった場合には，メモリセルに格納されている
情報が誤って読み出され，プログラムコードを正しく実
行することができないという問題がある。このため，固
定値メモリにアクセスするマイクロコンピュータの誤動
作が発生し，あるいはマイクロコンピュータあるいは制
御装置の全体が故障するという問題がある。
来においては，メモリセルの放電の時間的な推移は，環
境パラメータ（例えば環境温度）に大きく依存するの
で，メモリセルの電位の低下を十分に予測することがで
きない。このため，メモリセルの電位が読み出し電位よ
りも低くなった場合には，メモリセルに格納されている
情報が誤って読み出され，プログラムコードを正しく実
行することができないという問題がある。このため，固
定値メモリにアクセスするマイクロコンピュータの誤動
作が発生し，あるいはマイクロコンピュータあるいは制
御装置の全体が故障するという問題がある。
【００１０】したがって，本発明の目的は，メモリセル
のデータ消失を防止して，固定値メモリにアクセスする
マイクロコンピュータの誤動作あるいは故障を防止する
ことが可能な新規かつ改良された固定値メモリのリフレ
ッシュ方法を提供することにある。
のデータ消失を防止して，固定値メモリにアクセスする
マイクロコンピュータの誤動作あるいは故障を防止する
ことが可能な新規かつ改良された固定値メモリのリフレ
ッシュ方法を提供することにある。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め，請求項１に記載の発明では，少なくとも１つのメモ
リセルを有する固定値メモリにおいて，−前記メモリセ
ルの電位を検査する工程と；−前記メモリセルの電位
を，前記メモリセルのメモリ内容を正確に認識するため
に必要な読み取り電位よりも高い電位に設定されたしき
い値電位と比較する工程と；及び，−前記メモリセルの
電位が，前記しきい値電位よりも低い場合には，前記メ
モリセルの電位を高める工程と，を有することを特徴と
する固定値メモリのリフレッシュ方法が提供される。
め，請求項１に記載の発明では，少なくとも１つのメモ
リセルを有する固定値メモリにおいて，−前記メモリセ
ルの電位を検査する工程と；−前記メモリセルの電位
を，前記メモリセルのメモリ内容を正確に認識するため
に必要な読み取り電位よりも高い電位に設定されたしき
い値電位と比較する工程と；及び，−前記メモリセルの
電位が，前記しきい値電位よりも低い場合には，前記メ
モリセルの電位を高める工程と，を有することを特徴と
する固定値メモリのリフレッシュ方法が提供される。
【００１２】本項記載の発明では，固定値メモリのメモ
リセル電位は，メモリセルの実際の電位がしきい値電位
より低くなった場合に（即ち，メモリセル内に格納され
ているデータが消失する前に），メモリセルの電位が高
められる（即ち，プログラミング電位又は消去電位に充
電される）ので，メモリセルのメモリ内容を長い期間に
わたり維持することができる。このことにより，固定値
メモリ内のデータの寿命を著しく延長させることができ
る。この結果，メモリセルの電位が失われた場合でも，
リフレッシュにより固定値メモリに格納されている情報
が正しく維持されるので，特に，車両の制御装置のマイ
クロコンピュータの構成部分である固定値メモリにとっ
て特に有用である。また，しきい値電位は，メモリセル
内に格納されている情報が最悪の場合（例えば特に温度
が高い場合）でもそのしきい値電位で確実に読み出すこ
とができるように，読み出し電位よりも高く選択するの
が好ましい。また，メモリセルの電位の検査は，従来か
ら既知のマージンリード（Ｍａｒｇｉｎ Ｒｅａｄ）方
法を利用されるのが好ましい。上記方法では，ＥＰＲＯ
Ｍ，ＥＥＰＲＯＭ又はフラッシュメモリのメモリセルを
プログラミングあるいは消去する際に，メモリセルにプ
ログラミング／消去のために十分に大きい電位が印加さ
れているか否を検査することできる。
リセル電位は，メモリセルの実際の電位がしきい値電位
より低くなった場合に（即ち，メモリセル内に格納され
ているデータが消失する前に），メモリセルの電位が高
められる（即ち，プログラミング電位又は消去電位に充
電される）ので，メモリセルのメモリ内容を長い期間に
わたり維持することができる。このことにより，固定値
メモリ内のデータの寿命を著しく延長させることができ
る。この結果，メモリセルの電位が失われた場合でも，
リフレッシュにより固定値メモリに格納されている情報
が正しく維持されるので，特に，車両の制御装置のマイ
クロコンピュータの構成部分である固定値メモリにとっ
て特に有用である。また，しきい値電位は，メモリセル
内に格納されている情報が最悪の場合（例えば特に温度
が高い場合）でもそのしきい値電位で確実に読み出すこ
とができるように，読み出し電位よりも高く選択するの
が好ましい。また，メモリセルの電位の検査は，従来か
ら既知のマージンリード（Ｍａｒｇｉｎ Ｒｅａｄ）方
法を利用されるのが好ましい。上記方法では，ＥＰＲＯ
Ｍ，ＥＥＰＲＯＭ又はフラッシュメモリのメモリセルを
プログラミングあるいは消去する際に，メモリセルにプ
ログラミング／消去のために十分に大きい電位が印加さ
れているか否を検査することできる。
【００１３】また，請求項２に記載の発明のように，前
記メモリセルの電位を高める工程は，前記メモリセルの
電位を，新しくプログラミングされたメモリセルのプロ
グラミング電位に高める工程である，如く構成すれば，
電位が高められたメモリセルのは，再び有限時間で読み
取り電位よりも高電位になるので，メモリセルの電位
は，さらに何年間の間維持される。
記メモリセルの電位を高める工程は，前記メモリセルの
電位を，新しくプログラミングされたメモリセルのプロ
グラミング電位に高める工程である，如く構成すれば，
電位が高められたメモリセルのは，再び有限時間で読み
取り電位よりも高電位になるので，メモリセルの電位
は，さらに何年間の間維持される。
【００１４】また，請求項３に記載の発明のように，前
記メモリセルの電位を高める工程は，前記メモリセルの
メモリ内容を，第２のメモリセルに一時的に格納する工
程と，前記メモリセルを消去する工程と，前記第２のメ
モリセルに一時的に格納されているメモリ内容を前記メ
モリセルに再プログラミングする工程と，を有する，如
く構成すれば，メモリセルの電位は，メモリ内容を新し
くプログラミングすることにより高めることができる。
かかるプログラミングプロセスは，従来から既知の方法
により，固定値メモリのプログラミング電圧ピンにプロ
グラミング電圧を印加することにより実行することがで
きる。
記メモリセルの電位を高める工程は，前記メモリセルの
メモリ内容を，第２のメモリセルに一時的に格納する工
程と，前記メモリセルを消去する工程と，前記第２のメ
モリセルに一時的に格納されているメモリ内容を前記メ
モリセルに再プログラミングする工程と，を有する，如
く構成すれば，メモリセルの電位は，メモリ内容を新し
くプログラミングすることにより高めることができる。
かかるプログラミングプロセスは，従来から既知の方法
により，固定値メモリのプログラミング電圧ピンにプロ
グラミング電圧を印加することにより実行することがで
きる。
【００１５】また，請求項４に記載の発明のように，前
記メモリセルの電位を検査する工程において，駆動電圧
よりも高い検査電圧を前記メモリセルに印加し，前記メ
モリセルの電位が，前記メモリセルに接続されている第
１の容量負荷の電位を切り換えるのに十分な電位である
か否かが調査される，如く構成すれば，検査駆動におい
て，メモリセルの電位がしきい値電位より低下している
か否かを調査することができる。メモリセルの電位の推
移は，検査駆動においては検査電圧あるいはより大きい
容量負荷により，ある程度低い電位の方向へ変位する。
電位推移が読み取り電位より下降した場合には，電位の
推移はしきい値電位を下回ったと判断することができ
る。
記メモリセルの電位を検査する工程において，駆動電圧
よりも高い検査電圧を前記メモリセルに印加し，前記メ
モリセルの電位が，前記メモリセルに接続されている第
１の容量負荷の電位を切り換えるのに十分な電位である
か否かが調査される，如く構成すれば，検査駆動におい
て，メモリセルの電位がしきい値電位より低下している
か否かを調査することができる。メモリセルの電位の推
移は，検査駆動においては検査電圧あるいはより大きい
容量負荷により，ある程度低い電位の方向へ変位する。
電位推移が読み取り電位より下降した場合には，電位の
推移はしきい値電位を下回ったと判断することができ
る。
【００１６】また，請求項５に記載の発明のように，前
記メモリセルの電位を検査する工程において，前記メモ
リセルに印加されている駆動電圧で，前記メモリセルの
電位が，前記メモリセルに接続されている第１の容量負
荷よりも大きい第２の容量負荷の電位を切り換えるのに
十分な電位であるか否かが調査される，如く構成すれ
ば，検査駆動において，メモリセルの電位がしきい値電
位より低下しているかを調査することができる。メモリ
セルの電位の推移は，検査駆動においては検査電圧ある
いはより大きい容量負荷により，ある程度低い電位の方
向へ変位する。電位推移が読み取り電位より下降した場
合には，電位の推移はしきい値電位を下回ったと判断す
ることができる。
記メモリセルの電位を検査する工程において，前記メモ
リセルに印加されている駆動電圧で，前記メモリセルの
電位が，前記メモリセルに接続されている第１の容量負
荷よりも大きい第２の容量負荷の電位を切り換えるのに
十分な電位であるか否かが調査される，如く構成すれ
ば，検査駆動において，メモリセルの電位がしきい値電
位より低下しているかを調査することができる。メモリ
セルの電位の推移は，検査駆動においては検査電圧ある
いはより大きい容量負荷により，ある程度低い電位の方
向へ変位する。電位推移が読み取り電位より下降した場
合には，電位の推移はしきい値電位を下回ったと判断す
ることができる。
【００１７】また，請求項６に記載の発明のように，前
記メモリセルの電位調査工程において，第１の容量負荷
が前記メモリセルに接続され，前記メモリセルに駆動電
圧が印加されている通常駆動において前記メモリセルの
メモリ内容が少なくとも１度読み出され，検査駆動にお
いて，前記メモリセルのメモリ内容が少なくとも１度メ
モリセルから読み出され，前記各読み出されたメモリ内
容が互いに比較される，如く構成することができる。
記メモリセルの電位調査工程において，第１の容量負荷
が前記メモリセルに接続され，前記メモリセルに駆動電
圧が印加されている通常駆動において前記メモリセルの
メモリ内容が少なくとも１度読み出され，検査駆動にお
いて，前記メモリセルのメモリ内容が少なくとも１度メ
モリセルから読み出され，前記各読み出されたメモリ内
容が互いに比較される，如く構成することができる。
【００１８】また，請求項７に記載の発明のように，前
記固定値メモリのリフレッシュ方法は，固定値メモリの
複数のメモリセルについてブロック単位で実行されると
共に，前記通常駆動において，前記ブロックの全てのメ
モリセルのメモリ内容から第１のチェックサムが形成さ
れ，前記検査駆動において，前記同じブロックのメモリ
セルから第２のチェックサムが形成され，前記形成され
た２つのチェックサムが互いに比較される，如く構成す
れば，２つのチェックサムが互いに異なり，ブロックの
少なくとも１つのメモリセルの電位がしきい値電位を下
回っている場合には，ブロックの全メモリセルの電位が
高められ，最適な時点でメモリセルの電位を高めること
ができる。また，固定値メモリのメモリセル製造時の許
容誤差あるいは，メモリセルの電位維持期間のばらつき
があっても好適にリフレッシュすることができる。
記固定値メモリのリフレッシュ方法は，固定値メモリの
複数のメモリセルについてブロック単位で実行されると
共に，前記通常駆動において，前記ブロックの全てのメ
モリセルのメモリ内容から第１のチェックサムが形成さ
れ，前記検査駆動において，前記同じブロックのメモリ
セルから第２のチェックサムが形成され，前記形成され
た２つのチェックサムが互いに比較される，如く構成す
れば，２つのチェックサムが互いに異なり，ブロックの
少なくとも１つのメモリセルの電位がしきい値電位を下
回っている場合には，ブロックの全メモリセルの電位が
高められ，最適な時点でメモリセルの電位を高めること
ができる。また，固定値メモリのメモリセル製造時の許
容誤差あるいは，メモリセルの電位維持期間のばらつき
があっても好適にリフレッシュすることができる。
【００１９】また，請求項８に記載の発明のように，前
記請求項１〜７のうちいずれか１項に記載の固定値メモ
リのリフレッシュ方法が，車両のデジタル制御装置のマ
イクロコンピュータの構成部分である固定値メモリのメ
モリセルのメモリ内容を維持するために使用される，如
く構成するのが好ましい。
記請求項１〜７のうちいずれか１項に記載の固定値メモ
リのリフレッシュ方法が，車両のデジタル制御装置のマ
イクロコンピュータの構成部分である固定値メモリのメ
モリセルのメモリ内容を維持するために使用される，如
く構成するのが好ましい。
【００２０】また，請求項９に記載の発明のように，前
記固定値メモリのリフレッシュ方法は，前記車両の走行
駆動中及び／又は制御装置のアフターランニング中に実
行される，如く構成すれば，車両のメインスイッチやイ
グニッションキーをオフにした後に，車両内の全ての機
能を管理して終了させるために実行される，制御装置の
アフターランニングの間に，固定値メモリのメモリセル
の電位を検査して，必要に応じてメモリセルの電位を高
めることもできる。また，制御装置がオンにされた後
に，フォアランニングの間に実行することもできる。
記固定値メモリのリフレッシュ方法は，前記車両の走行
駆動中及び／又は制御装置のアフターランニング中に実
行される，如く構成すれば，車両のメインスイッチやイ
グニッションキーをオフにした後に，車両内の全ての機
能を管理して終了させるために実行される，制御装置の
アフターランニングの間に，固定値メモリのメモリセル
の電位を検査して，必要に応じてメモリセルの電位を高
めることもできる。また，制御装置がオンにされた後
に，フォアランニングの間に実行することもできる。
【００２１】また，請求項１０に記載の発明のように，
前記固定値メモリのリフレッシュ方法は，前記車両の駆
動期間，移動した走行区間及び／又は走行サイクル数に
応じて実行される，如く構成すれば，メインスイッチ又
はイグニッションキーのオンにより開始され，オフによ
り終了する走行サイクル間でのメモリセルの電位維持が
保証される。例えば比較的長い数年の有限期間の場合に
は，比較的長い間隔でメモリセルの電位を検査すれば固
定値メモリ内のメモリ内容の維持を保証することができ
る。同様に，メモリセルの電荷がより速く消失する場合
には，より短い間隔で実行することもできる。
前記固定値メモリのリフレッシュ方法は，前記車両の駆
動期間，移動した走行区間及び／又は走行サイクル数に
応じて実行される，如く構成すれば，メインスイッチ又
はイグニッションキーのオンにより開始され，オフによ
り終了する走行サイクル間でのメモリセルの電位維持が
保証される。例えば比較的長い数年の有限期間の場合に
は，比較的長い間隔でメモリセルの電位を検査すれば固
定値メモリ内のメモリ内容の維持を保証することができ
る。同様に，メモリセルの電荷がより速く消失する場合
には，より短い間隔で実行することもできる。
【００２２】また，請求項１１に記載の発明のように，
固定値メモリのリフレッシュ装置であって，前記リフレ
ッシュ装置は，前記請求項１〜７のうちいずれか１項に
記載の方法を実施するための手段を具備するリフレッシ
ュ回路を有する，ことを特徴とする固定値メモリのリフ
レッシュ装置が提供される
固定値メモリのリフレッシュ装置であって，前記リフレ
ッシュ装置は，前記請求項１〜７のうちいずれか１項に
記載の方法を実施するための手段を具備するリフレッシ
ュ回路を有する，ことを特徴とする固定値メモリのリフ
レッシュ装置が提供される
【００２３】本項記載の発明では，様々な固定値メモリ
に普遍的に使用することができる。また，リフレッシュ
回路以外には，本方法を実現するために固定値メモリ又
はマイクロコンピュータ内に付加的なハードウェアを必
要しない。また，上記リフレッシュ回路は，固定値メモ
リに内蔵することもできるが，制御装置の構成要素（即
ち，固定値メモリの外部に配置された構成要素）とする
こともできる。
に普遍的に使用することができる。また，リフレッシュ
回路以外には，本方法を実現するために固定値メモリ又
はマイクロコンピュータ内に付加的なハードウェアを必
要しない。また，上記リフレッシュ回路は，固定値メモ
リに内蔵することもできるが，制御装置の構成要素（即
ち，固定値メモリの外部に配置された構成要素）とする
こともできる。
【００２４】また，請求項１２に記載の発明のように，
少なくとも部分的に固定値メモリに格納されている制御
プログラムを処理するためのマイクロコンピュータを備
えた，車両内の所定機能を開ループ及び／又は閉ループ
制御するデジタル制御装置であって，前記デジタル制御
装置は，前記請求項１１に記載のリフレッシュ装置を具
備する，ことを特徴とするデジタル制御装置が提供され
る。
少なくとも部分的に固定値メモリに格納されている制御
プログラムを処理するためのマイクロコンピュータを備
えた，車両内の所定機能を開ループ及び／又は閉ループ
制御するデジタル制御装置であって，前記デジタル制御
装置は，前記請求項１１に記載のリフレッシュ装置を具
備する，ことを特徴とするデジタル制御装置が提供され
る。
【００２５】本項記載の発明のように，固定値メモリは
マイクロコンピュータの構成要素であるのが好ましく，
マイクロコンピュータは，車両の制御装置の構成要素で
あるのが好ましい。
マイクロコンピュータの構成要素であるのが好ましく，
マイクロコンピュータは，車両の制御装置の構成要素で
あるのが好ましい。
【００２６】
【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
【００２７】（第１の実施の形態）以下，図１を参照し
ながら，第１の実施の形態について説明する。なお，図
１は，本実施形態にかかる固定値メモリの一部を示すブ
ロック回路図である。
ながら，第１の実施の形態について説明する。なお，図
１は，本実施形態にかかる固定値メモリの一部を示すブ
ロック回路図である。
【００２８】まず，図１に示すように，本実施形態にか
かる固定値メモリは，４つのメモリセル１を有する。テ
クノロジー／回路技術的理由から，各メモリセル１は線
形ではなく，方形マトリクス配置されている。所定のメ
モリセルのアドレッシングは，該当する行導線（ワード
線ＷＬ）あるいは列導線（ビット線ＢＬ）に論理値１が
印加されることにより行われる。
かる固定値メモリは，４つのメモリセル１を有する。テ
クノロジー／回路技術的理由から，各メモリセル１は線
形ではなく，方形マトリクス配置されている。所定のメ
モリセルのアドレッシングは，該当する行導線（ワード
線ＷＬ）あるいは列導線（ビット線ＢＬ）に論理値１が
印加されることにより行われる。
【００２９】電圧供給回路２は，直列に接続された２つ
の抵抗３，４を具備する分圧器を有しており，メモリセ
ル１のプログラミング電圧ピンに電圧を供給する。な
お，抵抗３は５００オームの抵抗値であり，抵抗４は２
ｋオームの抵抗値である。また，分圧器の一端部は，プ
ログラミング電圧（Ｖ＿ｐｐ＝５Ｖ）に接続されてお
り，分圧器の他端部は，アースに接続されている。さら
に，半導体スイッチであるトランジスタ５（ｐチャネル
ＭＯＳＦＥＴ）は，抵抗３に対して並列に接続されてい
る。
の抵抗３，４を具備する分圧器を有しており，メモリセ
ル１のプログラミング電圧ピンに電圧を供給する。な
お，抵抗３は５００オームの抵抗値であり，抵抗４は２
ｋオームの抵抗値である。また，分圧器の一端部は，プ
ログラミング電圧（Ｖ＿ｐｐ＝５Ｖ）に接続されてお
り，分圧器の他端部は，アースに接続されている。さら
に，半導体スイッチであるトランジスタ５（ｐチャネル
ＭＯＳＦＥＴ）は，抵抗３に対して並列に接続されてい
る。
【００３０】プログラミング電圧ピンに印加される電圧
（Ｖ＿ｐｐ）は，２つの抵抗３，４の間で取り出され
る。かかる電圧供給回路２は，固定値メモリの構成要素
として形成してもよく，マイクロコンピュータ又は車両
の制御装置の構成要素として固定値メモリの外部に配置
することもできる。
（Ｖ＿ｐｐ）は，２つの抵抗３，４の間で取り出され
る。かかる電圧供給回路２は，固定値メモリの構成要素
として形成してもよく，マイクロコンピュータ又は車両
の制御装置の構成要素として固定値メモリの外部に配置
することもできる。
【００３１】リードオンリーメモリ（ＲＯＭ）とも称さ
れる固定値メモリは，例えばプログラミング可能な固定
値メモリ（ＰＲＯＭ），消去及びプログラミング可能な
固定値メモリ（ＥＰＲＯＭ），電気的に消去可能な固定
値メモリ（ＥＥＰＲＯＭ），あるいはフラッシュメモリ
（例えばフラッシュ−ＥＥＰＲＯＭ）として形成するこ
とができる。通常は読み出されるだけである固定値メモ
リのメモリセル１の内容は，駆動電圧がオフにされた場
合に，通常数年間の有限時間で維持される。
れる固定値メモリは，例えばプログラミング可能な固定
値メモリ（ＰＲＯＭ），消去及びプログラミング可能な
固定値メモリ（ＥＰＲＯＭ），電気的に消去可能な固定
値メモリ（ＥＥＰＲＯＭ），あるいはフラッシュメモリ
（例えばフラッシュ−ＥＥＰＲＯＭ）として形成するこ
とができる。通常は読み出されるだけである固定値メモ
リのメモリセル１の内容は，駆動電圧がオフにされた場
合に，通常数年間の有限時間で維持される。
【００３２】なお，固定値メモリは，通常駆動，プログ
ラミング駆動及び検査駆動（マージンリード）の間で切
り換えることができる。プログラミング駆動の間は，プ
ログラミング電圧（Ｖ＿ｐｐ＝５Ｖ）が，プログラミン
グ電圧ピンに印加される。検査駆動の間は，プログラミ
ング電圧よりも低い検査電圧（Ｖ＿ｐｐ＝４Ｖ）がプロ
グラミング電圧ピンに印加される。固定値メモリの通常
駆動の間は，駆動電圧（Ｖ＿ｐｐ＝Ｖ＿ｃｃ＝３．３
Ｖ）がプログラミング電圧ピンに印加される。
ラミング駆動及び検査駆動（マージンリード）の間で切
り換えることができる。プログラミング駆動の間は，プ
ログラミング電圧（Ｖ＿ｐｐ＝５Ｖ）が，プログラミン
グ電圧ピンに印加される。検査駆動の間は，プログラミ
ング電圧よりも低い検査電圧（Ｖ＿ｐｐ＝４Ｖ）がプロ
グラミング電圧ピンに印加される。固定値メモリの通常
駆動の間は，駆動電圧（Ｖ＿ｐｐ＝Ｖ＿ｃｃ＝３．３
Ｖ）がプログラミング電圧ピンに印加される。
【００３３】次に，図２に基づいて，本実施形態にかか
るメモリセルの電位の時間的推移を説明する。なお，図
２は，本実施形態にかかるメモリセルの電位の時間的推
移を示すグラフ図である。
るメモリセルの電位の時間的推移を説明する。なお，図
２は，本実施形態にかかるメモリセルの電位の時間的推
移を示すグラフ図である。
【００３４】まず，図２に示すように，メモリセル１の
プログラミング直後におけるメモリセル１の電位は，プ
ログラミング電位Ｕ＿ｐｒｏｇ（５Ｖ）である。メモリ
セル１の電位は，寄生効果により，プログラミング電圧
Ｕ＿ｐｒｏｇから始まって有限時間内で連続的に減少
し，最終的に読み取り電位Ｕ＿ｅｒｈ（３．６Ｖ）を下
回る。
プログラミング直後におけるメモリセル１の電位は，プ
ログラミング電位Ｕ＿ｐｒｏｇ（５Ｖ）である。メモリ
セル１の電位は，寄生効果により，プログラミング電圧
Ｕ＿ｐｒｏｇから始まって有限時間内で連続的に減少
し，最終的に読み取り電位Ｕ＿ｅｒｈ（３．６Ｖ）を下
回る。
【００３５】なお，読み取り電位Ｕ＿ｅｒｈは，読み取
り増幅器がメモリセルの正しい状態（プログラミング／
消去）を認識するために必要な，メモリセルの電位であ
る。メモリセル１の電位が読み取り電位より低下するこ
とにより，メモリセル１内に格納されている情報が誤っ
て読みとられて，プログラムコードが正しく実行されな
い。本実施形態においては，固定値メモリあるいは固定
値メモリにアクセスするマイクロコンピュータの誤動作
又はあるいは完全故障を防止する。
り増幅器がメモリセルの正しい状態（プログラミング／
消去）を認識するために必要な，メモリセルの電位であ
る。メモリセル１の電位が読み取り電位より低下するこ
とにより，メモリセル１内に格納されている情報が誤っ
て読みとられて，プログラムコードが正しく実行されな
い。本実施形態においては，固定値メモリあるいは固定
値メモリにアクセスするマイクロコンピュータの誤動作
又はあるいは完全故障を防止する。
【００３６】本実施形態においては，メモリセル１の電
位６は，メモリセル１の実際の電位６を，読み取り電位
Ｕ＿ｅｒｈの上にあるしきい値電位Ｕ＿ｓｃｈｗ（４
Ｖ）と比較することにより，時々チェックされる。
位６は，メモリセル１の実際の電位６を，読み取り電位
Ｕ＿ｅｒｈの上にあるしきい値電位Ｕ＿ｓｃｈｗ（４
Ｖ）と比較することにより，時々チェックされる。
【００３７】図２に示すように，メモリセル１の電位６
は，例えば１１年後にしきい値電位Ｕ＿ｓｃｈｗを下回
る。このとき，参照符号７で示すように，メモリセル１
の電位が，新しくプログラミングされたメモリセルのプ
ログラミング電位Ｕ＿ｐｒｏｇまで高められる。
は，例えば１１年後にしきい値電位Ｕ＿ｓｃｈｗを下回
る。このとき，参照符号７で示すように，メモリセル１
の電位が，新しくプログラミングされたメモリセルのプ
ログラミング電位Ｕ＿ｐｒｏｇまで高められる。
【００３８】メモリセル１の電位上昇７の後は，駆動電
圧Ｖ＿ｃｃがオフにされた場合であっても，メモリセル
１のメモリ内容は再び有限時間の間維持される。本実施
形態においては，電位は連続的に低下し，例えば１７年
の時間でしきい値電位Ｕ＿ｓｈｃｗよりも下回る。かか
る放電プロセスは，図２中の参照符号８で示されてい
る。しきい値電位Ｕ＿ｓｃｈｗを下回ったメモリセル１
の電位は，参照符号９に示すように，再び高められる。
圧Ｖ＿ｃｃがオフにされた場合であっても，メモリセル
１のメモリ内容は再び有限時間の間維持される。本実施
形態においては，電位は連続的に低下し，例えば１７年
の時間でしきい値電位Ｕ＿ｓｈｃｗよりも下回る。かか
る放電プロセスは，図２中の参照符号８で示されてい
る。しきい値電位Ｕ＿ｓｃｈｗを下回ったメモリセル１
の電位は，参照符号９に示すように，再び高められる。
【００３９】このように，本実施形態においては，固定
値メモリのメモリセル１のメモリ内容は，長時間にわた
り維持することができる。このことにより，固定値メモ
リ内のデータ消失に起因する固定値メモリ又は固定値メ
モリにアクセスするマイクロコンピュータの故障を防止
することができる。また，固定値メモリに格納されてい
るデータの寿命は，通常のデータ寿命の数倍まで上昇す
る。なお，固定値メモリのデータ消失を確実に防止する
ためには，メモリセル２の電位が読み取り電位Ｕ＿ｅｒ
ｈを下回る前に高められるのが好ましい。
値メモリのメモリセル１のメモリ内容は，長時間にわた
り維持することができる。このことにより，固定値メモ
リ内のデータ消失に起因する固定値メモリ又は固定値メ
モリにアクセスするマイクロコンピュータの故障を防止
することができる。また，固定値メモリに格納されてい
るデータの寿命は，通常のデータ寿命の数倍まで上昇す
る。なお，固定値メモリのデータ消失を確実に防止する
ためには，メモリセル２の電位が読み取り電位Ｕ＿ｅｒ
ｈを下回る前に高められるのが好ましい。
【００４０】本実施形態においては，電圧供給回路２を
使用して，プログラミング駆動と検査駆動（マージンリ
ード（Ｍａｒｇｉｎ Ｒｅａｄ））の間で固定値メモリ
を切り換えることができる。
使用して，プログラミング駆動と検査駆動（マージンリ
ード（Ｍａｒｇｉｎ Ｒｅａｄ））の間で固定値メモリ
を切り換えることができる。
【００４１】通常駆動においては，プログラミング電圧
ピンに駆動電圧Ｖ＿ｃｃ（Ｖ＿ｐｐ＝３．３Ｖ）が印加
される。プログラミング駆動においては，プログラミン
グ電圧ピンにプログラミング電圧（Ｖ＿ｐｐ＝５Ｖ）が
印加される。検査駆動においては，より低い検査電圧
（４Ｖ）が印加される。かかる供給電圧は，トランジス
タ５により，遮断位置（プログラミング駆動）と導通位
置（検査駆動）の間で切り換えられる。
ピンに駆動電圧Ｖ＿ｃｃ（Ｖ＿ｐｐ＝３．３Ｖ）が印加
される。プログラミング駆動においては，プログラミン
グ電圧ピンにプログラミング電圧（Ｖ＿ｐｐ＝５Ｖ）が
印加される。検査駆動においては，より低い検査電圧
（４Ｖ）が印加される。かかる供給電圧は，トランジス
タ５により，遮断位置（プログラミング駆動）と導通位
置（検査駆動）の間で切り換えられる。
【００４２】即ち，プログラミング駆動においては，ト
ランジスタが閉成されて，一方の抵抗が迂回されて，固
定値メモリのプログラミング電圧ピンにはプログラミン
グ電圧（５Ｖ）が印加される。
ランジスタが閉成されて，一方の抵抗が迂回されて，固
定値メモリのプログラミング電圧ピンにはプログラミン
グ電圧（５Ｖ）が印加される。
【００４３】一方，検査駆動においては，トランジスタ
が開放されて電圧供給回路２が分圧器として作用し，プ
ログラミング電圧ピンを介してプログラミング電圧より
も低い検査電圧（４Ｖ）をメモリセル１に印加する。電
流源１０は，固定値メモリのメモリセル１にロードイン
ディペンデント電流を供給する。
が開放されて電圧供給回路２が分圧器として作用し，プ
ログラミング電圧ピンを介してプログラミング電圧より
も低い検査電圧（４Ｖ）をメモリセル１に印加する。電
流源１０は，固定値メモリのメモリセル１にロードイン
ディペンデント電流を供給する。
【００４４】例えば第３のメモリセル１を作動させるた
めに，ワード線ＷＬ１とビット線ＢＬ２に論理値１が印
加される。マージンリードが作動されて，メモリセル１
は，通常の読み取りアクセスの場合よりも多くの電流で
駆動されなければならない。電流は，メモリセル１上の
電荷と等価である。
めに，ワード線ＷＬ１とビット線ＢＬ２に論理値１が印
加される。マージンリードが作動されて，メモリセル１
は，通常の読み取りアクセスの場合よりも多くの電流で
駆動されなければならない。電流は，メモリセル１上の
電荷と等価である。
【００４５】検査電圧と電流源１０のロードインディペ
ンデント電流とにより，メモリセル１の電位がしきい値
電位Ｕ＿ｓｈｃｗよりも低いか否かが調査される。ある
いは，これは，メモリセル１に駆動電圧Ｖ＿ｃｃが印加
されることによっても調査することができ，メモリセル
１の電位がメモリセル１に接続されている容量負荷１１
よりも大きい容量負荷に切り換える（ｋｉｐｐｅｎ）の
に十分な電位であるか否かが調べられる。
ンデント電流とにより，メモリセル１の電位がしきい値
電位Ｕ＿ｓｈｃｗよりも低いか否かが調査される。ある
いは，これは，メモリセル１に駆動電圧Ｖ＿ｃｃが印加
されることによっても調査することができ，メモリセル
１の電位がメモリセル１に接続されている容量負荷１１
よりも大きい容量負荷に切り換える（ｋｉｐｐｅｎ）の
に十分な電位であるか否かが調べられる。
【００４６】駆動電圧Ｖ＿ｃｃよりも大きい検査電圧に
おけるメモリセル１の電位の推移，あるいは容量負荷１
１よりも大きい容量負荷におけるメモリセル１の電位の
推移は，図２の参照符号１２に示すように，所定電圧Ｕ
＿ｅｒｈ（３．６Ｖ）よりも低下した時点で，メモリセ
ル１の電位６，８は，高められる。
おけるメモリセル１の電位の推移，あるいは容量負荷１
１よりも大きい容量負荷におけるメモリセル１の電位の
推移は，図２の参照符号１２に示すように，所定電圧Ｕ
＿ｅｒｈ（３．６Ｖ）よりも低下した時点で，メモリセ
ル１の電位６，８は，高められる。
【００４７】メモリセル１の電位の推移６，８は，より
大きい検査電圧あるいはより大きい容量負荷により，よ
り低い電位に対する電位の推移１２に変更される。この
ことにより，メモリセル１の電位６，８を，電位が読み
取り電位Ｕ＿ｅｒｈを下回る前に，高めることができ
る。
大きい検査電圧あるいはより大きい容量負荷により，よ
り低い電位に対する電位の推移１２に変更される。この
ことにより，メモリセル１の電位６，８を，電位が読み
取り電位Ｕ＿ｅｒｈを下回る前に，高めることができ
る。
【００４８】次に，図３に基づいて，本実施形態にかか
る固定値メモリのリフレッシュ方法を説明する。なお，
図３には，本実施形態にかかる固定値メモリのリフレッ
シュ方法を説明するためのフローチャートである。
る固定値メモリのリフレッシュ方法を説明する。なお，
図３には，本実施形態にかかる固定値メモリのリフレッ
シュ方法を説明するためのフローチャートである。
【００４９】本実施形態にかかる固定値メモリは，車両
のデジタル制御装置のマイクロコンピュータの構成部分
である。また，制御装置は，車両の各種機能を開ループ
制御あるいは閉ループ制御する。本実施形態にかかる固
定値メモリのリフレッシュ方法は，例えば車両の走行駆
動中に実施することもできるが，以下では，制御装置の
アフターランニング中に実施するものとして説明する。
のデジタル制御装置のマイクロコンピュータの構成部分
である。また，制御装置は，車両の各種機能を開ループ
制御あるいは閉ループ制御する。本実施形態にかかる固
定値メモリのリフレッシュ方法は，例えば車両の走行駆
動中に実施することもできるが，以下では，制御装置の
アフターランニング中に実施するものとして説明する。
【００５０】まず，図３に示すように，ステップＳ２０
で，処理が開始される（ステップＳ２０）。次いで，ス
テップＳ２１で，変数ＢＬＯＣＫが固定値メモリの複数
のメモリセル１からなる第１のメモリブロックにセット
される（ステップＳ２１）。その後，ステップＳ２２
で，固定値メモリの通常駆動（駆動電圧Ｖ＿ｐｐ＝３．
３Ｖ）において，メモリブロックの全てのメモリセル１
のメモリ内容から第１のチェックサムが形成される（ス
テップＳ２２）。
で，処理が開始される（ステップＳ２０）。次いで，ス
テップＳ２１で，変数ＢＬＯＣＫが固定値メモリの複数
のメモリセル１からなる第１のメモリブロックにセット
される（ステップＳ２１）。その後，ステップＳ２２
で，固定値メモリの通常駆動（駆動電圧Ｖ＿ｐｐ＝３．
３Ｖ）において，メモリブロックの全てのメモリセル１
のメモリ内容から第１のチェックサムが形成される（ス
テップＳ２２）。
【００５１】さらに，ステップＳ２３で，固定値メモリ
のメモリセル１にプログラミング電圧ピンを介して検査
電圧（Ｖ＿ｐｐ＝４Ｖ）が印加され，固定値メモリが検
査駆動に切り換えられる（ステップＳ２３）。次いで，
ステップＳ２４で，メモリブロックのメモリセル１につ
いて第２のチェックサムが形成される（ステップＳ２
４）。
のメモリセル１にプログラミング電圧ピンを介して検査
電圧（Ｖ＿ｐｐ＝４Ｖ）が印加され，固定値メモリが検
査駆動に切り換えられる（ステップＳ２３）。次いで，
ステップＳ２４で，メモリブロックのメモリセル１につ
いて第２のチェックサムが形成される（ステップＳ２
４）。
【００５２】駆動電圧（Ｖ＿ｃｃ）が印加されている場
合にメモリブロックのメモリセル１のうちの１つの電位
６がしきい値電位（Ｕ＿ｓｃｈ）よりも低い場合には，
メモリセル１の電位１２は，検査電圧が印加された場合
に読み取り電圧Ｕ＿ｅｒｈを下回るので，読み取り増幅
器は正しい状態（プログラミング／消去）を認識できな
い。このとき，第２のチェックサムは，第１のチェック
サムとは異なる。
合にメモリブロックのメモリセル１のうちの１つの電位
６がしきい値電位（Ｕ＿ｓｃｈ）よりも低い場合には，
メモリセル１の電位１２は，検査電圧が印加された場合
に読み取り電圧Ｕ＿ｅｒｈを下回るので，読み取り増幅
器は正しい状態（プログラミング／消去）を認識できな
い。このとき，第２のチェックサムは，第１のチェック
サムとは異なる。
【００５３】その後，ステップＳ２５で，第１のチェッ
クサムが第２のチェックサムと等しいか否かが判断され
る（ステップＳ２５）。検査されたメモリブロックの全
てのメモリセル１が，しきい値電位（Ｕ＿ｓｃｈｗ）よ
りも高い場合には，第１のチェックサムは第２のチェッ
クサムと等しいと判断され，ステップＳ２６に移行し，
固定値メモリの全メモリブロックが検査されたか否かが
判断される（ステップＳ２６）。
クサムが第２のチェックサムと等しいか否かが判断され
る（ステップＳ２５）。検査されたメモリブロックの全
てのメモリセル１が，しきい値電位（Ｕ＿ｓｃｈｗ）よ
りも高い場合には，第１のチェックサムは第２のチェッ
クサムと等しいと判断され，ステップＳ２６に移行し，
固定値メモリの全メモリブロックが検査されたか否かが
判断される（ステップＳ２６）。
【００５４】全メモリブロックが検査されていないと判
断される場合には，ステップＳ２７で，次のメモリブロ
ックに変数ＢＬＯＣＫがセットされた後（ステップＳ２
７），ステップＳ２２に移行して本実施形態にかかる処
理が再度実行される。
断される場合には，ステップＳ２７で，次のメモリブロ
ックに変数ＢＬＯＣＫがセットされた後（ステップＳ２
７），ステップＳ２２に移行して本実施形態にかかる処
理が再度実行される。
【００５５】一方，ステップＳ２６で全メモリブロック
が検査されていると判断される場合には，ステップＳ２
８に移行し，処理が終了される（ステップＳ２８）。
が検査されていると判断される場合には，ステップＳ２
８に移行し，処理が終了される（ステップＳ２８）。
【００５６】ステップＳ２５で，第１のチェックサムが
第２のチェックサムと等しくないと判断された場合に
は，ステップＳ２９に移行し，他のメモリセルを有する
他のメモリブロックが，検査されたメモリブロック１の
メモリ内容を一時記憶するために空いているか否かが判
断される（ステップＳ２９）。
第２のチェックサムと等しくないと判断された場合に
は，ステップＳ２９に移行し，他のメモリセルを有する
他のメモリブロックが，検査されたメモリブロック１の
メモリ内容を一時記憶するために空いているか否かが判
断される（ステップＳ２９）。
【００５７】即ち，検査されたメモリブロックの少なく
とも１つのメモリセル１の電位６が，しきい値電位Ｕ＿
ｓｃｈｗよりも低くなっている場合には，検査されたメ
モリブロックの全メモリセル１の電位が，新しくプログ
ラミングされたメモリセルのプログラミング電位Ｕ＿ｐ
ｒｏｇ（５Ｖ）に高められる。メモリセル１の電位を高
めるために，これらのメモリセルはそのメモリ内容で新
しくプログラミングされる。
とも１つのメモリセル１の電位６が，しきい値電位Ｕ＿
ｓｃｈｗよりも低くなっている場合には，検査されたメ
モリブロックの全メモリセル１の電位が，新しくプログ
ラミングされたメモリセルのプログラミング電位Ｕ＿ｐ
ｒｏｇ（５Ｖ）に高められる。メモリセル１の電位を高
めるために，これらのメモリセルはそのメモリ内容で新
しくプログラミングされる。
【００５８】ステップＳ２９で，他のメモリブロックが
空いていないと判断される場合には，ステップＳ３０に
移行し，他のメモリブロックのメモリセルのメモリ内容
が消去される（ステップＳ３０）。次いで，ステップＳ
３１で，検査されたメモリブロックのメモリセル１のメ
モリ内容が他のメモリブロックのメモリセルにコピーさ
れる（ステップＳ３１）。
空いていないと判断される場合には，ステップＳ３０に
移行し，他のメモリブロックのメモリセルのメモリ内容
が消去される（ステップＳ３０）。次いで，ステップＳ
３１で，検査されたメモリブロックのメモリセル１のメ
モリ内容が他のメモリブロックのメモリセルにコピーさ
れる（ステップＳ３１）。
【００５９】その後，ステップＳ３２で，検査されたメ
モリブロックのメモリ内容が消去され，さらに，固定値
メモリがプログラミング駆動に切り換えられて，プログ
ラミング電圧ピンにプログラミング電圧Ｖ＿ｐｐ＝５Ｖ
が印加される（ステップＳ３２）。その後，ステップＳ
３３で，検査されたメモリブロックのメモリセル１が，
他のメモリセルのメモリ内容で新しくプログラミングさ
れた後（ステップＳ３３），再び，ステップＳ２６に移
行する。
モリブロックのメモリ内容が消去され，さらに，固定値
メモリがプログラミング駆動に切り換えられて，プログ
ラミング電圧ピンにプログラミング電圧Ｖ＿ｐｐ＝５Ｖ
が印加される（ステップＳ３２）。その後，ステップＳ
３３で，検査されたメモリブロックのメモリセル１が，
他のメモリセルのメモリ内容で新しくプログラミングさ
れた後（ステップＳ３３），再び，ステップＳ２６に移
行する。
【００６０】
【発明の効果】メモリセルの実際の電位がしきい値電位
より低くなると（即ち，メモリセル内に格納されている
データの消失する前に），メモリセルの電位が高められ
るので，固定値メモリ内のデータの寿命を著しく延長さ
せることができる。この結果，メモリセルの電位が失わ
れた場合でも，リフレッシュにより固定値メモリに格納
されている情報が正しく維持することができる。
より低くなると（即ち，メモリセル内に格納されている
データの消失する前に），メモリセルの電位が高められ
るので，固定値メモリ内のデータの寿命を著しく延長さ
せることができる。この結果，メモリセルの電位が失わ
れた場合でも，リフレッシュにより固定値メモリに格納
されている情報が正しく維持することができる。
【図１】第１の実施の形態にかかる固定値メモリの一部
を示すブロック回路図である。
を示すブロック回路図である。
【図２】第１の実施の形態にかかるメモリセルの電位の
時間的推移を示すグラフ図である。
時間的推移を示すグラフ図である。
【図３】第１の実施の形態にかかる固定値メモリのリフ
レッシュ方法を説明するためのフローチャートである。
レッシュ方法を説明するためのフローチャートである。
１ メモリセル ２ 電圧供給回路 ３，４ 抵抗 ５ トランジスタ ６ 電位
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 29/00 ６７３ Ｇ０１Ｒ 31/28 Ｂ ６７５ Ｒ Ｐ Ｇ１１Ｃ 17/00 ６０１Ｚ
Claims (12)
- 【請求項１】 少なくとも１つのメモリセルを有する固
定値メモリにおいて，−前記メモリセルの電位を検査す
る工程と；−前記メモリセルの電位を，前記メモリセル
のメモリ内容を正確に認識するために必要な読み取り電
位よりも高い値に設定されたしきい値電位と比較する工
程と；及び−前記メモリセルの電位が，前記しきい値電
位よりも低い場合には，前記メモリセルの電位を高める
工程と，を有することを特徴とする固定値メモリのリフ
レッシュ方法。 - 【請求項２】 前記メモリセルの電位を高める工程は，
前記メモリセルの電位を，新しくプログラミングされた
メモリセルのプログラミング電位に高める工程である，
ことを特徴とする請求項１に記載の固定値メモリのリフ
レッシュ方法。 - 【請求項３】 前記メモリセルの電位を高める工程は，
前記メモリセルのメモリ内容を，第２のメモリセルに一
時的に格納する工程と，前記メモリセルを消去する工程
と，前記第２のメモリセルに一時的に格納されているメ
モリ内容を前記メモリセルに再プログラミングする工程
と，を有する，ことを特徴とする請求項１又は２に記載
の固定値メモリのリフレッシュ方法。 - 【請求項４】 前記メモリセルの電位を検査する工程に
おいて，駆動電圧よりも高い検査電圧を前記メモリセル
に印加し，前記メモリセルの電位が，前記メモリセルに
接続されている第１の容量負荷の電位を切り換えるのに
十分な電位であるか否かが調査される，ことを特徴とす
る請求項１，２あるいは３項のうちいずれか１項に記載
の固定値メモリのリフレッシュ方法。 - 【請求項５】 前記メモリセルの電位を検査する工程に
おいて，前記メモリセルに印加されている駆動電圧で，
前記メモリセルの電位が，前記メモリセルに接続されて
いる第１の容量負荷よりも大きい第２の容量負荷の電位
を切り換えるのに十分な電位であるか否かが調査され
る，ことを特徴とする請求項１，２，３あるいは４項の
うちいずれか１項に記載の固定値メモリのリフレッシュ
方法。 - 【請求項６】 前記メモリセルの電位調査工程におい
て，第１の容量負荷が前記メモリセルに接続され，前記
メモリセルに駆動電圧が印加されている通常駆動におい
て前記メモリセルのメモリ内容が少なくとも１度読み出
され，検査駆動において，前記メモリセルのメモリ内容
が少なくとも１度メモリセルから読み出され，前記各読
み出されたメモリ内容が互いに比較される，ことを特徴
とする請求項４又は５に記載の固定値メモリのリフレッ
シュ方法。 - 【請求項７】 前記固定値メモリのリフレッシュ方法
は，固定値メモリの複数のメモリセルについてブロック
単位で実行されると共に，前記通常駆動において，前記
ブロックの全てのメモリセルのメモリ内容から第１のチ
ェックサムが形成され，前記検査駆動において，前記同
じブロックのメモリセルから第２のチェックサムが形成
され，前記形成された２つのチェックサムが互いに比較
される，ことを特徴とする請求項６に記載の固定値メモ
リのリフレッシュ方法。 - 【請求項８】 前記請求項１〜７のうちいずれか１項に
記載の固定値メモリのリフレッシュ方法が，車両のデジ
タル制御装置のマイクロコンピュータの構成部分である
固定値メモリのメモリセルのメモリ内容を維持するため
に使用される，ことを特徴とする固定値メモリのリフレ
ッシュ方法。 - 【請求項９】 前記固定値メモリのリフレッシュ方法
は，前記車両の走行駆動中及び／又は制御装置のアフタ
ーランニング中に実行される，ことを特徴とする請求項
８に記載の固定値メモリのリフレッシュ方法。 - 【請求項１０】 前記固定値メモリのリフレッシュ方法
は，前記車両の駆動期間，移動した走行区間及び／又は
走行サイクル数に応じて実行される，ことを特徴とする
請求項９に記載の固定値メモリのリフレッシュ方法。 - 【請求項１１】 固定値メモリのリフレッシュ装置であ
って，前記リフレッシュ装置は，前記請求項１〜７のう
ちいずれか１項に記載の方法を実施するための手段を具
備するリフレッシュ回路を有する，ことを特徴とする固
定値メモリのリフレッシュ装置。 - 【請求項１２】 少なくとも部分的に固定値メモリに格
納されている制御プログラムを処理するためのマイクロ
コンピュータを備えた，車両内の所定機能を開ループ及
び／又は閉ループ制御するデジタル制御装置であって，
前記デジタル制御装置は，前記請求項１１に記載のリフ
レッシュ装置を具備する，ことを特徴とするデジタル制
御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19964012A DE19964012A1 (de) | 1999-12-30 | 1999-12-30 | Verfahren und Einrichtung zum Refresh des Speicherinhalts einer Speicherzelle eines Festwertspeichers |
| DE19964012.2 | 1999-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001236792A true JP2001236792A (ja) | 2001-08-31 |
| JP2001236792A5 JP2001236792A5 (ja) | 2008-02-14 |
Family
ID=7935145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000394974A Pending JP2001236792A (ja) | 1999-12-30 | 2000-12-26 | 固定値メモリのリフレッシュ方法，そのリフレッシュ装置及びデジタル制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6438056B2 (ja) |
| JP (1) | JP2001236792A (ja) |
| DE (1) | DE19964012A1 (ja) |
| FR (1) | FR2805654B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032347A (ja) * | 2007-07-30 | 2009-02-12 | Mega Chips Corp | 不揮発性半導体記憶装置 |
| JP2010027021A (ja) * | 2007-09-28 | 2010-02-04 | Denso Corp | 電子機器及びプログラム |
| JP2010055746A (ja) * | 2009-12-07 | 2010-03-11 | Toshiba Corp | 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
| JP2011070735A (ja) * | 2009-09-28 | 2011-04-07 | Hitachi Ltd | 半導体装置、及び、記憶セルの記憶状態の補正方法 |
| JP2012190538A (ja) * | 2012-05-25 | 2012-10-04 | Toshiba Corp | 記憶装置、記憶媒体再生方法および記憶媒体再生プログラム |
| JP2022524535A (ja) * | 2019-03-12 | 2022-05-06 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 不揮発性メモリ機構の動作のための方法および装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2383455B (en) * | 2001-12-21 | 2004-02-25 | Motorola Inc | Non-volatile memory and method for operating a non-volatile memory |
| DE10305008A1 (de) | 2003-02-07 | 2004-08-19 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Überwachung einer elektronischen Steuerung |
| KR100782807B1 (ko) * | 2003-02-11 | 2007-12-06 | 삼성전자주식회사 | 첵섬 기입 방법 및 그에 따른 첵섬 확인 장치 |
| US7327612B2 (en) * | 2005-01-31 | 2008-02-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for providing the proper voltage to a memory |
| US7516395B2 (en) * | 2005-10-12 | 2009-04-07 | Nokia Corporation | Memory checking apparatus and method |
| US8645793B2 (en) * | 2008-06-03 | 2014-02-04 | Marvell International Ltd. | Statistical tracking for flash memory |
| US7808834B1 (en) * | 2007-04-13 | 2010-10-05 | Marvell International Ltd. | Incremental memory refresh |
| US8031526B1 (en) | 2007-08-23 | 2011-10-04 | Marvell International Ltd. | Write pre-compensation for nonvolatile memory |
| US8189381B1 (en) | 2007-08-28 | 2012-05-29 | Marvell International Ltd. | System and method for reading flash memory cells |
| US8085605B2 (en) | 2007-08-29 | 2011-12-27 | Marvell World Trade Ltd. | Sequence detection for flash memory with inter-cell interference |
| US7894254B2 (en) * | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153397A (ja) * | 1994-11-29 | 1996-06-11 | Nippondenso Co Ltd | Ｅｅｐｒｏｍのデータ再書込制御装置 |
| JPH09320300A (ja) * | 1996-05-28 | 1997-12-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH10112192A (ja) * | 1996-10-03 | 1998-04-28 | Kunihiro Asada | 半導体記憶装置 |
| JPH10162594A (ja) * | 1996-11-29 | 1998-06-19 | Sanyo Electric Co Ltd | 不揮発性半導体メモリ装置 |
| JPH10255487A (ja) * | 1997-03-10 | 1998-09-25 | Fujitsu Ltd | 半導体メモリ装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4218764A (en) * | 1978-10-03 | 1980-08-19 | Matsushita Electric Industrial Co., Ltd. | Non-volatile memory refresh control circuit |
| US5239505A (en) * | 1990-12-28 | 1993-08-24 | Intel Corporation | Floating gate non-volatile memory with blocks and memory refresh |
| US5479170A (en) * | 1992-10-16 | 1995-12-26 | California Institute Of Technology | Method and apparatus for long-term multi-valued storage in dynamic analog memory |
| US5392251A (en) * | 1993-07-13 | 1995-02-21 | Micron Semiconductor, Inc. | Controlling dynamic memory refresh cycle time |
| US5835413A (en) * | 1996-12-20 | 1998-11-10 | Intel Corporation | Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels |
| US5852582A (en) * | 1997-02-18 | 1998-12-22 | Advanced Micro Devices, Inc. | Non-volatile storage device refresh time detector |
| US6005824A (en) * | 1998-06-30 | 1999-12-21 | Lsi Logic Corporation | Inherently compensated clocking circuit for dynamic random access memory |
| US6269039B1 (en) * | 2000-04-04 | 2001-07-31 | International Business Machines Corp. | System and method for refreshing memory devices |
-
1999
- 1999-12-30 DE DE19964012A patent/DE19964012A1/de not_active Ceased
-
2000
- 2000-12-26 JP JP2000394974A patent/JP2001236792A/ja active Pending
- 2000-12-28 FR FR0017166A patent/FR2805654B1/fr not_active Expired - Fee Related
- 2000-12-29 US US09/750,666 patent/US6438056B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153397A (ja) * | 1994-11-29 | 1996-06-11 | Nippondenso Co Ltd | Ｅｅｐｒｏｍのデータ再書込制御装置 |
| JPH09320300A (ja) * | 1996-05-28 | 1997-12-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH10112192A (ja) * | 1996-10-03 | 1998-04-28 | Kunihiro Asada | 半導体記憶装置 |
| JPH10162594A (ja) * | 1996-11-29 | 1998-06-19 | Sanyo Electric Co Ltd | 不揮発性半導体メモリ装置 |
| JPH10255487A (ja) * | 1997-03-10 | 1998-09-25 | Fujitsu Ltd | 半導体メモリ装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032347A (ja) * | 2007-07-30 | 2009-02-12 | Mega Chips Corp | 不揮発性半導体記憶装置 |
| JP2010027021A (ja) * | 2007-09-28 | 2010-02-04 | Denso Corp | 電子機器及びプログラム |
| JP4525816B2 (ja) * | 2007-09-28 | 2010-08-18 | 株式会社デンソー | 電子機器及びプログラム |
| JP2011070735A (ja) * | 2009-09-28 | 2011-04-07 | Hitachi Ltd | 半導体装置、及び、記憶セルの記憶状態の補正方法 |
| JP2010055746A (ja) * | 2009-12-07 | 2010-03-11 | Toshiba Corp | 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
| JP2012190538A (ja) * | 2012-05-25 | 2012-10-04 | Toshiba Corp | 記憶装置、記憶媒体再生方法および記憶媒体再生プログラム |
| JP2022524535A (ja) * | 2019-03-12 | 2022-05-06 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 不揮発性メモリ機構の動作のための方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010019510A1 (en) | 2001-09-06 |
| FR2805654B1 (fr) | 2008-01-11 |
| DE19964012A1 (de) | 2001-07-12 |
| US6438056B2 (en) | 2002-08-20 |
| FR2805654A1 (fr) | 2001-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001236792A (ja) | 固定値メモリのリフレッシュ方法，そのリフレッシュ装置及びデジタル制御装置 | |
| US5619453A (en) | Memory system having programmable flow control register | |
| US5835413A (en) | Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels | |
| US7076702B2 (en) | Memory with element redundancy | |
| US8140216B2 (en) | Method of detecting manipulation of a programmable memory device of a digital controller | |
| WO1998028745A1 (en) | Nonvolatile writeable memory with fast programming capability | |
| US20010005328A1 (en) | Non-volatile semiconductor memory device | |
| US5428580A (en) | Nonvolatile semiconductor memory having an address-transition-detection circuit | |
| CN109686392B (zh) | 非易失性存储器装置及对其验证的错误补偿方法 | |
| US7437625B2 (en) | Memory with element redundancy | |
| CN103680619A (zh) | 存储器件和集成电路 | |
| KR20090003239A (ko) | 제어되는 프로그램/삭제를 갖는 비휘발성 메모리 | |
| CN106448730B (zh) | 用于在eeprom存储器中进行写入的方法和相应的存储器 | |
| US5491662A (en) | Microcontroller memory cell current reading method | |
| EP0698890B1 (en) | Testing an integrated circuit device | |
| GB2434674A (en) | Information setting method of nonvolatile storage device, and nonvolatile storage device | |
| JP2006031799A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の置換情報の設定方法 | |
| KR970017698A (ko) | 반도체 기억장치 및 그 용장 메모리셀부의 치환방법 | |
| US10446258B2 (en) | Methods and apparatus for providing redundancy in memory | |
| JP2000260189A (ja) | 不揮発性半導体メモリ及びそのデータ消去方法 | |
| JP2000100178A (ja) | 不揮発性半導体記憶装置 | |
| US20060155916A1 (en) | Writing uncorrupted data to electronic memory | |
| JP2002140893A (ja) | 不揮発性半導体記憶装置 | |
| JP2004022067A (ja) | 半導体装置 | |
| JPH11242889A (ja) | 不揮発性半導体記憶装置及びその消去方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |