JP2001236307A - コンピュータシステム、コンピュータおよび拡張ユニット - Google Patents
コンピュータシステム、コンピュータおよび拡張ユニットInfo
- Publication number
- JP2001236307A JP2001236307A JP2000044582A JP2000044582A JP2001236307A JP 2001236307 A JP2001236307 A JP 2001236307A JP 2000044582 A JP2000044582 A JP 2000044582A JP 2000044582 A JP2000044582 A JP 2000044582A JP 2001236307 A JP2001236307 A JP 2001236307A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- serial
- extension
- computer
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】本発明は、システム上で実現可能な拡張機能の
全てを同時に使用できるとともに、動作速度の低下を招
くことなく拡張用コネクタを小型化でき、これによりシ
ステム全体の装置構成を小型化できる、コンピュータシ
ステム、コンピュータ、拡張ユニット、及び拡張ユニッ
トのインタフェース回路を提供することを課題とする。 【解決手段】コンピュータ本体（ＰＣ）１０と拡張ユニ
ット（拡張アダプタ）２０との間で授受される複数種の
信号のうち、所定の信号群をシリアルデータに変換しシ
リアルバス１０３を介して受け渡すとともに、動作速度
に直接影響を及ぼす特定の信号群をダイレクト信号線１
０４を介してダイレクトに受け渡す接続インタフェース
をもつ構成として、動作速度の低下を抑えながら、コン
ピュータ本体と拡張ユニットとの間の接続信号数を削減
し、コネクタを小型化してシステム全体の装置構成を小
型化できるようにしたことを特徴とする。
全てを同時に使用できるとともに、動作速度の低下を招
くことなく拡張用コネクタを小型化でき、これによりシ
ステム全体の装置構成を小型化できる、コンピュータシ
ステム、コンピュータ、拡張ユニット、及び拡張ユニッ
トのインタフェース回路を提供することを課題とする。 【解決手段】コンピュータ本体（ＰＣ）１０と拡張ユニ
ット（拡張アダプタ）２０との間で授受される複数種の
信号のうち、所定の信号群をシリアルデータに変換しシ
リアルバス１０３を介して受け渡すとともに、動作速度
に直接影響を及ぼす特定の信号群をダイレクト信号線１
０４を介してダイレクトに受け渡す接続インタフェース
をもつ構成として、動作速度の低下を抑えながら、コン
ピュータ本体と拡張ユニットとの間の接続信号数を削減
し、コネクタを小型化してシステム全体の装置構成を小
型化できるようにしたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータ本体
と当該コンピュータ本体に設けられた拡張用の接続端子
に接続可能な拡張ユニットとでなるコンピュータシステ
ムに関する。
と当該コンピュータ本体に設けられた拡張用の接続端子
に接続可能な拡張ユニットとでなるコンピュータシステ
ムに関する。
【０００２】本発明は、拡張ユニットの接続インタフェ
ース手段を有してなるコンピュータに関する。
ース手段を有してなるコンピュータに関する。
【０００３】本発明は、コンピュータ本体の機能を拡張
する拡張ユニットに関する。
する拡張ユニットに関する。
【０００４】本発明は、コンピュータ本体にコネクタ接
続される拡張ユニットのインタフェース回路に関する。
続される拡張ユニットのインタフェース回路に関する。
【０００５】
【従来の技術】コンピュータ本体と、このコンピュータ
本体に接続されて、例えばシリアルポート、プリンタポ
ート、ＰＣカード等の各種機能を拡張する拡張ユニット
とでなるシステムに於いて、従来では、コンピュータ本
体と拡張ユニットとの間を接続するインタフェース信号
数は、各機能が必要とする信号数をコネクタに持つこと
によって実現されていた。
本体に接続されて、例えばシリアルポート、プリンタポ
ート、ＰＣカード等の各種機能を拡張する拡張ユニット
とでなるシステムに於いて、従来では、コンピュータ本
体と拡張ユニットとの間を接続するインタフェース信号
数は、各機能が必要とする信号数をコネクタに持つこと
によって実現されていた。
【０００６】しかしながら、このような従来の接続イン
タフェース手段に於いては、インタフェース信号数が多
く、従って拡張用コネクタが大型化することから、コン
ピュータ本体を小型化する上で大きな障害となってい
た。
タフェース手段に於いては、インタフェース信号数が多
く、従って拡張用コネクタが大型化することから、コン
ピュータ本体を小型化する上で大きな障害となってい
た。
【０００７】そこで、拡張機能を限定した複数種の拡張
ユニット（例えば、ＰＣカード用拡張ユニット、シリア
ルポート、プリンタポート用拡張ユニット等）を用意す
ることで、即ち単機能化した複数種の拡張ユニットを用
意することで、コンピュータ本体の拡張用コネクタを小
型化でき、コンピュータ本体の小型化を図ることが可能
となる。
ユニット（例えば、ＰＣカード用拡張ユニット、シリア
ルポート、プリンタポート用拡張ユニット等）を用意す
ることで、即ち単機能化した複数種の拡張ユニットを用
意することで、コンピュータ本体の拡張用コネクタを小
型化でき、コンピュータ本体の小型化を図ることが可能
となる。
【０００８】しかしながらこのような機能拡張構成に於
いては、拡張ユニット個々の拡張機能が大幅に制限され
ることから、本来、拡張可能なすべての拡張機能を同時
に使用することができず、また拡張機能毎に拡張ユニッ
トを選択して接続しなければならないことから、使い勝
手が悪く、経済的にも不利な構成となっていた。
いては、拡張ユニット個々の拡張機能が大幅に制限され
ることから、本来、拡張可能なすべての拡張機能を同時
に使用することができず、また拡張機能毎に拡張ユニッ
トを選択して接続しなければならないことから、使い勝
手が悪く、経済的にも不利な構成となっていた。
【０００９】
【発明が解決しようとする課題】上述したように、従来
では、コンピュータ本体と拡張ユニットとの間を接続す
るインタフェース信号数は、各機能が必要とする信号数
をコネクタに持つことによって実現されていたことか
ら、インタフェース信号数が多く、拡張用コネクタが大
型化し、コンピュータ本体を小型化する上で大きな障害
となっていた。また、拡張機能を限定した複数種の拡張
ユニットを用意することで、コンピュータ本体の拡張用
コネクタを小型化でき、コンピュータ本体の小型化を図
ることが可能となるが、この際は、拡張ユニット個々の
拡張機能が大幅に制限されることから、本来、拡張可能
なすべての拡張機能を同時に使用することができず、ま
た拡張機能毎に拡張ユニットを選択して接続しなければ
ならないことから、使い勝手が悪く、経済的にも不利な
構成となっていた。
では、コンピュータ本体と拡張ユニットとの間を接続す
るインタフェース信号数は、各機能が必要とする信号数
をコネクタに持つことによって実現されていたことか
ら、インタフェース信号数が多く、拡張用コネクタが大
型化し、コンピュータ本体を小型化する上で大きな障害
となっていた。また、拡張機能を限定した複数種の拡張
ユニットを用意することで、コンピュータ本体の拡張用
コネクタを小型化でき、コンピュータ本体の小型化を図
ることが可能となるが、この際は、拡張ユニット個々の
拡張機能が大幅に制限されることから、本来、拡張可能
なすべての拡張機能を同時に使用することができず、ま
た拡張機能毎に拡張ユニットを選択して接続しなければ
ならないことから、使い勝手が悪く、経済的にも不利な
構成となっていた。
【００１０】本発明は上記実情に鑑みなされたもので、
システム上で実現可能な拡張機能の全てを同時に使用で
きるとともに、動作速度の低下を招くことなく拡張用コ
ネクタを小型化でき、これによりシステム全体の装置構
成を小型化できる、コンピュータシステム、コンピュー
タ、拡張ユニット、及び拡張ユニットのインタフェース
回路を提供することを目的とする。
システム上で実現可能な拡張機能の全てを同時に使用で
きるとともに、動作速度の低下を招くことなく拡張用コ
ネクタを小型化でき、これによりシステム全体の装置構
成を小型化できる、コンピュータシステム、コンピュー
タ、拡張ユニット、及び拡張ユニットのインタフェース
回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、コンピュータ
本体と拡張ユニットとの間で授受する信号を、シリアル
信号に変換して送受信し、動作速度に最も影響のある信
号はシリアル信号に変換せずに、直接、送受信して、シ
リアル信号で送受信した信号と同期をとりながら、元の
信号に復元することにより、動作速度の低下を抑えなが
ら、コンピュータ本体と拡張ユニットとの間の接続信号
数を削減でき、コネクタを小型化してシステム全体の装
置構成を小型化できるようにしたことを特徴とする。
本体と拡張ユニットとの間で授受する信号を、シリアル
信号に変換して送受信し、動作速度に最も影響のある信
号はシリアル信号に変換せずに、直接、送受信して、シ
リアル信号で送受信した信号と同期をとりながら、元の
信号に復元することにより、動作速度の低下を抑えなが
ら、コンピュータ本体と拡張ユニットとの間の接続信号
数を削減でき、コネクタを小型化してシステム全体の装
置構成を小型化できるようにしたことを特徴とする。
【００１２】即ち、本発明は、コンピュータ本体と当該
コンピュータ本体に設けられた拡張用の接続端子に接続
可能な拡張ユニットとでなるコンピュータシステムに於
いて、コンピュータ本体と拡張ユニットとの間で授受さ
れる複数種の信号のうち、所定の信号群をシリアルデー
タに変換して受け渡し、動作速度に直接影響を及ぼす特
定の信号群を上記シリアル変換動作に同期してダイレク
トに受け渡す接続インタフェースをもつ構成として、動
作速度の低下を抑えながら、コンピュータ本体と拡張ユ
ニットとの間の接続信号数を削減し、コネクタを小型化
してシステム全体の装置構成を小型化できるようにした
ことを特徴とする。
コンピュータ本体に設けられた拡張用の接続端子に接続
可能な拡張ユニットとでなるコンピュータシステムに於
いて、コンピュータ本体と拡張ユニットとの間で授受さ
れる複数種の信号のうち、所定の信号群をシリアルデー
タに変換して受け渡し、動作速度に直接影響を及ぼす特
定の信号群を上記シリアル変換動作に同期してダイレク
トに受け渡す接続インタフェースをもつ構成として、動
作速度の低下を抑えながら、コンピュータ本体と拡張ユ
ニットとの間の接続信号数を削減し、コネクタを小型化
してシステム全体の装置構成を小型化できるようにした
ことを特徴とする。
【００１３】また、本発明は、拡張ユニットの接続イン
タフェース手段を有してなるコンピュータに於いて、拡
張ユニットとの間で授受される複数種の信号のうち、所
定の信号群をシリアルデータに変換して受け渡し、動作
速度に直接影響を及ぼす特定の信号群を上記シリアル変
換動作に同期してダイレクトに受け渡す接続インタフェ
ース手段をもつ構成として、動作速度の低下を抑えなが
ら、接続信号数を削減し、コンピュータ本体のコネクタ
を小型化して装置全体の構成を小型化できるようにした
ことを特徴とする。
タフェース手段を有してなるコンピュータに於いて、拡
張ユニットとの間で授受される複数種の信号のうち、所
定の信号群をシリアルデータに変換して受け渡し、動作
速度に直接影響を及ぼす特定の信号群を上記シリアル変
換動作に同期してダイレクトに受け渡す接続インタフェ
ース手段をもつ構成として、動作速度の低下を抑えなが
ら、接続信号数を削減し、コンピュータ本体のコネクタ
を小型化して装置全体の構成を小型化できるようにした
ことを特徴とする。
【００１４】また、本発明は、コンピュータ本体の機能
を拡張する拡張ユニットに於いて、コンピュータ本体と
の間で授受される複数種の信号のうち、動作速度に直接
影響を及ぼす特定の信号群をダイレクトに受け渡し、他
の信号群をシリアルデータに変換して受け渡す接続イン
タフェース手段をもつ構成として、動作速度の低下を抑
えながら、接続信号数を削減し、拡張ユニットのコネク
タを小型化して装置全体の構成を小型化できるようにし
たことを特徴とする。
を拡張する拡張ユニットに於いて、コンピュータ本体と
の間で授受される複数種の信号のうち、動作速度に直接
影響を及ぼす特定の信号群をダイレクトに受け渡し、他
の信号群をシリアルデータに変換して受け渡す接続イン
タフェース手段をもつ構成として、動作速度の低下を抑
えながら、接続信号数を削減し、拡張ユニットのコネク
タを小型化して装置全体の構成を小型化できるようにし
たことを特徴とする。
【００１５】また、本発明は、コンピュータ本体と拡張
ユニットとの間を接続するインタフェース回路に於い
て、前記コンピュータ本体と拡張ユニットとの間で授受
される複数種の信号のうち、動作速度に直接影響を及ぼ
す特定の信号群をダイレクトに受け渡す信号線と、前記
特定の信号群を除いた他の信号群をシリアルデータに変
換して受け渡す信号線とを備えた構成として、動作速度
の低下を抑えながら、接続信号数を削減し、拡張ユニッ
トのコネクタを小型化して装置全体の構成を小型化でき
るとともに、コネクタ付きケーブルを介して接続する構
成とした場合にケーブルの芯線数を大幅に減じてケーブ
ルを小径化でき取り扱いを容易化できるようにしたこと
を特徴とする。
ユニットとの間を接続するインタフェース回路に於い
て、前記コンピュータ本体と拡張ユニットとの間で授受
される複数種の信号のうち、動作速度に直接影響を及ぼ
す特定の信号群をダイレクトに受け渡す信号線と、前記
特定の信号群を除いた他の信号群をシリアルデータに変
換して受け渡す信号線とを備えた構成として、動作速度
の低下を抑えながら、接続信号数を削減し、拡張ユニッ
トのコネクタを小型化して装置全体の構成を小型化でき
るとともに、コネクタ付きケーブルを介して接続する構
成とした場合にケーブルの芯線数を大幅に減じてケーブ
ルを小径化でき取り扱いを容易化できるようにしたこと
を特徴とする。
【００１６】また、本発明は、コンピュータ本体と拡張
ユニットとでなるコンピュータシステムに於いて、コン
ピュータ本体と拡張ユニットとの間で授受される信号群
のうち少なくとも複数ビットのデータ信号を含む所定の
信号群をシリアル信号に変換して送受するパラレル−シ
リアル相互変換回路、およびシリアル信号路と、前記所
定の信号群を除いた、動作速度に影響のある少なくとも
１種の特定の信号を直接送受するダイレクト信号路と、
前記シリアル信号路上の信号を前記ダイレクト信号路上
の信号と同期を取りながら、元の信号に復元する回路と
を具備してなる構成として、動作速度の低下を抑えなが
ら、接続信号数を削減し、拡張ユニットのコネクタを小
型化して装置全体の構成を小型化できるようにしたこと
を特徴とする。
ユニットとでなるコンピュータシステムに於いて、コン
ピュータ本体と拡張ユニットとの間で授受される信号群
のうち少なくとも複数ビットのデータ信号を含む所定の
信号群をシリアル信号に変換して送受するパラレル−シ
リアル相互変換回路、およびシリアル信号路と、前記所
定の信号群を除いた、動作速度に影響のある少なくとも
１種の特定の信号を直接送受するダイレクト信号路と、
前記シリアル信号路上の信号を前記ダイレクト信号路上
の信号と同期を取りながら、元の信号に復元する回路と
を具備してなる構成として、動作速度の低下を抑えなが
ら、接続信号数を削減し、拡張ユニットのコネクタを小
型化して装置全体の構成を小型化できるようにしたこと
を特徴とする。
【００１７】
【発明の実施の形態】以下図面を参照して本発明の実施
形態を説明する。
形態を説明する。
【００１８】図１は本発明の実施形態に於けるコンピュ
ータ本体および拡張ユニットの要部の構成を示すブロッ
ク図である。
ータ本体および拡張ユニットの要部の構成を示すブロッ
ク図である。
【００１９】図中、１１乃至１９はそれぞれコンピュー
タ本体（ＰＣ）１０の構成要素をなすもので、１１はシ
ステム全体の制御を司るＣＰＵ、１２はＣＰＵ１１とメ
モリ１３とシステムバス１０１との間のデータ転送制御
を行なうシステムコントローラ、１３はＣＰＵ１１によ
り実行されるプログラム等が格納されるメモリである。
タ本体（ＰＣ）１０の構成要素をなすもので、１１はシ
ステム全体の制御を司るＣＰＵ、１２はＣＰＵ１１とメ
モリ１３とシステムバス１０１との間のデータ転送制御
を行なうシステムコントローラ、１３はＣＰＵ１１によ
り実行されるプログラム等が格納されるメモリである。
【００２０】１４は外部インタフェースの制御を行なう
Ｉ／Ｏコントローラ、１５はＣＰＵ１１の制御の下にＬ
ＣＤ表示部１６を表示ドライブ制御する表示コントロー
ラ、１６は表示コントローラ１５の表示制御の下に表示
情報を表示出力するＬＣＤ表示部である。
Ｉ／Ｏコントローラ、１５はＣＰＵ１１の制御の下にＬ
ＣＤ表示部１６を表示ドライブ制御する表示コントロー
ラ、１６は表示コントローラ１５の表示制御の下に表示
情報を表示出力するＬＣＤ表示部である。
【００２１】１７はメモリ１３にロードされるプログラ
ムやデータが格納されるハードディスク装置（ＨＤ
Ｄ）、１８はＩ／Ｏコントローラ１４と拡張アダプタ側
信号変換／復元回路２２とのデータ転送の仲介を行なう
ＰＣ側信号変換／復元回路、１９はＰＣ側拡張コネクタ
である。
ムやデータが格納されるハードディスク装置（ＨＤ
Ｄ）、１８はＩ／Ｏコントローラ１４と拡張アダプタ側
信号変換／復元回路２２とのデータ転送の仲介を行なう
ＰＣ側信号変換／復元回路、１９はＰＣ側拡張コネクタ
である。
【００２２】２１乃至２３はそれぞれ拡張ユニット（拡
張アダプタ）２０の構成要素をなすもので、２１はＰＣ
側拡張用コネクタ１９に結合されるアダプタ側コネク
タ、２２はＰＣ側信号変換／復元回路１８と外部インタ
フェース部２３とのデータ転送の仲介を行なう拡張アダ
プタ側信号変換／復元回路、２３は外部デバイスがコネ
クタ接続される外部インタフェース部である。
張アダプタ）２０の構成要素をなすもので、２１はＰＣ
側拡張用コネクタ１９に結合されるアダプタ側コネク
タ、２２はＰＣ側信号変換／復元回路１８と外部インタ
フェース部２３とのデータ転送の仲介を行なう拡張アダ
プタ側信号変換／復元回路、２３は外部デバイスがコネ
クタ接続される外部インタフェース部である。
【００２３】１００はＣＰＵ１１がシステムコントロー
ラ１２を介して各機能部にアクセスするためのＣＰＵバ
ス、１０１はシステム内の各機能部相互間を接続するシ
ステムバス、１０２はＩ／Ｏコントローラ１４とＰＣ側
信号変換／復元回路１８と間を接続する拡張用インタフ
ェース信号線である。
ラ１２を介して各機能部にアクセスするためのＣＰＵバ
ス、１０１はシステム内の各機能部相互間を接続するシ
ステムバス、１０２はＩ／Ｏコントローラ１４とＰＣ側
信号変換／復元回路１８と間を接続する拡張用インタフ
ェース信号線である。
【００２４】１０３はＰＣ側拡張用コネクタ１９とアダ
プタ側コネクタ２１との間で拡張用インタフェースシリ
アル信号を転送するシリアルバス、１０４は同じくＰＣ
側拡張用コネクタ１９とアダプタ側コネクタ２１との間
で拡張用インタフェースシリアル信号に同期化されたダ
イレクト信号を転送するダイレクト信号線である。
プタ側コネクタ２１との間で拡張用インタフェースシリ
アル信号を転送するシリアルバス、１０４は同じくＰＣ
側拡張用コネクタ１９とアダプタ側コネクタ２１との間
で拡張用インタフェースシリアル信号に同期化されたダ
イレクト信号を転送するダイレクト信号線である。
【００２５】図２は上記実施形態に於けるコンピュータ
本体（ＰＣ）１０に設けられたＰＣ側信号変換／復元回
路１８、及びＰＣ側拡張用コネクタ１９と、拡張ユニッ
ト（拡張アダプタ）２０に設けられたアダプタ側コネク
タ２１及び拡張アダプタ側信号変換／復元回路２２の要
部の構成を示すブロック図である。
本体（ＰＣ）１０に設けられたＰＣ側信号変換／復元回
路１８、及びＰＣ側拡張用コネクタ１９と、拡張ユニッ
ト（拡張アダプタ）２０に設けられたアダプタ側コネク
タ２１及び拡張アダプタ側信号変換／復元回路２２の要
部の構成を示すブロック図である。
【００２６】図中、１８ａ乃至１８ｃはそれぞれＰＣ側
信号変換／復元回路１８の内部構成要素をなすもので、
１８ａはＩ／Ｏコントローラ１４から送出される、例え
ばバイト幅単位のデータ信号（ＰＰ＜７：０＞）をシリ
アル信号（Ｓ１）に変換して拡張アダプタ側信号変換／
復元回路２２に転送するためのパラレル−シリアル変換
回路部（Ｐ−Ｓ）である。
信号変換／復元回路１８の内部構成要素をなすもので、
１８ａはＩ／Ｏコントローラ１４から送出される、例え
ばバイト幅単位のデータ信号（ＰＰ＜７：０＞）をシリ
アル信号（Ｓ１）に変換して拡張アダプタ側信号変換／
復元回路２２に転送するためのパラレル−シリアル変換
回路部（Ｐ−Ｓ）である。
【００２７】１８ｂは上記パラレル−シリアル変換回路
部（Ｐ−Ｓ）１８ａから出力されるパラレル−シリアル
変換のタイミング信号（ａ１）をもとに、パラレル−シ
リアル変換された信号が拡張アダプタ側信号変換／復元
回路２２でパラレル信号に復元された際の同期化タイミ
ング信号（ａ２）を生成する同期化制御部である。
部（Ｐ−Ｓ）１８ａから出力されるパラレル−シリアル
変換のタイミング信号（ａ１）をもとに、パラレル−シ
リアル変換された信号が拡張アダプタ側信号変換／復元
回路２２でパラレル信号に復元された際の同期化タイミ
ング信号（ａ２）を生成する同期化制御部である。
【００２８】１８ｃはＩ／Ｏコントローラ１４から出力
される、パラレル−シリアル変換の対象となる信号（Ｐ
Ｐ＜７：０＞）のＰＣ側拡張用インタフェース信号（Ｄ
Ｐ１）を上記同期化制御部１８ｂにより生成されるタイ
ミング信号（ａ２）に同期をとってダイレクト信号線１
０４を介し拡張アダプタ側信号変換／復元回路２２に送
出する同期化信号生成部である。
される、パラレル−シリアル変換の対象となる信号（Ｐ
Ｐ＜７：０＞）のＰＣ側拡張用インタフェース信号（Ｄ
Ｐ１）を上記同期化制御部１８ｂにより生成されるタイ
ミング信号（ａ２）に同期をとってダイレクト信号線１
０４を介し拡張アダプタ側信号変換／復元回路２２に送
出する同期化信号生成部である。
【００２９】２２ａは拡張アダプタ側信号変換／復元回
路２２の構成要素をなすもので、ＰＣ側拡張用コネクタ
１９、及びアダプタ側コネクタ２１を介してＰＣ側信号
変換／復元回路１８から送られてくるシリアル信号（Ｓ
１）を、元のバイト単位のパラレル信号（ＰＡ＜７：０
＞）に復元するシリアル−パラレル変換回路部（Ｓ−
Ｐ）である。
路２２の構成要素をなすもので、ＰＣ側拡張用コネクタ
１９、及びアダプタ側コネクタ２１を介してＰＣ側信号
変換／復元回路１８から送られてくるシリアル信号（Ｓ
１）を、元のバイト単位のパラレル信号（ＰＡ＜７：０
＞）に復元するシリアル−パラレル変換回路部（Ｓ−
Ｐ）である。
【００３０】ａ１はパラレル−シリアル変換回路部（Ｐ
−Ｓ）１８ａから同期化制御部１８ｂに送出されるパラ
レル−シリアル変換のタイミング信号である。ａ２は同
期化制御部１８ｂから同期化信号生成部１８ｃに送出さ
れる同期化タイミング信号であり、この信号に従うタイ
ミングでＩ／Ｏコントローラ１４から出力されるＰＣ側
拡張用インタフェース信号（ＤＰ１）をＰＣ側拡張用コ
ネクタ１９に送出する。このＰＣ側拡張用インタフェー
ス信号（ＤＰ１）は、ＰＣ側拡張用コネクタ１９より、
拡張用ダイレクト信号（Ｄ１）として出力される。
−Ｓ）１８ａから同期化制御部１８ｂに送出されるパラ
レル−シリアル変換のタイミング信号である。ａ２は同
期化制御部１８ｂから同期化信号生成部１８ｃに送出さ
れる同期化タイミング信号であり、この信号に従うタイ
ミングでＩ／Ｏコントローラ１４から出力されるＰＣ側
拡張用インタフェース信号（ＤＰ１）をＰＣ側拡張用コ
ネクタ１９に送出する。このＰＣ側拡張用インタフェー
ス信号（ＤＰ１）は、ＰＣ側拡張用コネクタ１９より、
拡張用ダイレクト信号（Ｄ１）として出力される。
【００３１】ＰＰ＜７：０＞はＩ／Ｏコントローラ１４
から出力される拡張用インタフェース信号の一部として
例に挙げたバイト幅単位のデータ信号である。
から出力される拡張用インタフェース信号の一部として
例に挙げたバイト幅単位のデータ信号である。
【００３２】ＤＰ１、ＤＰ２はそれぞれ拡張用インタフ
ェース信号の一部として例に挙げたダイレクトに転送さ
れる信号であり、ここでは上記データ信号ＰＰ＜７：０
＞をシリアル転送するためのハンドシェイク信号であ
る。
ェース信号の一部として例に挙げたダイレクトに転送さ
れる信号であり、ここでは上記データ信号ＰＰ＜７：０
＞をシリアル転送するためのハンドシェイク信号であ
る。
【００３３】Ｓ１はＰＣ側拡張用コネクタ１９を介して
シリアルバス１０３上に出力されるシリアル信号であ
り、Ｉ／Ｏコントローラ１４から出力されるバイト幅単
位のデータ信号（ＰＰ＜７：０＞）等がシリアル信号化
されたシリアルバス１０３上の信号である。
シリアルバス１０３上に出力されるシリアル信号であ
り、Ｉ／Ｏコントローラ１４から出力されるバイト幅単
位のデータ信号（ＰＰ＜７：０＞）等がシリアル信号化
されたシリアルバス１０３上の信号である。
【００３４】Ｄ１，Ｄ２は上記シリアル信号Ｓ１の転送
タイミングに同期してＰＣ側拡張用コネクタ１９とアダ
プタ側コネクタ２１との間でダイレクト信号線１０４を
介してダイレクトに転送される、シリアル転送のための
ハンドシェイク信号であり、Ｉ／Ｏコントローラ１４が
入出力する信号ＤＰ１，ＤＰ２と、外部インタフェース
部２３が入出力する信号ＤＡ１，ＤＡ２に相当する。
タイミングに同期してＰＣ側拡張用コネクタ１９とアダ
プタ側コネクタ２１との間でダイレクト信号線１０４を
介してダイレクトに転送される、シリアル転送のための
ハンドシェイク信号であり、Ｉ／Ｏコントローラ１４が
入出力する信号ＤＰ１，ＤＰ２と、外部インタフェース
部２３が入出力する信号ＤＡ１，ＤＡ２に相当する。
【００３５】ＰＡ＜７：０＞は、コンピュータ本体（Ｐ
Ｃ）１０から拡張ユニット（拡張アダプタ）２０にシリ
アル転送されて、拡張ユニット（拡張アダプタ）２０側
でパラレルデータに復元されたバイト幅単位（８ビッ
ト）のデータ信号であり、拡張用インタフェース信号の
一部として例に挙げた１バイト（８ビット）のデータ信
号ＰＰ＜７：０＞に相当する、拡張ユニット（拡張アダ
プタ）２０側で復元されたデータ信号である。
Ｃ）１０から拡張ユニット（拡張アダプタ）２０にシリ
アル転送されて、拡張ユニット（拡張アダプタ）２０側
でパラレルデータに復元されたバイト幅単位（８ビッ
ト）のデータ信号であり、拡張用インタフェース信号の
一部として例に挙げた１バイト（８ビット）のデータ信
号ＰＰ＜７：０＞に相当する、拡張ユニット（拡張アダ
プタ）２０側で復元されたデータ信号である。
【００３６】ＤＡ１，ＤＡ２は上記データ信号ＰＰ＜
７：０＞をシリアル転送するための拡張ユニット（拡張
アダプタ）２０側で扱うハンドシェイク信号であり、コ
ンピュータ本体（ＰＣ）１０側の拡張用インタフェース
信号ＤＰ１，ＤＰ２、及びダイレクト信号線１０４上の
拡張用ダイレクト信号Ｄ１，Ｄ２に相当する。
７：０＞をシリアル転送するための拡張ユニット（拡張
アダプタ）２０側で扱うハンドシェイク信号であり、コ
ンピュータ本体（ＰＣ）１０側の拡張用インタフェース
信号ＤＰ１，ＤＰ２、及びダイレクト信号線１０４上の
拡張用ダイレクト信号Ｄ１，Ｄ２に相当する。
【００３７】図３は上記図２に示す各部信号のタイミン
グを示すタイムチャートであり、ここでは、Ｉ／Ｏコン
トローラ１４から出力される、拡張用インタフェース信
号の一部である、シリアル転送の対象となるバイト幅単
位のデータ信号（ＰＰ＜７：０＞）を外部インタフェー
ス部２３に接続される外部デバイスに転送する場合の動
作例を示している。
グを示すタイムチャートであり、ここでは、Ｉ／Ｏコン
トローラ１４から出力される、拡張用インタフェース信
号の一部である、シリアル転送の対象となるバイト幅単
位のデータ信号（ＰＰ＜７：０＞）を外部インタフェー
ス部２３に接続される外部デバイスに転送する場合の動
作例を示している。
【００３８】ここで上記各図を参照して本発明の一実施
形態に於ける動作を説明する。
形態に於ける動作を説明する。
【００３９】この実施形態に於いては、Ｉ／Ｏコントロ
ーラ１４から出力されるＰＣ側拡張用インタフェース信
号のうち、１バイト幅単位のデータ信号（ＰＰ＜７：０
＞）が当該データ信号をシリアル転送するための２つの
信号ＤＰ１、ＤＰ２のハンドシェイクにより拡張ユニッ
ト（拡張アダプタ）２０に転送されるものとする。この
際、Ｉ／Ｏコントローラ１４から出力される上記ハンド
シェイク信号のうち、信号ＤＰ１が‘Ｈｉｇｈ’レベル
（高レベル）から‘Ｌｏｗ’レベル（低レベル）になる
ことにより、データの転送開始、即ち、ここではＩ／Ｏ
コントローラ１４が上記データ信号ＰＰ＜７：０＞（Ｖ
ａｌｉｄ Ｄａｔａ）を拡張用インタフェース信号線１
０２上に出力したことが示される。更に、信号ＤＰ２が
‘Ｈｉｇｈ’レベルになり、その後、信号ＤＰ１が‘Ｈ
ｉｇｈ’レベルになり、最後に信号ＤＰ２が‘Ｌｏｗ’
レベルになることにより、データの転送終了が示される
（図３（ａ）〜（ｃ）参照）。
ーラ１４から出力されるＰＣ側拡張用インタフェース信
号のうち、１バイト幅単位のデータ信号（ＰＰ＜７：０
＞）が当該データ信号をシリアル転送するための２つの
信号ＤＰ１、ＤＰ２のハンドシェイクにより拡張ユニッ
ト（拡張アダプタ）２０に転送されるものとする。この
際、Ｉ／Ｏコントローラ１４から出力される上記ハンド
シェイク信号のうち、信号ＤＰ１が‘Ｈｉｇｈ’レベル
（高レベル）から‘Ｌｏｗ’レベル（低レベル）になる
ことにより、データの転送開始、即ち、ここではＩ／Ｏ
コントローラ１４が上記データ信号ＰＰ＜７：０＞（Ｖ
ａｌｉｄ Ｄａｔａ）を拡張用インタフェース信号線１
０２上に出力したことが示される。更に、信号ＤＰ２が
‘Ｈｉｇｈ’レベルになり、その後、信号ＤＰ１が‘Ｈ
ｉｇｈ’レベルになり、最後に信号ＤＰ２が‘Ｌｏｗ’
レベルになることにより、データの転送終了が示される
（図３（ａ）〜（ｃ）参照）。
【００４０】図３に示すフェーズ［１］に於いて、ＰＣ
側信号変換／復元回路１８に設けられたパラレル−シリ
アル変換回路部（Ｐ−Ｓ）１８ａは、図３（ｂ）に示す
信号ＤＰ１が‘Ｌｏｗ’レベルになったことにより、図
３（ａ）に示すデータ信号ＰＰ＜７：０＞が有効となっ
たことを認識する。
側信号変換／復元回路１８に設けられたパラレル−シリ
アル変換回路部（Ｐ−Ｓ）１８ａは、図３（ｂ）に示す
信号ＤＰ１が‘Ｌｏｗ’レベルになったことにより、図
３（ａ）に示すデータ信号ＰＰ＜７：０＞が有効となっ
たことを認識する。
【００４１】図３に示すフェーズ［２］に於いて、パラ
レル−シリアル変換回路部（Ｐ−Ｓ）１８ａは、図３
（ｄ）に示すパラレル−シリアル変換のタイミング信号
（ａ１）を同期化制御部１８ｂに送出するとともに、上
記データ信号ＰＰ＜７：０＞をラッチし、シリアル信号
に変換して、この変換された図３（ｆ）に示すシリアル
信号（Ｓ１）をＰＣ側拡張用コネクタ１９を介しシリア
ルバス１０３上に送出する。
レル−シリアル変換回路部（Ｐ−Ｓ）１８ａは、図３
（ｄ）に示すパラレル−シリアル変換のタイミング信号
（ａ１）を同期化制御部１８ｂに送出するとともに、上
記データ信号ＰＰ＜７：０＞をラッチし、シリアル信号
に変換して、この変換された図３（ｆ）に示すシリアル
信号（Ｓ１）をＰＣ側拡張用コネクタ１９を介しシリア
ルバス１０３上に送出する。
【００４２】図３に示すフェーズ［３］に於いて、同期
化制御部１８ｂは、パラレル−シリアル変換回路部（Ｐ
−Ｓ）１８ａから出力されたパラレル−シリアル変換の
タイミング信号（ａ１）により、シリアル信号の転送中
であることを認識し、シリアル転送の終了に伴い図３
（ｅ）に示す同期化タイミング信号（ａ２）を同期化信
号生成部１８ｃに送出する。
化制御部１８ｂは、パラレル−シリアル変換回路部（Ｐ
−Ｓ）１８ａから出力されたパラレル−シリアル変換の
タイミング信号（ａ１）により、シリアル信号の転送中
であることを認識し、シリアル転送の終了に伴い図３
（ｅ）に示す同期化タイミング信号（ａ２）を同期化信
号生成部１８ｃに送出する。
【００４３】同期化信号生成部１８ｃは、上記同期化制
御部１８ｂより出力された同期化タイミング信号（ａ
２）によりシリアル転送が終了したことを認識すると、
図３（ｂ）に示す信号ＤＰ１の状態（‘Ｌｏｗ’）に従
う図３（ｇ）に示す信号Ｄ１を一部のダイレクト信号線
１０４上に出力する。
御部１８ｂより出力された同期化タイミング信号（ａ
２）によりシリアル転送が終了したことを認識すると、
図３（ｂ）に示す信号ＤＰ１の状態（‘Ｌｏｗ’）に従
う図３（ｇ）に示す信号Ｄ１を一部のダイレクト信号線
１０４上に出力する。
【００４４】拡張ユニット（拡張アダプタ）２０に設け
られた拡張アダプタ側信号変換／復元回路２２内のシリ
アル−パラレル変換回路部（Ｓ−Ｐ）２２ａは、上記シ
リアルバス１０３上のシリアル信号（Ｓ１）を入力し、
図３（ｉ）に示すパラレル信号ＰＡ＜７：０＞に変換し
て、その復元されたパラレル信号ＰＡ＜７：０＞を外部
インタフェース部２３を介し、当該外部インタフェース
部２３に接続された外部デバイスに送出する。
られた拡張アダプタ側信号変換／復元回路２２内のシリ
アル−パラレル変換回路部（Ｓ−Ｐ）２２ａは、上記シ
リアルバス１０３上のシリアル信号（Ｓ１）を入力し、
図３（ｉ）に示すパラレル信号ＰＡ＜７：０＞に変換し
て、その復元されたパラレル信号ＰＡ＜７：０＞を外部
インタフェース部２３を介し、当該外部インタフェース
部２３に接続された外部デバイスに送出する。
【００４５】更に、図３（ｂ）に示す信号ＤＰ１の‘Ｌ
ｏｗ’レベルへの変化に伴い、図３（ｇ）に示す信号Ｄ
１が‘Ｌｏｗ’レベルになることにより、図３（ｊ）に
示す‘Ｌｏｗ’レベルの信号ＤＡ１が外部インタフェー
ス部２３を介し、当該外部インタフェース部２３に接続
された外部デバイスに送出される。
ｏｗ’レベルへの変化に伴い、図３（ｇ）に示す信号Ｄ
１が‘Ｌｏｗ’レベルになることにより、図３（ｊ）に
示す‘Ｌｏｗ’レベルの信号ＤＡ１が外部インタフェー
ス部２３を介し、当該外部インタフェース部２３に接続
された外部デバイスに送出される。
【００４６】図３に示すフェーズ［４］に於いて、外部
インタフェース部２３に接続された外部デバイスは、上
記図３（ｊ）に示す信号ＤＡ１が‘Ｌｏｗ’レベルにな
ったことで、図３（ｋ）に示す信号ＤＡ２を‘Ｈｉｇ
ｈ’レベルにして応答する。
インタフェース部２３に接続された外部デバイスは、上
記図３（ｊ）に示す信号ＤＡ１が‘Ｌｏｗ’レベルにな
ったことで、図３（ｋ）に示す信号ＤＡ２を‘Ｈｉｇ
ｈ’レベルにして応答する。
【００４７】この‘Ｈｉｇｈ’レベルの信号ＤＡ２は、
アダプタ側コネクタ２１を介し、図３（ｈ）に示す信号
Ｄ２としてダイレクト信号線１０４上に出力される。更
にダイレクト信号線１０４上の‘Ｈｉｇｈ’レベルの信
号Ｄ２はＰＣ側拡張用コネクタ１９を介し、信号ＤＰ２
としてＩ／Ｏコントローラ１４にダイレクト転送され
る。
アダプタ側コネクタ２１を介し、図３（ｈ）に示す信号
Ｄ２としてダイレクト信号線１０４上に出力される。更
にダイレクト信号線１０４上の‘Ｈｉｇｈ’レベルの信
号Ｄ２はＰＣ側拡張用コネクタ１９を介し、信号ＤＰ２
としてＩ／Ｏコントローラ１４にダイレクト転送され
る。
【００４８】図３に示すフェーズ［５］に於いて、Ｉ／
Ｏコントローラ１４は図３（ｈ）に示す信号Ｄ２が‘Ｈ
ｉｇｈ’レベルになったことで、図３（ｂ）に示すＤＰ
１信号を‘Ｈｉｇｈ’レベルにして応答する。
Ｏコントローラ１４は図３（ｈ）に示す信号Ｄ２が‘Ｈ
ｉｇｈ’レベルになったことで、図３（ｂ）に示すＤＰ
１信号を‘Ｈｉｇｈ’レベルにして応答する。
【００４９】この図３（ｂ）に示す‘Ｈｉｇｈ’レベル
の信号ＤＰ１は、ＰＣ側拡張用コネクタ１９、およびダ
イレクト信号線１０４を介し、図３（ｇ）に示す信号Ｄ
１としてＰＣ側拡張用コネクタ１９より出力され、更に
ダイレクト信号線１０４を介してアダプタ側コネクタ２
１に入力され、外部インタフェース部２３より図３
（ｊ）に示す‘Ｈｉｇｈ’レベルの信号ＤＡ１として外
部デバイスにダイレクト転送される。
の信号ＤＰ１は、ＰＣ側拡張用コネクタ１９、およびダ
イレクト信号線１０４を介し、図３（ｇ）に示す信号Ｄ
１としてＰＣ側拡張用コネクタ１９より出力され、更に
ダイレクト信号線１０４を介してアダプタ側コネクタ２
１に入力され、外部インタフェース部２３より図３
（ｊ）に示す‘Ｈｉｇｈ’レベルの信号ＤＡ１として外
部デバイスにダイレクト転送される。
【００５０】図３に示すフェーズ［６］に於いて、外部
インタフェース部２３に接続された外部デバイスは、図
３（ｊ）に示す信号ＤＰ１が‘Ｈｉｇｈ’レベルになっ
たことで、図３（ｋ）に示す信号ＤＡ２を‘Ｌｏｗ’レ
ベルにして応答する。
インタフェース部２３に接続された外部デバイスは、図
３（ｊ）に示す信号ＤＰ１が‘Ｈｉｇｈ’レベルになっ
たことで、図３（ｋ）に示す信号ＤＡ２を‘Ｌｏｗ’レ
ベルにして応答する。
【００５１】この‘Ｌｏｗ’レベルの信号ＤＡ２は、ダ
イレクト信号線１０４を介してＩ／Ｏコントローラ１４
にダイレクト転送される。
イレクト信号線１０４を介してＩ／Ｏコントローラ１４
にダイレクト転送される。
【００５２】このようにしてパラレルデータがシリアル
バス１０３を介して拡張ユニット（拡張アダプタ）２０
側に転送され、拡張ユニット（拡張アダプタ）２０内で
パラレルデータに復元される。
バス１０３を介して拡張ユニット（拡張アダプタ）２０
側に転送され、拡張ユニット（拡張アダプタ）２０内で
パラレルデータに復元される。
【００５３】このような、信号変換復元機能回路をコン
ピュータ本体（ＰＣ）１０側と拡張ユニット（拡張アダ
プタ）２０側の双方に持つことにより、コンピュータ本
体（ＰＣ）１０と拡張ユニット（拡張アダプタ）２０と
の間を接続するＰＣ側拡張用コネクタ１９、およびアダ
プタ側コネクタ２１の信号数を削減することができ、ま
た、ハンドシェイク信号をダイレクトに上記コネクタ１
９，２１を通すことにより、シリアル転送による遅れを
少なくすることができる。
ピュータ本体（ＰＣ）１０側と拡張ユニット（拡張アダ
プタ）２０側の双方に持つことにより、コンピュータ本
体（ＰＣ）１０と拡張ユニット（拡張アダプタ）２０と
の間を接続するＰＣ側拡張用コネクタ１９、およびアダ
プタ側コネクタ２１の信号数を削減することができ、ま
た、ハンドシェイク信号をダイレクトに上記コネクタ１
９，２１を通すことにより、シリアル転送による遅れを
少なくすることができる。
【００５４】図４は本発明の他の実施形態を示すもの
で、ここでは上述したシリアルデータ変換がＣＰＵ１１
のプログラム処理に影響を及ぼし、プログラム処理との
不整合が生じることの無いように、シリアルデータ転送
時に於いてコンピュータ本体のシステムバス動作を止め
る機能を実現したインタフェース回路例を示すブロック
図である。
で、ここでは上述したシリアルデータ変換がＣＰＵ１１
のプログラム処理に影響を及ぼし、プログラム処理との
不整合が生じることの無いように、シリアルデータ転送
時に於いてコンピュータ本体のシステムバス動作を止め
る機能を実現したインタフェース回路例を示すブロック
図である。
【００５５】図中、１８ｅ乃至１８ｇはそれぞれＰＣ側
信号変換／復元回路１８の内部構成要素をなすもので、
１８ｅはパラレルシリアル相互変換回路であり、図２に
示すパラレル−シリアル変換回路部（Ｐ−Ｓ）１８ａと
シリアル−パラレル変換回路部（Ｓ−Ｐ）２２ａの各変
換機能を併せ持つ。１８ｆはダイレクト信号制御部であ
り、図２に示す同期化制御部１８ｂと同期化信号生成部
１８ｃの各機能を併せ持つ。１８ｇはウェイト制御部で
あり、シリアルデータ転送中はＩ／Ｏコントローラ１４
に対してシステムバス１０１からのＩ／Ｏコントローラ
１４に対する命令の実行の終了を待たせる。
信号変換／復元回路１８の内部構成要素をなすもので、
１８ｅはパラレルシリアル相互変換回路であり、図２に
示すパラレル−シリアル変換回路部（Ｐ−Ｓ）１８ａと
シリアル−パラレル変換回路部（Ｓ−Ｐ）２２ａの各変
換機能を併せ持つ。１８ｆはダイレクト信号制御部であ
り、図２に示す同期化制御部１８ｂと同期化信号生成部
１８ｃの各機能を併せ持つ。１８ｇはウェイト制御部で
あり、シリアルデータ転送中はＩ／Ｏコントローラ１４
に対してシステムバス１０１からのＩ／Ｏコントローラ
１４に対する命令の実行の終了を待たせる。
【００５６】１１１は図２に示すバイト幅単位のデータ
信号（ＰＰ＜７：０＞）、およびハンドシェイクのため
のダイレクト信号ＤＰ１、ＤＰ２と同様のＰＣ拡張外部
インタフェース信号である。１１２はウェイト信号であ
り、Ｉ／Ｏコントローラ１４に対して、命令の終了を待
たせるための信号である。また、１０１はシステムバ
ス、１１３は図２に示す符号１０３に相当するシリアル
バス、１１４は図２に示す符号１０４に相当するダイレ
クト信号線である。
信号（ＰＰ＜７：０＞）、およびハンドシェイクのため
のダイレクト信号ＤＰ１、ＤＰ２と同様のＰＣ拡張外部
インタフェース信号である。１１２はウェイト信号であ
り、Ｉ／Ｏコントローラ１４に対して、命令の終了を待
たせるための信号である。また、１０１はシステムバ
ス、１１３は図２に示す符号１０３に相当するシリアル
バス、１１４は図２に示す符号１０４に相当するダイレ
クト信号線である。
【００５７】この図４に示す実施形態に於いては、Ｉ／
Ｏコントローラ１４にウェイト信号１１２を入力し、シ
リアルデータ転送中は、システムバス１０１からＩ／Ｏ
コントローラ１４に対する命令の実行の終了を待たせ、
シリアル転送が終了後に命令の実行を終了する機能構成
としている。これにより、上述したシリアルデータ変換
がＣＰＵ１１のプログラム処理に影響を及ぼし、プログ
ラム処理との不整合が生じる不具合を解消している。
Ｏコントローラ１４にウェイト信号１１２を入力し、シ
リアルデータ転送中は、システムバス１０１からＩ／Ｏ
コントローラ１４に対する命令の実行の終了を待たせ、
シリアル転送が終了後に命令の実行を終了する機能構成
としている。これにより、上述したシリアルデータ変換
がＣＰＵ１１のプログラム処理に影響を及ぼし、プログ
ラム処理との不整合が生じる不具合を解消している。
【００５８】上記した実施形態によれば、ＰＣ拡張イン
タフェースの信号数を削減することができ、拡張コネク
タの小型化が容易になり、かつ動作速度の低下を抑える
ことができる。また、シリアルデータ転送による遅れを
Ｉ／Ｏコントローラ１４に対する命令実行中に終了でき
ることが可能になることにより、プログラムから見たＩ
／Ｏコントローラに対するアクセスが、シリアル転送を
行なっていないときと見掛上等価となり、これにより、
既存プログラムの修正を不要にすることができる。更
に、全ての拡張機能を同時に使用できる小型のＰＣ拡張
用コネクタの実現を可能にすることができる。
タフェースの信号数を削減することができ、拡張コネク
タの小型化が容易になり、かつ動作速度の低下を抑える
ことができる。また、シリアルデータ転送による遅れを
Ｉ／Ｏコントローラ１４に対する命令実行中に終了でき
ることが可能になることにより、プログラムから見たＩ
／Ｏコントローラに対するアクセスが、シリアル転送を
行なっていないときと見掛上等価となり、これにより、
既存プログラムの修正を不要にすることができる。更
に、全ての拡張機能を同時に使用できる小型のＰＣ拡張
用コネクタの実現を可能にすることができる。
【００５９】尚、上記した実施形態に於いては、コンピ
ュータ本体（ＰＣ）１０側に於いて、Ｉ／Ｏコントロー
ラ１４から出力されるバイト幅単位のデータ信号（ＰＰ
＜７：０＞）をシリアル変換して拡張ユニット（拡張ア
ダプタ）２０に接続された外部デバイスに送出するシリ
アル転送を例にとって説明したが、これに限らず、コン
ピュータ本体（ＰＣ）１０と拡張ユニット（拡張アダプ
タ）２０との間でやりとりされる他の各種データ転送に
於いても本発明を適用できる。
ュータ本体（ＰＣ）１０側に於いて、Ｉ／Ｏコントロー
ラ１４から出力されるバイト幅単位のデータ信号（ＰＰ
＜７：０＞）をシリアル変換して拡張ユニット（拡張ア
ダプタ）２０に接続された外部デバイスに送出するシリ
アル転送を例にとって説明したが、これに限らず、コン
ピュータ本体（ＰＣ）１０と拡張ユニット（拡張アダプ
タ）２０との間でやりとりされる他の各種データ転送に
於いても本発明を適用できる。
【００６０】
【発明の効果】以上詳記したように本発明によれば、シ
ステム上で実現可能な拡張機能の全てを同時に使用でき
るとともに、動作速度の低下を招くことなく拡張用コネ
クタを小型化でき、これによりシステム全体の装置構成
を小型化できる、コンピュータシステム、コンピュー
タ、拡張ユニット、及び拡張ユニットのインタフェース
回路が提供できる。
ステム上で実現可能な拡張機能の全てを同時に使用でき
るとともに、動作速度の低下を招くことなく拡張用コネ
クタを小型化でき、これによりシステム全体の装置構成
を小型化できる、コンピュータシステム、コンピュー
タ、拡張ユニット、及び拡張ユニットのインタフェース
回路が提供できる。
【図１】本発明の実施形態に於けるコンピュータ本体お
よび拡張ユニットの要部の構成を示すブロック図。
よび拡張ユニットの要部の構成を示すブロック図。
【図２】上記実施形態に於けるコンピュータ本体に設け
られたＰＣ側信号変換／復元回路、及び拡張ユニット
（拡張アダプタ）に設けられた拡張アダプタ側信号変換
／復元回路の要部の構成を示すブロック図。
られたＰＣ側信号変換／復元回路、及び拡張ユニット
（拡張アダプタ）に設けられた拡張アダプタ側信号変換
／復元回路の要部の構成を示すブロック図。
【図３】上記図２に示す各部信号のタイミングを示すタ
イムチャート。
イムチャート。
【図４】本発明の他の実施形態を示すブロック図。
１１…ＣＰＵ １２…システムコントローラ １３…メモリ １４…Ｉ／Ｏコントローラ １５…表示コントローラ １６…ＬＣＤ表示部 １７…ハードディスク装置（ＨＤＤ） １８…ＰＣ側信号変換／復元回路 １８ａ…パラレル−シリアル変換回路部（Ｐ−Ｓ） １８ｂ…同期化制御部 １８ｃ…同期化信号生成部 １８ｅ…パラレルシリアル相互変換回路 １８ｆ…ダイレクト信号制御部 １８ｇ…ウェイト制御部 １９…ＰＣ側拡張用コネクタ ２０…拡張ユニット（拡張アダプタ） ２１…アダプタ側コネクタ ２２…拡張アダプタ側信号変換／復元回路 ２２ａ…シリアル−パラレル変換回路部（Ｓ−Ｐ） ２３…外部インタフェース部 １００…ＣＰＵバス １０１…システムバス １０２…拡張用インタフェース信号線 １０３…シリアルバス １０４…ダイレクト信号線 １１１…ＰＣ拡張外部インタフェース信号 １１２…ウェイト信号。
Claims (9)
- 【請求項１】 コンピュータ本体と当該コンピュータ本
体に設けられた拡張用の接続端子に接続可能な拡張ユニ
ットとでなるコンピュータシステムに於いて、 前記コンピュータ本体と拡張ユニットとの間で授受され
る複数種の信号のうち、所定の信号群をシリアルデータ
に変換して受け渡し、動作速度に直接影響を及ぼす特定
の信号群を前記シリアル変換動作に同期してダイレクト
に受け渡すことを特徴とするコンピュータシステム。 - 【請求項２】 拡張ユニットの接続インタフェース手段
を有してなるコンピュータに於いて、 所定の信号群をシリアルデータに変換して受け渡し、動
作速度に直接影響を及ぼす特定の信号群を前記シリアル
変換動作に同期してダイレクトに受け渡す拡張ユニット
の接続インタフェース手段を具備してなることを特徴と
するコンピュータ。 - 【請求項３】 コンピュータ本体の機能を拡張する拡張
ユニットに於いて、前記コンピュータ本体との間で授受
される複数種の信号のうち、動作速度に直接影響を及ぼ
す特定の信号群をダイレクトに受け渡し、他の信号群を
シリアルデータに変換して受け渡す接続インタフェース
手段を具備してなることを特徴とする拡張ユニット。 - 【請求項４】 コンピュータ本体と拡張ユニットとの間
を接続するインタフェース回路であって、前記コンピュ
ータ本体と拡張ユニットとの間で授受される複数種の信
号のうち、動作速度に直接影響を及ぼす特定の信号群を
ダイレクトに受け渡す信号線と、前記特定の信号群を除
いた他の信号群をシリアルデータに変換して受け渡す信
号線とを具備してなることを特徴とするインタフェース
回路。 - 【請求項５】 シリアルデータを転送している間、コン
ピュータ本体のシステムバス動作を停止する手段を有し
てなる請求項２記載のコンピュータ。 - 【請求項６】 コンピュータ本体と拡張ユニットとの間
で授受される信号群のうち少なくとも複数ビットのデー
タ信号を含む所定の信号群をシリアル信号に変換して送
受するパラレル−シリアル相互変換回路、およびシリア
ル信号路と、 前記所定の信号群を除いた、動作速度に影響のある少な
くとも１種の特定の信号を直接送受するダイレクト信号
路と、 前記シリアル信号路上の信号を前記ダイレクト信号路上
の信号と同期を取りながら、元の信号に復元する回路と
を具備してなることを特徴とするコンピュータシステ
ム。 - 【請求項７】 前記シリアル信号路およびダイレクト信
号路を介して信号を送受する入出力コントローラと、前
記シリアル信号路上のシリアル転送が終了するまで前記
入出力コントローラの動作を待たせる手段とを具備して
なることを特徴とする請求項６記載のコンピュータシス
テム。 - 【請求項８】 複数の入出力コントローラが各入出力コ
ントローラに共通のシリアル信号路およびダイレクト信
号路を用いて信号を授受する請求項６記載のコンピュー
タシステム。 - 【請求項９】 複数の入出力コントローラがそれぞれ固
有のシリアル信号路およびダイレクト信号路を用いて信
号を授受する請求項６記載のコンピュータシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044582A JP2001236307A (ja) | 2000-02-22 | 2000-02-22 | コンピュータシステム、コンピュータおよび拡張ユニット |
| US09/788,401 US6775731B2 (en) | 2000-02-22 | 2001-02-21 | Computer system with extension unit connected to peripheral equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044582A JP2001236307A (ja) | 2000-02-22 | 2000-02-22 | コンピュータシステム、コンピュータおよび拡張ユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001236307A true JP2001236307A (ja) | 2001-08-31 |
Family
ID=18567318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000044582A Pending JP2001236307A (ja) | 2000-02-22 | 2000-02-22 | コンピュータシステム、コンピュータおよび拡張ユニット |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6775731B2 (ja) |
| JP (1) | JP2001236307A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532608B1 (ko) * | 2003-06-16 | 2005-12-01 | 삼성전자주식회사 | 직/병렬화회로를 구비한 버스시스템 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06101199B2 (ja) * | 1985-10-03 | 1994-12-12 | 株式会社東芝 | デイスク装置 |
| US5361329A (en) * | 1988-08-11 | 1994-11-01 | Canon Kabushiki Kaisha | Data processing apparatus |
| US5045869A (en) * | 1988-09-16 | 1991-09-03 | Canon Kabushiki Kaisha | Printing controller for printing at selected resolutions |
| US5206946A (en) * | 1989-10-27 | 1993-04-27 | Sand Technology Systems Development, Inc. | Apparatus using converters, multiplexer and two latches to convert SCSI data into serial data and vice versa |
| JPH09237141A (ja) | 1996-02-29 | 1997-09-09 | Toshiba Corp | コンピュータシステム及びコンピュータシステムに適用する拡張ユニット |
-
2000
- 2000-02-22 JP JP2000044582A patent/JP2001236307A/ja active Pending
-
2001
- 2001-02-21 US US09/788,401 patent/US6775731B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532608B1 (ko) * | 2003-06-16 | 2005-12-01 | 삼성전자주식회사 | 직/병렬화회로를 구비한 버스시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010029539A1 (en) | 2001-10-11 |
| US6775731B2 (en) | 2004-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8332554B2 (en) | Method and apparatus for real-time transport of multi-media information in a network | |
| US8225020B2 (en) | Method and system for hardware based implementation of USB 1.1 over a high speed link | |
| US6600739B1 (en) | Method and apparatus for switching among a plurality of universal serial bus host devices | |
| US20100122003A1 (en) | Ring-based high speed bus interface | |
| WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
| US8214571B2 (en) | Simple serial interface—method of communication and information exchange, and electronic devices based on this method | |
| JPH09297729A (ja) | データ伝送装置及びデータ伝送方法 | |
| JPH05211540A (ja) | モデム制御信号のためのマルチプレクス機構 | |
| JPH1083375A (ja) | Ｓｃｓｉシステム | |
| TWM525481U (zh) | 於不同通訊介面間相互傳輸訊號之系統及裝置 | |
| TWI545438B (zh) | 電腦管理系統與方法 | |
| US7428600B2 (en) | Data transfer control device, electronic equipment, and data transfer control method | |
| JP3829851B2 (ja) | データ転送制御装置及び電子機器 | |
| JP2510221B2 (ja) | ネットワ―クのノ―ドアドレス設定方式 | |
| JP2001236307A (ja) | コンピュータシステム、コンピュータおよび拡張ユニット | |
| US6192409B1 (en) | X.25 network connection for X.25 protocol communication used in a full electronic switching system | |
| JP2000003236A (ja) | インタフェース拡張装置 | |
| CN112416447A (zh) | 一个usb端口实现多个复合功能设备的方法及复合设备 | |
| KR100415067B1 (ko) | 네트워크를 이용한 하드웨어 장치의 원격 연결 방법 | |
| KR20050011822A (ko) | 동일한 어드레스를 가지는 복수의 디바이스들을 하나의버스제어기에 연결하기 위한 장치 및 그 운용 방법 | |
| JP4524962B2 (ja) | データ転送装置及びデータ転送方法 | |
| KR100698303B1 (ko) | 직렬 버스 디렉션 컨트롤러 | |
| KR100296639B1 (ko) | 모니터,유에스비허브및디바이스베이통합컨트롤러가구비된디스플레이장치 | |
| JP2000330760A (ja) | エンディアン変換方式 | |
| Allan | The role of the Intelligent Peripheral Interface in systems architecture |