JP2001236263A - Ｅｅｐｒｏｍの制御装置及びｅｅｐｒｏｍへのアクセス要求方法 - Google Patents
Ｅｅｐｒｏｍの制御装置及びｅｅｐｒｏｍへのアクセス要求方法Info
- Publication number
- JP2001236263A JP2001236263A JP2000048141A JP2000048141A JP2001236263A JP 2001236263 A JP2001236263 A JP 2001236263A JP 2000048141 A JP2000048141 A JP 2000048141A JP 2000048141 A JP2000048141 A JP 2000048141A JP 2001236263 A JP2001236263 A JP 2001236263A
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- processing
- control device
- access
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 制御特性の悪化を抑え、また設計変更等を容
易に行える拡張性の高いＥＥＰＲＯＭの制御装置を提供
すること。 【解決手段】 複数のアプリケーションプログラムで共
通のＥＥＰＲＯＭ６を使用する電子制御装置において、
複数の各アプリケーションプログラムには、ＥＥＰＲＯ
Ｍ６に対するアクセス要求を共通の調停手段１１に対し
て行う要求プログラムが含まれ、調停手段１１に、アク
セス要求に対して、該当するＥＥＰＲＯＭ６に対するデ
ータの読み書き制御と該当するアプリケーションプログ
ラムに対するデータの供給制御を行わせる。
易に行える拡張性の高いＥＥＰＲＯＭの制御装置を提供
すること。 【解決手段】 複数のアプリケーションプログラムで共
通のＥＥＰＲＯＭ６を使用する電子制御装置において、
複数の各アプリケーションプログラムには、ＥＥＰＲＯ
Ｍ６に対するアクセス要求を共通の調停手段１１に対し
て行う要求プログラムが含まれ、調停手段１１に、アク
セス要求に対して、該当するＥＥＰＲＯＭ６に対するデ
ータの読み書き制御と該当するアプリケーションプログ
ラムに対するデータの供給制御を行わせる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のアプリケー
ションプログラムで共通のＥＥＰＲＯＭを使用する電子
制御装置におけるＥＥＰＲＯＭの制御装置に関する。
ションプログラムで共通のＥＥＰＲＯＭを使用する電子
制御装置におけるＥＥＰＲＯＭの制御装置に関する。
【０００２】
【従来の技術】近年では、各種電子機器がマイクロコン
ピュータ（マイコン）により制御されるようになってき
ている。そして、マイコンの処理能力の向上に伴い、１
つのマイコンで複数の機器の制御を行うことが可能にな
ってきている。例えば、自動車のエンジン制御装置で
は、１つのマイコンで、空燃比制御装置（Ａ／Ｆ制
御）、トランスミッション制御装置（ＥＣＴ）、エンジ
ンキーに暗証番号を記憶させ、その照合によりエンジン
の始動を可能にした盗難防止装置（イモビライザー）を
制御するもの等が実用化されている。
ピュータ（マイコン）により制御されるようになってき
ている。そして、マイコンの処理能力の向上に伴い、１
つのマイコンで複数の機器の制御を行うことが可能にな
ってきている。例えば、自動車のエンジン制御装置で
は、１つのマイコンで、空燃比制御装置（Ａ／Ｆ制
御）、トランスミッション制御装置（ＥＣＴ）、エンジ
ンキーに暗証番号を記憶させ、その照合によりエンジン
の始動を可能にした盗難防止装置（イモビライザー）を
制御するもの等が実用化されている。
【０００３】一方、マイコンによる制御は高度化されて
きており、制御に用いる制御定数を制御中により適した
ものに更新していく、所謂学習制御等が多く採用される
ようになってきている。この学習制御等では更新した制
御定数やセンサで検出された検出値等を更新記憶し、か
つ非動作中もそれら値を記憶し続ける必要があるため、
一般的にはＥＥＰＲＯＭ（Electrically Erasable Prog
rammable Read Only Memory ）が用いられる。また、イ
モビライザーでも、装置毎に異なった暗証番号を記憶す
る必要があるため、一般的にはＥＥＰＲＯＭが用いられ
る。
きており、制御に用いる制御定数を制御中により適した
ものに更新していく、所謂学習制御等が多く採用される
ようになってきている。この学習制御等では更新した制
御定数やセンサで検出された検出値等を更新記憶し、か
つ非動作中もそれら値を記憶し続ける必要があるため、
一般的にはＥＥＰＲＯＭ（Electrically Erasable Prog
rammable Read Only Memory ）が用いられる。また、イ
モビライザーでも、装置毎に異なった暗証番号を記憶す
る必要があるため、一般的にはＥＥＰＲＯＭが用いられ
る。
【０００４】
【発明が解決しようとする課題】マイコンの入出力ポー
ト数を抑えるため、またコストの上昇を避けるため、Ｅ
ＥＰＲＯＭは各装置の制御に対して共通に用いられるこ
とが一般的である。しかしＥＥＰＲＯＭを共通に用いる
場合、ある制御でＥＥＰＲＯＭを使用している状態で
は、その間他の制御でのＥＥＰＲＯＭの使用が禁止され
ているため、他の制御で早急にＥＥＰＲＯＭに記憶され
たデータが必要な場合に、そのデータの取得が遅れ、制
御特性が悪化する場合を生じることがある。また、マイ
コンに新たな装置の制御を付け加える設計変更を行う場
合には、制御の優先順位等を考慮して、他の装置に対す
る制御も含めて全体に渡る設計変更が必要となり、非常
に設計効率の悪いものとなる。
ト数を抑えるため、またコストの上昇を避けるため、Ｅ
ＥＰＲＯＭは各装置の制御に対して共通に用いられるこ
とが一般的である。しかしＥＥＰＲＯＭを共通に用いる
場合、ある制御でＥＥＰＲＯＭを使用している状態で
は、その間他の制御でのＥＥＰＲＯＭの使用が禁止され
ているため、他の制御で早急にＥＥＰＲＯＭに記憶され
たデータが必要な場合に、そのデータの取得が遅れ、制
御特性が悪化する場合を生じることがある。また、マイ
コンに新たな装置の制御を付け加える設計変更を行う場
合には、制御の優先順位等を考慮して、他の装置に対す
る制御も含めて全体に渡る設計変更が必要となり、非常
に設計効率の悪いものとなる。
【０００５】本発明は上記課題に鑑みなされたものであ
って、制御特性の悪化を抑え、また設計変更等を容易に
行える拡張性の高いＥＥＰＲＯＭの制御装置を提供する
ことを目的としている。
って、制御特性の悪化を抑え、また設計変更等を容易に
行える拡張性の高いＥＥＰＲＯＭの制御装置を提供する
ことを目的としている。
【０００６】
【課題を解決するための手段及びその効果】上記課題を
解決するため、本発明に係るＥＥＰＲＯＭの制御装置
（１）は、複数のプログラムで共通に使用されるＥＥＰ
ＲＯＭを制御するＥＥＰＲＯＭの制御装置において、前
記ＥＥＰＲＯＭに対する前記複数のプログラムからのア
クセス要求の処理状況を記憶するステータスメモリと、
前記ＥＥＰＲＯＭに対する前記複数のプログラムからの
アクセス要求に応じて、前記ＥＥＰＲＯＭの該当するア
ドレスへの読み書き制御と、該当する前記プログラムへ
のデータ供給制御とを行う調停手段とを備え、前記調停
手段が、前記ステータスメモリに記憶されたアクセス要
求の処理状況に基づいて制御を行うものであることを特
徴としている。
解決するため、本発明に係るＥＥＰＲＯＭの制御装置
（１）は、複数のプログラムで共通に使用されるＥＥＰ
ＲＯＭを制御するＥＥＰＲＯＭの制御装置において、前
記ＥＥＰＲＯＭに対する前記複数のプログラムからのア
クセス要求の処理状況を記憶するステータスメモリと、
前記ＥＥＰＲＯＭに対する前記複数のプログラムからの
アクセス要求に応じて、前記ＥＥＰＲＯＭの該当するア
ドレスへの読み書き制御と、該当する前記プログラムへ
のデータ供給制御とを行う調停手段とを備え、前記調停
手段が、前記ステータスメモリに記憶されたアクセス要
求の処理状況に基づいて制御を行うものであることを特
徴としている。
【０００７】上記したＥＥＰＲＯＭの制御装置（１）に
よれば、前記調停手段が統合的にＥＥＰＲＯＭに対する
データの読み書き制御と該当する前記プログラムに対す
るデータの供給制御とを行うので、全体の優先度を考慮
したＥＥＰＲＯＭへのアクセスが可能となり、また設計
変更についても基本的には設計変更対象のプログラムと
前記調停手段の設計変更だけで対処可能となる。
よれば、前記調停手段が統合的にＥＥＰＲＯＭに対する
データの読み書き制御と該当する前記プログラムに対す
るデータの供給制御とを行うので、全体の優先度を考慮
したＥＥＰＲＯＭへのアクセスが可能となり、また設計
変更についても基本的には設計変更対象のプログラムと
前記調停手段の設計変更だけで対処可能となる。
【０００８】また、本発明に係るＥＥＰＲＯＭの制御装
置（２）は、上記ＥＥＰＲＯＭの制御装置（１）におい
て、前記ステータスメモリは、前記複数の各プログラム
が前記ＥＥＰＲＯＭに対するアクセス要求を行う時に、
前記複数の各プログラムにより前記ＥＥＰＲＯＭに対す
るアクセス処理待ちを示す処理待ちデータが書き込まれ
る処理待ち状態メモリ部を有し、前記調停手段は、前記
ステータスメモリに処理待ちデータが書き込まれている
場合に、前記ＥＥＰＲＯＭに対して該当するアクセス処
理を行わせるものであることを特徴としている。上記し
たＥＥＰＲＯＭの制御装置（２）によれば、前記調停手
段に、前記複数の各プログラムとデータを直接やりとり
させることなく、前記ステータスメモリのデータ記憶状
態に基づいた処理を行わせることが可能になるので、前
記調停手段及び前記プログラムの構成が簡単となり、ま
た設計変更も容易となる。
置（２）は、上記ＥＥＰＲＯＭの制御装置（１）におい
て、前記ステータスメモリは、前記複数の各プログラム
が前記ＥＥＰＲＯＭに対するアクセス要求を行う時に、
前記複数の各プログラムにより前記ＥＥＰＲＯＭに対す
るアクセス処理待ちを示す処理待ちデータが書き込まれ
る処理待ち状態メモリ部を有し、前記調停手段は、前記
ステータスメモリに処理待ちデータが書き込まれている
場合に、前記ＥＥＰＲＯＭに対して該当するアクセス処
理を行わせるものであることを特徴としている。上記し
たＥＥＰＲＯＭの制御装置（２）によれば、前記調停手
段に、前記複数の各プログラムとデータを直接やりとり
させることなく、前記ステータスメモリのデータ記憶状
態に基づいた処理を行わせることが可能になるので、前
記調停手段及び前記プログラムの構成が簡単となり、ま
た設計変更も容易となる。
【０００９】また、本発明に係るＥＥＰＲＯＭの制御装
置（３）は、上記ＥＥＰＲＯＭの制御装置（１）又は
（２）において、前記ステータスメモリは、前記複数の
プログラムからの前記ＥＥＰＲＯＭに対するアクセス要
求として、書き込み・読み込みの区別を示す区別データ
と、アクセスする前記ＥＥＰＲＯＭのアドレスと、書き
込みの場合の書き込みデータが書き込まれる要求内容メ
モリ部を有し、前記調停手段は、前記要求内容メモリに
書き込まれたデータに基づき、前記ＥＥＰＲＯＭに対し
て該当するアクセス処理を行わせるものであることを特
徴としている。上記したＥＥＰＲＯＭの制御装置（３）
によれば、前記調停手段に、前記複数のプログラムとデ
ータを直接やりとりさせることなく、前記要求内容メモ
リのデータ記憶状態に基づいて前記ＥＥＰＲＯＭに対す
るアクセス処理を行わせることが可能になるので、前記
調停手段及び前記プログラムの構成が簡単となり、また
設計変更も容易となる。
置（３）は、上記ＥＥＰＲＯＭの制御装置（１）又は
（２）において、前記ステータスメモリは、前記複数の
プログラムからの前記ＥＥＰＲＯＭに対するアクセス要
求として、書き込み・読み込みの区別を示す区別データ
と、アクセスする前記ＥＥＰＲＯＭのアドレスと、書き
込みの場合の書き込みデータが書き込まれる要求内容メ
モリ部を有し、前記調停手段は、前記要求内容メモリに
書き込まれたデータに基づき、前記ＥＥＰＲＯＭに対し
て該当するアクセス処理を行わせるものであることを特
徴としている。上記したＥＥＰＲＯＭの制御装置（３）
によれば、前記調停手段に、前記複数のプログラムとデ
ータを直接やりとりさせることなく、前記要求内容メモ
リのデータ記憶状態に基づいて前記ＥＥＰＲＯＭに対す
るアクセス処理を行わせることが可能になるので、前記
調停手段及び前記プログラムの構成が簡単となり、また
設計変更も容易となる。
【００１０】また、本発明に係るＥＥＰＲＯＭの制御装
置（４）は、上記ＥＥＰＲＯＭの制御装置（１）〜
（３）のいずれかにおいて、前記調停手段が、前記ＥＥ
ＰＲＯＭに対してアクセス処理を行わせる場合に、前記
ステータスメモリの該当アドレスに処理中を示す処理中
データを書き込むものであることを特徴としている。上
記したＥＥＰＲＯＭの制御装置（４）によれば、プログ
ラム側では、直接前記調停手段とデータをやりとりする
ことなく、前記ＥＥＰＲＯＭに対するアクセス処理状態
を把握することが可能になるので、前記プログラム側に
おける状態把握を迅速なものとして、迅速で適切なシス
テム制御が可能となる。
置（４）は、上記ＥＥＰＲＯＭの制御装置（１）〜
（３）のいずれかにおいて、前記調停手段が、前記ＥＥ
ＰＲＯＭに対してアクセス処理を行わせる場合に、前記
ステータスメモリの該当アドレスに処理中を示す処理中
データを書き込むものであることを特徴としている。上
記したＥＥＰＲＯＭの制御装置（４）によれば、プログ
ラム側では、直接前記調停手段とデータをやりとりする
ことなく、前記ＥＥＰＲＯＭに対するアクセス処理状態
を把握することが可能になるので、前記プログラム側に
おける状態把握を迅速なものとして、迅速で適切なシス
テム制御が可能となる。
【００１１】また、本発明に係るＥＥＰＲＯＭの制御装
置（５）は、上記ＥＥＰＲＯＭの装置（１）〜（４）の
いずれかにおいて、前記調停手段が、前記ＥＥＰＲＯＭ
に対するアクセス処理が終わった場合に、前記ステータ
スメモリの該当アドレスに次の指令待ち状態を示すアイ
ドルデータを書き込むものであることを特徴としてい
る。上記したＥＥＰＲＯＭの制御装置（５）によれば、
プログラム側では、直接前記調停手段とデータをやりと
りすることなく、前記ＥＥＰＲＯＭに対する次のアクセ
スが可能か否かを迅速に把握できるようになるので、前
記プログラム側で前記ＥＥＰＲＯＭに対する次のアクセ
ス指令を迅速に行うことができ、新しいデータによる適
切なシステム制御が可能となる。
置（５）は、上記ＥＥＰＲＯＭの装置（１）〜（４）の
いずれかにおいて、前記調停手段が、前記ＥＥＰＲＯＭ
に対するアクセス処理が終わった場合に、前記ステータ
スメモリの該当アドレスに次の指令待ち状態を示すアイ
ドルデータを書き込むものであることを特徴としてい
る。上記したＥＥＰＲＯＭの制御装置（５）によれば、
プログラム側では、直接前記調停手段とデータをやりと
りすることなく、前記ＥＥＰＲＯＭに対する次のアクセ
スが可能か否かを迅速に把握できるようになるので、前
記プログラム側で前記ＥＥＰＲＯＭに対する次のアクセ
ス指令を迅速に行うことができ、新しいデータによる適
切なシステム制御が可能となる。
【００１２】また、本発明に係るＥＥＰＲＯＭの制御装
置（６）は、上記ＥＥＰＲＯＭの制御装置（１）〜
（５）のいずれかにおいて、前記調停手段が、前記ＥＥ
ＰＲＯＭに対するアクセス処理を所定周期間隔で行うこ
とを特徴としている。上記したＥＥＰＲＯＭの制御装置
（６）によれば、前記ＥＥＰＲＯＭに対するアクセス処
理が所定周期間隔で行われるので、安定した処理が行わ
れ、またアクセス処理タイミングが予測可能なためプロ
グラム側での対応も容易となる。
置（６）は、上記ＥＥＰＲＯＭの制御装置（１）〜
（５）のいずれかにおいて、前記調停手段が、前記ＥＥ
ＰＲＯＭに対するアクセス処理を所定周期間隔で行うこ
とを特徴としている。上記したＥＥＰＲＯＭの制御装置
（６）によれば、前記ＥＥＰＲＯＭに対するアクセス処
理が所定周期間隔で行われるので、安定した処理が行わ
れ、またアクセス処理タイミングが予測可能なためプロ
グラム側での対応も容易となる。
【００１３】また、本発明に係るＥＥＰＲＯＭの制御装
置（７）は、上記ＥＥＰＲＯＭの制御装置（６）におい
て、前記ＥＥＰＲＯＭが自動車用の電子制御装置に搭載
され、前記所定周期を、イグニッションスイッチの状態
変化があった場合に所定時間短縮するものであることを
特徴としている。上記したＥＥＰＲＯＭの制御装置
（７）によれば、前記ＥＥＰＲＯＭへのアクセスが頻繁
に必要な期間、つまりイグニッションスイッチの状態変
化があった後の所定期間においては、前記ＥＥＰＲＯＭ
へのアクセスが短周期で行われるので、迅速で適切なシ
ステム制御が可能となる。また、前記ＥＥＰＲＯＭへの
アクセスがあまり必要でないと推定される期間には、前
記ＥＥＰＲＯＭへのアクセスが長周期で行われるので、
前記ＥＥＰＲＯＭへの不要なアクセスに伴う処理速度の
低下を抑えることが可能となる。
置（７）は、上記ＥＥＰＲＯＭの制御装置（６）におい
て、前記ＥＥＰＲＯＭが自動車用の電子制御装置に搭載
され、前記所定周期を、イグニッションスイッチの状態
変化があった場合に所定時間短縮するものであることを
特徴としている。上記したＥＥＰＲＯＭの制御装置
（７）によれば、前記ＥＥＰＲＯＭへのアクセスが頻繁
に必要な期間、つまりイグニッションスイッチの状態変
化があった後の所定期間においては、前記ＥＥＰＲＯＭ
へのアクセスが短周期で行われるので、迅速で適切なシ
ステム制御が可能となる。また、前記ＥＥＰＲＯＭへの
アクセスがあまり必要でないと推定される期間には、前
記ＥＥＰＲＯＭへのアクセスが長周期で行われるので、
前記ＥＥＰＲＯＭへの不要なアクセスに伴う処理速度の
低下を抑えることが可能となる。
【００１４】また、本発明に係るＥＥＰＲＯＭの制御装
置（８）は、上記ＥＥＰＲＯＭの制御装置（６）におい
て、前記所定周期を、前記ＥＥＰＲＯＭに対するアクセ
ス要求の発生頻度に基づき、発生頻度が高い程短くする
ものであることを特徴としている。上記したＥＥＰＲＯ
Ｍの制御装置（８）によれば、前記ＥＥＰＲＯＭへのア
クセスが頻繁に必要と推定される期間、つまり前記ＥＥ
ＰＲＯＭに対するアクセス要求の発生頻度が高い状態に
おいて、前記ＥＥＰＲＯＭへのアクセスが短周期で行わ
れるので、迅速で適切なシステム制御が可能となる。ま
た、前記ＥＥＰＲＯＭへのアクセスがあまり必要でない
と推定される期間には、前記ＥＥＰＲＯＭへのアクセス
が長周期で行われるので、前記ＥＥＰＲＯＭへの不要な
アクセスに伴う処理速度の低下を抑えることが可能とな
る。
置（８）は、上記ＥＥＰＲＯＭの制御装置（６）におい
て、前記所定周期を、前記ＥＥＰＲＯＭに対するアクセ
ス要求の発生頻度に基づき、発生頻度が高い程短くする
ものであることを特徴としている。上記したＥＥＰＲＯ
Ｍの制御装置（８）によれば、前記ＥＥＰＲＯＭへのア
クセスが頻繁に必要と推定される期間、つまり前記ＥＥ
ＰＲＯＭに対するアクセス要求の発生頻度が高い状態に
おいて、前記ＥＥＰＲＯＭへのアクセスが短周期で行わ
れるので、迅速で適切なシステム制御が可能となる。ま
た、前記ＥＥＰＲＯＭへのアクセスがあまり必要でない
と推定される期間には、前記ＥＥＰＲＯＭへのアクセス
が長周期で行われるので、前記ＥＥＰＲＯＭへの不要な
アクセスに伴う処理速度の低下を抑えることが可能とな
る。
【００１５】また、本発明に係るＥＥＰＲＯＭの制御装
置（９）は、上記ＥＥＰＲＯＭの制御装置（６）又は
（８）において、前記所定周期を、前記アクセス要求を
行ったプログラムに対応して変化させるものであること
を特徴としている。上記したＥＥＰＲＯＭの制御装置
（９）によれば、各プログラムが必要とする前記ＥＥＰ
ＲＯＭへのアクセス速度に応じた周期で前記ＥＥＰＲＯ
Ｍへのアクセスが行われるので、無駄に頻繁でない、適
切な頻度での前記ＥＥＰＲＯＭへのアクセスが可能とな
る。
置（９）は、上記ＥＥＰＲＯＭの制御装置（６）又は
（８）において、前記所定周期を、前記アクセス要求を
行ったプログラムに対応して変化させるものであること
を特徴としている。上記したＥＥＰＲＯＭの制御装置
（９）によれば、各プログラムが必要とする前記ＥＥＰ
ＲＯＭへのアクセス速度に応じた周期で前記ＥＥＰＲＯ
Ｍへのアクセスが行われるので、無駄に頻繁でない、適
切な頻度での前記ＥＥＰＲＯＭへのアクセスが可能とな
る。
【００１６】また、本発明に係るＥＥＰＲＯＭの制御装
置（１０）は、上記ＥＥＰＲＯＭの制御装置（８）又は
（９）において、前記所定周期の変化範囲に制限を加え
るものであることを特徴としている。上記したＥＥＰＲ
ＯＭの制御装置（１０）によれば、前記ＥＥＰＲＯＭへ
のアクセス周期が、異常に短くなったり、あるいは長く
なったりすることが防止されるので、前記ＥＥＰＲＯＭ
とのデータのやりとり遅延による制御の悪影響及び前記
ＥＥＰＲＯＭとのデータの不要な頻度でのやりとりによ
る処理速度の低下を抑えることが可能となる。
置（１０）は、上記ＥＥＰＲＯＭの制御装置（８）又は
（９）において、前記所定周期の変化範囲に制限を加え
るものであることを特徴としている。上記したＥＥＰＲ
ＯＭの制御装置（１０）によれば、前記ＥＥＰＲＯＭへ
のアクセス周期が、異常に短くなったり、あるいは長く
なったりすることが防止されるので、前記ＥＥＰＲＯＭ
とのデータのやりとり遅延による制御の悪影響及び前記
ＥＥＰＲＯＭとのデータの不要な頻度でのやりとりによ
る処理速度の低下を抑えることが可能となる。
【００１７】また、本発明に係るＥＥＰＲＯＭの制御装
置（１１）は、上記ＥＥＰＲＯＭの制御装置（１）〜
（１０）のいずれかにおいて、前記調停手段が、複数の
アクセス要求があった場合、前記プログラムに対して設
定された優先順位に従って、該当する前記ＥＥＰＲＯＭ
に対するデータの読み書き制御と該当する前記プログラ
ムに対するデータの供給制御を行うものであることを特
徴としている。上記したＥＥＰＲＯＭの制御装置（１
１）によれば、前記各プログラムにおいて要求される優
先順位に従った前記ＥＥＰＲＯＭに対するアクセス制御
が可能となるので、前記各プログラムの制御特性を適切
なものとすることが可能となる。
置（１１）は、上記ＥＥＰＲＯＭの制御装置（１）〜
（１０）のいずれかにおいて、前記調停手段が、複数の
アクセス要求があった場合、前記プログラムに対して設
定された優先順位に従って、該当する前記ＥＥＰＲＯＭ
に対するデータの読み書き制御と該当する前記プログラ
ムに対するデータの供給制御を行うものであることを特
徴としている。上記したＥＥＰＲＯＭの制御装置（１
１）によれば、前記各プログラムにおいて要求される優
先順位に従った前記ＥＥＰＲＯＭに対するアクセス制御
が可能となるので、前記各プログラムの制御特性を適切
なものとすることが可能となる。
【００１８】また、本発明に係るＥＥＰＲＯＭの制御装
置（１２）は、上記ＥＥＰＲＯＭの制御装置（１１）に
おいて、前記優先順位を、前記プログラムに対して固定
順位として設定することを特徴としている。上記したＥ
ＥＰＲＯＭの制御装置（１２）によれば、常に高速な前
記ＥＥＰＲＯＭとのアクセスが必要なプログラムが存在
する場合に、当該プログラムによる制御を常に適切なも
のとすることが可能となる。
置（１２）は、上記ＥＥＰＲＯＭの制御装置（１１）に
おいて、前記優先順位を、前記プログラムに対して固定
順位として設定することを特徴としている。上記したＥ
ＥＰＲＯＭの制御装置（１２）によれば、常に高速な前
記ＥＥＰＲＯＭとのアクセスが必要なプログラムが存在
する場合に、当該プログラムによる制御を常に適切なも
のとすることが可能となる。
【００１９】また、本発明に係るＥＥＰＲＯＭの制御装
置（１３）は、上記ＥＥＰＲＯＭの制御装置（１２）に
おいて、前記優先順位を、前記各プログラムの順番に上
位となるように変更するものであることを特徴としてい
る。上記したＥＥＰＲＯＭの制御装置（１３）によれ
ば、前記各プログラムにおける前記ＥＥＰＲＯＭとのア
クセス速度が均等化され、前記各プログラムの前記ＥＥ
ＰＲＯＭへのアクセス速度が同等な場合に、前記各プロ
グラムによる制御をバランスのとれたものとすることが
可能となる。
置（１３）は、上記ＥＥＰＲＯＭの制御装置（１２）に
おいて、前記優先順位を、前記各プログラムの順番に上
位となるように変更するものであることを特徴としてい
る。上記したＥＥＰＲＯＭの制御装置（１３）によれ
ば、前記各プログラムにおける前記ＥＥＰＲＯＭとのア
クセス速度が均等化され、前記各プログラムの前記ＥＥ
ＰＲＯＭへのアクセス速度が同等な場合に、前記各プロ
グラムによる制御をバランスのとれたものとすることが
可能となる。
【００２０】また、本発明に係るＥＥＰＲＯＭの制御装
置（１４）は、上記ＥＥＰＲＯＭの制御装置（７）にお
いて、前記調停手段が、前記各プログラムによる前記ア
クセス要求の有無検出処理と、アクセス要求が検出され
た場合の前記ＥＥＰＲＯＭに対するアクセス処理とを、
所定周期間隔で、かつ１周期当たり１プログラムについ
て、設定された所定の順番で行うものであることを特徴
としている。上記したＥＥＰＲＯＭの制御装置（１４）
によれば、前記各プログラムにおける前記ＥＥＰＲＯＭ
とのアクセスを必要な頻度（速度）で行うことができ、
前記各プログラムによる制御を適切で、バランスのとれ
たものとすることが可能となる。
置（１４）は、上記ＥＥＰＲＯＭの制御装置（７）にお
いて、前記調停手段が、前記各プログラムによる前記ア
クセス要求の有無検出処理と、アクセス要求が検出され
た場合の前記ＥＥＰＲＯＭに対するアクセス処理とを、
所定周期間隔で、かつ１周期当たり１プログラムについ
て、設定された所定の順番で行うものであることを特徴
としている。上記したＥＥＰＲＯＭの制御装置（１４）
によれば、前記各プログラムにおける前記ＥＥＰＲＯＭ
とのアクセスを必要な頻度（速度）で行うことができ、
前記各プログラムによる制御を適切で、バランスのとれ
たものとすることが可能となる。
【００２１】また、本発明に係るＥＥＰＲＯＭの制御装
置（１５）は、上記ＥＥＰＲＯＭの制御装置（３）〜
（１４）のいずれかにおいて、前記調停手段が、前記ア
クセス要求によりアクセスする前記ＥＥＰＲＯＭのアド
レスを、前記各プログラムに応じて予め設定された上位
アドレスデータと、前記各プログラムで同一桁数の下位
アドレスデータとを合成して作成するものであることを
特徴としている。上記したＥＥＰＲＯＭの制御装置（１
５）によれば、各プログラムでは、他のプログラムを考
慮して前記ＥＥＰＲＯＭの使用領域を完全な値として設
定する必要がなく、下位アドレスデータだけを設定すれ
ばよいので、各プログラムを容易に作成及び変更するこ
とができ、また新たなプログラムの追加や前記ＥＥＰＲ
ＯＭの容量変更に対しても、原則的には各プログラムの
変更を必要とせず、前記調停手段だけの変更で対応でき
ることとなる。
置（１５）は、上記ＥＥＰＲＯＭの制御装置（３）〜
（１４）のいずれかにおいて、前記調停手段が、前記ア
クセス要求によりアクセスする前記ＥＥＰＲＯＭのアド
レスを、前記各プログラムに応じて予め設定された上位
アドレスデータと、前記各プログラムで同一桁数の下位
アドレスデータとを合成して作成するものであることを
特徴としている。上記したＥＥＰＲＯＭの制御装置（１
５）によれば、各プログラムでは、他のプログラムを考
慮して前記ＥＥＰＲＯＭの使用領域を完全な値として設
定する必要がなく、下位アドレスデータだけを設定すれ
ばよいので、各プログラムを容易に作成及び変更するこ
とができ、また新たなプログラムの追加や前記ＥＥＰＲ
ＯＭの容量変更に対しても、原則的には各プログラムの
変更を必要とせず、前記調停手段だけの変更で対応でき
ることとなる。
【００２２】また、本発明に係るＥＥＰＲＯＭの制御装
置（１６）は、上記したＥＥＰＲＯＭの制御装置（５）
において、前記調停手段が、前記ステータスメモリの該
当アドレスにアイドルデータが書き込まれている場合に
のみ、前記アクセス要求を受け付けるものであることを
特徴としている。上記したＥＥＰＲＯＭの制御装置（１
６）によれば、前記ＥＥＰＲＯＭへのアクセス指令が可
能な時にのみ、アクセス要求を受け付けるので、無駄な
処理の発生を抑え、処理速度を向上させることができ
る。
置（１６）は、上記したＥＥＰＲＯＭの制御装置（５）
において、前記調停手段が、前記ステータスメモリの該
当アドレスにアイドルデータが書き込まれている場合に
のみ、前記アクセス要求を受け付けるものであることを
特徴としている。上記したＥＥＰＲＯＭの制御装置（１
６）によれば、前記ＥＥＰＲＯＭへのアクセス指令が可
能な時にのみ、アクセス要求を受け付けるので、無駄な
処理の発生を抑え、処理速度を向上させることができ
る。
【００２３】また、本発明に係る処理方法（１）は、上
記ＥＥＰＲＯＭの制御装置（５）ののＥＥＰＲＯＭへの
アクセス要求方法であって、前記ステータスメモリの該
当アドレスにアイドルデータが書き込まれている場合に
のみ、前記ＥＥＰＲＯＭに対するアクセス要求を行うこ
とを特徴としている。上記したＥＥＰＲＯＭへのアクセ
ス要求方法（１）によれば、前記ＥＥＰＲＯＭへのアク
セスが可能な時にのみ、アクセス要求を行うようになる
ので、無駄な処理の発生を抑え、処理速度を向上させる
ことができる。
記ＥＥＰＲＯＭの制御装置（５）ののＥＥＰＲＯＭへの
アクセス要求方法であって、前記ステータスメモリの該
当アドレスにアイドルデータが書き込まれている場合に
のみ、前記ＥＥＰＲＯＭに対するアクセス要求を行うこ
とを特徴としている。上記したＥＥＰＲＯＭへのアクセ
ス要求方法（１）によれば、前記ＥＥＰＲＯＭへのアク
セスが可能な時にのみ、アクセス要求を行うようになる
ので、無駄な処理の発生を抑え、処理速度を向上させる
ことができる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態に係る
ＥＥＰＲＯＭの制御装置を図面に基づいて説明する。図
１は実施の形態に係る自動車エンジン制御用の電子制御
ユニット（ＥＣＵ）の構成を示すブロック図であり、メ
モリ４に記憶されたプログラムについては機能構成ブロ
ックとして示している。
ＥＥＰＲＯＭの制御装置を図面に基づいて説明する。図
１は実施の形態に係る自動車エンジン制御用の電子制御
ユニット（ＥＣＵ）の構成を示すブロック図であり、メ
モリ４に記憶されたプログラムについては機能構成ブロ
ックとして示している。
【００２５】エンジン制御ＥＣＵ１は、自動車の各部に
設置された各種センサからの信号を演算処理して、エン
ジン関連の各種アクチュエータ、例えばインジェクタ、
点火装置、トランスミッション、イモビライザー等を制
御するもので、演算処理を行うマイコン２、マイコン２
等の各構成に定電圧電力を供給するレギュレータ７、エ
ンジン制御における学習値、イモビライザー用の暗証番
号を記憶する電気的消去可能で書き込み可能なＥＥＰＲ
ＯＭ（Ｅ2 ＰＲＯＭ）６等を含んで構成されている。ま
た、マイコン２は、中央演算処理装置（ＣＰＵ）３、プ
ログラム、各種制御データ等が記憶されたＲＯＭ、及び
演算処理時にデータの一時記憶の為に用いられるＲＡＭ
からなるメモリ４、またＥＥＰＲＯＭ６との間のデータ
通信のためのＩ／Ｏポート５等を含んで構成されてい
る。
設置された各種センサからの信号を演算処理して、エン
ジン関連の各種アクチュエータ、例えばインジェクタ、
点火装置、トランスミッション、イモビライザー等を制
御するもので、演算処理を行うマイコン２、マイコン２
等の各構成に定電圧電力を供給するレギュレータ７、エ
ンジン制御における学習値、イモビライザー用の暗証番
号を記憶する電気的消去可能で書き込み可能なＥＥＰＲ
ＯＭ（Ｅ2 ＰＲＯＭ）６等を含んで構成されている。ま
た、マイコン２は、中央演算処理装置（ＣＰＵ）３、プ
ログラム、各種制御データ等が記憶されたＲＯＭ、及び
演算処理時にデータの一時記憶の為に用いられるＲＡＭ
からなるメモリ４、またＥＥＰＲＯＭ６との間のデータ
通信のためのＩ／Ｏポート５等を含んで構成されてい
る。
【００２６】メモリ４には、イモビライザー用のイモビ
プログラム、トランスミッション制御用のＥＣＴプログ
ラム、空燃比制御用のＡ／Ｆプログラム等のアプリケー
ションプログラム、各プログラムにおけるＥＥＰＲＯＭ
６に対するアクセスを制御するためのプログラムである
調停部１１、Ｉ／Ｏポート５の動作制御を行いＥＥＰＲ
ＯＭ６に対する書き込み・読み出し動作を行うプログラ
ムであるＥＥＰＲＯＭドライバ１２等が記憶されてい
る。そして、調停部１１が、イモビプログラム８、ＥＣ
Ｔプログラム９、Ａ／Ｆプログラム１０からのＥＥＰＲ
ＯＭドライバ１２へのアクセス要求に基づき、ＥＥＰＲ
ＯＭドライバ１２へのアクセス処理、つまりデータの書
き込み、読み込み処理を行い、必要に応じてアクセス要
求のあったプログラムに対して書き込み完了のデータ供
給、読み出したデータの供給等を行う。
プログラム、トランスミッション制御用のＥＣＴプログ
ラム、空燃比制御用のＡ／Ｆプログラム等のアプリケー
ションプログラム、各プログラムにおけるＥＥＰＲＯＭ
６に対するアクセスを制御するためのプログラムである
調停部１１、Ｉ／Ｏポート５の動作制御を行いＥＥＰＲ
ＯＭ６に対する書き込み・読み出し動作を行うプログラ
ムであるＥＥＰＲＯＭドライバ１２等が記憶されてい
る。そして、調停部１１が、イモビプログラム８、ＥＣ
Ｔプログラム９、Ａ／Ｆプログラム１０からのＥＥＰＲ
ＯＭドライバ１２へのアクセス要求に基づき、ＥＥＰＲ
ＯＭドライバ１２へのアクセス処理、つまりデータの書
き込み、読み込み処理を行い、必要に応じてアクセス要
求のあったプログラムに対して書き込み完了のデータ供
給、読み出したデータの供給等を行う。
【００２７】図２は、ＥＥＰＲＯＭドライバ１２に対す
るアクセスの状態の概念を示す説明図で、（１）は書き
込み処理、（２）は読み出し処理を示している。書き込
み処理では、先ず各アプリケーションプログラムから調
停部１１に対して書き込み処理要求が出される。調停部
１１は、これら各書き込み処理要求に対して優先度等を
判断し、優先順位の高い書き込み処理要求についてＥＥ
ＰＲＯＭ６にデータを書き込む様にＥＥＰＲＯＭドライ
バ１２に書込アドレス及び書込データを供給する。そし
て対応するアプリケーションプログラムに対してデータ
の書き込みが完了したことを示す完了通知を供給する。
るアクセスの状態の概念を示す説明図で、（１）は書き
込み処理、（２）は読み出し処理を示している。書き込
み処理では、先ず各アプリケーションプログラムから調
停部１１に対して書き込み処理要求が出される。調停部
１１は、これら各書き込み処理要求に対して優先度等を
判断し、優先順位の高い書き込み処理要求についてＥＥ
ＰＲＯＭ６にデータを書き込む様にＥＥＰＲＯＭドライ
バ１２に書込アドレス及び書込データを供給する。そし
て対応するアプリケーションプログラムに対してデータ
の書き込みが完了したことを示す完了通知を供給する。
【００２８】読み出し処理では、先ず各アプリケーショ
ンプログラムから調停部１１に対して読み出し処理要求
が出される。調停部１１は、これら各読み出し処理要求
に対して優先度等を判断し、優先順位の高い読み出し処
理要求についてＥＥＰＲＯＭ６からデータを読み出す様
にＥＥＰＲＯＭドライバ１２に読出アドレスを供給す
る。そして、調停部１１は、この読出アドレスに基づい
てＥＥＰＲＯＭドライバ１２が読み出したデータを対応
するアプリケーションプログラムに対して供給する。
ンプログラムから調停部１１に対して読み出し処理要求
が出される。調停部１１は、これら各読み出し処理要求
に対して優先度等を判断し、優先順位の高い読み出し処
理要求についてＥＥＰＲＯＭ６からデータを読み出す様
にＥＥＰＲＯＭドライバ１２に読出アドレスを供給す
る。そして、調停部１１は、この読出アドレスに基づい
てＥＥＰＲＯＭドライバ１２が読み出したデータを対応
するアプリケーションプログラムに対して供給する。
【００２９】つまり、調停部１１は、各アプリケーショ
ンプログラムのＥＥＰＲＯＭ６に対するアクセスを総合
的に仲介する動作を行う。このため、各アプリケーショ
ンプログラムは、他のアプリケーションプログラムの動
作を気にすることなくＥＥＰＲＯＭ６へのアクセス要求
を行えば良いこととなるため、アプリケーションプログ
ラムの作成が容易になる。また、アプリケーションプロ
グラムを追加する場合でも、原理的には他のアプリケー
ションプログラムの変更は必要はなく、調停部１１を若
干変更するだけで済むので、アプリケーションプログラ
ムの追加作業が容易になる。また、ＥＥＰＲＯＭ６への
アクセスの優先度についても、調停部１１の変更により
行えるので、装置の動作の最適化のための調整等に対し
ても対応がし易くなる。
ンプログラムのＥＥＰＲＯＭ６に対するアクセスを総合
的に仲介する動作を行う。このため、各アプリケーショ
ンプログラムは、他のアプリケーションプログラムの動
作を気にすることなくＥＥＰＲＯＭ６へのアクセス要求
を行えば良いこととなるため、アプリケーションプログ
ラムの作成が容易になる。また、アプリケーションプロ
グラムを追加する場合でも、原理的には他のアプリケー
ションプログラムの変更は必要はなく、調停部１１を若
干変更するだけで済むので、アプリケーションプログラ
ムの追加作業が容易になる。また、ＥＥＰＲＯＭ６への
アクセスの優先度についても、調停部１１の変更により
行えるので、装置の動作の最適化のための調整等に対し
ても対応がし易くなる。
【００３０】図３は、各アプリケーションプログラムか
らのアクセス要求データを記憶するアクセス要求メモリ
の構成を示すメモリ構成図である。アクセス要求メモリ
には、各アプリケーションプログラムに対して付与され
る識別番号であるＩＤコードと、アクセス処理状態を示
す処理ステータスデータ、ＥＥＰＲＯＭ６に対するアク
セスのためのアクセス条件データが、各アプリケーショ
ンプログラム毎に記憶できるようになっている。そし
て、処理ステータスデータとしては、アクセス指令可能
な空状態である「ＩＤＬＥ」、アクセス指令済でアクセ
ス処理を待っている状態である「処理待ち」、ＥＥＰＲ
ＯＭ６に対する書き込み・読み出し処理中である「処理
中」があり、またアクセス条件データとしては、ＥＥＰ
ＲＯＭ６におけるアクセス位置を示すアドレス、書き込
み・読み出しするデータ、書き込み・読み出しを区別す
るＲ／Ｗデータがある。そして、このアクセス要求メモ
リに、各アプリケーションプログラム及び調停部１１
が、対応する位置（アドレス）に必要なデータを書き込
み、また対応する位置からデータを読み出すことによ
り、各アプリケーションプログラムがＥＥＰＲＯＭ６に
データを読み書きすることとなる。
らのアクセス要求データを記憶するアクセス要求メモリ
の構成を示すメモリ構成図である。アクセス要求メモリ
には、各アプリケーションプログラムに対して付与され
る識別番号であるＩＤコードと、アクセス処理状態を示
す処理ステータスデータ、ＥＥＰＲＯＭ６に対するアク
セスのためのアクセス条件データが、各アプリケーショ
ンプログラム毎に記憶できるようになっている。そし
て、処理ステータスデータとしては、アクセス指令可能
な空状態である「ＩＤＬＥ」、アクセス指令済でアクセ
ス処理を待っている状態である「処理待ち」、ＥＥＰＲ
ＯＭ６に対する書き込み・読み出し処理中である「処理
中」があり、またアクセス条件データとしては、ＥＥＰ
ＲＯＭ６におけるアクセス位置を示すアドレス、書き込
み・読み出しするデータ、書き込み・読み出しを区別す
るＲ／Ｗデータがある。そして、このアクセス要求メモ
リに、各アプリケーションプログラム及び調停部１１
が、対応する位置（アドレス）に必要なデータを書き込
み、また対応する位置からデータを読み出すことによ
り、各アプリケーションプログラムがＥＥＰＲＯＭ６に
データを読み書きすることとなる。
【００３１】図４は、マイコン２の行う処理を示すフロ
ーチャートで、（１）は調停部１１の行うアクセス処
理、（２）は各アプリケーションプログラムの行うアク
セス処理を示している。
ーチャートで、（１）は調停部１１の行うアクセス処
理、（２）は各アプリケーションプログラムの行うアク
セス処理を示している。
【００３２】調停部１１の行うアクセス処理は所定周期
毎に行われる。ステップＳ１では、アクセス要求メモリ
の記憶内容から、全てのＩＤコード（各アプリケーショ
ンプログラムに対応）に対する処理ステータスデータが
「ＩＤＬＥ」か否かを判断し、「ＩＤＬＥ」であれば処
理を終え、「ＩＤＬＥ」でなければステップＳ２に移
る。ステップＳ２では、処理ステータスデータが「処理
待ち」であるＩＤコードの中から優先順位に従い処理対
象とするＩＤコードを選択し、ステップＳ３に移る。ス
テップＳ３では、選択したＩＤコードに対応する処理ス
テータスデータを「処理待ち」から「処理中」に変更し
てステップＳ４に移る。ステップＳ４では、選択したＩ
Ｄコードに対応するアクセス条件データ、つまりＥＥＰ
ＲＯＭ６におけるアクセス位置を示すアドレス、書き込
み・読み出しするデータ、書き込み・読み出しを区別す
るＲ／Ｗデータに基づいてＥＥＰＲＯＭ６に対してデー
タの書き込み、あるいは読み出しを行い、ステップＳ５
に移る。ステップＳ５では、選択したＩＤコードに対応
するアプリケーションプログラムに対してＥＥＰＲＯＭ
６へのアクセス処理が完了したことを通知し、ステップ
Ｓ６に移る。ステップＳ６では、選択したＩＤコードに
対応する処理ステータスデータを「処理中」から「ＩＤ
ＬＥ」に変更して処理を終える。
毎に行われる。ステップＳ１では、アクセス要求メモリ
の記憶内容から、全てのＩＤコード（各アプリケーショ
ンプログラムに対応）に対する処理ステータスデータが
「ＩＤＬＥ」か否かを判断し、「ＩＤＬＥ」であれば処
理を終え、「ＩＤＬＥ」でなければステップＳ２に移
る。ステップＳ２では、処理ステータスデータが「処理
待ち」であるＩＤコードの中から優先順位に従い処理対
象とするＩＤコードを選択し、ステップＳ３に移る。ス
テップＳ３では、選択したＩＤコードに対応する処理ス
テータスデータを「処理待ち」から「処理中」に変更し
てステップＳ４に移る。ステップＳ４では、選択したＩ
Ｄコードに対応するアクセス条件データ、つまりＥＥＰ
ＲＯＭ６におけるアクセス位置を示すアドレス、書き込
み・読み出しするデータ、書き込み・読み出しを区別す
るＲ／Ｗデータに基づいてＥＥＰＲＯＭ６に対してデー
タの書き込み、あるいは読み出しを行い、ステップＳ５
に移る。ステップＳ５では、選択したＩＤコードに対応
するアプリケーションプログラムに対してＥＥＰＲＯＭ
６へのアクセス処理が完了したことを通知し、ステップ
Ｓ６に移る。ステップＳ６では、選択したＩＤコードに
対応する処理ステータスデータを「処理中」から「ＩＤ
ＬＥ」に変更して処理を終える。
【００３３】各アプリケーションプログラムの行うアク
セス処理は、ＥＥＰＲＯＭ６へのアクセスが必要となっ
た時点で行われる。ステップＳ７では、アクセス要求メ
モリの記憶内容から、自己のＩＤコードに対する処理ス
テータスデータが「ＩＤＬＥ」か否かを判断し、「ＩＤ
ＬＥ」であれば、つまりアクセス可能（アクセス処理
空）状態であればステップＳ８に移り、「ＩＤＬＥ」で
なければ処理を終える。ステップＳ８では、アクセス処
理の要求値（アクセス条件データ）、つまりＥＥＰＲＯ
Ｍ６におけるアクセス位置を示すアドレス、書き込み・
読み出しするデータ、書き込み・読み出しを区別するＲ
／Ｗデータを、アクセス要求メモリの自己ＩＤデータに
対応する部分に書き込み、ステップＳ９に移る。ステッ
プＳ９では、自己ＩＤコードに対応する処理ステータス
データを「ＩＤＬＥ」から「処理待ち」に変更して処理
を終える。尚、各アプリケーションプログラムは、デー
タの読み込み要求をした場合においてアクセス処理が完
了したことが通知された時には、アクセス要求メモリに
おける自己ＩＤデータに対応する部分から読み出しデー
タを読み取る処理を行う。
セス処理は、ＥＥＰＲＯＭ６へのアクセスが必要となっ
た時点で行われる。ステップＳ７では、アクセス要求メ
モリの記憶内容から、自己のＩＤコードに対する処理ス
テータスデータが「ＩＤＬＥ」か否かを判断し、「ＩＤ
ＬＥ」であれば、つまりアクセス可能（アクセス処理
空）状態であればステップＳ８に移り、「ＩＤＬＥ」で
なければ処理を終える。ステップＳ８では、アクセス処
理の要求値（アクセス条件データ）、つまりＥＥＰＲＯ
Ｍ６におけるアクセス位置を示すアドレス、書き込み・
読み出しするデータ、書き込み・読み出しを区別するＲ
／Ｗデータを、アクセス要求メモリの自己ＩＤデータに
対応する部分に書き込み、ステップＳ９に移る。ステッ
プＳ９では、自己ＩＤコードに対応する処理ステータス
データを「ＩＤＬＥ」から「処理待ち」に変更して処理
を終える。尚、各アプリケーションプログラムは、デー
タの読み込み要求をした場合においてアクセス処理が完
了したことが通知された時には、アクセス要求メモリに
おける自己ＩＤデータに対応する部分から読み出しデー
タを読み取る処理を行う。
【００３４】図５は、上述の処理を行った場合における
動作例を示すタイムチャートである。時刻Ｔ１でアプリ
ケーションプログラム１（ＩＤ１）からアクセス要求が
あると、ＩＤ１の処理ステータスデータは「ＩＤＬＥ」
から「処理待ち」となる。同様に、時刻Ｔ２でアプリケ
ーションプログラム０（ＩＤ０）からアクセス要求があ
ると、ＩＤ０の処理ステータスデータは「ＩＤＬＥ」か
ら「処理待ち」となる。時刻Ｔ３で調停部１１の行うア
クセス処理開始タイミングになると、優先順位の高いＩ
Ｄ０のアクセス処理が開始され、ＩＤ０の処理ステータ
スデータは「処理待ち」から「処理中」となる。そし
て、アクセス処理が完了するとアプリケーションプログ
ラム０に対してアクセス処理完了通知がなされ、ＩＤ０
の処理ステータスデータは「処理中」から「ＩＤＬＥ」
となる。また時刻Ｔ４でアプリケーションプログラム２
（ＩＤ２）からアクセス要求があると、ＩＤ２の処理ス
テータスデータは「ＩＤＬＥ」から「処理待ち」とな
る。そして、時刻Ｔ５で調停部１１の行うアクセス処理
開始タイミングとなると、時刻Ｔ３の時と同様、優先順
位の高いＩＤ１のアクセス処理が開始され、ＩＤ１の処
理ステータスデータは「処理待ち」から「処理中」とな
り、またアクセス処理が完了するとアプリケーションプ
ログラム１に対してアクセス処理完了通知がなされ、Ｉ
Ｄ１の処理ステータスデータは「処理中」から「ＩＤＬ
Ｅ」となる。以後、同様の動作が繰り返されることとな
る。
動作例を示すタイムチャートである。時刻Ｔ１でアプリ
ケーションプログラム１（ＩＤ１）からアクセス要求が
あると、ＩＤ１の処理ステータスデータは「ＩＤＬＥ」
から「処理待ち」となる。同様に、時刻Ｔ２でアプリケ
ーションプログラム０（ＩＤ０）からアクセス要求があ
ると、ＩＤ０の処理ステータスデータは「ＩＤＬＥ」か
ら「処理待ち」となる。時刻Ｔ３で調停部１１の行うア
クセス処理開始タイミングになると、優先順位の高いＩ
Ｄ０のアクセス処理が開始され、ＩＤ０の処理ステータ
スデータは「処理待ち」から「処理中」となる。そし
て、アクセス処理が完了するとアプリケーションプログ
ラム０に対してアクセス処理完了通知がなされ、ＩＤ０
の処理ステータスデータは「処理中」から「ＩＤＬＥ」
となる。また時刻Ｔ４でアプリケーションプログラム２
（ＩＤ２）からアクセス要求があると、ＩＤ２の処理ス
テータスデータは「ＩＤＬＥ」から「処理待ち」とな
る。そして、時刻Ｔ５で調停部１１の行うアクセス処理
開始タイミングとなると、時刻Ｔ３の時と同様、優先順
位の高いＩＤ１のアクセス処理が開始され、ＩＤ１の処
理ステータスデータは「処理待ち」から「処理中」とな
り、またアクセス処理が完了するとアプリケーションプ
ログラム１に対してアクセス処理完了通知がなされ、Ｉ
Ｄ１の処理ステータスデータは「処理中」から「ＩＤＬ
Ｅ」となる。以後、同様の動作が繰り返されることとな
る。
【００３５】次に、調停部１１の行うアクセス処理の処
理周期の設定に関して説明する。図６は調停部１１の行
うアクセス処理の処理周期の状態を示すタイムチャート
で、、図７はその動作を実現するためのフローチャート
である。この処理周期Ｔの設定方法の特徴は、ＥＥＰＲ
ＯＭ６に対するアクセス頻度が高くなる、イグニッショ
ンキー操作時（イグニッションキーＯＮ時は学習値や暗
証番号の読み出し等が必要で、イグニッションキーＯＦ
Ｆ時は学習値の書き込み等が必要となる）に、所定時間
（ｔ時間）だけ処理周期Ｔを短縮するものである。
理周期の設定に関して説明する。図６は調停部１１の行
うアクセス処理の処理周期の状態を示すタイムチャート
で、、図７はその動作を実現するためのフローチャート
である。この処理周期Ｔの設定方法の特徴は、ＥＥＰＲ
ＯＭ６に対するアクセス頻度が高くなる、イグニッショ
ンキー操作時（イグニッションキーＯＮ時は学習値や暗
証番号の読み出し等が必要で、イグニッションキーＯＦ
Ｆ時は学習値の書き込み等が必要となる）に、所定時間
（ｔ時間）だけ処理周期Ｔを短縮するものである。
【００３６】この周期設定処理は所定時間毎に行われ
る。ステップＳ１１では、イグニッションキー操作があ
ったか否かを、つまりイグニッションスイッチの状態変
化があったか否かを判断し、イグニッションキー操作が
あればステップＳ１４に移り、なければステップＳ１２
に移る。ステップＳ１２ではＯＮカウンタをリセット
（０）し、ステップＳ１３に移る。ステップＳ１３で
は、処理周期Ｔを短周期、例えば４ｍｓに設定して処理
を終える。ステップＳ１４では、ＯＮカウンタに１加算
し、ステップＳ１５に移る。ステップＳ１５では、オー
バーフロー処理、つまりＯＮカウンタ値が最大値を越え
０になるような場合に、０にせずに最大値に保持する処
理を行い、ステップＳ１６に移る。ステップＳ１６で
は、ＯＮカウンタが所定値（処理周期Ｔの短縮期間（ｔ
時間）に対応）未満か否かを判断し、未満であると判断
すればステップＳ１３に移り、以上であると判断すれば
ステップＳ１７に移る。ステップＳ１７では、処理周期
Ｔを長周期、例えば６５ｍｓに設定して処理を終える。
る。ステップＳ１１では、イグニッションキー操作があ
ったか否かを、つまりイグニッションスイッチの状態変
化があったか否かを判断し、イグニッションキー操作が
あればステップＳ１４に移り、なければステップＳ１２
に移る。ステップＳ１２ではＯＮカウンタをリセット
（０）し、ステップＳ１３に移る。ステップＳ１３で
は、処理周期Ｔを短周期、例えば４ｍｓに設定して処理
を終える。ステップＳ１４では、ＯＮカウンタに１加算
し、ステップＳ１５に移る。ステップＳ１５では、オー
バーフロー処理、つまりＯＮカウンタ値が最大値を越え
０になるような場合に、０にせずに最大値に保持する処
理を行い、ステップＳ１６に移る。ステップＳ１６で
は、ＯＮカウンタが所定値（処理周期Ｔの短縮期間（ｔ
時間）に対応）未満か否かを判断し、未満であると判断
すればステップＳ１３に移り、以上であると判断すれば
ステップＳ１７に移る。ステップＳ１７では、処理周期
Ｔを長周期、例えば６５ｍｓに設定して処理を終える。
【００３７】図８、図９は、調停部１１の行うアクセス
処理の処理周期の別の設定方法を示すフローチャート
で、図８の方法は、アクセス処理要求の頻度が高い程、
処理周期を短くする方法、また図９の方法は、アクセス
処理要求のあったアプリケーションプログラムに応じて
処理周期の短縮量を適切な値に設定する方法である。
処理の処理周期の別の設定方法を示すフローチャート
で、図８の方法は、アクセス処理要求の頻度が高い程、
処理周期を短くする方法、また図９の方法は、アクセス
処理要求のあったアプリケーションプログラムに応じて
処理周期の短縮量を適切な値に設定する方法である。
【００３８】先ず図８に示した処理について説明する。
尚、この処理は所定時間毎に行われる。ステップＳ２１
では、処理ステータスデータからアクセス処理要求があ
ったか否かを（「処理待ち」があるか否かを）判断し、
有ればステップＳ２４に移り、無ければステップＳ２２
に移る。ステップＳ２２では、処理周期Ｔを所定時間α
だけ延長し、ステップＳ２３に移る。ステップＳ２４で
は、処理周期Ｔを所定時間αだけ短縮し、ステップＳ２
３に移る。ステップＳ２３では、処理周期Ｔが上限値
（Ｔｍａｘ）を越える場合、あるいは下限値（Ｔｍｉ
ｎ）を下回る場合に、上限値Ｔｍａｘ、あるいは下限値
Ｔｍｉｎとするガード処理を行い処理を終える。このガ
ード処理により、処理周期Ｔが不必要に大きくなった
り、小さくなったりすることを防止できる。
尚、この処理は所定時間毎に行われる。ステップＳ２１
では、処理ステータスデータからアクセス処理要求があ
ったか否かを（「処理待ち」があるか否かを）判断し、
有ればステップＳ２４に移り、無ければステップＳ２２
に移る。ステップＳ２２では、処理周期Ｔを所定時間α
だけ延長し、ステップＳ２３に移る。ステップＳ２４で
は、処理周期Ｔを所定時間αだけ短縮し、ステップＳ２
３に移る。ステップＳ２３では、処理周期Ｔが上限値
（Ｔｍａｘ）を越える場合、あるいは下限値（Ｔｍｉ
ｎ）を下回る場合に、上限値Ｔｍａｘ、あるいは下限値
Ｔｍｉｎとするガード処理を行い処理を終える。このガ
ード処理により、処理周期Ｔが不必要に大きくなった
り、小さくなったりすることを防止できる。
【００３９】次に図９に示した処理について説明する。
尚、この処理は所定時間毎に行われる。ステップＳ３１
では、処理ステータスデータからアクセス処理要求があ
ったか否かを（「処理待ち」があるか否かを）判断し、
有ればステップＳ３４に移り、無ければステップＳ３２
に移る。ステップＳ３２では、処理周期Ｔを所定時間α
だけ延長し、ステップＳ３３に移る。ステップＳ３４で
は、処理周期Ｔをアクセス処理要求があったアプリケー
ションプログラムに対応した値（例えば、イモビ：４ｍ
ｓ、ＥＣＴ：８ｍｓ、Ａ／Ｆ：４ｍｓ）とし、ステップ
Ｓ３３に移る。ステップＳ３３では、処理周期Ｔが上限
値（Ｔｍａｘ）を越える場合、あるいは下限値（Ｔｍｉ
ｎ）を下回る場合（本例の場合は原則的には発生せず不
要な処理であるが、ノイズ等によるデータ化けの対策と
して行う）に、上限値Ｔｍａｘ、あるいは下限値Ｔｍｉ
ｎとするガード処理を行い処理を終える。このガード処
理により、処理周期Ｔが不必要に大きくなったり、小さ
くなったりすることを防止できる。
尚、この処理は所定時間毎に行われる。ステップＳ３１
では、処理ステータスデータからアクセス処理要求があ
ったか否かを（「処理待ち」があるか否かを）判断し、
有ればステップＳ３４に移り、無ければステップＳ３２
に移る。ステップＳ３２では、処理周期Ｔを所定時間α
だけ延長し、ステップＳ３３に移る。ステップＳ３４で
は、処理周期Ｔをアクセス処理要求があったアプリケー
ションプログラムに対応した値（例えば、イモビ：４ｍ
ｓ、ＥＣＴ：８ｍｓ、Ａ／Ｆ：４ｍｓ）とし、ステップ
Ｓ３３に移る。ステップＳ３３では、処理周期Ｔが上限
値（Ｔｍａｘ）を越える場合、あるいは下限値（Ｔｍｉ
ｎ）を下回る場合（本例の場合は原則的には発生せず不
要な処理であるが、ノイズ等によるデータ化けの対策と
して行う）に、上限値Ｔｍａｘ、あるいは下限値Ｔｍｉ
ｎとするガード処理を行い処理を終える。このガード処
理により、処理周期Ｔが不必要に大きくなったり、小さ
くなったりすることを防止できる。
【００４０】次に、アクセス処理における優先度（どの
アプリケーションプログラムのアクセス要求を先に処理
するか）について説明する。図１０は優先度の設定方法
を示す説明図であり、３つの方法を示している。
アプリケーションプログラムのアクセス要求を先に処理
するか）について説明する。図１０は優先度の設定方法
を示す説明図であり、３つの方法を示している。
【００４１】パターンＡの方法は、常にＩＤコードの小
さいものが優先順位上位となるようにする方法で、処理
ステータスにおける「処理待ち」であるＩＤコードを常
に小さいものから検索して、「処理待ち」を検出した時
点で対応するＩＤコードに対して処理を行うことにより
実現できる。この場合、ＥＥＰＲＯＭ６へのアクセス待
ち時間を短くする必要のあるアプリケーションプログラ
ムに対して小さいＩＤコードを付与する必要がある。
さいものが優先順位上位となるようにする方法で、処理
ステータスにおける「処理待ち」であるＩＤコードを常
に小さいものから検索して、「処理待ち」を検出した時
点で対応するＩＤコードに対して処理を行うことにより
実現できる。この場合、ＥＥＰＲＯＭ６へのアクセス待
ち時間を短くする必要のあるアプリケーションプログラ
ムに対して小さいＩＤコードを付与する必要がある。
【００４２】パターンＢの方法は、平等な優先順位とな
るようにする方法、つまり優先順位上位となるＩＤコー
ドを順次変更していく方法で、処理ステータスにおける
「処理待ち」であるＩＤコードを検索する検索開始位置
（ＩＤコード）をアクセス処理毎に順次ずらしてゆき、
「処理待ち」を検出した時点で対応するＩＤコードに対
して処理を行うことにより実現できる。
るようにする方法、つまり優先順位上位となるＩＤコー
ドを順次変更していく方法で、処理ステータスにおける
「処理待ち」であるＩＤコードを検索する検索開始位置
（ＩＤコード）をアクセス処理毎に順次ずらしてゆき、
「処理待ち」を検出した時点で対応するＩＤコードに対
して処理を行うことにより実現できる。
【００４３】パターンＣの方法は、予めアクセス処理を
行うアプリケーションプログラムの順を決めておくもの
で、メモリにこのアクセス処理の順番データを記憶して
おくことにより実現できる。尚、本例の場合、１周期あ
たり１つのアプリケーションプログラムについてのみア
クセス処理を行うようにした例であるが、各周期毎に
「処理待ち」であるＩＤコードを検索する順を設定する
方法も可能である。
行うアプリケーションプログラムの順を決めておくもの
で、メモリにこのアクセス処理の順番データを記憶して
おくことにより実現できる。尚、本例の場合、１周期あ
たり１つのアプリケーションプログラムについてのみア
クセス処理を行うようにした例であるが、各周期毎に
「処理待ち」であるＩＤコードを検索する順を設定する
方法も可能である。
【００４４】次に、ＥＥＰＲＯＭ６におけるアクセス位
置を示すアドレスの設定方法について説明する。図１１
は、アドレスの設定方法を説明するための説明図であ
る。各アプリケーションプログラムは、アドレスの下位
２桁（１６進数）だけを指定する。調整部１１は、各ア
プリケーションプログラム毎に上位（２）桁を予め設定
しておき（記憶しておく）、各アプリケーションプログ
ラムにより指定されたアドレスの下位２桁（１６進数）
と、各アプリケーションプログラム毎に設定された上位
（２）桁とを合成し、完全なアドレス（４桁）を生成す
る。そして、ＥＥＰＲＯＭ６におけるこの生成されたア
ドレスにアクセスする。
置を示すアドレスの設定方法について説明する。図１１
は、アドレスの設定方法を説明するための説明図であ
る。各アプリケーションプログラムは、アドレスの下位
２桁（１６進数）だけを指定する。調整部１１は、各ア
プリケーションプログラム毎に上位（２）桁を予め設定
しておき（記憶しておく）、各アプリケーションプログ
ラムにより指定されたアドレスの下位２桁（１６進数）
と、各アプリケーションプログラム毎に設定された上位
（２）桁とを合成し、完全なアドレス（４桁）を生成す
る。そして、ＥＥＰＲＯＭ６におけるこの生成されたア
ドレスにアクセスする。
【００４５】このようなアドレス設定方法により、各ア
プリケーションプログラムでは、他のアプリケーション
プログラムを考慮することなくＥＥＰＲＯＭ６アクセス
用のアドレスを決定できるので、各アプリケーションプ
ログラムの作成及び変更が容易となる。また、アプリケ
ーションプログラムを追加する場合にも、他のアプリケ
ーションプログラムに対してＥＥＰＲＯＭ６アクセス関
係の影響がでないので、基本的には調停部１１のプログ
ラムの変更だけで対応することができ、アプリケーショ
ンプログラムの追加を容易にできる利点がある。
プリケーションプログラムでは、他のアプリケーション
プログラムを考慮することなくＥＥＰＲＯＭ６アクセス
用のアドレスを決定できるので、各アプリケーションプ
ログラムの作成及び変更が容易となる。また、アプリケ
ーションプログラムを追加する場合にも、他のアプリケ
ーションプログラムに対してＥＥＰＲＯＭ６アクセス関
係の影響がでないので、基本的には調停部１１のプログ
ラムの変更だけで対応することができ、アプリケーショ
ンプログラムの追加を容易にできる利点がある。
【図１】本発明の実施の形態に係る自動車エンジン制御
用のＥＣＵの構成を示すブロック図である。
用のＥＣＵの構成を示すブロック図である。
【図２】書き込み、及び読み出し処理を示す説明図であ
る。
る。
【図３】アクセス要求メモリの構成を示すメモリ構成図
である。
である。
【図４】調停部及び各アプリケーションプログラムの行
う処理を示すフローチャートである。
う処理を示すフローチャートである。
【図５】動作を示すタイミングチャートである。
【図６】イグニッションスイッチ状態と調停処理周期設
定状態との関係を示すタイミングチャートである。
定状態との関係を示すタイミングチャートである。
【図７】調停手段の行う調停処理周期設定処理を示すフ
ローチャートである。
ローチャートである。
【図８】調停手段の行う調停処理周期変更処理を示すフ
ローチャートである。
ローチャートである。
【図９】調停手段の行う調停処理周期変更処理を示すフ
ローチャートである。
ローチャートである。
【図１０】調停手段の行う優先処理状態を説明するため
の説明図である。
の説明図である。
【図１１】ＥＥＰＲＯＭのアクセス領域設定方法を説明
するための説明図である。
するための説明図である。
１・・・エンジン制御ＥＣＵ ２・・・マイクロコンピュータ ３・・・ＣＰＵ ４・・・メモリ（ＲＯＭ・ＲＡＭ） ６・・・ＥＥＰＲＯＭ １１・・調停手段 １２・・ＥＥＰＲＯＭドライバ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｆ０２Ｄ 45/00 ３７６ Ｆ０２Ｄ 45/00 ３７６Ｈ Ｇ０６Ｆ 9/46 ３４０ Ｇ０６Ｆ 9/46 ３４０Ｈ (72)発明者 城田 康弘 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内 (72)発明者 鷹取 剛 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内 Ｆターム(参考） 3G084 BA00 BA13 BA15 BA16 BA32 CA03 DA04 DA05 DA13 EB02 EB03 EB04 EB05 EB06 EB07 EC01 FA00 FA35 5B060 CD01 CD04 5B098 GB05 GD03 GD15 9A001 BB03 BB05 DD07
Claims (17)
- 【請求項１】 複数のプログラムで共通に使用されるＥ
ＥＰＲＯＭを制御するＥＥＰＲＯＭの制御装置におい
て、 前記ＥＥＰＲＯＭに対する前記複数のプログラムからの
アクセス要求の処理状況を記憶するステータスメモリ
と、 前記ＥＥＰＲＯＭに対する前記複数のプログラムからの
アクセス要求に応じて、前記ＥＥＰＲＯＭの該当するア
ドレスへの読み書き制御と、該当する前記プログラムへ
のデータ供給制御とを行う調停手段とを備え、 前記調停手段が、前記ステータスメモリに記憶されたア
クセス要求の処理状況に基づいて制御を行うものである
ことを特徴とするＥＥＰＲＯＭの制御装置。 - 【請求項２】 前記ステータスメモリは、前記複数の各
プログラムが前記ＥＥＰＲＯＭに対するアクセス要求を
行う時に、前記複数の各プログラムにより前記ＥＥＰＲ
ＯＭに対するアクセス処理待ちを示す処理待ちデータが
書き込まれる処理待ち状態メモリ部を有し、 前記調停手段は、前記ステータスメモリに処理待ちデー
タが書き込まれている場合に、前記ＥＥＰＲＯＭに対し
て該当するアクセス処理を行わせるものであることを特
徴とする請求項１記載のＥＥＰＲＯＭの制御装置。 - 【請求項３】 前記ステータスメモリは、前記複数のプ
ログラムからの前記ＥＥＰＲＯＭに対するアクセス要求
として、書き込み・読み込みの区別を示す区別データ
と、アクセスする前記ＥＥＰＲＯＭのアドレスと、書き
込みの場合の書き込みデータが書き込まれる要求内容メ
モリ部を有し、 前記調停手段は、前記要求内容メモリに書き込まれたデ
ータに基づき、前記ＥＥＰＲＯＭに対して該当するアク
セス処理を行わせるものであることを特徴とする請求項
１又は請求項２記載のＥＥＰＲＯＭの制御装置。 - 【請求項４】 前記調停手段は、前記ＥＥＰＲＯＭに対
してアクセス処理を行わせる場合に、前記ステータスメ
モリの該当アドレスに処理中を示す処理中データを書き
込むものであることを特徴とする請求項１〜３のいずれ
かの項に記載のＥＥＰＲＯＭの制御装置。 - 【請求項５】 前記調停手段は、前記ＥＥＰＲＯＭに対
するアクセス処理が終わった場合に、前記ステータスメ
モリの該当アドレスに次の指令待ち状態を示すアイドル
データを書き込むものであることを特徴とする請求項１
〜４のいずれかの項に記載のＥＥＰＲＯＭの制御装置。 - 【請求項６】 前記調停手段は、前記ＥＥＰＲＯＭに対
するアクセス処理を所定周期間隔で行うものであること
を特徴とする請求項１〜請求項５のいずれかの項に記載
のＥＥＰＲＯＭの制御装置。 - 【請求項７】 前記ＥＥＰＲＯＭが自動車用の電子制御
装置に搭載され、 前記所定周期を、イグニッションスイッチの状態変化が
あった場合に所定時間短縮するものであることを特徴と
する請求項６記載のＥＥＰＲＯＭの制御装置。 - 【請求項８】 前記所定周期を、前記ＥＥＰＲＯＭに対
するアクセス要求の発生頻度に基づき、発生頻度が高い
程短くするものであることを特徴とする請求項６に記載
のＥＥＰＲＯＭの制御装置。 - 【請求項９】 前記所定周期を、前記アクセス要求を行
ったプログラムに対応して変化させるものであることを
特徴とする請求項６又は請求項８に記載のＥＥＰＲＯＭ
の制御装置。 - 【請求項１０】 前記所定周期の変化範囲に制限を加え
るものであることを特徴とする請求項８又は請求項９記
載のＥＥＰＲＯＭの制御装置。 - 【請求項１１】 前記調停手段は、複数のアクセス要求
があった場合、前記プログラムに対して設定された優先
順位に従って、該当する前記ＥＥＰＲＯＭに対するデー
タの読み書き制御と該当する前記プログラムに対するデ
ータの供給制御を行うものであることを特徴とする請求
項１〜請求項１０のいずれかの項に記載のＥＥＰＲＯＭ
の制御装置。 - 【請求項１２】 前記優先順位を、前記プログラムに対
して固定順位として設定するものであることを特徴とす
る請求項１１記載のＥＥＰＲＯＭの制御装置。 - 【請求項１３】 前記優先順位を、前記各プログラムの
順番に上位となるように変更するものであることを特徴
とする請求項１１記載のＥＥＰＲＯＭの制御装置。 - 【請求項１４】 前記調停手段は、前記各プログラムに
よる前記アクセス要求の有無検出処理と、アクセス要求
が検出された場合の前記ＥＥＰＲＯＭに対するアクセス
処理とを、所定周期間隔で、かつ１周期当たり１プログ
ラムについて、設定された所定の順番で行うものである
ことを特徴とする請求項６記載のＥＥＰＲＯＭの制御装
置。 - 【請求項１５】 前記調停手段が、前記アクセス要求に
よりアクセスする前記ＥＥＰＲＯＭのアドレスを、前記
各プログラムに応じて予め設定された上位アドレスデー
タと、前記各プログラムで同一桁数の下位アドレスデー
タとを合成して作成するものであることを特徴とする請
求項３〜１４のいずれかの項に記載のＥＥＰＲＯＭの制
御装置。 - 【請求項１６】 前記調停手段が、前記ステータスメモ
リの該当アドレスにアイドルデータが書き込まれている
場合にのみ、前記アクセス要求を受け付けるものである
ことを特徴とする請求項５記載のＥＥＰＲＯＭの制御装
置。 - 【請求項１７】 請求項５記載のＥＥＰＲＯＭ制御装置
のＥＥＰＲＯＭへのアクセス要求方法であって、前記ス
テータスメモリの該当アドレスにアイドルデータが書き
込まれている場合にのみ、前記ＥＥＰＲＯＭに対するア
クセス要求を行うことを特徴とするＥＥＰＲＯＭへのア
クセス要求方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000048141A JP2001236263A (ja) | 2000-02-24 | 2000-02-24 | Ｅｅｐｒｏｍの制御装置及びｅｅｐｒｏｍへのアクセス要求方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000048141A JP2001236263A (ja) | 2000-02-24 | 2000-02-24 | Ｅｅｐｒｏｍの制御装置及びｅｅｐｒｏｍへのアクセス要求方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001236263A true JP2001236263A (ja) | 2001-08-31 |
Family
ID=18570269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000048141A Pending JP2001236263A (ja) | 2000-02-24 | 2000-02-24 | Ｅｅｐｒｏｍの制御装置及びｅｅｐｒｏｍへのアクセス要求方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001236263A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006323617A (ja) * | 2005-05-19 | 2006-11-30 | Fujitsu Ten Ltd | メモリ管理方法及びメモリ管理装置 |
| CN1300704C (zh) * | 2004-01-09 | 2007-02-14 | 索尼株式会社 | 数据处理设备、以及与之一起使用的程序和方法 |
| JP2008280863A (ja) * | 2007-05-08 | 2008-11-20 | Denso Corp | マイクロコンピュータ |
| JP2015035069A (ja) * | 2013-08-08 | 2015-02-19 | 株式会社デンソー | マイクロコンピュータ |
| CN112634964A (zh) * | 2020-12-24 | 2021-04-09 | 潍柴动力股份有限公司 | 电子控制单元的数据写入方法、装置、设备及存储介质 |
-
2000
- 2000-02-24 JP JP2000048141A patent/JP2001236263A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1300704C (zh) * | 2004-01-09 | 2007-02-14 | 索尼株式会社 | 数据处理设备、以及与之一起使用的程序和方法 |
| JP2006323617A (ja) * | 2005-05-19 | 2006-11-30 | Fujitsu Ten Ltd | メモリ管理方法及びメモリ管理装置 |
| JP2008280863A (ja) * | 2007-05-08 | 2008-11-20 | Denso Corp | マイクロコンピュータ |
| JP2015035069A (ja) * | 2013-08-08 | 2015-02-19 | 株式会社デンソー | マイクロコンピュータ |
| CN112634964A (zh) * | 2020-12-24 | 2021-04-09 | 潍柴动力股份有限公司 | 电子控制单元的数据写入方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1133733B1 (en) | Host controller interface descriptor fetching unit | |
| JPH0574864B2 (ja) | ||
| JP2001236263A (ja) | Ｅｅｐｒｏｍの制御装置及びｅｅｐｒｏｍへのアクセス要求方法 | |
| JP4642531B2 (ja) | データ要求のアービトレーション | |
| US6742089B1 (en) | Access controller and access method for controlling access from a CPU to a memory based on use states of plural access ports | |
| WO2022004324A1 (ja) | 車両制御装置 | |
| JP4522799B2 (ja) | 半導体回路装置及び暴走検出方法 | |
| JP2000003302A (ja) | 共有メモリ排他アクセス制御方法 | |
| JP2003030042A (ja) | 複数コア付マイクロコンピュータ装置 | |
| US6032173A (en) | Synchronization of a computer system having a plurality of processors | |
| US7222219B2 (en) | Memory control method and memory control apparatus for pipeline processing | |
| JP7349522B1 (ja) | 演算装置およびプログラム | |
| US20080098153A1 (en) | Memory access controller | |
| JPH05224707A (ja) | プログラマブルコントローラのプログラム変更方法 | |
| JP4941103B2 (ja) | マルチプロセッサシステム、排他制御方法、車両用電子制御ユニット | |
| JP2504323B2 (ja) | システムバス制御方法 | |
| JPS62168229A (ja) | システム構成自動認識処理方法 | |
| JP2023009818A (ja) | 車両用電子制御装置及び車両用電子制御装置による制御方法 | |
| JP2978008B2 (ja) | メモリ管理方式 | |
| JPH08123725A (ja) | ライトバック式キャッシュシステム | |
| JP2000132452A (ja) | データ処理装置 | |
| JPS584375B2 (ja) | メモリ・アクセス制御方式 | |
| JP2710475B2 (ja) | メモリ制御回路 | |
| JPH09245006A (ja) | 密結合マルチプロセッサシステムにおけるジョブの実行装置および実行方法 | |
| JPH04302352A (ja) | マルチプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |