JP2001228979A - ディスク装置のインターフェース制御装置 - Google Patents

Abstract

(57)【要約】 【課題】従来の方式では、バッファメモリの領域管理を
１セクタ単位でのみ行っているため、転送データセクタ
長が５１２バイトを超える場合、バッファメモリの空き
領域の監視を含めたデータ転送制御をＭＰＵにより行っ
ていたため、動作の高速化が困難であった。 【解決手段】転送データセクタ長によりバッファメモリ
の領域判定基準値を切り替え、バッファメモリステータ
ス信号の判定結果に従いデータ転送を行う。また、上記
ホストコンピュータより発行されたコマンドの種類に応
じて、バッファメモリへのデータ格納領域を切り替え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディスク装置のホ
ストインターフェース回路に係り、特に、１セクタ当た
りの転送データ数が所定値を超える場合のバッファメモ
リ領域判定に有効なインターフェース制御装置に関す
る。

【０００２】

【従来の技術】従来、ホストコンピュータからライトコ
マンドが発行された場合におけるバッファメモリ空き領
域の判定方法は、特開平１０−２７５１１１号公報に記
載のように、１ブロック単位で行うものが通常であっ
た。

【０００３】つまり、バッファメモリの空き領域が、所
定数のデータにより構成されるデータブロック(通常は
１セクタ)を格納できる大きさであればホストコンピュ
ータからのデータ転送を開始する方式を採っていた。

【０００４】

【発明が解決しようとする課題】通常、ディスク装置に
おいては、所定のデータ数(例えば５１２バイト)毎に１
セクタとして媒体上に記録再生する構成が採用されてい
る。この場合、ホストコンピュータとの間におけるデー
タ転送も上記１セクタ毎のデータブロック単位を以って
行われる。ところが、例えばＡＴＡ Ｉ／Ｆ規格では、
ＷＲＩＴＥ ＬＯＮＧコマンド、またはＲＥＡＤ ＬＯＮ
Ｇコマンドのように、ホストコンピュータとの間におい
て転送されるデータブロックのデータ長が、５１２バイ
トを超える場合がある。

【０００５】上記従来の技術における方式では、バッフ
ァメモリの領域管理を１セクタ単位でのみ行っているた
め、上記コマンドのように転送データブロックのデータ
長が５１２バイトを超える場合、バッファメモリの空き
領域判定などの転送制御は、ＭＰＵにより行わざるを得
なかった。そのため、転送動作の高速化を図ることが困
難であり、その上、バッファメモリ上のセクタ境界アド
レスが初期の値からずれてしまうため、以降のメモリア
ドレスの管理が複雑になってしまうという問題があっ
た。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明のインターフェース制御方式では、ホストコ
ンピュータより発行されたコマンドが上記１セクタ当た
りの所定数(例えば５１２バイト)を超えるデータ長のデ
ータブロックを転送するものであるかを判別するコマン
ド判別手段、該コマンド判別手段の判別結果に応じてバ
ッファメモリの領域判定における基準値を切り替え選択
するブロックサイズ切換え手段、及び上記ブロックサイ
ズ切換え手段により選択された基準値とバッファメモリ
領域情報を示すバッファメモリステータス信号との比較
結果に従いデータ転送シーケンサの起動信号を生成する
メモリ空き領域判定手段とを設ける。

【０００７】また、バッファメモリアドレス生成回路に
スタートアドレスセレクタを設け、上記ホストコンピュ
ータより発行されたコマンドが上記１セクタ当たりの所
定数(例えば５１２バイト)を超えるデータ長のデータブ
ロックを転送する場合、転送データブロックの内上記所
定数（５１２バイト)を超える部分を、バッファメモリ
の所定のアドレス領域に格納する、或いは該コマンドに
よるデータブロック全体をバッファメモリの所定のアド
レス領域に格納することによっても、同様に上記課題を
解決することができる。

【０００８】

【発明の実施の形態】以下、本発明のインターフェース
制御方式をＡＴＡ Ｉ／Ｆ規格の磁気ディスク装置に適
用した場合の一例について、図１、図２、図３、図４及
び図５を用いて説明する。

【０００９】図１は本発明によるインターフェース制御
回路の構成を示す図、図２はホストコンピュータから発
行されるコマンドの種類に応じてホストコンピュータと
の間で転送されるデータブロックの構成の例を示す図、
図３は従来のインターフェース制御方式においてデータ
転送を行った場合の、バッファメモリ内のデータ格納状
況の例を示す図、図４は本発明によるインターフェース
制御方式におけるデータ転送制御のフローチャートを示
す図、また図５は本発明によるインターフェース制御回
路においてデータ転送を行った場合の、バッファメモリ
内のデータ格納状況の例を示す図である。

【００１０】図１において、１はホストコンピュータ、
２はホストインターフェース回路、３はバッファマネー
ジャ、４はホストコンピュータとの間のデータ転送を行
うホストデータバス、５はホストアドレスバス、６はホ
ストコンピュータからコマンドまたはデータをライトす
るためのライトストローブ信号、７はバッファメモリの
状態を示すバッファメモリステータス信号、８はコマン
ドレジスタ、９はコマンド判別回路、１０はブロックサ
イズ切換え回路、１１はバッファメモリ領域判定回路、
１２はデータ転送シーケンサ起動信号、１３はデータ転
送シーケンサ、１４はデータ転送起動信号、１５はデー
タ転送回路、１６はホストインターフェース回路とバッ
ファマネージャとの間のデータ転送を行うバッファメモ
リデータバス、である。

【００１１】ＡＴＡ Ｉ／Ｆ規格の準拠したディスク装
置においては、ホストコンピュータ１との間でのデータ
転送は、図２に示すように５１２バイトを１セクタとし
て、これを基本単位としている。上記ホストコンピュー
タ１から転送された５１２バイトのデータに対し、エラ
ー訂正符号生成回路(図示せず)においてデータ読み出し
時にエラー訂正を行うための符号(例えば４０バイト)を
付加し、ディスク媒体上へ記録する。従って、ディスク
媒体上での１セクタは、ホストコンピュータ１から転送
される５１２バイトにエラー訂正符号４０バイトを加え
た５５２バイトとなる。

【００１２】更に、ディスク装置としては、ホストコン
ピュータ１からのコマンドに対する応答を迅速にするた
め、バッファメモリ領域の状況に応じて自動的にホスト
コンピュータ１との間のデータ転送を行うモードをサポ
ートしている。

【００１３】また、同図に示すように、ＡＴＡ Ｉ／Ｆ
規格におけるデータ転送コマンドは、ホストコンピュー
タ１との間のデータ転送単位に応じて３種類に分類され
る。

【００１４】ＷＲＩＴＥ ＳＥＣＴＯＲ及びＲＥＡＤ Ｓ
ＥＣＴＯＲコマンドは、１セクタ(５１２バイト)を１転
送ブロックとしてホストコンピュータとの間で転送を行
う。

【００１５】ＷＲＩＴＥ ＭＵＬＴＩＰＬＥ及びＲＥＡ
Ｄ ＭＵＬＴＩＰＬＥコマンドは、複数のセクタをまと
めて１転送ブロックとして扱い、ホストコンピュータ１
との間で転送を行う。本実施例では、４セクタをまとめ
て１ブロックとする。但し、通常はいくつのセクタをま
とめて１ブロックとするかは、あらかじめホストコンピ
ュータ１からホストインターフェース回路のブロックサ
イズレジスタに設定される。

【００１６】ＷＲＩＴＥ ＬＯＮＧ及びＲＥＡＤ ＬＯＮ
Ｇコマンドは、上記４０バイトのエラー訂正符号を含め
てホストコンピュータ１との間で転送を行うコマンドで
あり、１セクタ当たりのデータ数が上記の各コマンドの
場合と異なり５５２バイトとなる。

【００１７】まず、従来のインターフェース制御方式に
おいてＷＲＩＴＥ ＬＯＮＧコマンドが発行された場合
のバッファメモリ内のデータ格納状況について、図３に
より説明する。

【００１８】通常、バッファマネージャ３はバッファメ
モリのアドレス空間を１セクタ(５１２バイト)毎の領域
に区切って管理している。ここで、同図に示すようにバ
ッファメモリの空き領域が１セクタ(５１２バイト)分し
かなく、その他の領域には全てデータが格納されている
状況で、ホストコンピュータ１からＷＲＩＴＥ ＬＯＮ
Ｇコマンドが発行された場合を考える。従来の制御方式
では、バッファメモリの領域管理を５１２バイトのセク
タ単位でしか行っていないため、上記の条件でもホスト
コンピュータ１からのデータ転送を開始してしまう。こ
の結果、同図に示すように該ＷＲＩＴＥ ＬＯＮＧコマ
ンドによりホストコンピュータ１から転送された５５２
バイトのセクタデータの内、バッファメモリの空き領域
をオーバーする４０バイトのデータは、既にデータが格
納されている領域に上書きされてしまい、メモリ内のデ
ータを一部破壊してしまう。これを防ぐためには、ＷＲ
ＩＴＥ ＬＯＮＧコマンドが発行された場合は、上記バ
ッファメモリの空き領域が該転送データブロックを格納
するに充分であるか否かをＭＰＵにより常に監視し、上
記バッファメモリの空き領域が該データブロックのデー
タ数以上となった時点で、ＭＰＵがデータ転送を起動す
る必要があった。以上のように、従来はＷＲＩＴＥ Ｌ
ＯＮＧコマンドのように１セクタ当たりのデータ数が５
１２バイトを超える場合は、ＭＰＵによる制御を行わざ
るを得なかったため、動作の高速化が困難であった。

【００１９】次に、本発明のインターフェース制御方式
においてＷＲＩＴＥ ＬＯＮＧコマンドが発行された場
合の動作について、図１、図４及び図５により説明す
る。

【００２０】ホストコンピュータ１からホストデータバ
ス４、ホストアドレスバス５及びホストライトストロー
ブ信号６を介して発行されたコマンドは、ホストインタ
ーフェース回路２内のコマンドレジスタ８に格納され
る。コマンド判別回路９は、上記コマンドレジスタ８に
格納されたコマンドが、ＷＲＩＴＥ ＳＥＣＴＯＲコマ
ンド、ＷＲＩＴＥ ＭＵＬＴＩＰＬＥコマンド、または
ＷＲＩＴＥ ＬＯＮＧコマンドのいずれであるかを判別
し、その判別結果を出力する。ここで、ＷＲＩＴＥＭＵ
ＬＴＩＰＬＥコマンド時のブロックサイズは、コマンド
発行前にあらかじめホストコンピュータ１からブロック
サイズレジスタに設定されているものとする。ブロック
サイズ切換え回路１０は、上記コマンド判別回路９の判
別結果に応じて、バッファメモリ領域判定の基準となる
転送ブロックサイズを選択する。即ち、図４のフローチ
ャートに示すように、該コマンドがＷＲＩＴＥ ＳＥＣ
ＴＯＲコマンドの場合は、転送ブロックサイズを１セク
タに設定し、該コマンドがＷＲＩＴＥ ＭＵＬＴＩＰＬ
Ｅコマンドの場合は、転送ブロックサイズを上記ブロッ
クサイズレジスタに設定されているセクタ数に切換え設
定する。更に該コマンドがＷＲＩＴＥ ＬＯＮＧコマン
ドの場合、本実施例では転送データ数が５５２バイトで
あるので、上記１セクタ当たりのデータ数５１２バイト
を超え、なお且つ２セクタ分のデータ数以下であるた
め、転送ブロックサイズとして２セクタを設定する。次
に、メモリ領域判定回路１１は、上記ブロックサイズ切
換え回路１０により切換え設定された転送ブロックサイ
ズと、バッファマネージャ３より出力されるバッファメ
モリの空き領域状況を示すバッファメモリステータス信
号７との比較を行い、上記バッファメモリステータス信
号７が示す空き領域が上記転送ブロックサイズ以上であ
る場合に、データ転送シーケンサ起動許可信号１２を出
力する。ここでは、ＷＲＩＴＥ ＬＯＮＧコマンドが発
行された場合、転送ブロックサイズが２セクタに設定さ
れているので、上記メモリ領域判定回路１１は、バッフ
ァメモリ空き領域が２セクタ以上となった場合に、上記
データ転送シーケンサ起動許可信号１２を出力する。デ
ータ転送シーケンサ１３は、上記データ転送シーケンサ
起動許可信号１２及び上記コマンド判別回路９の判別結
果により、ＷＲＩＴＥ ＳＥＣＴＯＲコマンド及びＷＲ
ＩＴＥ ＭＵＬＴＩＰＬＥコマンドの場合は１セクタ当
たり５１２バイトのデータを転送し、また、ＷＲＩＴＥ
ＬＯＮＧコマンドの場合は、１セクタ当たり５５２バ
イトのデータを転送するようにデータ転送回路１５の制
御を行う。上記データ転送回路１５は、上記データ転送
シーケンサ１３の制御により、ホストコンピュータ１か
らホストデータバス４を介して転送される所定数のデー
タ列を、バッファメモリデータバス１６を介してバッフ
ァマネージャ３へ転送する。この結果、ＷＲＩＴＥ Ｌ
ＯＮＧコマンドによりホストコンピュータ１から転送さ
れたデータのバッファメモリへの格納状況は、図５に示
すようになる。同図に示すように、ＷＲＩＴＥ ＬＯＮ
Ｇコマンドにより転送されるデータ数が５５２バイトで
あるため、上記メモリ領域判定回路１１はバッファメモ
リの空き領域が２セクタ以上でないとホストコンピュー
タ１からのデータ転送を行わない。従って、該ＷＲＩＴ
Ｅ ＬＯＮＧコマンド実行前のバッファメモリの空き領
域状況は、少なくとも２セクタの空き領域が確保されて
いることになる。ここで、５５２バイトのデータブロッ
クが転送された結果、同図に示すように、５１２バイト
を超える部分のデータ４０バイトがバッファメモリの空
き領域の内の２セクタ目に格納され、既に格納されてい
たバッファメモリ内のデータを破壊することはない。

【００２１】また、本発明のインターフェース制御方式
では、上記バッファメモリ空き領域の監視をすべてハー
ドウェアにより行うため、従来ＭＰＵにより制御を行っ
ていた場合に比して、動作の高速化が可能となる。

【００２２】次に、本発明のインターフェース制御方式
を適用した他の実施例について、図６及び図７により説
明する。

【００２３】図６は、本発明の制御方式によるバッファ
マネージャの構成の例を示す図、また図７は、図６のバ
ッファマネージャによるバッファメモリ内のデータ格納
状況を示す図である。

【００２４】ここで、本実施例におけるバッファメモリ
は図７に示すように５１２バイト単位で８セクタ分の領
域を持ち、それぞれセクタ１からセクタ８と呼ぶことと
する。

【００２５】図６において、１０１は転送されたデータ
数をカウントする転送ワードカウンタ、１０２はバッフ
ァメモリのアドレスを生成するアドレスカウンタ、１０
３はバッファメモリ、１０４はセクタ１からセクタ７の
それぞれの領域の先頭アドレスを保持するスタートアド
レスレジスタ、１０５はセクタ８の領域の先頭アドレス
を保持するスタートアドレスレジスタ、１０６は上記二
つのスタートアドレスレジスタの値をセレクトするスタ
ートアドレスセレクタ、である。

【００２６】本実施例においては、図７に示すようにバ
ッファメモリを８セクタ分の領域に分割し、そのうちの
セクタ１からセクタ７を通常動作時、即ちＷＲＩＴＥ／
ＲＥＡＤ ＳＥＣＴＯＲコマンド及びＷＲＩＴＥ／ＲＥ
ＡＤ ＭＵＬＴＩＰＬＥコマンド時のデータ格納領域と
して使用し、セクタ８はＷＲＩＴＥ／ＲＥＡＤ ＬＯＮ
Ｇコマンド実行用の領域として確保しているものとす
る。また、同図に示すように、セクタ１からセクタ７の
領域には既にデータが格納されており、セクタ５のみが
空き領域となっている。従って、上記アドレスカウンタ
１０２は、上記セクタ５の先頭アドレスを示している。
この状態においてホストコンピュータよりＷＲＩＴＥ
ＬＯＮＧコマンドが発行された場合の動作について、以
下説明する。

【００２７】なお、前記実施例の場合と同様に、ＷＲＩ
ＴＥ ＬＯＮＧコマンドにおける１セクタ当たりのデー
タ数は５５２バイトであるとする。

【００２８】上記ホストコンピュータ１からホストデー
タバス４、ホストアドレスバス５及びホストライトスト
ローブ６を介して発行されたＷＲＩＴＥ ＬＯＮＧコマ
ンドは、上記ホストインターフェース回路２のコマンド
レジスタ８に格納される。上記コマンド判別回路９は、
上記コマンドレジスタ８に格納されたコマンドがＷＲＩ
ＴＥ ＬＯＮＧコマンドであることを判別し、コマンド
判別信号１０７を出力する。上記データ転送回路１５
は、データ転送シーケンサ１３より出力されるデータ転
送起動信号１４により、ホストコンピュータ１から入力
される５５２バイトのデータ列をバッファメモリデータ
バス１６を介してバッファマネージャ３へ転送する。

【００２９】上記バッファメモリアドレスカウンタ１０
２は、上記データ転送起動信号１４によりバッファメモ
リのデータ格納アドレスを生成し、上記バッファメモリ
データバス１６を介して転送されるデータ列をバッファ
メモリの各アドレス位置に順次格納する。ここでは、上
記アドレスカウンタの初期値がセクタ５の先頭アドレス
を示しているため、上記データ格納アドレスは該先頭ア
ドレスから順次カウントアップする。また、転送ワード
カウンタ１０１は、ホストインターフェース回路２より
バッファメモリデータバス１６を介して転送されるデー
タを、上記データ転送起動信号によりカウントする。こ
こで、上記コマンド判別信号１０７がＷＲＩＴＥ ＬＯ
ＮＧコマンドであることを示している場合、転送ワード
カウンタ１０１はセクタ５の領域のデータ数５１２バイ
トをカウントした時点で、上記スタートアドレスセレク
タ１０６の切換え信号を制御し、上記セクタ８の先頭ア
ドレスを保持しているスタートアドレスレジスタを選択
し、該選択値を上記バッファメモリアドレスカウンタ１
０２へ供給する。また、同時に上記バッファアドレスカ
ウンタ１０２に対してアドレスロード信号を出力し、該
信号により上記バッファメモリアドレスカウンタは上記
スタートアドレスレジスタ１０６により選択されたセク
タ８のスタートアドレスをロードし、該セクタ領域にお
けるアドレスを順次生成する。この結果、図７に示すよ
うに、ＷＲＩＴＥ ＬＯＮＧコマンドにより上記ホスト
コンピュータ１から転送される５５２バイトのデータ列
の内、５１２バイトのデータは上記バッファメモリのセ
クタ５の領域に格納され、５１３バイト目から最終の５
５２バイト目までの４０バイトのデータは、上記セクタ
８の領域に格納される。以上説明したように、バッファ
メモリの一部の領域をＷＲＩＴＥ／ＲＥＡＤ ＬＯＮＧ
コマンド時のデータ格納用として確保しておき、５１２
バイトを超える部分のデータを該領域に格納する構成と
することにより、１セクタ当たりの転送データ長が異な
る場合においてもバッファメモリ内に既に格納されてい
るデータを破壊することが無い。

【００３０】本実施例においては、ＷＲＩＴＥ／ＲＥＡ
Ｄ ＬＯＮＧコマンド用のデータ格納領域として、１セ
クタ分の領域をバッファメモリ上に確保したが、この領
域の大きさは１セクタ分に限定されるものではなく、Ｗ
ＲＩＴＥ／ＲＥＡＤ ＬＯＮＧコマンドにより転送され
る１セクタ当たりのデータ長に応じて、必要な領域を確
保することが可能であり、これにより本発明の本質が損
なわれるものではない。

【００３１】次に、本発明のインターフェース制御方式
を適用した、更に他の実施例について図８及び図９を用
いて説明する。

【００３２】図８は、本発明の制御方式によるバッファ
マネージャの構成の例を示す図、また図９は、図８のバ
ッファマネージャによる、バッファメモリ内のデータ格
納状況の例を示す図である。

【００３３】本実施例においては、バッファメモリ１０
３は図９に示すようにセクタ１からセクタ８の領域に分
割され、セクタ１からセクタ７はそれぞれ５１２バイト
の大きさを持ち、またセクタ８は１０２４バイト分の大
きさを持っているものとする。

【００３４】更に、通常動作時、即ちＷＲＩＴＥ／ＲＥ
ＡＤ ＳＥＣＴＯＲコマンド及びＷＲＩＴＥ／ＲＥＡＤ
ＭＵＬＴＩＰＬＥコマンド実行時には、データ格納領域
としてセクタ１からセクタ７を使用し、ＷＲＩＴＥ／Ｒ
ＥＡＤ ＬＯＮＧコマンド時にはセクタ８を使用するも
のとする。

【００３５】図９に示すように、セクタ１からセクタ７
までの各領域に既にデータが格納され、セクタ５のみが
あいている状態で、ＷＲＩＴＥ ＬＯＮＧコマンドがホ
ストコンピュータ１から発行された場合を考える。但
し、ＷＲＩＴＥ ＬＯＮＧコマンドによりホストコンピ
ュータから転送される１セクタのデータは、前記実施例
と同様に５５２バイトであるとする。

【００３６】上記ホストインターフェース回路２のコマ
ンド判別回路９はホストコンピュータ１からホストデー
タバス４、ホストアドレスバス５及びホストライトスト
ローブ６により発行され、上記コマンドレジスタ８に格
納されたコマンドがＷＲＩＴＥ ＬＯＮＧコマンドであ
ることを判別し、上記コマンド判別信号１０７を生成す
る。上記スタートアドレスセレクタ１０６は、上記コマ
ンド判別信号１０７によりバッファメモリアドレスカウ
ンタ１０２のスタートアドレス値を切り替える。

【００３７】上記スタートアドレスセレクタ１０６は、
上記コマンド判別信号１０７がＷＲＩＴＥ ＬＯＮＧコ
マンドを示す場合、セクタ８のスタートアドレスレジス
タが保持するアドレス値を選択し、上記バッファメモリ
アドレスカウンタ１０２へ供給する。上記バッファメモ
リアドレスカウンタ１０２は、データ転送シーケンサ１
３より出力されるデータ転送起動信号１４により上記セ
クタ８のスタートアドレス値をロードし、該アドレス値
を初期値としてデータ転送に従い順次バッファメモリア
ドレスを生成する。従って、図９に示すようにＷＲＩＴ
Ｅ ＬＯＮＧコマンドにより転送される５５２バイトの
データ列は、上記バッファメモリ１０３のセクタ８の領
域に格納される。

【００３８】以上説明したように、バッファメモリ上に
ＷＲＩＴＥ／ＲＥＡＤ ＬＯＮＧコマンドによるデータ
を格納するための領域をあらかじめ確保しておき、ＷＲ
ＩＴＥ／ＲＥＡＤ ＬＯＮＧコマンドが発行された場合
には、該コマンドにより転送されるデータ列を、上記バ
ッファメモリ上の領域に格納することで、既にバッファ
メモリ上の他の領域に格納されているデータを破壊する
ことが無い。

【００３９】また、上記実施例にて説明したように、Ｗ
ＲＩＴＥ／ＲＥＡＤ ＬＯＮＧコマンド用のデータ格納
領域として５１２バイトの整数倍の領域を設定すること
により、ホストコンピュータとの転送を行うデータ列の
先頭データのバッファメモリ内での格納アドレスが、常
に５１２バイトごとアドレス位置に固定されるため、メ
モリアドレス制御が容易になる。

【００４０】なお、本実施例においては、ＷＲＩＴＥ／
ＲＥＡＤ ＬＯＮＧコマンド用のデータ格納領域とし
て、２セクタ分の領域をバッファメモリ上に確保した
が、この領域の大きさは２セクタ分に限定されるもので
はなく、ＷＲＩＴＥ／ＲＥＡＤＬＯＮＧコマンドにより
転送される１セクタ当たりのデータ長に応じて、必要な
領域を確保することが可能であり、これにより本発明の
本質が損なわれるものではない。

【００４１】また、上記実施例では、１セクタ当たりの
データ数を５１２バイト、ＷＲＩＴＥ／ＲＥＡＤ ＬＯ
ＮＧコマンドによる１セクタ当たりのデータ数を５５２
バイトとしたが、これらは限定されるものではなく、そ
の場合においても本発明の本質を損なうものではない。

【００４２】

【発明の効果】本発明によれば、ＡＴＡ Ｉ／Ｆ規格の
ＷＲＩＴＥ／ＲＥＡＤ ＬＯＮＧコマンドのようにホス
トコンピュータとの間における転送データ数が１セクタ
当たりの所定数を超える場合でも、上記転送データ数を
格納可能なバッファメモリの有効領域の管理をハードウ
ェアにより行うことが出来、従来ＭＰＵにより制御を行
っていた場合に対し、動作の高速化が可能である。

【００４３】更に、バッファメモリのデータ格納領域を
ホストコンピュータから発行されるコマンドの種類によ
りきりかえる、例えば上記ＡＴＡ Ｉ／Ｆ規格のＷＲＩ
ＴＥ／ＲＥＡＤ ＬＯＮＧコマンドのようにホストコン
ピュータとの間における転送データ数が１セクタ当たり
の所定数を超える場合、該コマンドにより転送されるデ
ータブロックをメモリ上の所定のアドレス空間に格納す
る、またはデータブロックの内で１セクタの所定のデー
タ数を超える部分をメモリ上の所定のアドレス空間に格
納することにより、同様に転送データブロックのデータ
数によらずハードウェア制御によるデータ転送が可能で
あり、動作の高速化を図ることができる。

【００４４】更に、バッファメモリ上のデータ格納領域
を５１２バイト毎に確保することにより、メモリアドレ
ス制御が容易になる。

【図面の簡単な説明】

【図１】本発明のインターフェース制御方式を適用し
た、インターフェース回路の構成を示す図である。

【図２】ホストから発行されるコマンドの種類により、
ホストコンピュータから転送される、データブロックの
構成の例を示す図である。

【図３】従来の制御方式によりデータ転送を行った場合
における、バッファメモリ内のデータ格納状況を示す図
である。

【図４】本発明におけるデータ転送制御のフローチャー
トである。

【図５】本発明のインターフェース制御方式によりデー
タ転送を行った場合における、バッファメモリ内のデー
タ格納状況を示す図である。

【図６】本発明におけるバッファマネージャの構成の一
例を示す図である。

【図７】本発明のバッファマネージャによる、バッファ
メモリ内のデータ格納状況の一例を示す図である。

【図８】本発明におけるバッファマネージャの他の構成
の例を示す図である。

【図９】本発明のバッファマネージャによる、バッファ
メモリ内のデータ格納状況の他の例を示す図である。

【符号の説明】

１…ホストコンピュータ、２…ホストインターフェース
回路、３…バッファマネージャ、４…ホストデータバ
ス、５…ホストアドレスバス、６…ホストライトストロ
ーブ、７…バッファメモリステータス信号、８…コマン
ドレジスタ、９…コマンド判別回路、１０…ブロックサ
イズ切替回路、１１…バッファメモリ領域判定回路、１
２…データ転送シーケンサ起動許可信号、１３…データ
転送シーケンサ、１４…データ転送起動信号、１５…デ
ータ転送回路、１６…バッファメモリデータバス、１０
１…転送ワードカウンタ、１０２…バッファメモリアド
レスカウンタ、１０３…バッファメモリ、１０４…メモ
リセグメント１〜７のスタートアドレスレジスタ、１０
５…メモリセグメント８のスタートアドレスレジスタ、
１０６…スタートアドレスセレクタ、１０７…コマン
ド判別信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木島 達志 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 高橋 浩二 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 西谷 卓史 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 山本 克己 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5B065 BA01 CA15 CE04 CE14 5D044 BC01 BC06 CC04 DE03 DE12 DE49 DE53 EF03 FG10 GK10 GK12 HL11

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ホストコンピュータより発行されるコマ
   ンドを格納するコマンドレジスタ、データ転送回路、該
   データ転送回路を制御するデータ転送シーケンサ、及び
   上記ホストコンピュータとの間で転送するデータを格納
   するバッファメモリからなり、上記データを所定数
   （Ｌ）毎に１セクタとして上記バッファメモリに格納す
   るディスク装置において、コマンド判別手段、ブロック
   サイズ切替手段、及びバッファメモリ領域判定手段、と
   を設けたことを特徴とする、ディスク装置のインターフ
   ェース制御装置。
2. 【請求項２】 上記コマンド判別手段は、上記ホストコ
   ンピュータより発行されるコマンドによる１セクタ当り
   の転送データ数（Ｍ）が、上記所定数（Ｌ）を超えるも
   のであることを判定することを特徴とする、請求項１に
   記載のディスク装置のインターフェース制御装置。
3. 【請求項３】 上記ブロックサイズ切替手段は、上記コ
   マンド判別手段の判別結果により１セクタ当たりの転送
   データ数（Ｍ）が上記所定数（Ｌ）を超える場合におい
   て、ブロックサイズをＮセクタ(ただし、ＮはＬ×Ｎ≧
   Ｍを満たす最小の整数)に切替設定することを特徴とす
   る、請求項１及び２に記載のディスク装置のインターフ
   ェース制御装置。
4. 【請求項４】 上記バッファメモリ領域判定手段は、上
   記ホストコンピュータより発行されたコマンドがデータ
   ライトコマンドの場合はバッファメモリの空き領域が、
   また該コマンドがデータリードコマンドの場合は上記バ
   ッファメモリに格納されたデータ量が、それぞれ少なく
   とも上記Ｎセクタ以上の場合、上記データ転送シーケン
   サを起動することを特徴とする、請求項１、２及び３に
   記載のディスク装置のインターフェース制御装置。
5. 【請求項５】 上記バッファマネージャは、上記ホスト
   コンピュータより発行されたコマンドによる１セクタ当
   たりのデータ数（Ｍ）が上記所定数（Ｌ）を超える場
   合、該転送データの内で上記所定数（Ｌ）を超える部分
   のデータ列を、上記バッファメモリの所定の領域に格納
   することを特徴とする、請求項１に記載のディスク装置
   のインターフェース制御装置。
6. 【請求項６】 上記バッファマネージャは、上記ホスト
   コンピュータより発行されたコマンドによる１セクタ当
   たりのデータ数（Ｍ）が上記所定数（Ｌ）を超える場
   合、該コマンドによる転送データを上記バッファメモリ
   の所定の領域に格納することを特徴とする、請求項１に
   記載のディスク装置のインターフェース制御装置。