JP2001228207A - 半導体素子の検査装置 - Google Patents
半導体素子の検査装置Info
- Publication number
- JP2001228207A JP2001228207A JP2000042229A JP2000042229A JP2001228207A JP 2001228207 A JP2001228207 A JP 2001228207A JP 2000042229 A JP2000042229 A JP 2000042229A JP 2000042229 A JP2000042229 A JP 2000042229A JP 2001228207 A JP2001228207 A JP 2001228207A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- inspection
- semiconductor device
- supply terminal
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】電源接続を検査するための検査チャネルを被検
査半導体素子の電源端子数に依らず１チャネルにするこ
とができ、使用する検査チャネルの増加なく半導体素子
の電源端子の接続を検査する半導体素子の検査装置を提
供する。 【解決手段】被検査半導体素子１の電源端子１１にリレ
ー３を介し検査チャネル２２と抵抗４３を直列に接続し
電源ユニット２１に接続する。電源端子１１以外の電源
端子１２、１３は直列に抵抗４１、４２を接続し電源ユ
ニット２１に接続する。リレー３を検査チャネル２２に
接続し検査チャネル２２より０Ｖを印加し、電源ユニッ
ト２１よりＶＤＤを印加し、検査チャネル２２より電流
値を測定することにより電源端子の接続を検査する。
査半導体素子の電源端子数に依らず１チャネルにするこ
とができ、使用する検査チャネルの増加なく半導体素子
の電源端子の接続を検査する半導体素子の検査装置を提
供する。 【解決手段】被検査半導体素子１の電源端子１１にリレ
ー３を介し検査チャネル２２と抵抗４３を直列に接続し
電源ユニット２１に接続する。電源端子１１以外の電源
端子１２、１３は直列に抵抗４１、４２を接続し電源ユ
ニット２１に接続する。リレー３を検査チャネル２２に
接続し検査チャネル２２より０Ｖを印加し、電源ユニッ
ト２１よりＶＤＤを印加し、検査チャネル２２より電流
値を測定することにより電源端子の接続を検査する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源端子を複数備
えた半導体素子の電源端子の接続を、端子毎に個別に検
査する半導体素子の検査装置に関するものである。
えた半導体素子の電源端子の接続を、端子毎に個別に検
査する半導体素子の検査装置に関するものである。
【０００２】
【従来の技術】近年、検査精度を向上させるため半導体
素子の電源端子の接続を端子毎に検査する必要が発生し
ている。
素子の電源端子の接続を端子毎に検査する必要が発生し
ている。
【０００３】図３は、従来の半導体素子の電源接続を端
子毎に個別に検査する検査装置を示す図である。図３に
おいて、１は被検査半導体素子、２は半導体素子検査装
置、３、３１、３２はリレー、５は被検査半導体素子１
およびリレー３、３１、３２を載せる検査ボードであ
る。
子毎に個別に検査する検査装置を示す図である。図３に
おいて、１は被検査半導体素子、２は半導体素子検査装
置、３、３１、３２はリレー、５は被検査半導体素子１
およびリレー３、３１、３２を載せる検査ボードであ
る。
【０００４】被検査半導体素子１の電源端子１１、１
２、１３にリレー３、３１、３２を介して半導体素子検
査装置２の検査チャネル２２、２３、２４に接続する。
またリレー３、３１、３２のもう片方を半導体素子検査
装置２の電源ユニット２１に接続する。電源接続検査時
はリレー３、３１、３２を検査チャネル２２、２３、２
４に接続しマイナス電圧を印加し、電源セルの保護ダイ
オードに流れる逆バイアス電流を測定することにより接
続の検査を行う。
２、１３にリレー３、３１、３２を介して半導体素子検
査装置２の検査チャネル２２、２３、２４に接続する。
またリレー３、３１、３２のもう片方を半導体素子検査
装置２の電源ユニット２１に接続する。電源接続検査時
はリレー３、３１、３２を検査チャネル２２、２３、２
４に接続しマイナス電圧を印加し、電源セルの保護ダイ
オードに流れる逆バイアス電流を測定することにより接
続の検査を行う。
【０００５】
【発明が解決しようとしている課題】しかしながら従来
方法の構成では、電源端子毎に検査チャネルを必要とす
る。半導体素子検査装置の検査チャネルの数には半導体
素子検査装置毎に決っているため、多端子の半導体素子
を検査する場合不足してしまう。
方法の構成では、電源端子毎に検査チャネルを必要とす
る。半導体素子検査装置の検査チャネルの数には半導体
素子検査装置毎に決っているため、多端子の半導体素子
を検査する場合不足してしまう。
【０００６】したがって、本発明は、電源接続を検査す
るための検査チャネルを被検査半導体素子の電源端子数
に依らず１チャネルにすることができる半導体素子の検
査装置を提供することを目的とする。
るための検査チャネルを被検査半導体素子の電源端子数
に依らず１チャネルにすることができる半導体素子の検
査装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の半導体素
子の検査装置は、半導体素子の一の電源端子以外の全て
の他の電源端子と１つの接続部との間にそれぞれ抵抗を
接続し、一の電源端子と接続部との間に所定の電圧を印
加して一の電源端子の電流値を測定し、その測定値を基
準値と比較して良品不良品を判定することを特徴とする
ものである。
子の検査装置は、半導体素子の一の電源端子以外の全て
の他の電源端子と１つの接続部との間にそれぞれ抵抗を
接続し、一の電源端子と接続部との間に所定の電圧を印
加して一の電源端子の電流値を測定し、その測定値を基
準値と比較して良品不良品を判定することを特徴とする
ものである。
【０００８】請求項１記載の半導体素子の検査装置によ
れば、抵抗を用いることにより、半導体素子検査装置の
検査チャネルを被検査半導体素子の電源端子数に依らず
１チャネルにすることができ、検査チャネルを増加する
ことなく電源端子の接続を検査することができる。
れば、抵抗を用いることにより、半導体素子検査装置の
検査チャネルを被検査半導体素子の電源端子数に依らず
１チャネルにすることができ、検査チャネルを増加する
ことなく電源端子の接続を検査することができる。
【０００９】請求項２記載の半導体素子の検査装置は、
半導体素子の一の電源端子以外の全ての他の電源端子と
１つの接続部との間に、抵抗を介する経路と抵抗を介し
ない経路を有しかつこれらの経路を切り換えるリレーを
設け、これらのリレーを抵抗を有する経路に切り換えた
場合に、一の電源端子と接続部との間に所定の電圧を印
加して一の電源端子の電流値を測定し、その測定値を基
準値と比較して良品不良品を判定することを特徴とする
ものである。
半導体素子の一の電源端子以外の全ての他の電源端子と
１つの接続部との間に、抵抗を介する経路と抵抗を介し
ない経路を有しかつこれらの経路を切り換えるリレーを
設け、これらのリレーを抵抗を有する経路に切り換えた
場合に、一の電源端子と接続部との間に所定の電圧を印
加して一の電源端子の電流値を測定し、その測定値を基
準値と比較して良品不良品を判定することを特徴とする
ものである。
【００１０】請求項２記載の半導体素子の検査装置によ
れば、抵抗を用いない経路と抵抗を用いる経路を切り替
えるリレーを有するため、請求項１と同様な効果のほ
か、電源端子の接続検査以外の項目を検査する場合に抵
抗による電源電圧の変動の影響を受けなくすることがで
きる。
れば、抵抗を用いない経路と抵抗を用いる経路を切り替
えるリレーを有するため、請求項１と同様な効果のほ
か、電源端子の接続検査以外の項目を検査する場合に抵
抗による電源電圧の変動の影響を受けなくすることがで
きる。
【００１１】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図１により説明する。図１は本発明の第１の実施
の形態における半導体素子の検査装置を示すものであ
る。図１において１は被検査半導体素子、２は半導体素
子検査装置、３はリレー、４１、４２、４３は抵抗、５
は検査ボードである。
いて、図１により説明する。図１は本発明の第１の実施
の形態における半導体素子の検査装置を示すものであ
る。図１において１は被検査半導体素子、２は半導体素
子検査装置、３はリレー、４１、４２、４３は抵抗、５
は検査ボードである。
【００１２】検査ボード５上に配置された被検査半導体
素子１の電源端子１１にリレー３を介し半導体素子検査
装置２の検査チャネル２２と、抵抗４３を直列に接続し
て電源ユニット２１に接続する。電源端子１１以外の電
源端子１２、１３は抵抗４１、４２を直列に接続して電
源ユニット２１に接続する。
素子１の電源端子１１にリレー３を介し半導体素子検査
装置２の検査チャネル２２と、抵抗４３を直列に接続し
て電源ユニット２１に接続する。電源端子１１以外の電
源端子１２、１３は抵抗４１、４２を直列に接続して電
源ユニット２１に接続する。
【００１３】リレー３を検査チャネル２２に接続し０Ｖ
を印加し、電源ユニット２１からＶＤＤを印加し、検査
チャネル２２より電流値を測定する。抵抗４１、４２、
４３の抵抗値をＲとすると全ての電源端子１１〜１３が
接続されている場合の電流値Ｉは、 Ｉ＝ＶＤＤ×２／Ｒ となり、電源端子１２もしくは電源端子１３のいずれか
片方が未接続の場合の電流値Ｉは Ｉ＝ＶＤＤ／Ｒ となる。よって電流値の差（２ＶＤＤ／Ｒ）によって電
源端子１１〜１３の接続の検査が行える。すなわち、測
定値の基準値を例えばＶＤＤ×２／Ｒに設定すると、基
準値を超えるか否かの比較で電源端子が接続されている
か否かが判断でき良品不良品が判定できる。
を印加し、電源ユニット２１からＶＤＤを印加し、検査
チャネル２２より電流値を測定する。抵抗４１、４２、
４３の抵抗値をＲとすると全ての電源端子１１〜１３が
接続されている場合の電流値Ｉは、 Ｉ＝ＶＤＤ×２／Ｒ となり、電源端子１２もしくは電源端子１３のいずれか
片方が未接続の場合の電流値Ｉは Ｉ＝ＶＤＤ／Ｒ となる。よって電流値の差（２ＶＤＤ／Ｒ）によって電
源端子１１〜１３の接続の検査が行える。すなわち、測
定値の基準値を例えばＶＤＤ×２／Ｒに設定すると、基
準値を超えるか否かの比較で電源端子が接続されている
か否かが判断でき良品不良品が判定できる。
【００１４】抵抗４１、４２を直列に接続することによ
る電源電圧の低下Ｖｄｒｏｐは Ｖｄｒｏｐ＝Ｉｄ×Ｒ／Ｎ となる。ここで、Ｉｄは被検査半導体素子１の消費電
流、Ｎは抵抗Ｒの数である。
る電源電圧の低下Ｖｄｒｏｐは Ｖｄｒｏｐ＝Ｉｄ×Ｒ／Ｎ となる。ここで、Ｉｄは被検査半導体素子１の消費電
流、Ｎは抵抗Ｒの数である。
【００１５】Ｖｄｒｏｐを１００ｍＶ、Ｉｄを１００ｍ
Ａ、Ｎを１０と仮定するとＲは１０Ωと算出される。よ
ってＲの実用的な範囲としては１Ωから１００Ωまでで
ある。
Ａ、Ｎを１０と仮定するとＲは１０Ωと算出される。よ
ってＲの実用的な範囲としては１Ωから１００Ωまでで
ある。
【００１６】また通常、ファンクションテストをする場
合、全電源端子を同一の条件にするため、リレー３を切
り換えて抵抗４３に接続する。
合、全電源端子を同一の条件にするため、リレー３を切
り換えて抵抗４３に接続する。
【００１７】以下、本発明の第２の実施の形態について
図２により説明する。図２は本発明の第２の実施の形態
における半導体素子の検査装置を示すものである。図２
において、３、３１、３２はリレーである。被検査半導
体素子１の電源端子１１にリレー３を介し検査チャネル
２２と電源ユニット２１に接続する。電源端子１１以外
の電源端子１２、１３はリレー３１、３２を介し抵抗４
１、４２を直列に接続し電源ユニット２１に接続する経
路と抵抗４１、４２を直列に接続せずに電源ユニット２
１に接続する経路を備えている。５は検査ボードであ
る。
図２により説明する。図２は本発明の第２の実施の形態
における半導体素子の検査装置を示すものである。図２
において、３、３１、３２はリレーである。被検査半導
体素子１の電源端子１１にリレー３を介し検査チャネル
２２と電源ユニット２１に接続する。電源端子１１以外
の電源端子１２、１３はリレー３１、３２を介し抵抗４
１、４２を直列に接続し電源ユニット２１に接続する経
路と抵抗４１、４２を直列に接続せずに電源ユニット２
１に接続する経路を備えている。５は検査ボードであ
る。
【００１８】電源端子１〜１３の接続を検査する場合
は、リレー３を検査チャネル２２に接続し、リレー３
１、３２は抵抗４１、４２を直列に接続する経路に接続
し、検査チャネル２２に０Ｖを印加し、電源ユニット２
１からＶＤＤを印加し、検査チャネル２２より電流値を
測定する。電源端子の接続以外の項目を検査する場合
は、リレー３、３１、３２を電源ユニット２１に直接接
続し抵抗４１、４２による電源電圧の電圧低下の影響を
受けなくすることが可能になる。
は、リレー３を検査チャネル２２に接続し、リレー３
１、３２は抵抗４１、４２を直列に接続する経路に接続
し、検査チャネル２２に０Ｖを印加し、電源ユニット２
１からＶＤＤを印加し、検査チャネル２２より電流値を
測定する。電源端子の接続以外の項目を検査する場合
は、リレー３、３１、３２を電源ユニット２１に直接接
続し抵抗４１、４２による電源電圧の電圧低下の影響を
受けなくすることが可能になる。
【００１９】なお抵抗４１〜４３を共通に接続する接続
部は検査ボード５に設けてもよいし、直接電源ユニット
２１としてもよい。
部は検査ボード５に設けてもよいし、直接電源ユニット
２１としてもよい。
【００２０】
【発明の効果】請求項１記載の半導体素子の検査装置に
よれば、抵抗を用いることにより、半導体素子検査装置
の検査チャネルを被検査半導体素子の電源端子数に依ら
ず１チャネルにすることができ、検査チャネルを増加す
ることなく電源端子の接続を検査することができる。
よれば、抵抗を用いることにより、半導体素子検査装置
の検査チャネルを被検査半導体素子の電源端子数に依ら
ず１チャネルにすることができ、検査チャネルを増加す
ることなく電源端子の接続を検査することができる。
【００２１】請求項２記載の半導体素子の検査装置によ
れば、抵抗を用いない経路と抵抗を用いる経路を切り替
えるリレーを有するため、請求項１と同様な効果のほ
か、電源端子の接続検査以外の項目を検査する場合に抵
抗による電源電圧の変動の影響を受けなくすることがで
きる。
れば、抵抗を用いない経路と抵抗を用いる経路を切り替
えるリレーを有するため、請求項１と同様な効果のほ
か、電源端子の接続検査以外の項目を検査する場合に抵
抗による電源電圧の変動の影響を受けなくすることがで
きる。
【図１】本発明の第１の実施の形態における半導体素子
の検査装置を示す回路図である。
の検査装置を示す回路図である。
【図２】本発明の第２の実施の形態における半導体素子
の検査装置を示す回路図である。
の検査装置を示す回路図である。
【図３】従来の半導体素子の検査装置を示す回路図であ
る。
る。
１ 被検査半導体素子 ２ 半導体素子検査装置 ３ リレー ５ 検査ボード １１ 電源端子 １２ 電源端子 １３ 電源端子 ２１ 電源ユニット ２２ 検査チャネル ２３ 検査チャネル ２４ 検査チャネル ３１ リレー ３２ リレー ４１ 抵抗 ４２ 抵抗 ４３ 抵抗
Claims (2)
- 【請求項１】 半導体素子の一の電源端子以外の全ての
他の電源端子と１つの接続部との間にそれぞれ抵抗を接
続し、前記一の電源端子と前記接続部との間に所定の電
圧を印加して前記一の電源端子の電流値を測定し、その
測定値を基準値と比較して良品不良品を判定することを
特徴とする半導体素子の検査装置。 - 【請求項２】 半導体素子の一の電源端子以外の全ての
他の電源端子と１つの接続部との間に、抵抗を介する経
路と抵抗を介しない経路を有しかつこれらの経路を切り
換えるリレーを設け、これらのリレーを前記抵抗を有す
る前記経路に切り換えた場合に、前記一の電源端子と前
記接続部との間に所定の電圧を印加して前記一の電源端
子の電流値を測定し、その測定値を基準値と比較して良
品不良品を判定することを特徴とする半導体素子の検査
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000042229A JP2001228207A (ja) | 2000-02-21 | 2000-02-21 | 半導体素子の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000042229A JP2001228207A (ja) | 2000-02-21 | 2000-02-21 | 半導体素子の検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001228207A true JP2001228207A (ja) | 2001-08-24 |
Family
ID=18565328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000042229A Pending JP2001228207A (ja) | 2000-02-21 | 2000-02-21 | 半導体素子の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001228207A (ja) |
-
2000
- 2000-02-21 JP JP2000042229A patent/JP2001228207A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0439922B1 (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| US6300771B1 (en) | Electrical inspection device for detecting a latent defect | |
| KR101499851B1 (ko) | 번인 보드의 테스트 시스템 | |
| US6563335B2 (en) | Semiconductor device and test method therefor | |
| US6842019B1 (en) | Structures and methods for determining the effects of high stress currents on conducting layers and contacts in integrated circuits | |
| JP2001228207A (ja) | 半導体素子の検査装置 | |
| JP5663943B2 (ja) | 試験装置 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP4480880B2 (ja) | 半導体回路 | |
| JPH03185744A (ja) | 半導体素子 | |
| KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
| US6720788B2 (en) | High resolution current measurement method | |
| JP6255833B2 (ja) | 基板検査方法及び基板検査装置 | |
| JPH10300823A (ja) | プローバの点検方法 | |
| JP2002110753A (ja) | 半導体装置のコンタクト特性評価方法 | |
| JP2004028975A (ja) | ディジタルｉｃのリード半田付け不良検出方法 | |
| US7940059B2 (en) | Method for testing H-bridge | |
| JPH0538887U (ja) | 半導体デバイスの信頼性評価用テストパターン | |
| JP2008298468A (ja) | 基板検査装置 | |
| JP2007064645A (ja) | 半導体検査方法 | |
| JPS61204574A (ja) | 集積回路試験装置のガ−ド用リレ−の検査方法 | |
| JP2008058073A (ja) | 電子部品の抵抗値測定方法およびその装置 | |
| CN103688180A (zh) | 半导体装置的检验装置、检验系统、检验方法、以及检验完成的半导体装置的生产方法 | |
| JPH0714901A (ja) | 評価用半導体装置 | |
| JPH04109177A (ja) | 半導体回路の電源短絡検査方法 |