JP2001223317A - Circuit device and manufacturing method therefor - Google Patents

Circuit device and manufacturing method therefor

Info

Publication number
JP2001223317A
JP2001223317A JP2000032417A JP2000032417A JP2001223317A JP 2001223317 A JP2001223317 A JP 2001223317A JP 2000032417 A JP2000032417 A JP 2000032417A JP 2000032417 A JP2000032417 A JP 2000032417A JP 2001223317 A JP2001223317 A JP 2001223317A
Authority
JP
Japan
Prior art keywords
conductive
circuit
conductive path
insulating resin
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000032417A
Other languages
Japanese (ja)
Other versions
JP3691328B2 (en
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Shigeaki Mashita
茂明 真下
Katsumi Okawa
克実 大川
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000032417A priority Critical patent/JP3691328B2/en
Priority to US09/671,135 priority patent/US6548328B1/en
Priority to EP00308477A priority patent/EP1122778A3/en
Priority to TW090100830A priority patent/TW535462B/en
Priority to KR10-2001-0002824A priority patent/KR100484696B1/en
Priority to CNB011165952A priority patent/CN1246901C/en
Publication of JP2001223317A publication Critical patent/JP2001223317A/en
Priority to US10/347,010 priority patent/US7173336B2/en
Priority to US10/372,497 priority patent/US7091606B2/en
Priority to US10/372,414 priority patent/US7125798B2/en
Priority to KR10-2004-0059095A priority patent/KR100509136B1/en
Priority to US10/918,105 priority patent/US20050056916A1/en
Priority to US11/054,025 priority patent/US7276793B2/en
Application granted granted Critical
Publication of JP3691328B2 publication Critical patent/JP3691328B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve a problem of originally unnecessarily excess material of a supporting board of a circuit device having a circuit element mounted on a printed board, a ceramic board, a flexible sheet or the like as the supporting board and an increase in size of the device in thickness of the supporting board. SOLUTION: After an isolating groove 54 is formed on a conductive foil 60, the circuit element is mounted, and covered with an insulating resin 50 with the foil 60 as a supporting board. Then, the foil 60 is inverted upside down, and with the resin 50 as the supporting board, the foil is polished and separated as a conductive path. Accordingly, a circuit device in which a conductive path 51 and a circuit element 52 are supported to the resin 50 can be realized without adopting the supporting board. Further, wirings L1 to L3 absolutely necessary are in the circuit, and a bent structure 59 and an overhang 58 are incorporated to prevent the wirings from being drawn.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路装置およびそ
の製造方法に関し、特に支持基板を不要にした薄型の回
路装置およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit device and a method for manufacturing the same, and more particularly to a thin circuit device which does not require a supporting substrate and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is employed in a cellular phone, a portable computer, and the like, and therefore, a reduction in size, thickness, and weight is required.

【0003】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置1は、図24のように、
プリント基板PSに実装される。
For example, a semiconductor device will be described as an example of a circuit device. As a general semiconductor device, there is a package type semiconductor device sealed with a conventional transfer mold. This semiconductor device 1 is, as shown in FIG.
It is mounted on the printed circuit board PS.

【0004】またこのパッケージ型半導体装置1は、半
導体チップ2の周囲を樹脂層3で被覆し、この樹脂層3
の側部から外部接続用のリード端子4が導出されたもの
である。
In the package type semiconductor device 1, the periphery of a semiconductor chip 2 is covered with a resin layer 3.
The lead terminal 4 for external connection is led out from the side part of FIG.

【0005】しかしこのパッケージ型半導体装置1は、
リード端子4が樹脂層3から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
However, this package type semiconductor device 1 has
The lead terminals 4 were outside the resin layer 3, and the overall size was large, and the size, thickness and weight were not satisfied.

【0006】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はCSP(チップサイズパッケージ)と呼ばれる、チッ
プのサイズと同等のウェハスケールCSP、またはチッ
プサイズよりも若干大きいサイズのCSPが開発されて
いる。
Therefore, various companies have competed to develop various structures in order to realize miniaturization, thinning and weight reduction, and recently called a CSP (chip size package), a wafer scale CSP equivalent to the chip size. Alternatively, a CSP having a size slightly larger than the chip size has been developed.

【0007】図25は、支持基板としてガラスエポキシ
基板5を採用した、チップサイズよりも若干大きいCS
P6を示すものである。ここではガラスエポキシ基板5
にトランジスタチップTが実装されたものとして説明し
ていく。
FIG. 25 shows a case where a glass epoxy substrate 5 is used as a supporting substrate, and the CS is slightly larger than the chip size.
It shows P6. Here, the glass epoxy substrate 5
It is assumed that the transistor chip T is mounted on the semiconductor device.

【0008】このガラスエポキシ基板5の表面には、第
1の電極7、第2の電極8およびダイパッド9が形成さ
れ、裏面には第1の裏面電極10と第2の裏面電極11
が形成されている。そしてスルーホールTHを介して、
前記第1の電極7と第1の裏面電極10が、第2の電極
8と第2の裏面電極11が電気的に接続されている。ま
たダイパッド9には前記ベアのトランジスタチップTが
固着され、トランジスタのエミッタ電極と第1の電極7
が金属細線12を介して接続され、トランジスタのベー
ス電極と第2の電極8が金属細線12を介して接続され
ている。更にトランジスタチップTを覆うようにガラス
エポキシ基板5に樹脂層13が設けられている。
A first electrode 7, a second electrode 8, and a die pad 9 are formed on the surface of the glass epoxy substrate 5, and a first back electrode 10 and a second back electrode 11 are formed on the back surface.
Are formed. And, through the through hole TH,
The first electrode 7 and the first back electrode 10 are electrically connected, and the second electrode 8 and the second back electrode 11 are electrically connected. The bare transistor chip T is fixed to the die pad 9, and the emitter electrode of the transistor and the first electrode 7 are fixed.
Are connected via the thin metal wire 12, and the base electrode of the transistor and the second electrode 8 are connected via the thin metal wire 12. Further, a resin layer 13 is provided on the glass epoxy substrate 5 so as to cover the transistor chip T.

【0009】前記CSP6は、ガラスエポキシ基板5を
採用するが、ウェハスケールCSPと違い、チップTか
ら外部接続用の裏面電極10、11までの延在構造が簡
単であり、安価に製造できるメリットを有する。
Although the CSP 6 employs the glass epoxy substrate 5, unlike the wafer scale CSP, the structure extending from the chip T to the back surface electrodes 10 and 11 for external connection is simple, and the CSP 6 can be manufactured at low cost. Have.

【0010】また前記CSP6は、図24のように、プ
リント基板PSに実装される。プリント基板PSには、
電気回路を構成する電極、配線が設けられ、前記CSP
6、パッケージ型半導体装置1、チップ抵抗CRまたは
チップコンデンサCC等が電気的に接続されて固着され
る。
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. In the printed circuit board PS,
The CSP is provided with electrodes and wiring constituting an electric circuit.
6. The package type semiconductor device 1, the chip resistor CR or the chip capacitor CC and the like are electrically connected and fixed.

【0011】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
The circuit constituted by the printed circuit board is mounted in various sets.

【0012】つぎに、このCSPの製造方法を図26お
よび図27を参照しながら説明する。尚、図27では、
中央のガラエポ/フレキ基板と題するフロー図を参照す
る。
Next, a method of manufacturing the CSP will be described with reference to FIGS. 26 and 27. In FIG. 27,
Reference is made to the flow diagram entitled Central Glass Epoxy / Flexible Substrate.

【0013】まず基材(支持基板)としてガラスエポキ
シ基板5を用意し、この両面に絶縁性接着剤を介してC
u箔20、21を圧着する。(以上図26Aを参照) 続いて、第1の電極7,第2の電極8、ダイパッド9、
第1の裏面電極10および第2の裏面電極11対応する
Cu箔20、21に耐エッチング性のレジスト22を被
覆し、Cu箔20、21をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い(以上図26B
を参照)続いて、ドリルやレーザを利用してスルーホー
ルTHのための孔を前記ガラスエポキシ基板に形成し、
この孔にメッキを施し、スルーホールTHを形成する。
このスルーホールTHにより第1の電極7と第1の裏面
電極10、第2の電極8と第2の裏面電極10が電気的
に接続される。(以上図26Cを参照) 更に、図面では省略をしたが、ボンデイングポストと成
る第1の電極7,第2の電極8にNiメッキを施すと共
に、ダイボンディングポストとなるダイパッド9にAu
メッキを施し、トランジスタチップTをダイボンディン
グする。
First, a glass epoxy substrate 5 is prepared as a substrate (supporting substrate), and C
The u foils 20 and 21 are pressed. (See FIG. 26A above.) Subsequently, the first electrode 7, the second electrode 8, the die pad 9,
The Cu foils 20 and 21 corresponding to the first back surface electrode 10 and the second back surface electrode 11 are coated with an etching resistant resist 22, and the Cu foils 20 and 21 are patterned. The patterning may be performed separately on the front and the back (see FIG. 26B).
Next, a hole for a through hole TH is formed in the glass epoxy substrate using a drill or a laser,
This hole is plated to form a through hole TH.
The through-hole TH electrically connects the first electrode 7 to the first back electrode 10, and the second electrode 8 to the second back electrode 10. (Refer to FIG. 26C.) Further, although not shown in the drawing, the first electrode 7 and the second electrode 8 serving as the bonding posts are plated with Ni, and the die pad 9 serving as the die bonding post is formed with Au.
Plating is performed, and the transistor chip T is die-bonded.

【0014】最後に、トランジスタチップTのエミッタ
電極と第1の電極7、トランジスタチップTのベース電
極と第2の電極8を金属細線12を介して接続し、樹脂
層13で被覆している。(以上図26Dを参照) そして必要により、ダイシングして個々の電気素子とし
て分離している。図26では、ガラスエポキシ基板5
に、トランジスタチップTが一つしか設けられていない
が、実際は、トランジスタチップTがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別分離されている。
Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode and the second electrode 8 of the transistor chip T are connected via a thin metal wire 12 and covered with a resin layer 13. (See FIG. 26D above.) Then, if necessary, dicing is performed to separate individual electric elements. In FIG. 26, the glass epoxy substrate 5
Although only one transistor chip T is provided, a large number of transistor chips T are provided in a matrix. Therefore, they are finally separated by a dicing device.

【0015】以上の製造方法により、支持基板5を採用
したCSP型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
By the above manufacturing method, a CSP type electric element using the support substrate 5 is completed. This manufacturing method
The same applies to the case where a flexible sheet is used as the support substrate.

【0016】一方、セラミック基板を採用した製造方法
を図27左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
26の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
On the other hand, a manufacturing method using a ceramic substrate is shown in a flow chart on the left side of FIG. After preparing a ceramic substrate that is a support substrate, a through hole is formed, and then
The front and back electrodes are printed and sintered using conductive paste. After that, until the resin layer of the previous manufacturing method is covered, the manufacturing method is the same as that shown in FIG. 26. However, unlike a flexible sheet or a glass epoxy substrate, a ceramic substrate is very fragile and is easily chipped. There is a problem that can not be molded. For this reason, after sealing resin is potted and cured, it is polished to flatten the sealing resin, and finally separated individually using a dicing device.

【0017】[0017]

【発明が解決しようとする課題】図25に於いて、トラ
ンジスタチップT、接続手段7〜12および樹脂層13
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路装置を提供す
るのは難しかった。
In FIG. 25, a transistor chip T, connecting means 7 to 12 and a resin layer 13 are shown.
Are necessary components for electrical connection to the outside and protection of the transistor. However, it is difficult to provide an electric circuit device that realizes reduction in size, thickness, and weight with only these components. Was.

【0018】また、支持基板となるガラスエポキシ基板
5は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板5を無くすことが
できなかった。
Further, the glass epoxy substrate 5 serving as the support substrate is essentially unnecessary as described above. However, in the manufacturing method, the glass epoxy substrate 5 is used as a supporting substrate for bonding the electrodes, and the glass epoxy substrate 5 cannot be eliminated.

【0019】そのため、このガラスエポキシ基板5を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板5が厚いために、回路装置として厚くなり、
小型化、薄型化、軽量化に限界があった。
For this reason, the use of the glass epoxy substrate 5 raises the cost. Further, the thickness of the glass epoxy substrate 5 makes the circuit device thicker.
There was a limit to miniaturization, thinning, and weight reduction.

【0020】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
Further, in the case of a glass epoxy substrate or a ceramic substrate, a step of forming a through hole for connecting electrodes on both surfaces is indispensable, and there has been a problem that the manufacturing process becomes long.

【0021】図28は、ガラスエポキシ基板、セラミッ
ク基板または金属基板等に形成されたパターン図を示す
ものである。このパターンは、一般にIC回路が形成さ
れており、トランジスタチップ21、ICチップ22、
チップコンデンサ23および/またはチップ抵抗24が
実装されている。このトランジスタチップ21やICチ
ップ22の周囲には、配線25と一体となったボンディ
ングパッド26が形成され、金属細線28を介してチッ
プ21、22とボンディングパッドが電気的に接続され
ている。また配線29は、外部リードパッド30と一体
となり形成されている。これらの配線25、29は、基
板の中を曲折しながら延在され、必要によってはICチ
ップの中で一番細く形成されている。従って、この細い
配線は、基板と接着面積が非常に少なく、配線が剥がれ
たり、反ったりする問題があった。またボンディングパ
ッド26は、パワー用のボンディングパッドと小信号用
のボンディングパッドがあり、特に小信号用のボンディ
ングパッドは、接着面積が小さく、膜剥がれの原因とな
っていた。
FIG. 28 shows a pattern diagram formed on a glass epoxy substrate, a ceramic substrate, a metal substrate or the like. In this pattern, an IC circuit is generally formed, and the transistor chip 21, the IC chip 22,
A chip capacitor 23 and / or a chip resistor 24 are mounted. A bonding pad 26 integrated with the wiring 25 is formed around the transistor chip 21 and the IC chip 22, and the chips 21 and 22 are electrically connected to the bonding pad via a thin metal wire 28. The wiring 29 is formed integrally with the external lead pad 30. These wirings 25 and 29 extend while bending in the substrate, and are formed as thinnest as possible in the IC chip as required. Accordingly, the thin wiring has a very small area of adhesion to the substrate, and has a problem that the wiring is peeled off or warped. The bonding pad 26 includes a power bonding pad and a small-signal bonding pad. Particularly, the small-signal bonding pad has a small bonding area and causes film peeling.

【0022】更には、外部リードパッドには、外部リー
ドが固着されるが、外部リードに加えられる外力によ
り、外部リードパッドが剥がれる問題もあった。
Further, although the external lead is fixed to the external lead pad, there is a problem that the external lead pad is peeled off by an external force applied to the external lead.

【0023】[0023]

【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第1に、電気的に分離された複
数の導電路と、所望の該導電路上に固着された複数の回
路素子と、該回路素子を被覆し且つ前記導電路を一体に
支持する絶縁性樹脂とを備え、前記複数の導電路の内、
少なくとも一つは、前記複数の回路素子を電気的に接続
する配線として用いられ、側面を湾曲させて前記絶縁性
樹脂と嵌合させることにより、構成要素を最小限にし、
且つ配線が前記絶縁性樹脂から抜けない構造とし、従来
の課題を解決するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned many problems, and firstly, comprises a plurality of electrically separated conductive paths and a plurality of conductive paths fixed on the desired conductive paths. A circuit element, comprising an insulating resin covering the circuit element and integrally supporting the conductive path, among the plurality of conductive paths,
At least one is used as a wiring for electrically connecting the plurality of circuit elements, and by bending a side surface and fitting with the insulating resin, the number of components is minimized.
Further, the present invention has a structure in which the wiring does not come off from the insulating resin to solve the conventional problem.

【0024】第2に、分離溝で電気的に分離された複数
の導電路と、所望の該導電路上に固着された複数の回路
素子と、該回路素子を被覆し且つ前記導電路間の分離溝
に充填されて一体に支持する絶縁性樹脂とを備え、前記
複数の導電路の内、少なくとも一つは、前記複数の回路
素子を電気的に接続する配線として用いられ、側面を湾
曲させて前記絶縁性樹脂と嵌合させたことにより、分離
溝に充填された絶縁性樹脂により複数の導電路を一体に
支持し、特に配線の抜けを防止し、従来の課題を解決す
るものである。
Second, a plurality of conductive paths electrically separated by a separation groove, a plurality of circuit elements fixed on the desired conductive paths, and a separation between the conductive paths covering the circuit elements and An insulating resin that is filled into the groove and integrally supported, and at least one of the plurality of conductive paths is used as a wiring that electrically connects the plurality of circuit elements, and has a curved side surface. By engaging with the insulating resin, a plurality of conductive paths are integrally supported by the insulating resin filled in the separation groove, and in particular, the wiring is prevented from coming off, thereby solving the conventional problem.

【0025】第3に、分離溝で電気的に分離された複数
の導電路と、所望の該導電路上に固着された複数の回路
素子と、該回路素子を被覆し且つ前記導電路間の前記分
離溝に充填され前記導電路の裏面を露出して一体に支持
する絶縁性樹脂とを備え、前記複数の導電路の内、少な
くとも一つは、前記複数の回路素子を電気的に接続する
配線として用いられ、側面を湾曲させて前記絶縁性樹脂
と嵌合させたことにより、導電路の裏面が外部接続用の
電極として活用できるので、スルーホールを不要にでき
ると同時に、導電路の一つである配線の抜けも防止し、
従来の課題を解決するものである。
Third, a plurality of conductive paths electrically separated by a separation groove, a plurality of circuit elements fixed on the desired conductive paths, and a plurality of circuit elements covering the circuit elements and between the conductive paths. An insulating resin that is filled in the separation groove and exposes the back surface of the conductive path to integrally support the wiring; at least one of the plurality of conductive paths is configured to electrically connect the plurality of circuit elements; As the side surface is bent and fitted with the insulating resin, the back surface of the conductive path can be used as an electrode for external connection, so that a through hole can be unnecessary and at the same time, one of the conductive paths can be used. Also prevent the disconnection of wiring,
This is to solve the conventional problem.

【0026】第4に、導電箔を用意し、少なくとも導電
路となる領域を除いた前記導電箔に、前記導電箔の厚み
よりも浅い分離溝を形成して側面が湾曲した導電路を形
成する工程と、所望の前記導電路上に複数の回路素子を
固着する工程と、前記回路素子を被覆し、前記分離溝に
充填されるように絶縁性樹脂でモールドし、前記導電路
と前記絶縁性樹脂を嵌合させる工程と、前記分離溝を設
けていない厚み部分の前記導電箔を除去し、前記導電路
の一部で形成された配線と前記複数の回路素子が電気的
に接続されて回路を形成する工程とを具備することを特
徴とする回路装置の製造方法を提供することで、導電路
を形成する導電箔がスタートの材料であり、絶縁性樹脂
がモールドされるまでは導電箔が支持機能を有し、モー
ルド後は絶縁性樹脂が支持機能を有することで支持基板
を不要にでき、従来の課題を解決するものである。
Fourth, a conductive foil is prepared, and a separation groove shallower than the thickness of the conductive foil is formed in the conductive foil except for at least a region to be a conductive path to form a conductive path having a curved side surface. A step of fixing a plurality of circuit elements on the desired conductive path, covering the circuit element, molding with an insulating resin so as to fill the separation groove, and forming the conductive path and the insulating resin. And removing the conductive foil in a thickness portion where the separation groove is not provided, and a circuit formed by electrically connecting the wiring formed in a part of the conductive path and the plurality of circuit elements. Providing a method of manufacturing a circuit device, characterized by comprising a step of forming a conductive path, wherein the conductive foil forming the conductive path is a starting material, and the conductive foil is supported until the insulating resin is molded. It has a function and is an insulating tree after molding. There can support substrate unnecessary by having a support function, it is intended to solve the conventional problems.

【0027】第5に、導電箔を用意し、少なくとも導電
路と成る領域を除いた前記導電箔に、前記導電箔の厚み
よりも浅い分離溝を形成して側面が湾曲した導電路を形
成する工程と、所望の前記導電路上に複数の回路素子を
固着する工程と、前記回路素子の電極と所望の前記導電
路とを電気的に接続する接続手段を形成する工程と前記
回路素子を被覆し、前記分離溝に充填されるように絶縁
性樹脂でモールドし、前記導電路と前記絶縁性樹脂を嵌
合させる工程と、前記分離溝を設けていない厚み部分の
前記導電箔を裏面より一様に除去し前記導電路の裏面と
前記分離溝間の前記絶縁性樹脂とを実質的に平坦面に
し、前記導電路の一部で形成された配線と前記複数の回
路素子が電気的に接続されて回路を形成する工程とを具
備することを特徴とする回路装置の製造方法を提供する
ことで、抜けの抑止された細い配線を有し、且つ平坦な
回路装置を形成でき、従来の課題を解決するものであ
る。
Fifth, a conductive foil is prepared, and a separation groove shallower than the thickness of the conductive foil is formed in the conductive foil except for at least a region serving as a conductive path to form a conductive path having a curved side surface. Fixing a plurality of circuit elements on the desired conductive path, forming connection means for electrically connecting electrodes of the circuit element to the desired conductive path, and covering the circuit element. Molding with an insulating resin so as to be filled in the separation groove, fitting the conductive path and the insulating resin, and uniformizing the conductive foil in a thickness portion where the separation groove is not provided from the back surface To substantially flatten the back surface of the conductive path and the insulating resin between the separation grooves, and the wiring formed by a part of the conductive path and the plurality of circuit elements are electrically connected. And forming a circuit by To provide a manufacturing method of that circuit device has a thin wire which is suppressed in the loss, and can form a flat circuit device, it is intended to solve the conventional problems.

【0028】[0028]

【発明の実施の形態】回路装置を説明する第1の実施の
形態まず本発明の回路装置について図1を参照しながら
その構造について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment for Explaining a Circuit Device First, the structure of a circuit device according to the present invention will be described with reference to FIG.

【0029】図1には、絶縁性樹脂50に埋め込まれた
導電路51を有し、前記導電路51上には回路素子52
が固着され、前記絶縁性樹脂50で導電路51を支持し
て成る回路装置53が示されている。しかも導電路51
の側面は湾曲構造59を有している。
FIG. 1 has a conductive path 51 embedded in an insulating resin 50, and a circuit element 52 is provided on the conductive path 51.
A circuit device 53 is shown in which the conductive path 51 is supported by the insulating resin 50. Moreover, the conductive path 51
Has a curved structure 59.

【0030】本構造は、回路素子52A、52B、複数
の導電路51A、51B、51Cと、この導電路51
A、51B、51Cを埋め込む絶縁性樹脂50の3つの
材料で構成され、導電路51間には、この絶縁性樹脂5
0で充填された分離溝54が設けられる。そして絶縁性
樹脂50により湾曲構造59の前記導電路51が支持さ
れている。
In this structure, circuit elements 52A and 52B, a plurality of conductive paths 51A, 51B and 51C,
A, 51B, and 51C are formed of three materials of insulating resin 50 embedded therein.
Separation grooves 54 filled with zeros are provided. The conductive path 51 of the curved structure 59 is supported by the insulating resin 50.

【0031】絶縁性樹脂としては、エポキシ樹脂等の熱
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電路51としては、Cuを主材料とした導電
箔、Alを主材料とした導電箔、またはFe−Ni等の
合金から成る導電箔等を用いることができる。もちろ
ん、他の導電材料でも可能であり、特にエッチングでき
る導電材、レーザで蒸発する導電材が好ましい。
As the insulating resin, a thermosetting resin such as an epoxy resin, and a thermoplastic resin such as a polyimide resin and polyphenylene sulfide can be used. As the insulating resin, any resin can be adopted as long as the resin can be hardened using a mold, or can be coated by dipping or coating. Further, as the conductive path 51, a conductive foil mainly composed of Cu, a conductive foil mainly composed of Al, a conductive foil composed of an alloy such as Fe-Ni, or the like can be used. Of course, other conductive materials are also possible. Particularly, a conductive material that can be etched and a conductive material that evaporates by laser are preferable.

【0032】本発明では、特にエッチングとしてドライ
エッチング、あるいはウェットエッチングを採用して非
異方性的なエッチングを施すことにより、導電路51の
側面を湾曲構造59とし、アンカー効果を発生させてい
る。その結果、導電路51が絶縁性樹脂50から抜けな
い構造を実現している。
In the present invention, in particular, the side surface of the conductive path 51 is formed into a curved structure 59 by performing dry etching or wet etching as a non-anisotropic etching to generate an anchor effect. . As a result, a structure in which the conductive path 51 does not come off from the insulating resin 50 is realized.

【0033】また回路素子52の接続手段は、金属細線
55A、ロウ材から成る導電ボール、扁平する導電ボー
ル、半田等のロウ材55B、Agペースト等の導電ペー
スト55C、導電被膜または異方性導電性樹脂等であ
る。これら接続手段は、回路素子52の種類、回路素子
52の実装形態で選択される。例えば、ベアの半導体素
子であれば、表面の電極と導電路51との接続は、金属
細線が選択され、CSPであれば半田ボールや半田バン
プが選択される。またチップ抵抗、チップコンデンサ
は、半田55Bが選択される。またパッケージされた回
路素子、例えばBGA等を導電路51に実装しても問題
はなく、これを採用する場合、接続手段は半田が選択さ
れる。
The connection means of the circuit element 52 includes a thin metal wire 55A, a conductive ball made of a brazing material, a flat conductive ball, a brazing material 55B such as a solder, a conductive paste 55C such as an Ag paste, a conductive film or an anisotropic conductive material. Resin. These connection means are selected depending on the type of the circuit element 52 and the mounting form of the circuit element 52. For example, in the case of a bare semiconductor element, a thin metal wire is selected for the connection between the electrode on the surface and the conductive path 51, and in the case of a CSP, a solder ball or a solder bump is selected. For the chip resistor and the chip capacitor, the solder 55B is selected. There is no problem even if a packaged circuit element, for example, a BGA or the like is mounted on the conductive path 51, and when this is adopted, solder is selected as the connection means.

【0034】また回路素子と導電路51Aとの固着は、
電気的接続が不要であれば、絶縁性接着剤が選択され、
また電気的接続が必要な場合は、導電被膜が採用され
る。ここでは、導電被膜は少なくとも一層あればよい。
The adhesion between the circuit element and the conductive path 51A is as follows.
If no electrical connection is required, an insulating adhesive is chosen,
When electrical connection is required, a conductive coating is used. Here, at least one conductive film is sufficient.

【0035】この導電被膜として考えられる材料は、A
g、Au、PtまたはPd等であり、蒸着、スパッタリ
ング、CVD等の低真空、または高真空下の被着、メッ
キまたは焼結等により被覆される。
The material considered as the conductive film is A
g, Au, Pt, Pd, or the like, and is coated by deposition under low or high vacuum such as vapor deposition, sputtering, or CVD, plating, or sintering.

【0036】例えばAgは、Auと接着するし、ロウ材
とも接着する。よってチップ裏面にAu被膜が被覆され
ていれば、そのままAg被膜、Au被膜、半田被膜を導
電路51Aに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを固着できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Cuの導電路51
Aの上には、Ni被膜、Au被膜の二層が順に被着され
たもの、Ni被膜、Cu被膜、半田被膜の三層が順に被
着されたもの、Ag被膜、Ni被膜の二層が順に被覆さ
れたものが形成できる。尚、これら導電被膜の種類、積
層構造は、これ以外にも多数あるが、ここでは省略をす
る。
For example, Ag adheres to Au and also to the brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded by directly covering the conductive path 51A with the Ag film, Au film, or solder film, and the chip can be fixed via a brazing material such as solder. .
Here, the conductive film may be formed on the uppermost layer of the conductive film laminated in a plurality of layers. For example, a conductive path 51 of Cu
On top of A, two layers of Ni coating and Au coating are sequentially applied, three layers of Ni coating, Cu coating and solder coating are sequentially applied, two layers of Ag coating and Ni coating are provided. Those coated in order can be formed. There are many other types and laminated structures of these conductive films, but they are omitted here.

【0037】本回路装置は、導電路51を封止樹脂であ
る絶縁性樹脂50で支持しているため、支持基板が不要
となり、導電路51、回路素子52および絶縁性樹脂5
0で構成される。この構成は、本発明の特徴である。従
来の技術の欄でも説明したように、従来の回路装置の導
電路は、支持基板で支持されていたり、リードフレーム
で支持されているため、本来不要にしても良い構成が付
加されている。しかし、本回路装置は、必要最小限の構
成要素で構成され、支持基板を不要としているため、薄
型で安価となる特徴を有する。
In this circuit device, since the conductive path 51 is supported by the insulating resin 50 as a sealing resin, a supporting substrate is not required, and the conductive path 51, the circuit element 52 and the insulating resin 5 are not required.
0. This configuration is a feature of the present invention. As described in the section of the related art, the conductive path of the conventional circuit device is supported by a support substrate or supported by a lead frame, and therefore, a configuration that may be unnecessary originally is added. However, this circuit device has a feature that it is thin and inexpensive because it is composed of the minimum necessary components and does not require a support substrate.

【0038】また前記構成の他に、回路素子52を被覆
し且つ前記導電路52間の前記分離溝54に充填されて
一体に支持する絶縁性樹脂50を有している。
In addition to the above configuration, there is provided an insulating resin 50 which covers the circuit element 52 and fills the separation groove 54 between the conductive paths 52 and integrally supports the same.

【0039】この湾曲構造59の導電路51間は、分離
溝54となり、ここに絶縁性樹脂50が充填されること
で、導電路51の抜けが防止できると同時にお互いの絶
縁がはかれるメリットを有する。
Separation grooves 54 are formed between the conductive paths 51 of the curved structure 59, and by filling the insulating resin 50 into the separation grooves 54, the conductive paths 51 can be prevented from coming off and at the same time have the advantage of being insulated from each other. .

【0040】また、回路素子52を被覆し且つ導電路5
1間の分離溝54に充填され導電路51の裏面のみを露
出して一体に支持する絶縁性樹脂50を有している。
The circuit element 52 is covered and the conductive path 5
There is an insulating resin 50 that is filled in the separation groove 54 between the two and that only the back surface of the conductive path 51 is exposed and supported integrally.

【0041】この導電路の裏面を露出する点は、本発明
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図25の如き従来構造のスルーホール
THを不要にできる特徴を有する。
One of the features of the present invention is that the back surface of the conductive path is exposed. The back surface of the conductive path can be used for connection to the outside, and has the feature that the through hole TH of the conventional structure as shown in FIG. 25 can be omitted.

【0042】しかも回路素子がロウ材、Au、Ag等の
導電被膜を介して直接固着されている場合、導電路51
の裏面が露出されてため、回路素子52Aから発生する
熱を導電路51Aを介して実装基板に伝えることができ
る。特に放熱により、駆動電流の上昇等の特性改善が可
能となる半導体チップに有効である。
Further, when the circuit element is directly fixed via a conductive film such as brazing material, Au, Ag, or the like, the conductive path 51
Is exposed, the heat generated from the circuit element 52A can be transmitted to the mounting board via the conductive path 51A. In particular, the present invention is effective for a semiconductor chip capable of improving characteristics such as an increase in drive current due to heat radiation.

【0043】また本回路装置は、分離溝54の表面と導
電路51の表面は、実質一致している構造となってい
る。本構造は、本発明の特徴であり、図25に示す裏面
電極10、11の段差が設けられないため、回路装置5
3をそのまま水平に移動できる特徴を有する。
Further, the present circuit device has a structure in which the surface of the separation groove 54 and the surface of the conductive path 51 substantially match. This structure is a feature of the present invention, and since there is no step between the back electrodes 10 and 11 shown in FIG.
3 can be moved horizontally as it is.

【0044】図1は、複数の回路素子でIC回路を構成
するものであり、特に回路素子と回路素子を接続する導
電路は、配線として機能し、図1Bの如く、実質ランド
状の形状となっている。しかし実際の形状は、図2や図
28の如く、更に複雑なものである。回路装置を説明す
る第2の実施の形態次に図2に示された回路装置53を
説明する。
FIG. 1 shows an IC circuit composed of a plurality of circuit elements. In particular, a conductive path connecting the circuit elements functions as a wiring, and has a substantially land-like shape as shown in FIG. 1B. Has become. However, the actual shape is more complicated as shown in FIGS. Second Embodiment for Explaining Circuit Device Next, a circuit device 53 shown in FIG. 2 will be described.

【0045】本構造は、図2Bの如く、導電路51とし
て配線L1、L2が形成されており、それ以外は、図1
の構造と実質同一である。よってこの配線L1、L2に
ついて説明する。
In this structure, as shown in FIG. 2B, wirings L1 and L2 are formed as conductive paths 51.
The structure is substantially the same as Therefore, the wirings L1 and L2 will be described.

【0046】前述したように、IC回路には、大規模の
回路から小規模の回路まである。しかしここでは、図面
の都合もあり、小規模な回路を図2Aに示す。この回路
は、オーディオの増幅回路に多用される差動増幅回路と
カレントミラー回路が接続されたものである。前記差動
増幅回路は、図2Aの如く、TR1とTR2で構成さ
れ、前記カレントミラー回路は、TR3とTR4で主に
構成されている。
As described above, IC circuits include large-scale circuits to small-scale circuits. However, here, for the sake of illustration, a small-scale circuit is shown in FIG. 2A. In this circuit, a differential amplifier circuit and a current mirror circuit, which are frequently used in an audio amplifier circuit, are connected. As shown in FIG. 2A, the differential amplifier circuit is composed of TR1 and TR2, and the current mirror circuit is mainly composed of TR3 and TR4.

【0047】図2Bは、図2Aの回路を本回路装置に実
現した時の平面図であり、図2Cは、図2BのA−A線
に於ける断面図、図2Dは、B−B線に於ける断面図で
ある。図2Bの左側には、TR1とTR3が実装される
ダイパッド51Aが設けられ、右側にはTR2とTR4
が実装されるダイパッド51Dが設けられている。この
ダイパッド51A、51Dの上側には、外部接続用の電
極51B、51E〜51Gが設けられ、下側には、51
C、51H〜51Jが設けられている。そしてTR1の
エミッタとTR2のエミッタが共通接続されているた
め、配線L2が電極51E、51Gと一体となって形成
されている。またTR3のベースとTR4のベース、T
R3のエミッタとTR4のエミッタが共通接続されてい
るため、配線L1が電極51C、55Jと一体となって
設けられ、配線L3が電極55H、55Iと一体となっ
て設けられている。
FIG. 2B is a plan view when the circuit of FIG. 2A is realized in the present circuit device, FIG. 2C is a cross-sectional view taken along the line AA in FIG. 2B, and FIG. 2D is a line BB in FIG. FIG. A die pad 51A on which TR1 and TR3 are mounted is provided on the left side of FIG. 2B, and TR2 and TR4 are mounted on the right side.
Is provided on which a die pad 51D is mounted. External connection electrodes 51B, 51E to 51G are provided on the upper side of the die pads 51A, 51D.
C, 51H to 51J are provided. Since the emitter of TR1 and the emitter of TR2 are commonly connected, the wiring L2 is formed integrally with the electrodes 51E and 51G. Also, the base of TR3 and the base of TR4, T
Since the emitter of R3 and the emitter of TR4 are commonly connected, the wiring L1 is provided integrally with the electrodes 51C and 55J, and the wiring L3 is provided integrally with the electrodes 55H and 55I.

【0048】本発明の特徴は、この配線L1〜L3にあ
る。図28で説明すれば、配線25、配線29がこれに
該当するものである。この配線は、本回路装置の集積度
により異なるが、幅は、25μm〜と非常に狭いもので
ある。尚、この25μmは、ウェットエッチングを採用
した場合の数値であり、ドライエッチングを採用すれ
ば、その幅は更に狭くできる。
The feature of the present invention resides in the wirings L1 to L3. Referring to FIG. 28, the wiring 25 and the wiring 29 correspond to this. The wiring varies depending on the degree of integration of the circuit device, but has a very narrow width of 25 μm or more. Note that this 25 μm is a numerical value when wet etching is employed, and the width can be further reduced by employing dry etching.

【0049】図2Dからも明らかなように、配線L1
は、裏面を露出するだけで、その他の側面は、湾曲構造
を有すると共に絶縁性樹脂50で支持されている。また
別の表現をすれば、絶縁性樹脂50に配線が埋め込まれ
ている。よって、図25の様に、たんに支持基板に配線
が貼り合わされているのとは異なり、配線の抜け、反り
を防止することが可能となる。特に、後述する製造方法
から明らかな様に、導電路の側面が粗面、且つ湾曲構造
で成る事、導電路の表面にひさしが形成されている事等
により、アンカー効果が発生し、絶縁性樹脂から前記導
電路が抜けない構造となる。
As is clear from FIG. 2D, the wiring L1
Only exposes the back surface, and the other side surface has a curved structure and is supported by the insulating resin 50. In other words, the wiring is embedded in the insulating resin 50. Therefore, unlike the case where the wiring is simply pasted to the support substrate as shown in FIG. 25, it is possible to prevent the wiring from coming off and warping. In particular, as is apparent from the manufacturing method described below, the anchor effect is generated due to the fact that the side surface of the conductive path has a rough surface and a curved structure, and the eaves are formed on the surface of the conductive path. The structure is such that the conductive path does not escape from the resin.

【0050】また外部接続用の電極51B、51C、5
51E〜51Jは、前述したとおり絶縁性樹脂で埋め込
まれているため、固着された外部リードから外力が加わ
っても、剥がれずらい構造となる。回路装置を説明する
第3の実施の形態次に図8に示された回路装置56を説
明する。
The electrodes 51B, 51C, 5
Since 51E to 51J are embedded with the insulating resin as described above, even if an external force is applied from the fixed external lead, the structure is difficult to peel off. Third Embodiment for Explaining Circuit Device Next, a circuit device 56 shown in FIG. 8 will be described.

【0051】本構造は、導電路51の表面に導電被膜5
7が形成されており、それ以外は、図1や図2の構造と
実質同一である。よってここでは、導電路上にこの導電
被膜57が形成された所を中心に説明する。
In this structure, the conductive film 5 is formed on the surface of the conductive path 51.
7 are formed, and the rest is substantially the same as the structure of FIG. 1 or FIG. Therefore, here, the description will be made focusing on the place where the conductive film 57 is formed on the conductive path.

【0052】第1の特徴は、導電路や回路装置の反りを
防止するするために導電被膜57を設ける点である。
The first feature is that a conductive coating 57 is provided to prevent warpage of the conductive path and the circuit device.

【0053】一般に、絶縁性樹脂と導電路材料(以下第
1の材料と呼ぶ。)の熱膨張係数の差により、回路装置
自身が反ったり、また導電路が湾曲したり剥がれたりす
る。また導電路51の熱伝導率が絶縁性樹脂の熱伝導率
よりも優れているため、導電路51の方が先に温度上昇
して膨張する。そのため、第1の材料よりも熱膨張係数
の小さい第2の材料を被覆することにより、導電路の反
り、剥がれ、回路装置の反りを防止することができる。
特に第1の材料としてCuを採用した場合、第2の材料
としてはAu、NiまたはPt等が良い。Cuの膨張率
は、16.7×10−6(10のマイナス6乗)で、A
uは、14×10−6、Niは、12.8×10−6、
Ptは、8.9×10−6である。尚、この場合、複数
の層を形成して実施しても良い。
Generally, due to the difference in the coefficient of thermal expansion between the insulating resin and the conductive path material (hereinafter referred to as the first material), the circuit device itself warps, and the conductive path is bent or peeled off. In addition, since the thermal conductivity of the conductive path 51 is superior to the thermal conductivity of the insulating resin, the conductive path 51 expands by increasing the temperature first. Therefore, by covering the second material having a smaller coefficient of thermal expansion than the first material, it is possible to prevent the conductive path from being warped or peeled off, and to prevent the circuit device from being warped.
In particular, when Cu is used as the first material, Au, Ni, Pt, or the like is preferable as the second material. The expansion coefficient of Cu is 16.7 × 10 −6 (10 −6), and A
u is 14 × 10 −6, Ni is 12.8 × 10 −6,
Pt is 8.9 × 10 −6. In this case, a plurality of layers may be formed and implemented.

【0054】第2の特徴は、第2の材料によりアンカー
効果を持たせている点である。第2の材料によりひさし
58が形成され、しかも導電路51と被着したひさし5
8が絶縁性樹脂50に埋め込まれているため、アンカー
効果を発生し、導電路51の抜けを防止できる構造とな
る。
A second feature is that the second material has an anchor effect. The eaves 58 are formed of the second material, and the eaves 5 are attached to the conductive paths 51.
Since 8 is embedded in the insulating resin 50, an anchor effect is generated, and a structure in which the conductive path 51 can be prevented from coming off is obtained.

【0055】本発明は、湾曲構造59とひさし58の両
方で、二重のアンカー効果を発生させて導電路51の抜
けを抑制している。
In the present invention, a double anchor effect is generated in both the curved structure 59 and the eaves 58 to prevent the conductive path 51 from coming off.

【0056】以上の3つの実施の形態は、回路装置とし
てトランジスタチップ52Aと受動素子52Bが実装さ
れた回路装置で説明してきたが、本発明は、図21、図
22の如く、一つの半導体チップが封止されて構成され
た回路装置でも実施可能である。図21の如く、CSP
等のフェイスダウン型の素子80が実装された回路装置
81、または図22の如くチップ抵抗、チップコンデン
サ等の受動素子82が封止された回路装置83でも実施
できる。更には、2つの導電路間に金属細線を接続し、
これが封止されたものでも良い。これはフューズとして
活用できる。回路装置の製造方法を説明する第1の実施
の形態次に図3〜図7および図1を使って回路装置53
の製造方法について説明する。
Although the above three embodiments have been described with reference to a circuit device in which a transistor chip 52A and a passive element 52B are mounted as a circuit device, the present invention relates to a single semiconductor chip as shown in FIGS. Can also be implemented in a circuit device configured by sealing. As shown in FIG.
A circuit device 81 in which a face-down type element 80 such as a chip device is mounted, or a circuit device 83 in which a passive element 82 such as a chip resistor or a chip capacitor is sealed as shown in FIG. Furthermore, a thin metal wire is connected between the two conductive paths,
This may be sealed. This can be used as a fuse. First Embodiment for Demonstrating Method of Manufacturing Circuit Device Next, a circuit device 53 will be described with reference to FIGS. 3 to 7 and FIG.
A method of manufacturing the device will be described.

【0057】まず図3の如く、シート状の導電箔60を
用意する。この導電箔60は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Cuを主材料とした導電箔、Alを主材
料とした導電箔またはFe−Ni等の合金から成る導電
箔等が採用される。
First, as shown in FIG. 3, a sheet-shaped conductive foil 60 is prepared. The material of the conductive foil 60 is selected in consideration of the adhesion of the brazing material, the bonding property, and the plating property.
As the material, a conductive foil mainly containing Cu, a conductive foil mainly containing Al, a conductive foil made of an alloy such as Fe-Ni, or the like is used.

【0058】導電箔の厚さは、後のエッチングを考慮す
ると10μm〜300μm程度が好ましく、ここでは7
0μm(2オンス)の銅箔を採用した。しかし300μ
m以上でも10μm以下でも基本的には良い。後述する
ように、導電箔60の厚みよりも浅い分離溝61が形成
できればよい。
The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of the later etching.
A 0 μm (2 oz) copper foil was employed. But 300μ
Basically, it is good even if it is more than m or less than 10 μm. As will be described later, it is only necessary that the separation groove 61 shallower than the thickness of the conductive foil 60 can be formed.

【0059】尚、シート状の導電箔60は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
The sheet-shaped conductive foil 60 is prepared by being wound into a roll with a predetermined width, and may be conveyed to each step described later, or the conductive foil cut into a predetermined size may be used. It may be prepared and transported to each step described later.

【0060】続いて、少なくとも導電路51となる領域
を除いた導電箔60を、導電箔60の厚みよりも薄く除
去する工程、前記導電路60に回路素子を実装する工程
およびこの除去工程により形成された分離溝61および
導電箔60に絶縁性樹脂50を被覆し、回路素子を封止
する工程がある。
Subsequently, a step of removing the conductive foil 60 excluding at least a region to become the conductive path 51 to be thinner than the thickness of the conductive foil 60, a step of mounting a circuit element on the conductive path 60, and a step of removing the conductive element. There is a step of covering the separated groove 61 and the conductive foil 60 with the insulating resin 50 to seal the circuit element.

【0061】まず、図4の如く、Cu箔60の上に、ホ
トレジストPR(耐エッチングマスク)を形成し、導電
路51となる領域を除いた導電箔60が露出するように
ホトレジストPRをパターニングする。そして、図5A
の如く、前記ホトレジストPRを介してエッチングして
いる。
First, as shown in FIG. 4, a photoresist PR (etching resistant mask) is formed on the Cu foil 60, and the photoresist PR is patterned so as to expose the conductive foil 60 excluding a region to become the conductive path 51. . And FIG. 5A
As described above, etching is performed via the photoresist PR.

【0062】本製造方法ではウェットエッチングまたは
ドライエッチングで、非異方性的にエッチングされ、そ
の側面は、粗面となり、しかも湾曲となる特徴を有す
る。尚、エッチングにより形成された分離溝61の深さ
は、約50μmである。
In the present manufacturing method, non-anisotropic etching is performed by wet etching or dry etching, and the side surfaces thereof are rough and curved. Note that the depth of the separation groove 61 formed by etching is about 50 μm.

【0063】ウェットエッチングの場合、エッチャント
は、塩化第二鉄または塩化第二銅が採用され、前記導電
箔は、このエッチャントの中にディッピングされるか、
このエッチャントがシャワーリングされる。
In the case of wet etching, ferric chloride or cupric chloride is employed as an etchant, and the conductive foil is dipped in the etchant or
This etchant is showered.

【0064】特に図5Bの如く、エッチングマスクとな
るホトレジストPRの直下は、横方向のエッチングが進
みづらく、それより深い部分が横方向にエッチングされ
る。図のように分離溝61の側面のある位置から上方に
向かうにつれて、その位置に対応する開口部の開口径が
小さくなれば、逆テーパー構造となり、アンカー構造を
有する構造となる。またシャワーリングを採用すること
で、深さ方向に向かいエッチングが進み、横方向のエッ
チングは抑制されるため、このアンカー構造が顕著に現
れる。
In particular, as shown in FIG. 5B, immediately below the photoresist PR serving as an etching mask, the etching in the lateral direction is difficult to proceed, and a portion deeper than that is etched in the lateral direction. As shown in the figure, if the opening diameter of the opening corresponding to the position becomes smaller from a position on the side surface of the separation groove 61 upward, the separation groove 61 has a reverse tapered structure, and has a structure having an anchor structure. In addition, by employing a shower ring, etching proceeds in the depth direction and etching in the horizontal direction is suppressed, so that this anchor structure appears remarkably.

【0065】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Cuを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
In the case of dry etching, anisotropy,
Non-anisotropic etching is possible. At present, it is said that it is impossible to remove Cu by reactive ion etching, but it can be removed by sputtering. Further, etching can be performed anisotropically or non-anisotropically depending on sputtering conditions.

【0066】尚、図5に於いて、ホトレジストの代わり
にエッチング液に対して耐食性のある導電被膜を選択的
に被覆しても良い。導電路と成る部分に選択的に被着す
れば、この導電被膜がエッチング保護膜となり、レジス
トを採用することなく分離溝をエッチングできる。この
導電被膜として考えられる材料は、Ag、Au、Ptま
たはPd等である。しかもこれら耐食性の導電被膜は、
ダイパッド、ボンディングパッドとしてそのまま活用で
きる特徴を有する。
In FIG. 5, a conductive film having corrosion resistance to an etching solution may be selectively coated instead of the photoresist. When the conductive film is selectively applied to a portion to be a conductive path, the conductive film serves as an etching protective film, and the separation groove can be etched without employing a resist. Materials that can be considered as the conductive film include Ag, Au, Pt, and Pd. Moreover, these corrosion-resistant conductive films are
It has the feature that it can be used as it is as a die pad or a bonding pad.

【0067】例えばAg被膜は、Auと接着するし、ロ
ウ材とも接着する。よってチップ裏面にAu被膜が被覆
されていれば、そのまま導電路51上のAg被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またAgの導電被膜にはAu細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
For example, an Ag film adheres to Au and also adheres to a brazing material. Therefore, if the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded to the Ag film on the conductive path 51 as it is, and the chip can be fixed via a brazing material such as solder. Further, since the Au thin wire can be bonded to the Ag conductive film, wire bonding is also possible. Therefore, there is an advantage that these conductive films can be used as die pads and bonding pads as they are.

【0068】続いて、図6の如く、分離溝61が形成さ
れた導電箔60に回路素子52を電気的に接続して実装
する工程がある。
Subsequently, as shown in FIG. 6, there is a step of electrically connecting and mounting the circuit element 52 to the conductive foil 60 in which the separation groove 61 is formed.

【0069】回路素子52としては、トランジスタ、ダ
イオード、ICチップ等の半導体素子52A、チップコ
ンデンサ、チップ抵抗等の受動素子52Bである。また
厚みが厚くはなるが、CSP、BGA等のフェイスダウ
ンの半導体素子も実装できる。
The circuit element 52 is a semiconductor element 52A such as a transistor, a diode, or an IC chip, and a passive element 52B such as a chip capacitor or a chip resistor. Although the thickness is increased, a face-down semiconductor element such as a CSP or a BGA can be mounted.

【0070】ここでは、ベアのトランジスタチップ52
Aが導電路51Aにダイボンディングされ、エミッタ電
極と導電路51B、ベース電極と導電路51Bが熱圧着
によるボールボンディングあるいは超音波によるウェッ
ヂボンデイング等で固着される金属細線55Aを介して
接続される。また52Bは、チップコンデンサまたは受
動素子であり、半田等のロウ材または導電ペースト55
Bで固着される。
Here, the bare transistor chip 52
A is die-bonded to the conductive path 51A, and the emitter electrode and the conductive path 51B, and the base electrode and the conductive path 51B are connected via a thin metal wire 55A fixed by ball bonding by thermocompression bonding or web bonding by ultrasonic waves. 52B is a chip capacitor or a passive element, which is a brazing material such as solder or a conductive paste 55.
B is fixed.

【0071】また図28に示すパターンを本実施の形態
で応用した場合、ボンディングパッド26は、そのサイ
ズが非常に小さいが、導電箔60と一体である。よって
ボンディングツールのエネルギーを伝えることができ、
ホンディング性も向上するメリットを有する。またボン
ディング後の金属細線のカットに於いて、金属細線をプ
ルカットする場合がある。この時は、ボンディングパッ
ドが導電箔60と一体で成るため、ボンディングパッド
が浮いたりする現象を無くせ、プルカット性も向上す
る。
When the pattern shown in FIG. 28 is applied in the present embodiment, bonding pad 26 is very small in size, but is integral with conductive foil 60. Therefore, the energy of the bonding tool can be transmitted,
It also has the advantage of improving the hondaability. Further, in cutting a thin metal wire after bonding, there is a case where the thin metal wire is subjected to a pull cut. At this time, since the bonding pad is formed integrally with the conductive foil 60, the phenomenon that the bonding pad floats can be eliminated, and the pull cut property can be improved.

【0072】更に、図7に示すように、前記導電箔60
および湾曲した分離溝61に絶縁性樹脂50を付着する
工程がある。これは、トランスファーモールド、インジ
ェクションモールド、ディッピングまたは塗布により実
現できる。樹脂材料としては、エポキシ樹脂等の熱硬化
性樹脂がトランスファーモールドで実現でき、ポリイミ
ド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂
はインジェクションモールドで実現できる。
Further, as shown in FIG.
And a step of attaching the insulating resin 50 to the curved separation groove 61. This can be achieved by transfer molding, injection molding, dipping or coating. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin and polyphenylene sulfide can be realized by injection molding.

【0073】本実施の形態では、導電箔60表面に被覆
された絶縁性樹脂の厚さは、金属細線55Aの頂部から
上に約100μmが被覆されるように調整されている。
この厚みは、回路装置の強度を考慮して厚くすること
も、薄くすることも可能である。
In the present embodiment, the thickness of the insulating resin coated on the surface of the conductive foil 60 is adjusted so as to cover about 100 μm from the top of the fine metal wire 55A.
This thickness can be increased or reduced in consideration of the strength of the circuit device.

【0074】本工程の特徴は、絶縁性樹脂50を被覆す
るまでは、導電路51となる導電箔60が支持基板とな
ることである。従来では、図26の様に、本来必要とし
ない支持基板5を採用して導電路7〜11を形成してい
るが、本発明では、支持基板となる導電箔60は、電極
材料として必要な材料である。そのため、構成材料を極
力省いて作業できるメリットを有し、コストの低下も実
現できる。
The feature of this step is that the conductive foil 60 serving as the conductive path 51 becomes a support substrate until the insulating resin 50 is covered. In the related art, as shown in FIG. 26, the conductive paths 7 to 11 are formed by using the support substrate 5 which is not originally required. However, in the present invention, the conductive foil 60 serving as the support substrate is required as an electrode material. Material. Therefore, there is a merit that the operation can be performed while omitting the constituent materials as much as possible, and the cost can be reduced.

【0075】また分離溝61は、導電箔の厚みよりも浅
く形成されているため、導電箔60が導電路51として
個々に分離されていない。従ってシート状の導電箔60
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に容易になる
特徴を有する。
Since the separation groove 61 is formed shallower than the thickness of the conductive foil, the conductive foil 60 is not individually separated as the conductive path 51. Therefore, the sheet-shaped conductive foil 60
When molding insulating resin,
It has the feature that the work of transporting to the mold and mounting on the mold is very easy.

【0076】更には、湾曲構造59を持った分離溝61
に絶縁性樹脂50が充填されるため、この部分でアンカ
ー効果が発生し、絶縁性樹脂50の剥がれが防止でき、
逆に後の工程で分離される導電路51の抜けが防止でき
る。
Further, a separation groove 61 having a curved structure 59
Is filled with the insulating resin 50, an anchor effect occurs in this portion, and peeling of the insulating resin 50 can be prevented.
Conversely, it is possible to prevent the conductive path 51 separated in a later step from coming off.

【0077】尚、ここの絶縁性樹脂50を被覆する前
に、例えば半導体チップや金属細線の接続部を保護する
ためにシリコーン樹脂等をポッティングしても良い。続
いて、導電箔60の裏面を化学的および/または物理的
に除き、導電路51として分離する工程がある。ここで
この除く工程は、研磨、研削、エッチング、レーザの金
属蒸発等により施される。
Before coating with the insulating resin 50, for example, a silicone resin or the like may be potted to protect a connection portion of a semiconductor chip or a thin metal wire. Subsequently, there is a step of chemically and / or physically removing the back surface of the conductive foil 60 and separating it as the conductive path 51. Here, the removing step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【0078】実験では研磨装置または研削装置により全
面を30μm程度削り、分離溝61から絶縁性樹脂50
を露出させている。この露出される面を図6では点線で
示している。その結果、約40μmの厚さの導電路51
となって分離される。また絶縁性樹脂50が露出する手
前まで、導電箔60を全面ウェトエッチングし、その
後、研磨または研削装置により全面を削り、絶縁性樹脂
50を露出させても良い。
In the experiment, the entire surface was shaved by about 30 μm with a polishing device or a grinding device, and the insulating resin 50 was removed from the separation groove 61.
Is exposed. This exposed surface is indicated by a dotted line in FIG. As a result, the conductive path 51 having a thickness of about 40 μm is formed.
And separated. Alternatively, the entire surface of the conductive foil 60 may be wet-etched before the insulating resin 50 is exposed, and thereafter, the entire surface may be ground by a polishing or grinding device to expose the insulating resin 50.

【0079】この結果、絶縁性樹脂50に導電路51の
表面が露出する構造となる。そして分離溝61が削ら
れ、図1の分離溝54となる。(以上図7参照)最後
に、必要によって露出した導電路51に半田等の導電材
を被着し、図1の如く回路装置として完成する。
As a result, a structure in which the surface of the conductive path 51 is exposed to the insulating resin 50 is obtained. Then, the separation groove 61 is shaved to form the separation groove 54 of FIG. (See FIG. 7 above.) Finally, a conductive material such as solder is applied to the exposed conductive path 51 if necessary, and the circuit device is completed as shown in FIG.

【0080】尚、導電路51の裏面に導電被膜を被着す
る場合、図3の導電箔の裏面に、前もって導電被膜を形
成しても良い。この場合、導電路に対応する部分を選択
的に被着すれば良い。被着方法は、例えばメッキであ
る。またこの導電被膜は、エッチングに対して耐性があ
る材料がよい。またこの導電被膜を採用した場合、研磨
をせずにエッチングだけで導電路51として分離でき
る。
When a conductive film is applied to the back surface of the conductive path 51, the conductive film may be formed in advance on the back surface of the conductive foil shown in FIG. In this case, the portion corresponding to the conductive path may be selectively applied. The deposition method is, for example, plating. The conductive film is preferably made of a material having resistance to etching. When this conductive film is employed, it can be separated as the conductive path 51 only by etching without polishing.

【0081】尚、本製造方法では、導電箔60にトラン
ジスタとチップ抵抗が実装されているだけであるが、こ
れを1単位としてマトリックス状に配置しても良いし、
図2や図28の様な回路を1単位としてマトリックス状
に配置しても良い。この場合は、後述するようにダイシ
ング装置で個々に分離される。
In the present manufacturing method, only the transistor and the chip resistor are mounted on the conductive foil 60. However, the conductive foil 60 may be arranged as a unit in a matrix.
The circuits shown in FIGS. 2 and 28 may be arranged in a matrix as one unit. In this case, as will be described later, they are individually separated by a dicing device.

【0082】以上の製造方法によって、絶縁性樹脂50
に導電路51が埋め込まれ、絶縁性樹脂50の裏面と導
電路51の裏面が一致する平坦な回路装置56が実現で
きる。
By the above manufacturing method, the insulating resin 50
A conductive circuit 51 is buried in the substrate, and a flat circuit device 56 in which the back surface of the insulating resin 50 and the back surface of the conductive path 51 match can be realized.

【0083】本製造方法の特徴は、絶縁性樹脂50を支
持基板として活用し導電路51の分離作業ができること
にある。絶縁性樹脂50は、導電路51を埋め込む材料
として必要な材料であり、図26の従来の製造方法のよ
うに、不要な支持基板5を必要としない。従って、最小
限の材料で製造でき、コストの低減が実現できる特徴を
有する。
The feature of this manufacturing method is that the conductive path 51 can be separated using the insulating resin 50 as a supporting substrate. The insulating resin 50 is a material necessary as a material for embedding the conductive path 51, and does not require an unnecessary support substrate 5 unlike the conventional manufacturing method of FIG. Therefore, it has a feature that it can be manufactured with a minimum amount of material and that cost reduction can be realized.

【0084】尚、導電路51表面からの絶縁性樹脂の厚
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装される回路素子により違ってくるが、回路装置
56としての厚さは、厚くも薄くもできる特徴を有す
る。ここでは、400μm厚の絶縁性樹脂50に40μ
mの導電路51と回路素子が埋め込まれた回路装置にな
る。(以上図1を参照) 回路装置の製造方法を説明する第2の実施の形態 次に図9〜図13、図8を使ってひさし58を有する回
路装置56の製造方法について説明する。尚、ひさしと
なる第2の材料70が被着される以外は、第1の実施の
形態(図1、図2)と実質同一であるため、詳細な説明
は省略する。
The thickness of the insulating resin from the surface of the conductive path 51 can be adjusted when the insulating resin is attached in the previous step. Accordingly, the thickness of the circuit device 56 has a characteristic that it can be thick or thin, though it differs depending on the circuit element to be mounted. Here, 40 μm is applied to the insulating resin 50 having a thickness of 400 μm.
The circuit device has the m conductive paths 51 and the circuit elements embedded therein. (Refer to FIG. 1 above) Second Embodiment Explaining a Method of Manufacturing a Circuit Device Next, a method of manufacturing a circuit device 56 having an eave 58 will be described with reference to FIGS. 9 to 13 and FIG. Note that, except that the second material 70 serving as an eave is applied, the structure is substantially the same as that of the first embodiment (FIGS. 1 and 2), and a detailed description thereof will be omitted.

【0085】まず図9の如く、第1の材料から成る導電
箔60の上にエッチングレートの小さい第2の材料70
が被覆された導電箔60を用意する。
First, as shown in FIG. 9, a second material 70 having a small etching rate is placed on a conductive foil 60 made of a first material.
A conductive foil 60 coated with is prepared.

【0086】例えばCu箔の上にNiを被着すると、塩
化第二鉄または塩化第二銅等でCuとNiが一度にエッ
チングでき、エッチングレートの差によりNiがひさし
58と成って形成されるため好適である。太い実線がN
iから成る導電被膜70であり、その膜厚は1〜10μ
m程度が好ましい。またNiの膜厚が厚い程、ひさし5
8が形成されやすい。
For example, when Ni is deposited on a Cu foil, Cu and Ni can be etched at once by ferric chloride or cupric chloride or the like, and Ni becomes eaves 58 due to a difference in etching rate. Therefore, it is suitable. Thick solid line is N
i, a conductive film having a thickness of 1 to 10 μm.
m is preferable. In addition, the eaves 5
8 is easily formed.

【0087】また第2の材料は、第1の材料と選択エッ
チングできる材料を被覆しても良い。この場合、まず第
2の材料から成る被膜を導電路51の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第1
の材料をエッチングすればひさし58が形成できるから
である。第2の材料としては、Al、Ag、Au等が考
えられる。(以上図9を参照) 続いて、少なくとも導電路51となる領域を除いた導電
箔60を、導電箔60の厚みよりも薄く取り除く工程が
ある。
The second material may cover the first material and a material which can be selectively etched. In this case, first, a film made of the second material is patterned so as to cover the formation region of the conductive path 51, and the first film is formed using this film as a mask.
This is because the eaves 58 can be formed by etching this material. Examples of the second material include Al, Ag, and Au. (Refer to FIG. 9 above.) Subsequently, there is a step of removing the conductive foil 60 except for at least a region to be the conductive path 51 so as to be thinner than the thickness of the conductive foil 60.

【0088】図10の如く、Ni70の上に、ホトレジ
ストPRを形成し、導電路51となる領域を除いたNi
70が露出するようにホトレジストPRをパターニング
し、図11の如く、前記ホトレジストを介してエッチン
グすればよい。
As shown in FIG. 10, a photoresist PR is formed on Ni 70 and Ni
The photoresist PR may be patterned so that 70 is exposed, and etching may be performed via the photoresist as shown in FIG.

【0089】前述したように塩化第二鉄、塩化第二銅の
エッチャント等を採用しエッチングすると、Ni70の
エッチングレートがCu60のエッチングレートよりも
遅いため、エッチングが進むにつれてひさし58がでて
くる。
As described above, when etching is performed by using an etchant of ferric chloride or cupric chloride or the like, since the etching rate of Ni70 is lower than the etching rate of Cu60, the eaves 58 appear as the etching proceeds.

【0090】尚、前記分離溝61が形成された導電箔6
0に回路素子52を実装する工程(図12)、前記導電
箔60および分離溝61に絶縁性樹脂50を被覆し、導
電箔60の裏面を化学的および/または物理的に除き、
導電路51として分離する工程(図13)、および導電
路裏面に導電被膜を形成して完成までの工程(図8)
は、前製造方法と同一であるためその説明は省略する。 回路装置の製造方法を説明する第3の実施の形態 続いて、複数種類の回路素子、配線、ダイパッド、ボン
ディングパッド等から成る導電路で構成されるIC回路
を一単位としてマトリックス状に配置し、封止後に個別
分離して、IC回路を構成した回路装置とする製造方法
を図14〜図20を参照して説明する。尚、ここでは図
2の構造、特に図2Cの断面図を使って説明してゆく。
また本製造方法は、第1の実施の形態、第2の実施の形
態と殆どが同じであるため、同一の部分は簡単に述べ
る。
The conductive foil 6 on which the separation groove 61 is formed
0, a step of mounting the circuit element 52 (FIG. 12), covering the conductive foil 60 and the separation groove 61 with an insulating resin 50, and chemically and / or physically removing the back surface of the conductive foil 60;
Step of separating as conductive path 51 (FIG. 13) and step of forming a conductive film on the back surface of conductive path to completion (FIG. 8)
Is the same as that of the previous manufacturing method, and the description thereof is omitted. Third Embodiment for Explaining a Method of Manufacturing a Circuit Device Subsequently, IC circuits composed of conductive paths including a plurality of types of circuit elements, wirings, die pads, bonding pads, and the like are arranged in a matrix as one unit, A method of manufacturing a circuit device which is individually separated after sealing to form an IC circuit will be described with reference to FIGS. Here, the description will be made with reference to the structure of FIG. 2, particularly the cross-sectional view of FIG. 2C.
In addition, since this manufacturing method is almost the same as the first embodiment and the second embodiment, the same parts will be briefly described.

【0091】まず図14の如く、シート状の導電箔60
を用意する。
First, as shown in FIG. 14, a sheet-like conductive foil 60 is formed.
Prepare

【0092】尚、シート状の導電箔60は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
The sheet-shaped conductive foil 60 is prepared by being wound into a roll with a predetermined width, and may be conveyed to each step described later, or the conductive foil cut into a predetermined size may be used. It may be prepared and transported to each step described later.

【0093】続いて、少なくとも導電路51となる領域
を除いた導電箔60を、導電箔60の厚みよりも薄く除
去する工程がある。
Subsequently, there is a step of removing the conductive foil 60 excluding at least a region to be the conductive path 51 so as to be thinner than the thickness of the conductive foil 60.

【0094】まず、図15の如く、Cu箔60の上に、
ホトレジストPRを形成し、導電路51となる領域を除
いた導電箔60が露出するようにホトレジストPRをパ
ターニングする。そして、図16の如く、前記ホトレジ
ストPRを介してエッチングすればよい。
First, as shown in FIG. 15, on a Cu foil 60,
A photoresist PR is formed, and the photoresist PR is patterned so as to expose the conductive foil 60 excluding a region serving as the conductive path 51. Then, as shown in FIG. 16, etching may be performed via the photoresist PR.

【0095】エッチングにより形成された分離溝61の
深さは、例えば50μmであり、その側面は、粗面とな
るため絶縁性樹脂50との接着性が向上される。
The depth of the separation groove 61 formed by etching is, for example, 50 μm, and the side surface thereof is roughened, so that the adhesiveness with the insulating resin 50 is improved.

【0096】またここの分離溝61の側壁は、非異方性
的にエッチングされるため湾曲となる。この除去工程
は、ウェットエッチング、ドライエッチングが採用でき
る。そしてこの湾曲構造によりアンカー効果が発生する
構造となる。(詳細は、回路装置の製造方法を説明する
第1の実施の形態を参照) 尚、図15に於いて、ホトレジストPRの代わりにエッ
チング液に対して耐食性のある導電被膜を選択的に被覆
しても良い。導電路と成る部分に選択的に被着すれば、
この導電被膜がエッチング保護膜となり、レジストを採
用することなく分離溝をエッチングできる。
The side wall of the separation groove 61 is curved because it is anisotropically etched. For this removing step, wet etching or dry etching can be adopted. The curved structure provides a structure in which an anchor effect is generated. (For details, refer to the first embodiment for explaining the method of manufacturing a circuit device.) In FIG. 15, a conductive film having corrosion resistance to an etching solution is selectively coated instead of the photoresist PR. May be. If selectively applied to the part that will be the conductive path,
This conductive film serves as an etching protection film, and the separation groove can be etched without using a resist.

【0097】続いて、図17の如く、分離溝61が形成
された導電箔60に回路素子52Aを電気的に接続して
実装する工程がある。
Subsequently, as shown in FIG. 17, there is a step of electrically connecting and mounting the circuit element 52A to the conductive foil 60 in which the separation groove 61 is formed.

【0098】回路素子52Aとしては、トランジスタ、
ダイオード、ICチップ等の半導体素子、チップコンデ
ンサ、チップ抵抗等の受動素子である。また厚みが厚く
はなるが、CSP、BGA等のフェイスダウンの半導体
素子も実装できる。
As the circuit element 52A, a transistor,
Semiconductor devices such as diodes and IC chips, and passive devices such as chip capacitors and chip resistors. Although the thickness is increased, a face-down semiconductor element such as a CSP or a BGA can be mounted.

【0099】ここでは、ベアのトランジスタチップ52
Aが導電路51Aにダイボンディングされ、エミッタ電
極と導電路51B、ベース電極と導電路51Bが金属細
線55Aを介して接続される。
Here, the bare transistor chip 52
A is die-bonded to the conductive path 51A, and the emitter electrode and the conductive path 51B, and the base electrode and the conductive path 51B are connected via the thin metal wire 55A.

【0100】更に、図18に示すように、前記導電箔6
0および分離溝61に絶縁性樹脂50を付着する工程が
ある。これは、トランスファーモールド、インジェクシ
ョンモールド、またはディッピングにより実現できる。
Further, as shown in FIG.
There is a step of attaching the insulating resin 50 to the separation groove 61 and the separation groove 61. This can be achieved by transfer molding, injection molding, or dipping.

【0101】本実施の形態では、導電箔60表面に被覆
された絶縁性樹脂の厚さは、実装された回路素子の一番
高い所から約100μm程度が被覆されるように調整さ
れている。この厚みは、回路装置の強度を考慮して厚く
することも、薄くすることも可能である。
In the present embodiment, the thickness of the insulating resin coated on the surface of the conductive foil 60 is adjusted so as to cover about 100 μm from the highest point of the mounted circuit element. This thickness can be increased or reduced in consideration of the strength of the circuit device.

【0102】本工程の特徴は、絶縁性樹脂50を被覆す
る際、導電路51となる導電箔60が支持基板となるこ
とである。従来では、図26の様に、本来必要としない
支持基板5を採用して導電路7〜11を形成している
が、本発明では、支持基板となる導電箔60は、電極材
料として必要な材料である。そのため、構成材料を極力
省いて作業できるメリットを有し、コストの低下も実現
できる。
The feature of this step is that, when the insulating resin 50 is coated, the conductive foil 60 serving as the conductive path 51 serves as a supporting substrate. In the related art, as shown in FIG. 26, the conductive paths 7 to 11 are formed by using the support substrate 5 which is not originally required. However, in the present invention, the conductive foil 60 serving as the support substrate is required as an electrode material. Material. Therefore, there is a merit that the operation can be performed while omitting the constituent materials as much as possible, and the cost can be reduced.

【0103】また分離溝61は、導電箔の厚みよりも浅
く形成されているため、導電箔60が導電路51として
個々に分離されていない。従ってシート状の導電箔60
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
Since the separation grooves 61 are formed to be shallower than the thickness of the conductive foil, the conductive foils 60 are not individually separated as the conductive paths 51. Therefore, the sheet-shaped conductive foil 60
When molding insulating resin,
It has the feature that the work of transporting to the mold and mounting on the mold is very easy.

【0104】続いて、導電箔60の裏面を化学的および
/または物理的に除き、導電路51として分離する工程
がある。ここで前記除く工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
Subsequently, there is a step of chemically and / or physically removing the back surface of the conductive foil 60 and separating it as the conductive path 51. Here, the removing step is performed by polishing, grinding, etching, laser metal evaporation, or the like.

【0105】実験では研磨装置または研削装置により全
面を30μm程度削り、絶縁性樹脂50を露出させてい
る。この露出される面を図18では点線で示している。
その結果、約40μmの厚さの導電路51となって分離
される。また絶縁性樹脂50が露出する手前まで、導電
箔60を全面ウェトエッチングし、その後、研磨または
研削装置により全面を削り、絶縁性樹脂50を露出させ
ても良い。
In the experiment, the entire surface was shaved by about 30 μm with a polishing device or a grinding device to expose the insulating resin 50. This exposed surface is indicated by a dotted line in FIG.
As a result, the conductive paths 51 having a thickness of about 40 μm are separated. Alternatively, the entire surface of the conductive foil 60 may be wet-etched before the insulating resin 50 is exposed, and thereafter, the entire surface may be ground by a polishing or grinding device to expose the insulating resin 50.

【0106】この結果、絶縁性樹脂50に導電路51の
表面が露出する構造となる。
As a result, a structure in which the surface of the conductive path 51 is exposed to the insulating resin 50 is obtained.

【0107】更に、図19の如く、露出した導電路51
に半田等の導電材を被着する。
Further, as shown in FIG.
Is coated with a conductive material such as solder.

【0108】最後に、図20の如く、回路素子毎に分離
し、回路装置として完成する工程がある。
Finally, as shown in FIG. 20, there is a step of separating each circuit element to complete a circuit device.

【0109】分離ラインは、矢印の所であり、ダイシン
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。
The separation line is indicated by an arrow and can be realized by dicing, cutting, pressing, chocolate break, or the like. When a chocolate break is adopted, a protrusion may be formed on the mold so that a groove is formed in the separation line when the insulating resin is coated.

【0110】特にダイシングは、通常の半導体装置の製
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。
In particular, dicing is preferred because it is frequently used in a normal method of manufacturing a semiconductor device and can separate very small objects.

【0111】以上の第1〜第3の実施の形態で説明した
製造方法は、図28で示すような複雑なパターンも実施
可能である。特に曲折し、ボンディングパッド26と一
体で成り、他端は回路素子と電気的に接続される配線
は、その幅も狭く、しかもその長さが長い。そのため、
熱による反りは、非常に大きく、従来構造では剥がれが
問題となる。しかし本発明では、配線が絶縁性樹脂に埋
め込まれて支持されているので、配線自身の反り、剥が
れ、抜けを防止することができる。またボンディングパ
ッド自身は、その平面面積が小さく、従来の構造では、
ボンディングパッドの剥がれが発生するが、本発明で
は、前述したように絶縁性樹脂に埋め込まれ、更には絶
縁性樹脂にアンカー効果を持って支持されているため、
抜けを防止できるメリットを有する。
The manufacturing method described in the first to third embodiments can implement a complicated pattern as shown in FIG. In particular, the wiring that is bent and formed integrally with the bonding pad 26 and has the other end electrically connected to the circuit element has a narrow width and a long length. for that reason,
Warpage due to heat is very large, and peeling is a problem in the conventional structure. However, in the present invention, since the wiring is embedded and supported by the insulating resin, it is possible to prevent the wiring itself from warping, peeling, or falling off. Also, the bonding pad itself has a small plane area, and in the conventional structure,
Although the peeling of the bonding pad occurs, in the present invention, since it is embedded in the insulating resin as described above, and further supported by the insulating resin with an anchor effect,
It has the advantage of being able to prevent detachment.

【0112】更には、絶縁性樹脂50の中に回路を埋め
込んだ回路装置が実現できるメリットもある。従来構造
で説明すれば、プリント基板、セラミック基板の中に回
路を組み込んだようなものである。これは、後の実装方
法にて説明する。図27の右側には、本発明を簡単にま
とめたフローが示されている。Cu箔の用意、Agまた
はNi等のメッキ、ハーフエッチング、ダイボンド、ワ
イヤーボンデイング、トランスファーモールド、裏面C
u箔除去、導電路の裏面処理およびダイシングの9工程
で回路装置が実現できる。しかも支持基板をメーカーか
ら供給することなく、全ての工程を内作する事ができ
る。回路装置の種類およびこれらの実装方法を説明する
実施の形態。
Further, there is an advantage that a circuit device in which a circuit is embedded in the insulating resin 50 can be realized. In the case of the conventional structure, it is as if a circuit is incorporated in a printed circuit board or a ceramic substrate. This will be described in a later mounting method. The right side of FIG. 27 shows a flow in which the present invention is simply summarized. Preparation of Cu foil, plating of Ag or Ni, half etching, die bonding, wire bonding, transfer molding, backside C
A circuit device can be realized by nine steps of removing the u foil, processing the back surface of the conductive path, and dicing. Moreover, all processes can be performed in-house without supplying a supporting substrate from a manufacturer. An embodiment describing types of circuit devices and a method for mounting them.

【0113】図21は、フェイスダウン型の回路素子8
0を実装した回路装置81を示すものである。回路素子
80としては、ベアの半導体チップ、表面が封止された
CSPやBGA等が該当する。また図22は、チップ抵
抗やチップ抵抗等の受動素子82が実装された回路装置
83を示すものである。これらは、支持基板が不要であ
るため、薄型であり、しかも絶縁性樹脂で封止されてあ
るため、耐環境性にも優れたものである。
FIG. 21 shows a face-down type circuit element 8.
9 shows a circuit device 81 in which a “0” is mounted. The circuit element 80 corresponds to a bare semiconductor chip, a CSP or BGA with a sealed surface, or the like. FIG. 22 shows a circuit device 83 on which passive elements 82 such as a chip resistor and a chip resistor are mounted. Since they do not require a supporting substrate, they are thin and are sealed with an insulating resin, so that they have excellent environmental resistance.

【0114】図23は、実層構造について説明するもの
である。図23Aは、プリント基板や金属基板、セラミ
ック基板等の実装基板84に形成された導電路85に今
まで説明してきた本発明の回路装置53、81、83が
実装されたものである。
FIG. 23 illustrates the real layer structure. FIG. 23A shows an example in which the circuit devices 53, 81, and 83 of the present invention described so far are mounted on conductive paths 85 formed on a mounting substrate 84 such as a printed substrate, a metal substrate, or a ceramic substrate.

【0115】特に、半導体チップ52の裏面が固着され
た導電路51Aは、実装基板84の導電路85と熱的に
結合されているため、回路装置の熱を前記導電路85を
介して放熱させることができる。また実装基板84とし
て金属基板を採用すると、金属基板の放熱性も手伝って
更に半導体チップ52の温度を低下させることができ
る。そのため、半導体チップの駆動能力を向上させるこ
とができる。
In particular, since the conductive path 51A to which the back surface of the semiconductor chip 52 is fixed is thermally coupled to the conductive path 85 of the mounting board 84, the heat of the circuit device is radiated through the conductive path 85. be able to. When a metal substrate is used as the mounting substrate 84, the heat dissipation of the metal substrate is also helped, and the temperature of the semiconductor chip 52 can be further reduced. Therefore, the driving capability of the semiconductor chip can be improved.

【0116】例えばパワーMOS、IGBT、SIT、
大電流駆動用のトランジスタ、大電流駆動用のIC(M
OS型、BIP型、Bi−CMOS型)メモリ素子等
は、好適である。
For example, power MOS, IGBT, SIT,
Transistor for driving large current, IC for driving large current (M
OS type, BIP type, Bi-CMOS type) memory element and the like are preferable.

【0117】また金属基板としては、Al基板、Cu基
板、Fe基板が好ましく、また導電路85との短絡が考
慮されて、絶縁性樹脂および/または酸化膜等が形成さ
れている。
As the metal substrate, an Al substrate, a Cu substrate, or an Fe substrate is preferable, and an insulating resin and / or an oxide film is formed in consideration of a short circuit with the conductive path 85.

【0118】また図23Bは、本回路装置90を、図2
3Aの基板84として活用したものである。これは、本
発明の最大の特徴となるものである。つまり従来のプリ
ント基板、セラミック基板では、たかだか基板の中にス
ルーホールTHが形成されている程度であるが、本発明
では、IC回路を内蔵させた基板モジュールが実現でき
る特徴を有する。例えば、プリント基板の中に少なくと
も1つの回路(システムとして内蔵させても良い)が内
蔵されているものである。
FIG. 23B shows the circuit device 90 of FIG.
This is used as a substrate 84 of 3A. This is the most important feature of the present invention. That is, in a conventional printed board or ceramic board, the through hole TH is formed in the board at most, but the present invention has a feature that a board module in which an IC circuit is built can be realized. For example, at least one circuit (may be built in as a system) is built in a printed circuit board.

【0119】また、従来では、支持基板としてプリント
基板、セラミック基板等が必要であったが、本発明で
は、この支持基板が不要となる基板モジュールが実現で
きる。これは、プリント基板、セラミック基板または金
属基板で構成されたハイブリッド基板と比べ、その厚み
を薄く、その重量を小さくできる。
Further, conventionally, a printed circuit board, a ceramic substrate, or the like is required as a support substrate, but the present invention can realize a substrate module that does not require the support substrate. This can reduce the thickness and the weight as compared with a hybrid substrate composed of a printed substrate, a ceramic substrate or a metal substrate.

【0120】また本回路装置90を支持基板として活用
し、露出している導電路に回路素子を実装できるため、
高機能な基板モジュールが実現できる。特に本回路装置
を支持基板とし、この上に素子として本回路装置91を
実装すれば、基板モジュールとして更に軽量で薄いもの
が実現できる。
Further, since the circuit device 90 can be used as a support substrate and circuit elements can be mounted on exposed conductive paths,
A high-performance board module can be realized. In particular, if the present circuit device is used as a supporting substrate and the present circuit device 91 is mounted thereon as an element, a lighter and thinner substrate module can be realized.

【0121】従って、これらの実装形態により、このモ
ジュールを実装した電子機器は、小型で軽量なものが実
現できる。
Therefore, according to these mounting forms, a small and lightweight electronic device mounting this module can be realized.

【0122】尚、符号93で示したハッチング部分は、
絶縁性の被膜である。例えば半田レジスト等の高分子膜
が好ましい。これを形成することにより、基板90の中
に埋め込まれた導電路と回路素子91等に形成された電
極との短絡を防止できる。更に、図29を使い本回路装
置のメリットを述べる。従来の実装方法に於いて、半導
体メーカーは、パッケージ型半導体装置、フリップチッ
プを形成し、セットメーカーは、半導体メーカーから供
給された半導体装置と部品メーカーから供給された受動
素子等をプリント基板に実装し、これをモジュールとし
てセットに組み込んで電子機器としていた。しかし本回
路装置では、自身を実装基板として採用できるため、半
導体メーカーは、後工程を利用して実装基板モジュール
を完成でき、セットメーカーに供給できる。従って、セ
ットメーカーは、この基板への素子実装を大幅に省くこ
とができる。
The hatched portion denoted by reference numeral 93 is
It is an insulating film. For example, a polymer film such as a solder resist is preferable. By forming this, it is possible to prevent a short circuit between the conductive path embedded in the substrate 90 and the electrodes formed on the circuit element 91 and the like. Further, advantages of the circuit device will be described with reference to FIG. In the conventional mounting method, a semiconductor maker forms a package type semiconductor device and a flip chip, and a set maker mounts a semiconductor device supplied by a semiconductor maker and a passive element supplied by a component maker on a printed circuit board. Then, this was assembled into a set as a module to form an electronic device. However, in the present circuit device, the semiconductor device itself can be adopted as a mounting substrate, so that a semiconductor maker can complete a mounting substrate module using a post-process and supply it to a set maker. Therefore, the set maker can largely omit the device mounting on this substrate.

【0123】[0123]

【発明の効果】以上の説明から明らかなように、本発明
では、回路装置、導電路および絶縁性樹脂の必要最小限
で構成され、資源に無駄のない回路装置となる。よって
完成するまで余分な構成要素が無く、コストを大幅に低
減できる回路装置を実現できる。また絶縁性樹脂の被覆
膜厚、導電箔の厚みを最適値にすることにより、非常に
小型化、薄型化および軽量化された回路装置を実現でき
る。更には、反りや剥がれの現象が顕著である配線は、
絶縁性樹脂に埋め込まれて支持されているために、これ
らの問題を解決することができる。
As is evident from the above description, according to the present invention, the circuit device is constituted by the minimum required of the circuit device, the conductive path and the insulating resin, so that the circuit device has no waste of resources. Therefore, there is no extra component until completion, and a circuit device that can greatly reduce the cost can be realized. Further, by setting the coating thickness of the insulating resin and the thickness of the conductive foil to optimal values, it is possible to realize a very small, thin, and lightweight circuit device. Furthermore, wiring in which the phenomenon of warpage or peeling is remarkable is
These problems can be solved because they are embedded in and supported by the insulating resin.

【0124】また導電路の裏面のみを絶縁性樹脂から露
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、図25の如き従来構造の裏面電極お
よびスルーホールを不要にできる利点を有する。
Further, since only the back surface of the conductive path is exposed from the insulating resin, the back surface of the conductive path can be immediately used for connection to the outside, and the back electrode and the through hole of the conventional structure as shown in FIG. 25 are unnecessary. It has the advantage that can be.

【0125】しかも回路素子がロウ材、Au、Ag等の
導電被膜を介して直接固着されている場合、導電路の裏
面が露出されてため、回路素子から発生する熱を導電路
を介して直接実装基板に熱を伝えることができる。特に
この放熱により、パワー素子の実装も可能となる。
Further, when the circuit element is directly fixed via a conductive film such as brazing material, Au, Ag or the like, since the back surface of the conductive path is exposed, heat generated from the circuit element is directly transmitted through the conductive path. Heat can be transmitted to the mounting board. In particular, this heat dissipation makes it possible to mount a power element.

【0126】また本回路装置は、分離溝の表面と導電路
の表面は、実質一致している平坦な表面を有する構造と
なっており、狭ピッチQFP等を図23Bの如き、支持
基板に実装しても、回路装置自身をそのまま水平に移動
できるので、リードずれの修正が極めて容易となる。
Further, this circuit device has a structure in which the surface of the separation groove and the surface of the conductive path have a flat surface substantially coincident with each other, and a narrow pitch QFP or the like is mounted on a support substrate as shown in FIG. 23B. However, since the circuit device itself can be moved horizontally as it is, it is extremely easy to correct the lead deviation.

【0127】また導電路の表側に第2の材料を形成して
いるため、熱膨張係数の違いにより実装基板の反り、特
に細長い配線の反りまたは剥離を抑制することができ
る。
Further, since the second material is formed on the front side of the conductive path, it is possible to suppress the warpage of the mounting substrate due to the difference in the coefficient of thermal expansion, particularly the warpage or peeling of the elongated wiring.

【0128】また導電路の側面が湾曲構造をしており、
更には導電路の表面に第2の材料から成る被膜を形成す
ることにより、導電路に被着されたひさしが形成でき
る。よってアンカー効果を発生させることができ、導電
路の反り、抜けを防止することができる。
Further, the side surface of the conductive path has a curved structure,
Further, by forming a coating made of the second material on the surface of the conductive path, an eave attached to the conductive path can be formed. Therefore, an anchor effect can be generated, and the conductive path can be prevented from warping or coming off.

【0129】また本発明の回路装置の製造方法では、導
電路の材料となる導電箔自体を支持基板として機能さ
せ、分離溝の形成時あるいは回路素子の実装、絶縁性樹
脂の被着時までは導電箔で全体を支持し、また導電箔を
各導電路として分離する時は、絶縁性樹脂を支持基板に
して機能させている。従って、回路素子、導電箔、絶縁
性樹脂の必要最小限で製造できる。従来例で説明した如
く、本来回路装置を構成する上で支持基板が要らなくな
り、コスト的にも安価にできる。また支持基板が不要で
あること、導電路が絶縁性樹脂に埋め込まれているこ
と、更には絶縁性樹脂と導電箔の厚みの調整が可能であ
ることにより、非常に薄い回路装置が形成できるメリッ
トもある。また分離溝の形成工程に湾曲構造も形成で
き、アンカー効果のある構造も同時に実現できる。
In the method of manufacturing a circuit device according to the present invention, the conductive foil itself, which is the material of the conductive path, functions as a support substrate, and is used for forming a separation groove, mounting circuit elements, and attaching an insulating resin. When the whole is supported by the conductive foil and the conductive foil is separated as each conductive path, the insulating resin is used as a supporting substrate to function. Therefore, the circuit element, the conductive foil, and the insulating resin can be manufactured with the minimum necessary. As described in the conventional example, a support substrate is not required for originally configuring the circuit device, and the cost can be reduced. In addition, the need for a support substrate, the fact that the conductive path is embedded in the insulating resin, and the ability to adjust the thickness of the insulating resin and the conductive foil allow the formation of extremely thin circuit devices. There is also. Further, a curved structure can be formed in the step of forming the separation groove, and a structure having an anchor effect can be realized at the same time.

【0130】また図27から明白なように、スルーホー
ルの形成工程、導体の印刷工程(セラミック基板の場
合)等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全行程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
As is apparent from FIG. 27, the step of forming a through hole, the step of printing a conductor (in the case of a ceramic substrate), and the like can be omitted. It has the advantage that it can be made. In addition, no frame mold is required at all, and the manufacturing method has a very short delivery time.

【0131】次に導電箔の厚みよりも薄く取り除く工程
(例えばハーフエッチング)までは、導電路を個々に分
離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に
於いて、作業性が向上する特徴も有する。
Until the step of removing the conductive foil to a thickness smaller than the thickness of the conductive foil (for example, half etching), the conductive paths can be handled without being separated individually, so that the workability is improved in the subsequent step of coating the insulating resin. It also has the feature of

【0132】また導電路と絶縁性樹脂で同一面を形成す
るため、実装された回路装置は、実装基板上の導電路側
面に当たることなくずらすことができる。特に位置ずれ
して実装された回路装置を水平方向にずらして配置し直
すことができる。また回路装置の実装後、ロウ材が溶け
ていれば、ずれて実装された回路装置は、溶けたロウ材
の表面張力により、導電路上部に自ら戻ろうとし、回路
装置自身による再配置が可能となる。
Since the same surface is formed of the conductive path and the insulating resin, the mounted circuit device can be shifted without hitting the side surface of the conductive path on the mounting board. In particular, it is possible to re-arrange the circuit devices mounted in a misaligned manner while being shifted in the horizontal direction. Also, if the brazing material is melted after mounting the circuit device, the misaligned mounted circuit device will try to return to the upper part of the conductive path by the surface tension of the melted brazing material, and can be rearranged by the circuit device itself. Becomes

【0133】最後に本回路装置を支持基板として活用
し、露出している導電路に回路素子を実装できるため、
高機能な基板モジュールが実現できる。特に本回路装置
を支持基板とし、この上に素子として本回路装置91を
実装すれば、基板モジュールとして更に軽量で薄いもの
が実現できる。
Finally, the circuit device can be used as a support substrate, and the circuit elements can be mounted on the exposed conductive paths.
A high-performance board module can be realized. In particular, if the present circuit device is used as a supporting substrate and the present circuit device 91 is mounted thereon as an element, a lighter and thinner substrate module can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の回路装置を説明する図である。FIG. 1 is a diagram illustrating a circuit device of the present invention.

【図2】本発明の回路装置を説明する図である。FIG. 2 is a diagram illustrating a circuit device according to the present invention.

【図3】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 3 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図4】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 4 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図5】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 5 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図6】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 6 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図7】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 7 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図8】本発明の回路装置を説明する図である。FIG. 8 is a diagram illustrating a circuit device according to the present invention.

【図9】本発明の回路装置の製造方法を説明する図であ
る。
FIG. 9 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図10】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 10 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図11】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 11 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図12】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 12 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図13】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 13 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図14】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 14 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図15】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 15 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図16】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 16 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図17】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 17 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図18】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 18 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図19】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 19 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図20】本発明の回路装置の製造方法を説明する図で
ある。
FIG. 20 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.

【図21】本発明の回路装置を説明する図である。FIG. 21 is a diagram illustrating a circuit device of the present invention.

【図22】本発明の回路装置を説明する図である。FIG. 22 is a diagram illustrating a circuit device according to the present invention.

【図23】本発明の回路装置の実装方法を説明する図で
ある。
FIG. 23 is a diagram illustrating a method for mounting the circuit device of the present invention.

【図24】従来の回路装置の実装構造を説明する図であ
る。
FIG. 24 is a diagram illustrating a mounting structure of a conventional circuit device.

【図25】従来の回路装置を説明する図である。FIG. 25 is a diagram illustrating a conventional circuit device.

【図26】従来の回路装置の製造方法を説明する図であ
る。
FIG. 26 is a diagram illustrating a method for manufacturing a conventional circuit device.

【図27】従来と本発明の回路装置の製造方法を説明す
る図である。
FIG. 27 is a diagram illustrating a method for manufacturing a circuit device according to the related art and the present invention.

【図28】従来と本発明の回路装置に適用されるIC回
路のパターン図である。
FIG. 28 is a pattern diagram of an IC circuit applied to the circuit devices of the related art and the present invention.

【図29】半導体メーカーとセットメーカーの位置づけ
を説明する図である。
FIG. 29 is a diagram illustrating the positioning of a semiconductor maker and a set maker.

【符号の説明】[Explanation of symbols]

50 絶縁性樹脂 51 導電路 52 回路素子 53 回路装置 54 分離溝 58 ひさし Reference Signs List 50 insulating resin 51 conductive path 52 circuit element 53 circuit device 54 separation groove 58 eaves

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 真下 茂明 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Junji Sakamoto 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Shigeaki Mashimo 2-5-2 Keihanhondori, Moriguchi-shi, Osaka No. 5 Sanyo Electric Co., Ltd. (72) Katsumi Okawa 2-5-5 Keihanhondori 2-chome, Moriguchi-shi, Osaka Prefecture (72) Inventor Eiji Hisashi Maehara 2 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Koji Takahashi 29, Kita-cho, Isesaki-shi, Gunma

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 電気的に分離された複数の導電路と、所
望の該導電路上に固着された複数の回路素子と、該回路
素子を被覆し且つ前記導電路を一体に支持する絶縁性樹
脂とを備え、前記複数の導電路の内、少なくとも一つ
は、前記複数の回路素子を電気的に接続する配線として
用いられ、側面を湾曲させて前記絶縁性樹脂と嵌合させ
たことを特徴とする回路装置。
1. A plurality of electrically separated conductive paths, a plurality of circuit elements fixed on the desired conductive paths, and an insulating resin covering the circuit elements and integrally supporting the conductive paths. Wherein at least one of the plurality of conductive paths is used as a wiring for electrically connecting the plurality of circuit elements, and a side surface thereof is bent and fitted with the insulating resin. Circuit device.
【請求項2】 分離溝で電気的に分離された複数の導電
路と、所望の該導電路上に固着された複数の回路素子
と、該回路素子を被覆し且つ前記導電路間の分離溝に充
填されて一体に支持する絶縁性樹脂とを備え、前記複数
の導電路の内、少なくとも一つは、前記複数の回路素子
を電気的に接続する配線として用いられ、側面を湾曲さ
せて前記絶縁性樹脂と嵌合させたことを特徴とする回路
装置。
2. A plurality of conductive paths electrically separated by separation grooves, a plurality of circuit elements fixed on the desired conductive paths, and a plurality of circuit elements covering the circuit elements and separating grooves between the conductive paths. An insulating resin that is filled and integrally supported, and at least one of the plurality of conductive paths is used as a wiring that electrically connects the plurality of circuit elements, and the side surface is bent to form the insulating resin. A circuit device characterized by being fitted with a conductive resin.
【請求項3】 分離溝で電気的に分離された複数の導電
路と、所望の該導電路上に固着された複数の回路素子
と、該回路素子を被覆し且つ前記導電路間の前記分離溝
に充填され前記導電路の裏面を露出して一体に支持する
絶縁性樹脂とを備え、前記複数の導電路の内、少なくと
も一つは、前記複数の回路素子を電気的に接続する配線
として用いられ、側面を湾曲させて前記絶縁性樹脂と嵌
合させたことを特徴とする回路装置。
3. A plurality of conductive paths electrically separated by a separating groove, a plurality of circuit elements fixed on the desired conductive path, and the separating groove covering the circuit element and between the conductive paths. And an insulating resin that is exposed to the back surface of the conductive path and is integrally supported, and at least one of the plurality of conductive paths is used as a wiring for electrically connecting the plurality of circuit elements. A circuit device characterized in that the side surface is curved and fitted with the insulating resin.
【請求項4】 分離溝で電気的に分離された複数の導電
路と、所望の該導電路上に固着された複数の回路素子
と、該回路素子の電極と他の前記導電路とを接続する接
続手段と、前記回路素子を被覆し且つ前記導電路間の前
記分離溝に充填され前記導電路の裏面を露出して一体に
支持する絶縁性樹脂とを備え、前記複数の導電路の内、
少なくとも一つは、前記複数の回路素子を電気的に接続
する配線として用いられ、側面を湾曲させて前記絶縁性
樹脂と嵌合させたことを特徴とする回路装置。
4. A plurality of conductive paths electrically separated by a separation groove, a plurality of circuit elements fixed on the desired conductive path, and an electrode of the circuit element and another of the conductive paths are connected. Connecting means, and an insulating resin that covers the circuit element and is filled in the separation groove between the conductive paths and exposes the back surface of the conductive path and integrally supports the resin, and among the plurality of conductive paths,
At least one is used as a wiring for electrically connecting the plurality of circuit elements, and has a side surface bent and fitted with the insulating resin.
【請求項5】 前記導電路は銅、アルミニウム、鉄−ニ
ッケルのいずれかの導電箔で構成されることを特徴とす
る請求項1から請求項4のいずれかに記載された回路装
置。
5. The circuit device according to claim 1, wherein said conductive path is formed of a conductive foil of any of copper, aluminum, and iron-nickel.
【請求項6】 前記導電路上面に前記導電路とは異なる
金属材料より成る導電被膜を設けることを特徴とする請
求項1から請求項4のいずれかに記載された回路装置。
6. The circuit device according to claim 1, wherein a conductive film made of a metal material different from that of the conductive path is provided on an upper surface of the conductive path.
【請求項7】 前記導電被膜はニッケルあるいは銀メッ
キで構成されることを特徴とする請求項6に記載された
回路装置。
7. The circuit device according to claim 6, wherein said conductive film is made of nickel or silver plating.
【請求項8】 前記回路素子は半導体ベアチップ、チッ
プ回路部品のいずれかあるいは両方で構成されることを
特徴とする請求項1から請求項4のいずれかに記載され
た回路装置。
8. The circuit device according to claim 1, wherein the circuit element is configured by one or both of a semiconductor bare chip and a chip circuit component.
【請求項9】 前記接続手段はボンディング細線で構成
されることを特徴とする請求項4に記載された回路装
置。
9. The circuit device according to claim 4, wherein said connection means is formed of a thin bonding wire.
【請求項10】 前記導電路の裏面と前記分離溝間に充
填された絶縁性樹脂の裏面とを実質的に平坦にすること
を特徴とする請求項2から請求項4のいずれかに記載さ
れた回路装置。
10. The method according to claim 2, wherein the back surface of the conductive path and the back surface of the insulating resin filled between the separation grooves are made substantially flat. Circuit device.
【請求項11】 前記配線を除く前記導電路は、電極、
ボンディングパッドまたはダイパッド領域として用いら
れることを特徴とした請求項1から請求項4のいずれか
に記載された回路装置。
11. The conductive path excluding the wiring is an electrode,
The circuit device according to any one of claims 1 to 4, wherein the circuit device is used as a bonding pad or a die pad region.
【請求項12】 導電箔を用意し、少なくとも導電路と
なる領域を除いた前記導電箔に、前記導電箔の厚みより
も浅い分離溝を形成して側面が湾曲した導電路を形成す
る工程と、 所望の前記導電路上に複数の回路素子を固着する工程
と、 前記回路素子を被覆し、前記分離溝に充填されるように
絶縁性樹脂でモールドし、前記導電路と前記絶縁性樹脂
を嵌合させる工程と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
し、前記導電路の一部で形成された配線と前記複数の回
路素子が電気的に接続されて回路を形成する工程とを具
備することを特徴とする回路装置の製造方法。
12. A step of preparing a conductive foil, forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except at least a region to be a conductive path, and forming a conductive path having a curved side surface. Fixing a plurality of circuit elements on the desired conductive path, covering the circuit element, molding with an insulating resin so as to fill the separation groove, and fitting the conductive path and the insulating resin. The step of combining and removing the conductive foil in the thickness portion where the separation groove is not provided, and the wiring formed in a part of the conductive path and the plurality of circuit elements are electrically connected to form a circuit And a method of manufacturing a circuit device.
【請求項13】 導電箔を用意し、該導電箔表面の少な
くとも導電路となる領域に耐食性の導電被膜を形成する
工程と、 少なくとも導電路となる領域を除いた前記導電箔に、前
記導電箔の厚みよりも浅い分離溝を形成して側面が湾曲
した導電路を形成する工程と、 所望の前記導電路上に複数の回路素子を固着する工程
と、 前記回路素子の電極と所望の前記導電路とを電気的に接
続する接続手段を形成する工程と前記回路素子を被覆
し、前記分離溝に充填されるように絶縁性樹脂でモール
ドし、前記導電路と前記絶縁性樹脂を嵌合させる工程
と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
し、前記導電路の一部で形成された配線と前記複数の回
路素子が電気的に接続されて回路を形成する工程とを具
備することを特徴とする回路装置の製造方法。
13. A step of preparing a conductive foil and forming a corrosion-resistant conductive film on at least a region serving as a conductive path on the surface of the conductive foil; and providing the conductive foil on the conductive foil excluding at least a region serving as a conductive path. Forming a conductive groove with a side surface curved by forming a separation groove shallower than the thickness of the semiconductor device; fixing a plurality of circuit elements on a desired conductive path; and electrodes of the circuit element and the desired conductive path. Forming a connecting means for electrically connecting the circuit element, covering the circuit element, molding with an insulating resin so as to fill the separation groove, and fitting the conductive path and the insulating resin. Removing the conductive foil in a thickness portion where the separation groove is not provided, and forming a circuit by electrically connecting the wiring formed in a part of the conductive path and the plurality of circuit elements. Circuit characterized by comprising Method of manufacturing location.
【請求項14】 導電箔を用意し、少なくとも導電路と
成る領域を除いた前記導電箔に、前記導電箔の厚みより
も浅い分離溝を形成して側面が湾曲した導電路を形成す
る工程と、 所望の前記導電路上に複数の回路素子を固着する工程
と、 前記回路素子の電極と所望の前記導電路とを電気的に接
続する接続手段を形成する工程と前記回路素子を被覆
し、前記分離溝に充填されるように絶縁性樹脂でモール
ドし、前記導電路と前記絶縁性樹脂を嵌合させる工程
と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
し、前記導電路の一部で形成された配線と前記複数の回
路素子が電気的に接続されて回路を形成する工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
程とを具備することを特徴とする回路装置の製造方法。
14. A step of preparing a conductive foil, forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region to be a conductive path, and forming a conductive path having a curved side surface. Fixing a plurality of circuit elements on the desired conductive path, forming connection means for electrically connecting electrodes of the circuit element and the desired conductive path, and covering the circuit element; A step of molding with an insulating resin so as to fill the separation groove and fitting the conductive path and the insulating resin; and removing the conductive foil in a thickness portion where the separation groove is not provided, A step of forming a circuit by electrically connecting the wiring formed by a part of the plurality of circuit elements and the plurality of circuit elements; and a step of cutting the insulating resin to separate the circuit into individual circuit devices. A method for manufacturing a circuit device, comprising:
【請求項15】 導電箔を用意し、少なくとも導電路と
成る領域を除いた前記導電箔に、前記導電箔の厚みより
も浅い分離溝を形成して側面が湾曲した導電路を形成す
る工程と、 所望の前記導電路上に複数の回路素子を固着する工程
と、 前記回路素子の電極と所望の前記導電路とを電気的に接
続する接続手段を形成する工程と前記回路素子を被覆
し、前記分離溝に充填されるように絶縁性樹脂でモール
ドし、前記導電路と前記絶縁性樹脂を嵌合させる工程
と、 前記分離溝を設けていない厚み部分の前記導電箔を裏面
より一様に除去し前記導電路の裏面と前記分離溝間の前
記絶縁性樹脂とを実質的に平坦面にし、前記導電路の一
部で形成された配線と前記複数の回路素子が電気的に接
続されて回路を形成する工程とを具備することを特徴と
する回路装置の製造方法。
15. A step of preparing a conductive foil, forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region serving as a conductive path, and forming a conductive path having a curved side surface. Fixing a plurality of circuit elements on the desired conductive path, forming connection means for electrically connecting electrodes of the circuit element and the desired conductive path, and covering the circuit element; Molding with an insulating resin so as to fill the separation groove, fitting the conductive path and the insulating resin, and uniformly removing the conductive foil in the thickness portion where the separation groove is not provided from the back surface A circuit in which the back surface of the conductive path and the insulating resin between the separation grooves are made substantially flat, and the wiring formed by a part of the conductive path and the plurality of circuit elements are electrically connected. And a step of forming A method for manufacturing a circuit device.
【請求項16】 導電箔を用意し、少なくとも導電路と
なる領域を除いた前記導電箔に、前記導電箔の厚みより
も浅い分離溝を形成して側面が湾曲した導電路を形成す
る工程と、 所望の前記導電路上に複数の回路素子を固着する工程
と、 前記回路素子の電極と所望の前記導電路とを電気的に接
続する接続手段を形成する工程と前記回路素子を被覆
し、前記分離溝に充填されるように絶縁性樹脂でモール
ドし、前記導電路と前記絶縁性樹脂を嵌合させる工程
と、 前記分離溝を設けていない厚み部分の前記導電箔を裏面
より一様に除去し前記導電路の裏面と前記分離溝間の前
記絶縁性樹脂とを実質的に平坦面にし、前記導電路の一
部で形成された配線と前記複数の回路素子が電気的に接
続されて回路を形成する工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
程とを具備することを特徴とする回路装置の製造方法。
16. A step of preparing a conductive foil, forming a separation groove shallower than the thickness of the conductive foil in the conductive foil except for at least a region to be a conductive path, and forming a conductive path having a curved side surface. Fixing a plurality of circuit elements on the desired conductive path, forming connection means for electrically connecting electrodes of the circuit element and the desired conductive path, and covering the circuit element; Molding with an insulating resin so as to fill the separation groove, fitting the conductive path and the insulating resin, and uniformly removing the conductive foil in the thickness portion where the separation groove is not provided from the back surface A circuit in which the back surface of the conductive path and the insulating resin between the separation grooves are made substantially flat, and the wiring formed by a part of the conductive path and the plurality of circuit elements are electrically connected. Forming a and cutting the insulating resin Method of manufacturing a circuit device characterized by comprising the step of separating into individual circuit devices.
【請求項17】 前記導電箔は銅、アルミニウム、鉄−
ニッケルのいずれかで構成されることを特徴とする請求
項12から請求項16のいずれかに記載された回路装置
の製造方法。
17. The conductive foil may be made of copper, aluminum or iron.
17. The method according to claim 12, wherein the circuit device is made of nickel.
【請求項18】 前記導電被膜はニッケルあるいは銀メ
ッキ形成されることを特徴とする請求項13に記載され
た回路装置の製造方法。
18. The method according to claim 13, wherein the conductive film is formed by plating with nickel or silver.
【請求項19】 前記導電箔に選択的に形成される前記
分離溝は化学的あるいは物理的エッチングにより形成さ
れることを特徴とする請求項12から請求項16のいず
れかに記載された回路装置の製造方法。
19. The circuit device according to claim 12, wherein the separation groove selectively formed in the conductive foil is formed by chemical or physical etching. Manufacturing method.
【請求項20】 前記導電被膜を前記分離溝形成時のマ
スクの一部として使用することを特徴とする請求項18
に記載された回路装置の製造方法。
20. The semiconductor device according to claim 18, wherein the conductive film is used as a part of a mask for forming the separation groove.
3. A method for manufacturing a circuit device according to claim 1.
【請求項21】 前記回路素子は半導体ベアチップ、チ
ップ回路部品のいずれかあるいは両方が固着されること
を特徴とする請求項12から請求項16のいずれかに記
載された回路装置の製造方法。
21. The method of manufacturing a circuit device according to claim 12, wherein one or both of a semiconductor bare chip and a chip circuit component are fixed to said circuit element.
【請求項22】 前記接続手段はワイヤーボンディング
で形成されることを特徴とする請求項13から請求項1
6のいずれかに記載された回路装置の製造方法。
22. The apparatus according to claim 13, wherein said connecting means is formed by wire bonding.
7. The method for manufacturing a circuit device according to any one of 6.
【請求項23】 前記絶縁性樹脂はトランスファーモー
ルドで付着されることを特徴とする請求項12から請求
項16のいずれかに記載された回路装置の製造方法。
23. The method for manufacturing a circuit device according to claim 12, wherein said insulating resin is attached by transfer molding.
【請求項24】 前記絶縁性樹脂はダイシングにより個
別の回路装置に分離することを特徴とする請求項14あ
るいは請求項16のいずれかに記載された回路装置の製
造方法。
24. The method of manufacturing a circuit device according to claim 14, wherein said insulating resin is separated into individual circuit devices by dicing.
JP2000032417A 2000-01-31 2000-02-09 Circuit device and circuit module Expired - Fee Related JP3691328B2 (en)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2000032417A JP3691328B2 (en) 2000-02-09 2000-02-09 Circuit device and circuit module
US09/671,135 US6548328B1 (en) 2000-01-31 2000-09-27 Circuit device and manufacturing method of circuit device
EP00308477A EP1122778A3 (en) 2000-01-31 2000-09-27 Circuit device and manufacturing method of circuit device
TW090100830A TW535462B (en) 2000-01-31 2001-01-15 Electric circuit device and method for making the same
KR10-2001-0002824A KR100484696B1 (en) 2000-01-31 2001-01-18 Circuit device and method of manufacturing the same
CNB011165952A CN1246901C (en) 2000-01-31 2001-01-31 Circuit device and manufacturing method thereof
US10/347,010 US7173336B2 (en) 2000-01-31 2003-01-17 Hybrid integrated circuit device
US10/372,497 US7091606B2 (en) 2000-01-31 2003-02-24 Circuit device and manufacturing method of circuit device and semiconductor module
US10/372,414 US7125798B2 (en) 2000-01-31 2003-02-24 Circuit device and manufacturing method of circuit device
KR10-2004-0059095A KR100509136B1 (en) 2000-01-31 2004-07-28 Circuit device and method of manufacturing the same
US10/918,105 US20050056916A1 (en) 2000-01-31 2004-08-13 Circuit device and manufacturing method of circuit device
US11/054,025 US7276793B2 (en) 2000-01-31 2005-02-08 Semiconductor device and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000032417A JP3691328B2 (en) 2000-02-09 2000-02-09 Circuit device and circuit module

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005007603A Division JP2005175509A (en) 2005-01-14 2005-01-14 Circuit arrangement
JP2005007604A Division JP2005150767A (en) 2005-01-14 2005-01-14 Circuit arrangement

Publications (2)

Publication Number Publication Date
JP2001223317A true JP2001223317A (en) 2001-08-17
JP3691328B2 JP3691328B2 (en) 2005-09-07

Family

ID=18557022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000032417A Expired - Fee Related JP3691328B2 (en) 2000-01-31 2000-02-09 Circuit device and circuit module

Country Status (1)

Country Link
JP (1) JP3691328B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066712A (en) * 2004-08-27 2006-03-09 Sanyo Electric Co Ltd Circuit device with full bridge circuit packaged therein and data recording apparatus using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066712A (en) * 2004-08-27 2006-03-09 Sanyo Electric Co Ltd Circuit device with full bridge circuit packaged therein and data recording apparatus using the same
JP4587743B2 (en) * 2004-08-27 2010-11-24 三洋電機株式会社 Circuit equipment

Also Published As

Publication number Publication date
JP3691328B2 (en) 2005-09-07

Similar Documents

Publication Publication Date Title
KR100509136B1 (en) Circuit device and method of manufacturing the same
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
JP3639514B2 (en) Circuit device manufacturing method
JP3574026B2 (en) Circuit device and method of manufacturing the same
JP3609684B2 (en) Semiconductor device and manufacturing method thereof
JP3561683B2 (en) Circuit device manufacturing method
JP2001257291A (en) Circuit device
JP2001217372A (en) Circuit device and method of manufacturing the same
JP3691335B2 (en) Circuit device manufacturing method
JP3574025B2 (en) Circuit device and method of manufacturing the same
JP3634709B2 (en) Semiconductor module
JP3668090B2 (en) Mounting board and circuit module using the same
JP3510839B2 (en) Semiconductor device and manufacturing method thereof
JP2001250884A (en) Manufacturing method of circuit device
JP4443190B2 (en) Manufacturing method of semiconductor device
JP3691328B2 (en) Circuit device and circuit module
JP2001250887A (en) Manufacturing method of circuit device
JP3639495B2 (en) Circuit device manufacturing method
JP2005175509A (en) Circuit arrangement
JP3778783B2 (en) Circuit device and manufacturing method thereof
JP2001274290A (en) Circuit device
JP2001250883A (en) Manufacturing method of circuit device
JP4036603B2 (en) Semiconductor device and manufacturing method thereof
JP2001223318A (en) Circuit device and manufacturing method therefor
JP2002057173A (en) Manufacturing method of circuit device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050419

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080624

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees