JP2001222347A - 活線挿抜回路装置 - Google Patents
活線挿抜回路装置Info
- Publication number
- JP2001222347A JP2001222347A JP2000034315A JP2000034315A JP2001222347A JP 2001222347 A JP2001222347 A JP 2001222347A JP 2000034315 A JP2000034315 A JP 2000034315A JP 2000034315 A JP2000034315 A JP 2000034315A JP 2001222347 A JP2001222347 A JP 2001222347A
- Authority
- JP
- Japan
- Prior art keywords
- hot
- circuit
- connector pin
- bus signal
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】バスラインが活線状態のままプリント板を挿入
および抜去しても、出力ドライバのハイインピーダンス
制御を簡単構成でしかも手動操作なしの自動化ができ、
動作中のシステムの誤動作を防止する。 【解決手段】バス信号線のコネクタピン長より短く設定
した少なくとも１本の制御用コネクタピンを設け、その
制御用コネクタピンからの信号によりバス信号線のコネ
クタピンに接続される出力ドライバを制御してバス信号
線をハイインピーダンスとする。制御用コネクタピンは
コンデンサと抵抗の遅延充電回路及びダイオードと分圧
抵抗の急速放電回路を介しＡＮＤ論理回路で構成する。
および抜去しても、出力ドライバのハイインピーダンス
制御を簡単構成でしかも手動操作なしの自動化ができ、
動作中のシステムの誤動作を防止する。 【解決手段】バス信号線のコネクタピン長より短く設定
した少なくとも１本の制御用コネクタピンを設け、その
制御用コネクタピンからの信号によりバス信号線のコネ
クタピンに接続される出力ドライバを制御してバス信号
線をハイインピーダンスとする。制御用コネクタピンは
コンデンサと抵抗の遅延充電回路及びダイオードと分圧
抵抗の急速放電回路を介しＡＮＤ論理回路で構成する。
Description
【０００１】
【発明の属する技術分野】本発明は情報制御装置に係
り、活線挿抜回路装置に関する。
り、活線挿抜回路装置に関する。
【０００２】
【従来の技術】電子交換器等のシステムの運用中であっ
て、バスラインに種々の装置が接続されて活線状態にな
っているときに他の装置を抜き差し（活線挿抜）する
と、バス上のデータにノイズが発生する。このノイズを
防止するものが特開平10−301676号に記載されている。
て、バスラインに種々の装置が接続されて活線状態にな
っているときに他の装置を抜き差し（活線挿抜）する
と、バス上のデータにノイズが発生する。このノイズを
防止するものが特開平10−301676号に記載されている。
【０００３】
【発明が解決しようとする課題】以上の従来技術の活線
挿抜回路においては、スイッチに機械的に連結する固定
用レバーを用いることが開示されている。
挿抜回路においては、スイッチに機械的に連結する固定
用レバーを用いることが開示されている。
【０００４】本発明は、このような機械的な連結をなく
した活線挿抜回路を提供することを目的とする。
した活線挿抜回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の活線挿抜回路装
置ではバス信号より遅く接続するコネクタピンとプルダ
ウン抵抗をバス接続時における出力ドライバのハイイン
ピーダンス制御信号に構成させた。
置ではバス信号より遅く接続するコネクタピンとプルダ
ウン抵抗をバス接続時における出力ドライバのハイイン
ピーダンス制御信号に構成させた。
【０００６】
【発明の実施の形態】本発明の活線挿抜回路装置の一実
施例を図１により説明する。バックボード側となるグラ
ンドラインＧＮＤ，電源ラインＶcc，バスラインBus０
〜Busｎおよび受動コネクタ部１５０に対し、プリント
板１００側は能動コネクタとなる短ピン１２，１３にバ
ス信号ラインBus０，Busｎ、その各々には３ステート型
出力ドライバ６と入力ドライバ１１，オープンドレイン
型出力ドライバ８と入力ドライバ１７が接続される。そ
して、能動コネクタとなる最短ピン１に抵抗２，３を介
しハイインピーダンス制御信号／ＩＮＨ信号とさせる。
プリント板１００上の３ステート型出力ドライバ６など
への電源供給は能動コネクタとなる長ピン１８につなが
るインダクタンス２１とダイオード２２の並列接続の一
端と能動コネクタとなる短ピン１９につながる直接接続
の電源ラインより受ける構成である。プリント板１００
と同様の活線挿抜回路を搭載したプリント板２００がコ
ネクタ２５０を介し、バックボード側に複数接続される
構成となる。なお、バックボード上のバス信号に接続さ
れた抵抗２６０，２６０ｎはプルアップ用である。
施例を図１により説明する。バックボード側となるグラ
ンドラインＧＮＤ，電源ラインＶcc，バスラインBus０
〜Busｎおよび受動コネクタ部１５０に対し、プリント
板１００側は能動コネクタとなる短ピン１２，１３にバ
ス信号ラインBus０，Busｎ、その各々には３ステート型
出力ドライバ６と入力ドライバ１１，オープンドレイン
型出力ドライバ８と入力ドライバ１７が接続される。そ
して、能動コネクタとなる最短ピン１に抵抗２，３を介
しハイインピーダンス制御信号／ＩＮＨ信号とさせる。
プリント板１００上の３ステート型出力ドライバ６など
への電源供給は能動コネクタとなる長ピン１８につなが
るインダクタンス２１とダイオード２２の並列接続の一
端と能動コネクタとなる短ピン１９につながる直接接続
の電源ラインより受ける構成である。プリント板１００
と同様の活線挿抜回路を搭載したプリント板２００がコ
ネクタ２５０を介し、バックボード側に複数接続される
構成となる。なお、バックボード上のバス信号に接続さ
れた抵抗２６０，２６０ｎはプルアップ用である。
【０００７】この活線挿抜とはプリント板１００をバッ
クボード側のシステムへ活線状態のまま挿入および抜去
しても、動作中のバックボード側のバスラインBus０〜B
usｎ信号波形を乱さないようにするためのもので、出力
ドライバ６，８をハイインピーダンス状態に制御し挿抜
動作を行いバスファイトを回避し、システムの誤動作を
防止するものである。
クボード側のシステムへ活線状態のまま挿入および抜去
しても、動作中のバックボード側のバスラインBus０〜B
usｎ信号波形を乱さないようにするためのもので、出力
ドライバ６，８をハイインピーダンス状態に制御し挿抜
動作を行いバスファイトを回避し、システムの誤動作を
防止するものである。
【０００８】次にその動作を説明する。まず挿入時にお
いてはプリント板１００挿入で長ピン２０，１８がバッ
クボード側のＧＮＤ，Ｖcc接続する。電源の長ピン１８
はインダクタンス２１を介すことにより突入電流を制限
して負荷電源電圧ＶccLoadを徐々に上昇動作させ、バッ
クボード側の電源Ｖccへの急激な変化を抑制し変動を防
止する。また、短ピン１９はピン差による時間遅延後に
直接電源Ｖccにつながり定常時の供給源用となる。さら
に、負荷電源ＶccLoadが整定時間後、遅れてバス信号ラ
インBus０，Busｎの短ピン１２，１３が接続動作をす
る。この状態の時、最短ピン１は未接続のままで直列抵
抗２，プルダウン抵抗３により抑制制御信号／ＩＮＨは
“Ｌ”状態を維持している。この抑制制御信号／ＩＮＨ
“Ｌ”状態により論理素子７，論理素子４とオープンド
レイン素子５とプルアップ抵抗１６の論理動作でオープ
ンドレイン型出力ドライバ８と３ステート型出力ドライ
バ６はハイインピーダンス状態を保持している。従っ
て、バス信号ラインBus0，Busnの短ピン１２，１３は出
力ドライバがハイインピーダンス状態でバックボード側
のバスラインBus０〜Busｎに接続するのでバス信号波形
に影響を及ぼすことがなく、システムの誤動作を防止す
ることができる。しかも、手動手順不要となり自動化で
きる。このバス上のプルアップ抵抗１４，１５のドライ
ブ力は小さいのでバックボード側のデータ波形へ影響を
及ぼすことはない。むしろ、挿入側バスライン１２，１
３接続前の３ステート型出力ドライバ６やオープンドレ
イン型出力ドライバ８のハイインピーダンスによる出力
不定による入力ドライバ１１，１７への発振防止用であ
る。ここで、挿入側バスライン１２，１３の接続前の状
態が中間電圧レベルなどの、発振を生じないレベルであ
ればプルアップ抵抗１４，１５を削除した構成でも同じ
効果が得られる。また、入出力ドライバ１１，１７をシ
ュミット型を構成しても良く発振防止効果が得られ、デ
ータ波形に影響を及ぼさないことは上記に同じである。
さらに定常状態の動作についてはバス信号ラインBus
０，Busｎの短ピン１２，１３が接続後、プリント板１
００やプリント板２００間などで情報通信をおこなう。
その動作は受信用の入力ドライバ１１，１７でデータDa
ta in０〜Data inｎを受けて論理制御回路３０で受信
し、あるいは、論理制御回路３０より送信モード認可信
号ＡＣＫを“Ｈ”としてデータDataout０〜Data outｎ
を３ステート出力ドライバ６や論理ドライバ１０，９を
介してバックボード側へ送信動作を行う。ここでのバス
出力ドライバはすべてがオープンドレイン型出力ドライ
バ８でも良い。本案では、バス信号ラインBus0，Busnの
短ピン１２，１３が接続前に電源が接続確定するので、
３ステート出力ドライバ６もハイインピーダンスとする
ことが出来るので高速バスドライバにも対応できる。
いてはプリント板１００挿入で長ピン２０，１８がバッ
クボード側のＧＮＤ，Ｖcc接続する。電源の長ピン１８
はインダクタンス２１を介すことにより突入電流を制限
して負荷電源電圧ＶccLoadを徐々に上昇動作させ、バッ
クボード側の電源Ｖccへの急激な変化を抑制し変動を防
止する。また、短ピン１９はピン差による時間遅延後に
直接電源Ｖccにつながり定常時の供給源用となる。さら
に、負荷電源ＶccLoadが整定時間後、遅れてバス信号ラ
インBus０，Busｎの短ピン１２，１３が接続動作をす
る。この状態の時、最短ピン１は未接続のままで直列抵
抗２，プルダウン抵抗３により抑制制御信号／ＩＮＨは
“Ｌ”状態を維持している。この抑制制御信号／ＩＮＨ
“Ｌ”状態により論理素子７，論理素子４とオープンド
レイン素子５とプルアップ抵抗１６の論理動作でオープ
ンドレイン型出力ドライバ８と３ステート型出力ドライ
バ６はハイインピーダンス状態を保持している。従っ
て、バス信号ラインBus0，Busnの短ピン１２，１３は出
力ドライバがハイインピーダンス状態でバックボード側
のバスラインBus０〜Busｎに接続するのでバス信号波形
に影響を及ぼすことがなく、システムの誤動作を防止す
ることができる。しかも、手動手順不要となり自動化で
きる。このバス上のプルアップ抵抗１４，１５のドライ
ブ力は小さいのでバックボード側のデータ波形へ影響を
及ぼすことはない。むしろ、挿入側バスライン１２，１
３接続前の３ステート型出力ドライバ６やオープンドレ
イン型出力ドライバ８のハイインピーダンスによる出力
不定による入力ドライバ１１，１７への発振防止用であ
る。ここで、挿入側バスライン１２，１３の接続前の状
態が中間電圧レベルなどの、発振を生じないレベルであ
ればプルアップ抵抗１４，１５を削除した構成でも同じ
効果が得られる。また、入出力ドライバ１１，１７をシ
ュミット型を構成しても良く発振防止効果が得られ、デ
ータ波形に影響を及ぼさないことは上記に同じである。
さらに定常状態の動作についてはバス信号ラインBus
０，Busｎの短ピン１２，１３が接続後、プリント板１
００やプリント板２００間などで情報通信をおこなう。
その動作は受信用の入力ドライバ１１，１７でデータDa
ta in０〜Data inｎを受けて論理制御回路３０で受信
し、あるいは、論理制御回路３０より送信モード認可信
号ＡＣＫを“Ｈ”としてデータDataout０〜Data outｎ
を３ステート出力ドライバ６や論理ドライバ１０，９を
介してバックボード側へ送信動作を行う。ここでのバス
出力ドライバはすべてがオープンドレイン型出力ドライ
バ８でも良い。本案では、バス信号ラインBus0，Busnの
短ピン１２，１３が接続前に電源が接続確定するので、
３ステート出力ドライバ６もハイインピーダンスとする
ことが出来るので高速バスドライバにも対応できる。
【０００９】一方、プリント板１００の抜去について
は、まず、最短ピン１が離脱し抑制制御信号／ＩＮＨが
“Ｌ”となり３ステート出力ドライバ６とオープンドレ
イン型出力ドライバ８がハイインピーダンスの受信モー
ド状態となる。次の動作では時間遅れでバス信号ライン
Bus０，Busｎの短ピン１２，１３がコネクタ１５０から
離脱するので挿入時と同様バス信号波形に影響を及ぼす
ことがない。通常この状態は受信モードでＡＣＫが
“Ｌ”のため出力ドライバのハイインピーダンス状態は
確保出来ている。さらに次の流れの動作では電源長ピン
１８と、ＧＮＤ長ピン２０が離脱する。ダイオード２２
は電源長ピン１８離脱時のインダクタンス２１による逆
起電力をクランプするための素子である。このバス信号
１２，１３も、電源ライン１８も抜去ケースはバックボ
ード側のバス信号ラインBus０，Busｎ、電源Ｖccと同電
荷で離脱するので挿入ケースに比べ影響の与え方は少な
い。ここでの電源ライン挿抜回路構成はバス信号ライン
より挿入時は速く整定し、抜去時は遅く放電する方式で
あれば他の抵抗方式でも他のインダクタンス方式でも良
い。また、抑制信号／ＩＮＨに接続する抵抗は直列抵抗
２を削除し、プルダウン抵抗３のみでも同じ効果を得
る。直列抵抗２はプルダウン抵抗３の短絡故障時の対策
用である。
は、まず、最短ピン１が離脱し抑制制御信号／ＩＮＨが
“Ｌ”となり３ステート出力ドライバ６とオープンドレ
イン型出力ドライバ８がハイインピーダンスの受信モー
ド状態となる。次の動作では時間遅れでバス信号ライン
Bus０，Busｎの短ピン１２，１３がコネクタ１５０から
離脱するので挿入時と同様バス信号波形に影響を及ぼす
ことがない。通常この状態は受信モードでＡＣＫが
“Ｌ”のため出力ドライバのハイインピーダンス状態は
確保出来ている。さらに次の流れの動作では電源長ピン
１８と、ＧＮＤ長ピン２０が離脱する。ダイオード２２
は電源長ピン１８離脱時のインダクタンス２１による逆
起電力をクランプするための素子である。このバス信号
１２，１３も、電源ライン１８も抜去ケースはバックボ
ード側のバス信号ラインBus０，Busｎ、電源Ｖccと同電
荷で離脱するので挿入ケースに比べ影響の与え方は少な
い。ここでの電源ライン挿抜回路構成はバス信号ライン
より挿入時は速く整定し、抜去時は遅く放電する方式で
あれば他の抵抗方式でも他のインダクタンス方式でも良
い。また、抑制信号／ＩＮＨに接続する抵抗は直列抵抗
２を削除し、プルダウン抵抗３のみでも同じ効果を得
る。直列抵抗２はプルダウン抵抗３の短絡故障時の対策
用である。
【００１０】本構成ではハードによる抑制信号／ＩＮＨ
を生成しているため、ソフトによる送信モード認可信号
ＡＣＫの状態に関わらず、自動でハイインピーダンス状
態制御が可能なので、操作者が誤って活線挿抜してもバ
ス信号に外乱を与えずシステムへの影響を及ぼすことは
ない。また、本構成において、送信モード認可信号ＡＣ
Ｋは送信状態の他に、ソフト／ハード要求のリセット信
号を含めても良い。さらには、抵抗２，３やダイオード
２２などの活線挿抜回路あるいは、図１中の回路をＬＳ
Ｉに構成しても良い。
を生成しているため、ソフトによる送信モード認可信号
ＡＣＫの状態に関わらず、自動でハイインピーダンス状
態制御が可能なので、操作者が誤って活線挿抜してもバ
ス信号に外乱を与えずシステムへの影響を及ぼすことは
ない。また、本構成において、送信モード認可信号ＡＣ
Ｋは送信状態の他に、ソフト／ハード要求のリセット信
号を含めても良い。さらには、抵抗２，３やダイオード
２２などの活線挿抜回路あるいは、図１中の回路をＬＳ
Ｉに構成しても良い。
【００１１】図２は図１本発明回路構成の動作波形であ
る。挿入時、出力ドライバのハイインピーダンスを確保
するための信号となる抑制信号／ＩＮＨはバス信号接続
の短ピン接続点以前と以後の最短ピン接続まで“Ｌ”を
維持する動作を行う。一方、抜去時、バス信号離脱まで
の短ピン離脱点以前には既に抑制信号／ＩＮＨは“Ｌ”
となり、両ケースとも同様に出力ドライバのハイインピ
ーダンスを確保ができる動作をする。
る。挿入時、出力ドライバのハイインピーダンスを確保
するための信号となる抑制信号／ＩＮＨはバス信号接続
の短ピン接続点以前と以後の最短ピン接続まで“Ｌ”を
維持する動作を行う。一方、抜去時、バス信号離脱まで
の短ピン離脱点以前には既に抑制信号／ＩＮＨは“Ｌ”
となり、両ケースとも同様に出力ドライバのハイインピ
ーダンスを確保ができる動作をする。
【００１２】図３は本発明の他の実施例である。同一の
番号は同一の動作をする。図１に異なるのは最短ピン１
に充電遅延回路となる抵抗２とコンデンサ４３，放電加
速回路となる分圧抵抗４４，４５とダイオード４６を介
す構成としたことである。これは挿抜ガタ付きによる影
響でバス信号ピン１２，１３と最短ピン１の接離が逆転
するケースを防止するためのものである。ハイインピー
ダンス制御効果については図１に同じである。
番号は同一の動作をする。図１に異なるのは最短ピン１
に充電遅延回路となる抵抗２とコンデンサ４３，放電加
速回路となる分圧抵抗４４，４５とダイオード４６を介
す構成としたことである。これは挿抜ガタ付きによる影
響でバス信号ピン１２，１３と最短ピン１の接離が逆転
するケースを防止するためのものである。ハイインピー
ダンス制御効果については図１に同じである。
【００１３】図４は本発明の他の実施例である。同一の
番号は同一の動作をする。図１に異なるのは最短ピン１
に充電遅延回路となる抵抗２とコンデンサ４３，放電加
速回路となる分圧抵抗４４，４５とダイオード４６を、
また、バス信号ピンを挟む配置とした最短ピン４７に放
電加速回路となる分圧抵抗４８，４９とダイオード５０
を介す構成としたことである。これは挿抜ガタ付きによ
る影響でバス信号ピン１２，１３と最短ピン１の接離が
逆転するケースを完全に防止するためのものであり、挿
入時はダイオード４６，５０は逆バイアスで充電遅延回
路のみ動作し、抜去時はダイオード４６あるいは５０ま
たは両方で放電動作を行う。従って、最短ピン１，４７
入力によるＡＮＤ回路を形成し挿抜ガタ付きを完全に防
止するものである。ハイインピーダンス制御効果につい
ては図１に同じである。
番号は同一の動作をする。図１に異なるのは最短ピン１
に充電遅延回路となる抵抗２とコンデンサ４３，放電加
速回路となる分圧抵抗４４，４５とダイオード４６を、
また、バス信号ピンを挟む配置とした最短ピン４７に放
電加速回路となる分圧抵抗４８，４９とダイオード５０
を介す構成としたことである。これは挿抜ガタ付きによ
る影響でバス信号ピン１２，１３と最短ピン１の接離が
逆転するケースを完全に防止するためのものであり、挿
入時はダイオード４６，５０は逆バイアスで充電遅延回
路のみ動作し、抜去時はダイオード４６あるいは５０ま
たは両方で放電動作を行う。従って、最短ピン１，４７
入力によるＡＮＤ回路を形成し挿抜ガタ付きを完全に防
止するものである。ハイインピーダンス制御効果につい
ては図１に同じである。
【００１４】図５は本発明の他の実施例である。同一の
番号は同一の動作をする。図１に異なるのはＧＮＤ長ピ
ン４０，Ｖcc長ピン３８をプリント板１００のもう一方
の片端に配置させたことである。これは挿抜ガタ付きに
よる接離逆転のケースを回避するためのものである。ハ
イインピーダンス制御効果については図１に同じであ
る。
番号は同一の動作をする。図１に異なるのはＧＮＤ長ピ
ン４０，Ｖcc長ピン３８をプリント板１００のもう一方
の片端に配置させたことである。これは挿抜ガタ付きに
よる接離逆転のケースを回避するためのものである。ハ
イインピーダンス制御効果については図１に同じであ
る。
【００１５】図６は本発明の他の実施例である。同一の
番号は同一の動作をする。図１に異なるのは最短ピン１
１１を抑制制御信号／ＩＮＨと定常時の電源供給ピンを
共用構成としたことである。この構成でもハイインピー
ダンス制御効果については図１に同じである。
番号は同一の動作をする。図１に異なるのは最短ピン１
１１を抑制制御信号／ＩＮＨと定常時の電源供給ピンを
共用構成としたことである。この構成でもハイインピー
ダンス制御効果については図１に同じである。
【００１６】図７は本発明の他の実施例である。同一の
番号は同一の動作をする。図１に異なるのは電源長ピン
２８である。プリント板１００のエッジとなる最長ピン
の先端に切れ目を構成して、挿入時のチャタリングの影
響を低減させる。すなわち、接合部のコネクタ構造にも
依存するが挿入ストロークで、先端部がチャタリング発
生が多発ケースのため、そのタイミングでは電源Ｖccを
接続させずに慣性ストロークで接続させる構造として挿
入時のチャタリング発生を低減させる。このチャタリン
グはインダクタンス２１のピン側２１に生じ、他端とな
る負荷電源ＶccLaodにも影響を及ぼしかねない。また、
この切れ目を入れたピン構成を他のピンに適応させても
チャタリング発生低減の効果は得られる。
番号は同一の動作をする。図１に異なるのは電源長ピン
２８である。プリント板１００のエッジとなる最長ピン
の先端に切れ目を構成して、挿入時のチャタリングの影
響を低減させる。すなわち、接合部のコネクタ構造にも
依存するが挿入ストロークで、先端部がチャタリング発
生が多発ケースのため、そのタイミングでは電源Ｖccを
接続させずに慣性ストロークで接続させる構造として挿
入時のチャタリング発生を低減させる。このチャタリン
グはインダクタンス２１のピン側２１に生じ、他端とな
る負荷電源ＶccLaodにも影響を及ぼしかねない。また、
この切れ目を入れたピン構成を他のピンに適応させても
チャタリング発生低減の効果は得られる。
【００１７】
【発明の効果】本発明によれば、活線挿抜を簡単構成で
しかも手順や手動操作なしの自動化でき、ソフト挿抜対
応に依存しないので操作者の誤挿抜でもシステムに影響
を与えることなく、しかも３ステート出力ドライバでも
適応可能となる安価な活線挿抜回路装置を実現できる。
しかも手順や手動操作なしの自動化でき、ソフト挿抜対
応に依存しないので操作者の誤挿抜でもシステムに影響
を与えることなく、しかも３ステート出力ドライバでも
適応可能となる安価な活線挿抜回路装置を実現できる。
【図１】本発明の一実施例である活線挿抜回路装置図。
【図２】本発明の一実施例である活線挿抜回路装置動作
図。
図。
【図３】本発明の他の一実施例である活線挿抜回路装
置。
置。
【図４】本発明の他の一実施例である活線挿抜回路装
置。
置。
【図５】本発明の他の一実施例である活線挿抜回路装
置。
置。
【図６】本発明の他の一実施例である活線挿抜回路装
置。
置。
【図７】本発明の他の一実施例である活線挿抜回路装
置。
置。
１…最短ピン、２，３，４３，４４，４５，４８，４９
…抵抗、４，７…論理素子、５…オープンドレイン型ド
ライバ、６…３ステート型出力ドライバ、８…オープン
ドレイン型出力ドライバ、１１，１７…入力ドライバ、
１４，１５，１６，２６０，２６０ｎ…プルアップ抵
抗、１８…電源長ピン、１９…電源短ピン、２０…ＧＮ
Ｄ長ピン、３０…論理制御回路、１００，２００…プリ
ント板、１５０，２５０…受動コネクタ、２８…先端切
れ目付き長ピン、９０…手動スイッチ。
…抵抗、４，７…論理素子、５…オープンドレイン型ド
ライバ、６…３ステート型出力ドライバ、８…オープン
ドレイン型出力ドライバ、１１，１７…入力ドライバ、
１４，１５，１６，２６０，２６０ｎ…プルアップ抵
抗、１８…電源長ピン、１９…電源短ピン、２０…ＧＮ
Ｄ長ピン、３０…論理制御回路、１００，２００…プリ
ント板、１５０，２５０…受動コネクタ、２８…先端切
れ目付き長ピン、９０…手動スイッチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中三川 哲明 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 桝井 晃二 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか事業所内 (72)発明者 道券 知彦 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか事業所内 Ｆターム(参考） 5E348 EF27 EF57 5J056 AA01 AA04 BB22 BB51 CC05 CC26 CC27 DD12 DD51 DD53 DD55 GG12 KK01
Claims (4)
- 【請求項１】少なくとも１枚以上のプリント板で構成す
る電子回路システムのプリント板上に実装された活線挿
抜回路において、バス信号線のコネクタピン長より短く
設定した少なくとも１本の制御用コネクタピンを設け、
前記制御用コネクタピンからの信号によって、前記バス
信号線のコネクタピンに接続される出力ドライバを制御
して、前記バス信号線をハイインピーダンスとする活線
挿抜回路装置。 - 【請求項２】請求項第１項において、 前記制御用コネクタピンは前記バス信号線のコネクタピ
ンを挟んだ、少なくとも２ピン以上で配置し、コンデン
サと抵抗の遅延充電回路およびダイオードと分圧抵抗の
急速放電回路を介しＡＮＤ論理構成としたことを特徴と
した活線挿抜回路装置。 - 【請求項３】請求項第１項において、 前記制御信号のコネクタピンはコンデンサと抵抗の遅延
充電回路およびダイオードと分圧抵抗の急速放電回路を
介すことを特徴とした活線挿抜回路装置。 - 【請求項４】少なくとも１枚以上のプリント板で構成す
る電子回路システムのプリント板上に実装された活線挿
抜回路において、前記電源ラインは前記バス信号より先
に接続させるコネクタ長ピンのコネクタ先端部に切れ目
を設定したことを特徴とした活線挿抜回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034315A JP2001222347A (ja) | 2000-02-07 | 2000-02-07 | 活線挿抜回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034315A JP2001222347A (ja) | 2000-02-07 | 2000-02-07 | 活線挿抜回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001222347A true JP2001222347A (ja) | 2001-08-17 |
Family
ID=18558675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034315A Pending JP2001222347A (ja) | 2000-02-07 | 2000-02-07 | 活線挿抜回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001222347A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007094975A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | 活線挿抜可能な電子機器システム |
| US8823276B2 (en) | 2011-08-10 | 2014-09-02 | Samsung Display Co., Ltd. | Light unit and driving method thereof |
-
2000
- 2000-02-07 JP JP2000034315A patent/JP2001222347A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007094975A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | 活線挿抜可能な電子機器システム |
| JP4615413B2 (ja) * | 2005-09-30 | 2011-01-19 | 富士通セミコンダクター株式会社 | 活線挿抜可能な電子機器システム |
| US8823276B2 (en) | 2011-08-10 | 2014-09-02 | Samsung Display Co., Ltd. | Light unit and driving method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7859314B2 (en) | Method and system for a signal driver using capacitive feedback | |
| EP2056208B1 (en) | Circuits and methods for interconnecting bus systems | |
| US7840734B2 (en) | Simple bus buffer | |
| CN101539900A (zh) | 解决具有相同定址地址的两i2c从属装置间产生冲突的装置 | |
| US6232792B1 (en) | Terminating transmission lines using on-chip terminator circuitry | |
| US7500033B2 (en) | Universal serial bus transmitter | |
| KR100923825B1 (ko) | 고속 동작에 적합한 메모리 모듈 및 메모리 시스템 | |
| WO2000070474A1 (en) | Apparatus for reducing reflections when using dynamic termination logic signaling | |
| JP2001222347A (ja) | 活線挿抜回路装置 | |
| JP4017822B2 (ja) | データの伝送を制御する装置 | |
| JPS5919500B2 (ja) | 高速デ−タ伝送装置 | |
| US20030105910A1 (en) | Bi-directional bus bridge in which multiple devices can assert bus concurrently | |
| WO1997012312A1 (fr) | Dispositif entree/sortie pour la connexion et la deconnexion de lignes actives | |
| JP2001051758A (ja) | 有極性ｒｔｚ信号用データ受信回路 | |
| US6625681B1 (en) | State activated one shot with extended pulse timing for hot-swap applications | |
| US6437660B1 (en) | Method of increasing bus performance to reduce signal propagation delay and achieve incident wave switching | |
| WO1999026157A1 (en) | Improved asymmetric current mode driver for differential transmission lines | |
| JPH10294771A (ja) | データ・バスの動的終端ロジックのための方法および装置 | |
| JPH10126316A (ja) | 終端装置 | |
| US6512396B1 (en) | High speed data processing system and method | |
| US20020112106A1 (en) | Backplane physical layer controller with an internal bus reset | |
| US6163165A (en) | Method for operating an information handling system | |
| US6838907B1 (en) | Supplying logic values for sampling on high-speed interfaces | |
| KR100452503B1 (ko) | 병렬버스 시스템의 오류 방지장치 | |
| JPH09152921A (ja) | 活性挿入ユニット |