JP2001217455A

JP2001217455A - 半導体基板およびその作製方法および発光素子

Info

Publication number: JP2001217455A
Application number: JP2000032749A
Authority: JP
Inventors: Takeshi Miki; 剛三樹; Shoji Sarayama; 正二皿山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2000-02-04
Filing date: 2000-02-04
Publication date: 2001-08-10
Anticipated expiration: 2020-02-04
Also published as: JP4141076B2

Abstract

(57)【要約】【課題】結晶欠陥の少ない高品質かつ大面積のIII族
窒化物の半導体基板およびその作製方法および発光素子
を提供する。【解決手段】 III族窒化物（例えばＧａＮ）のエピタ
キシャル層が選択的に成長する領域１０６とIII族窒化
物のエピタキシャル層が選択的に成長しない領域とが混
在して形成されているエピタキシャル成長用基板上に、
III族窒化物のエピタキシャル層１０７を形成して半導
体基板を作製するようになつており、この際、エピタキ
シャル成長用基板のIII族窒化物エピタキシャル層が選
択的に成長する領域１０６に成長したIII族窒化物エピ
タキシャル層１０７とエピタキシャル成長用基板とが分
離されるように半導体基板を作製する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光通信用半導体レ
ーザや光ディスク用光源などに利用される半導体基板お
よびその作製方法および発光素子に関する。

【０００２】

【従来の技術】従来、青色のＬＥＤは、赤色や緑色のＬ
ＥＤに比べて輝度が小さく実用化に難点があったが、近
年、一般式ＩｎＡｌＧａＮで表されるＧａＮ系化合物半
導体において、低温ＡｌＮバッファー層、あるいは低温
ＧａＮバッファー層を用いることによる結晶成長技術の
向上と、Ｍｇをドープした低抵抗のｐ型半導体層が得ら
れたことにより、高輝度青色ＬＥＤが実用化され、さら
には、実用化には至らないが室温で連続発振する半導体
レーザが実現された。

【０００３】一般に、高品質の半導体層を基板上にエピ
タキシャル成長させる場合には、基板と半導体層の格子
定数や熱膨張係数が同程度である必要がある。しかしな
がら、ＧａＮ系半導体については、これらを同時に満足
する基板が現在世の中には存在しない。

【０００４】現在、ＧａＮバルク単結晶を作製する試み
がなされているが、いまだに数ミリ程度のものしか得ら
れていないのが実状であり、実用化には程遠い状態であ
る。

【０００５】従って、ＧａＮ系では、一般に、サファイ
ア，ＭｇＡｌ₂Ｏ₄スピネル，ＳｉＣのようなＧａＮ系半
導体と格子定数や熱膨張係数の大きく異なる異種基板を
用い、結晶成長を行い、レーザ素子を作製している。

【０００６】しかるに、異種基板を用いる場合には、結
晶欠陥，光共振器端面形成，電極形成，放熱性という問
題が有り、実用的なレーザ素子を作製することは未だ実
現されていない。

【０００７】以下、これらの問題を簡単に説明する。結
晶欠陥に関しては、サファイア，ＭｇＡｌ₂Ｏ₄スピネ
ル，ＳｉＣのようなＧａＮ系半導体とは格子定数や熱膨
張係数の大きく異なる異種基板を用いて結晶成長を行な
うと、格子不整合により導入される転位密度が１０⁸〜
１０¹⁰ｃｍ^-2と非常に大きく、また、異種基板とＧａＮ
系半導体との熱膨張係数との違いにより、歪みやクラッ
クが発生するなど、実用的な半導体レーザを作製するの
に必要な品質を有する結晶成長は困難であった。

【０００８】また、光共振器端面形成に関しては、異種
基板とＧａＮ系化合物半導体のへき開面は必ずしも一致
しているわけではないので、従来のＡｌＧａＡｓ系等の
レーザのように、へき開法で平行かつ平滑な光共振器端
面を形成することが困難であった。

【０００９】従って、ＧａＮ系では、ドライエッチング
や、サファイア等の基板を薄く研磨し、基板をへき開す
ることで、ＧａＮ系結晶を割るなどの方法で、光共振器
端面を作製している。

【００１０】ここで、ドライエッチングを使用する方法
では、作製プロセスにおいて、ドライエッチング用マス
クの形成，ドライエッチング，マスク除去等の工程が必
要とされ、複雑化していた。さらには、ＧａＮ系化合物
半導体のドライエッチング技術は未だ確立されていない
ため、形成された共振器ミラーには、縦筋状の凹凸が生
じ、また、テーパー状に形成されるなど、その平滑性，
平行性，垂直性は未だ十分ではなかった。また、ドライ
エッチングで共振器ミラーを形成した場合には、共振器
ミラー端面の前方に基板がテラスとして残るため、この
テラスによって光が反射され、ビーム形状が単峰になら
なかった。

【００１１】また、サファイア等の基板を薄く研磨し、
基板をへき開することで、ＧａＮ系結晶を割るなどの方
法で、光共振器端面を形成する方法では、ＧａＮ系結晶
と基板とのへき開面のずれから、光共振器端面は凹凸が
大きく平滑にはならないので、レーザーのしきい値電流
の増加を招いていた。

【００１２】また、電極形成に関しては、一般的に使用
されているサファイア基板が絶縁性であるため、基板裏
面から電極をとることができなかった。そのため、電極
は素子表面に形成されることになり、従来のＡｌＧａＡ
ｓ系等のレーザーのように基板裏面に電極を形成しダイ
ボンディングするような実装ができず、さらには、電極
のスペースの分だけチップ面積が大きくなるといった問
題もあった。また、ｎ側の電極形成のために、ｎ型層を
露出するためのドライエッチングが必要とされるので、
レーザ素子の作製工程が複雑化していた。

【００１３】また、放熱性に関しては、一般的に使用さ
れているサファイア基板の熱伝導性の悪さから、高温動
作あるいは大出力動作では、寿命は極端に短かった。

【００１４】以上の問題点を解決するため、低欠陥密度
の高品質ＧａＮ厚膜によってＧａＮ基板を作製する技術
が開発されている。

【００１５】例えば、特開平１０−３２６９１２号公
報，特開平１０−３２６７５１号公報，特開平１０−３
１２９７１号公報，特開平１１−４０４８号公報には、
異種基板上にマスクを用いてＧａＮを選択成長し、さら
に結晶成長を続けることで、マスクを埋め込み、基板全
面に平坦なＧａＮ厚膜を形成する技術が開示されてい
る。

【００１６】図５は特開平１０−３１２９７１号公報に
示されているＧａＮ厚膜基板の作製方法を説明するため
の図である。

【００１７】図５を参照すると、先ず、サファイア等の
異種基板１１に、ＧａＮ等のIII−Ｖ族化合物半導体膜
１２を積層し、その上に、ＳｉＯ₂等からなる数μｍ幅
のマスク１４を作製し、ＧａＮ等のIII−Ｖ族化合物半
導体を選択成長させる成長領域１３を形成する（図５
（ａ））。

【００１８】次いで、成長領域１３にＧａＮ等のIII−
Ｖ族化合物半導体を選択成長させファセット構造１５を
作製する（図５（ｂ））。

【００１９】III−Ｖ族化合物半導体の成長をさらに続
けると、ファセット１５は横方向に成長し、マスク１４
上を覆う（図５（ｃ））。

【００２０】さらに成長を続けると、隣接するIII−Ｖ
族化合物半導体１５は合体し、溝が埋まる（図５
（ｄ））。

【００２１】さらに成長を続けると、III−Ｖ族化合物
半導体１５の表面は平坦化し、基板全面に平坦なIII−
Ｖ族化合物半導体厚膜が形成される（図５（ｅ））。

【００２２】上述の各公報に示されている技術によれ
ば、異種基板上に選択成長した部分の結晶層には、基板
界面で発生した貫通転位の密度が高いが、マスク上を横
方向にラテラル成長した部分では貫通転位の密度は激減
し高品質の結晶となっている。さらに、この上に選択成
長とラテラル成長を繰り返すことで、ウエハー全面で、
転位の少ない高品質のＧａＮ厚膜が形成することが出来
る。また、この技術によれば、１００μｍ以上の厚いＧ
ａＮを成長しても、熱膨張係数差に起因するクラックが
入らないので、異種基板を除去しても基板として利用で
きる厚さのＧａＮ厚膜を成長することが出来る。

【００２３】そして、上述の各公報の技術では、光共振
器端面，電極形成，放熱性の問題の解決のため、最終的
に、異種基板とマスクを除去し、ＧａＮ基板を形成して
いる。異種基板とマスク材料の除去は、研磨あるいは熱
衝撃を利用する方法によっている。

【００２４】特開平１０−３１２９７１号公報，特開平
１１−４０４８号公報には、異種基板とマスク材料を除
去したＧａＮ基板上に、レーザ構造を積層して作製した
ＧａＮ系半導体レーザが開示されている。

【００２５】図６は特開平１１−４０４８号公報に示さ
れている半導体レーザを示す図である。図６において、
窒化物半導体基板（ＧａＮ基板）４０は、図５に示した
工程と同様に、サファイア基板上に、選択成長マスクを
介して、ＳｉをドープしたＧａＮを厚く成長した後、サ
ファイア基板，選択成長マスクを研磨して除去し、Ｓｉ
ドープＧａＮ基板のみとし、作製している。

【００２６】そして、図６の半導体レーザでは、このＧ
ａＮ基板４０の上に、レーザ構造となる窒化物半導体層
を成長させている。レーザの積層構造は、ｎ型ＧａＮか
らなる第２のバッファー層４１、ｎ型Ｉｎ_0.1Ｇａ_0.9Ｎ
からなるクラック防止層４２、ｎ型Ａｌ_0.2Ｇａ_0.8Ｎ／
ＧａＮ超格子からなるｎ側クラッド層４３、ｎ型ＧａＮ
からなるｎ側光ガイド層４４、Ｉｎ_0.05Ｇａ_0.95Ｎ／Ｉ
ｎ_0.2Ｇａ_0.8Ｎ多重量子井戸構造の活性層４５、ｐ型Ａ
ｌ_0.3Ｇａ_0.7Ｎからなるｐ側キャップ層４６、ｐ型Ｇａ
Ｎからなるｐ側光ガイド層４７、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ
／ＧａＮ超格子からなるｐ側クラッド層４８、ｐ型Ｇａ
Ｎからなるｐ側コンタクト層４９を順次積層して形成さ
れている。

【００２７】そして、ｐ側コンタクト層４９，ｐ側クラ
ッド層４８の一部をドライエッチングして、幅４μｍの
リッジストライプを形成する。リッジストライプを形成
する位置は、選択成長マスクがあった直上の結晶部分で
ある。この位置合わせは、サファイア基板と選択成長マ
スクが除去されているため、窒化物半導体素子成長前に
起点となる目印をＧａＮ基板側に入れて行っている。リ
ッジストライプ上にはＮｉ／Ａｕからなるｐ側電極５１
が形成され、ｎ型ＧａＮ基板の裏面には、Ｔｉ／Ａｌか
らなるｎ側電極５３が形成されている。そして、レーザ
ー共振器端面は、ｎ型ＧａＮ基板のＭ面をへき開するこ
とで形成されている。

【００２８】その他のＧａＮ厚膜基板の作製技術として
は、例えば特開平７−２０２２６５号公報、特開平７−
１６５４９８号公報に示されている技術が知られてお
り、この技術は、サファイア基板の上にＺｎＯよりなる
バッファ層を形成し、その上にＧａＮ系半導体を成長さ
せた後、バッファ層を溶解除去し、基板とＧａＮ系半導
体を分離して作製するものである。

【００２９】また、特開平１０−２２９２１８号公報に
は、第１の基板上にＧａＮ系半導体が形成された第１の
ウエハーと第２の基板上にＧａＮ系半導体が形成された
第２のウエハーとを用意し、前記第１と第２のウエハー
とをそれぞれのＧａＮ系半導体同士が密着するようにし
て接着した後、第１の基板と第２の基板とを研磨除去す
る方法が示されている。

【００３０】

【発明が解決しようとする課題】上述したように、低温
バッファー層の技術や、選択成長とラテラル成長の組み
合わせによる低欠陥基板の作製技術により、サファイア
等の異種基板上への高品質ＧａＮ系化合物半導体の結晶
成長が可能となり、ＧａＮ系半導体レーザの室温近傍で
の低出力動作時の長寿命化が図られている。さらには、
ＧａＮ基板が作製され、この基板を用いることによりＧ
ａＮ系半導体レーザの特性の改善が見込まれつつある。

【００３１】しかしながら、工業的に実用できる大面
積，高品質のＧａＮ基板は、未だ実現されていないのが
実状である。その結果、高出力動作する実用的なレーザ
ーも未だ実現されていない。

【００３２】また、特開平１０−３２６９１２号公報、
特開平１０−３２６７５１号公報、特開平１０−３１２
９７１号公報、特開平１１−４０４８号公報に示されて
いるＧａＮ基板の作製方法では、厚いＧａＮを成長して
もクラックは発生しないが、ＧａＮと異種基板との熱膨
張係数差により、ウエハーに反りが生じる。このため、
直径２インチ程度の異種基板を全面均一に研磨すること
は困難であり、たとえ、直径２インチ程度の基板上に高
品質のＧａＮ厚膜を成長しても、異種基板研磨のために
は、１０ｍｍ程度に分割する必要が有り、大型のＧａＮ
基板は作製できなかった。すなわち、従来のような基板
の研磨除去の方法では、大面積のＧａＮ基板を作製する
ことは困難である。また、この反りのために、異種基板
研磨の過程でＧａＮ層に欠陥が導入されるなどして、結
晶性が悪くなり、その上に作製した半導体レーザのしき
い電流密度が増加するなど、半導体レーザの特性は必ず
しも良いものではない。

【００３３】また、第１と第２のウエハーとをそれぞれ
のＧａＮ系半導体同士が密着するようにして接着した
後、第１の基板と第２の基板とを除去する特開平１０−
２２９２１８号公報に示されている方法では、基板とＧ
ａＮ系半導体との熱膨張係数の違いによって、ＧａＮを
厚く成長するとウエハーが反るため、大面積のウエハー
では、ウエハー全面でＧａＮ系半導体同士が完全に密着
しないこともある。また、密着の過程でクラックが入る
場合もある。さらに、第１の基板と第２の基板を研磨除
去するため、１枚のＧａＮ基板を作製するのに２枚の高
価な基板を使うことになり高コストになるなどの問題も
ある。

【００３４】また、基板の研磨除去を要しないＧａＮ基
板を作製する特開平７−２０２２６５号公報、特開平７
−１６５４９８号公報に示されている技術では、薄膜の
ＺｎＯよりなるバッファ層を溶解除去するのに非常に長
時間を要し、実用化は難しい。

【００３５】一方、熱衝撃を利用して異種基板を分離す
る方法においても、熱衝撃による欠陥の導入の問題は研
磨の場合と同様であり、高品質のＧａＮ基板を作製する
ことは困難である。

【００３６】本発明は、これら従来のＧａＮ系半導体基
板の作製方法の問題点を解決し、結晶欠陥の少ない高品
質かつ大面積のIII族窒化物の半導体基板およびその作
製方法および発光素子を提供することを目的としてい
る。

【００３７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、III族窒化物エピタキシャ
ル層が選択的に成長する領域とIII族窒化物エピタキシ
ャル層が選択的に成長しない領域とが混在して形成され
ているエピタキシャル成長用基板上に、III族窒化物エ
ピタキシャル層を形成して、半導体基板を作製する半導
体基板の作製方法であって、エピタキシャル成長用基板
のIII族窒化物エピタキシャル層が選択的に成長する領
域に成長したIII族窒化物エピタキシャル層とエピタキ
シャル成長用基板とが分離されるように作製することを
特徴としている。

【００３８】また、請求項２記載の発明は、請求項１記
載の半導体基板の作製方法において、エピタキシャル成
長用基板と前記エピタキシャル成長用基板上に成長する
III族窒化物エピタキシャル層とが格子不整合であり、
かつ、エピタキシャル成長用基板のIII族窒化物エピタ
キシャル層が選択的に成長する領域上で、エピタキシャ
ル成長用基板基板と前記III族窒化物エピタキシャル層
とが超格子構造により分離されるように作製することを
特徴としている。

【００３９】また、請求項３記載の発明は、請求項２記
載の半導体基板の作製方法において、超格子構造を作製
するまでの成膜方法と、超格子構造作製後の成膜方法と
が異なることを特徴としている。

【００４０】また、請求項４記載の発明は、請求項１，
請求項２または請求項３記載の半導体基板の作製方法に
おいて、III族窒化物エピタキシャル層とエピタキシャ
ル成長用基板とを一体としたものを半導体基板とするこ
とを特徴とする半導体基板の作製方法である。

【００４１】また、請求項５記載の発明は、請求項１，
請求項２または請求項３記載の半導体基板の作製方法に
おいて、III族窒化物エピタキシャル層をエピタキシャ
ル成長用基板から取り外したものを半導体基板とするこ
とを特徴とする半導体基板の作製方法である。

【００４２】また、請求項６記載の発明は、請求項１乃
至請求項５のいずれか一項に記載の半導体基板の作製方
法において、III族窒化物エピタキシャル層は、少なく
ともＧａを含む窒化物よりなり、超格子構造はＧａ，Ｉ
ｎ，Ａｌの窒化物若しくはその混晶により構成されてい
ることを特徴としている。

【００４３】また、請求項７記載の発明は、請求項１乃
至請求項６のいずれか一項に記載の半導体基板の作製方
法によって作製された半導体基板である。

【００４４】また、請求項８記載の発明は、請求項７記
載の半導体基板上に形成された発光素子である。

【００４５】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００４６】本発明の実施形態では、III族窒化物（例
えばＧａＮ）のエピタキシャル層が選択的に成長する領
域とIII族窒化物のエピタキシャル層が選択的に成長し
ない領域とが混在して形成されているエピタキシャル成
長用基板上に、III族窒化物のエピタキシャル層を形成
して半導体基板を作製するようになつており、この際、
エピタキシャル成長用基板のIII族窒化物エピタキシャ
ル層が選択的に成長する領域に成長したIII族窒化物エ
ピタキシャル層とエピタキシャル成長用基板とが分離さ
れるように半導体基板を作製することを特徴としてい
る。

【００４７】本発明の実施形態では、III族窒化物エピ
タキシャル層は、III族窒化物のエピタキシャル層が選
択的に成長する領域とIII族窒化物エピタキシャル層が
選択的に成長しない領域とが混在して形成されたエピタ
キシャル成長用基板上に成膜される。ここで、III族窒
化物が選択的に成長する領域とは、エピタキシャル成長
用基板の原子配列によるポテンシャルに基づき膜の原子
配列が決定し、III族窒化物エピタキシャル層がエピタ
キシャル成長用基板に対して垂直に成長する領域であ
る。一方、III族窒化物エピタキシャル層の選択成長し
ない領域とは、III族窒化物エピタキシャル層が全く結
晶成長しないか、基板の原子配列によるポテンシャルに
無関係に３次元成長する領域である。

【００４８】このように、III族窒化物のエピタキシャ
ル層が選択的に成長する領域とIII族窒化物エピタキシ
ャル層が選択的に成長しない領域とが混在して形成され
たエピタキシャル成長用基板上に、III族窒化物エピタ
キシャル層のエピタキシャル成長を開始させると、III
族窒化物結晶は、エピタキシャル成長用基板上の選択成
長する領域に、エピタキシャル成長用基板に対し垂直方
向に成長し、しだいに選択的に成長しない領域上へ横方
向にも成長し始め、やがてエピタキシャル成長用基板表
面を被覆する。垂直方向に成長したIII族窒化物エピタ
キシャル層の部位は、エピタキシャル成長用基板全体に
直接成長した結晶と同様の欠陥密度であるが、横方向に
成長しているIII族窒化物エピタキシャル層の部位では
欠陥は結晶表面には貫通せず、垂直方向に成長している
III族窒化物エピタキシャル層の部位よりも結晶表面の
欠陥密度が低減している。しかし、エピタキシャル成長
用基板とIII族窒化物エピタキシャル層とが異種材料で
ある場合には、熱膨張率の差などの影響によりエピタキ
シャル成長用基板とIII族窒化物エピタキシャル層との
間には応力が発生する。

【００４９】本発明の実施形態では、エピタキシャル成
長用基板とIII族窒化物エピタキシャル層とを分離する
ことにより、この応力を緩和するようにしている。な
お、ここでいう分離とは、物理的に２つの構成要素に分
けること（すなわち基板からIII族窒化物のエピタキシ
ャル層を取り外すこと）のみを表すのではなく、異種界
面による応力緩和等の力学的な意味での分離を含んでお
り、形態として、エピタキシャル成長用基板とIII族窒
化物エピタキシャル層とが一体であるか否かによるもの
ではない。また、分離のための機構は、成長中，成長
後，アニール中等の何れのタイミングで発現しても良
い。

【００５０】本発明の実施形態によれば、エピタキシャ
ル成長用基板とIII族窒化物エピタキシャル層とが分離
されることにより、熱膨張率の差などの影響によりエピ
タキシャル成長用基板とIII族窒化物エピタキシャル層
との間の応力が解放され、エピタキシャル成長用基板の
反り等の応力に起因する不具合を解消することができ
る。

【００５１】図１は本発明の実施形態の半導体基板の具
体的な作製工程例を示す図である。図１を参照すると、
先ず、Ａｌ₂Ｏ₃基板１０１を用意する（図１（ａ））。
なお、基板１０１の方位はｃ−面を用いているが、他の
面方位でも良い。

【００５２】次いで、基板１０１上にＭＯＣＶＤ法によ
りＧａＮの低温バーファー層（図示せず）を積層後、Ｓ
ｉドープのｎ−ＧａＮ膜１０２（膜厚が１μｍ）を成膜
する（図１（ｂ））。次いで、ｎ−ＧａＮ膜１０２上に
ＳｉＯ₂マスク層１０３（層厚が１．５μｍ）を成膜す
る（図１（ｃ））。

【００５３】しかる後、フォトレジスト１０４を塗布
し、フォトリソグラフィーにより所望のパターンにパタ
ーニングを施す（図１（ｄ））。次いで、バッファード
フッ酸によりＳｉＯ₂マスク層１０３をエッチングする
（図１（ｅ））。

【００５４】しかる後、ＭＯＣＶＤ法によりＳｉＯ₂マ
スク開口部１１０にＳｉドープｎ−ＧａＮエピタキシャ
ル層１０５（層厚が１μｍ）を選択成長し、引き続き、
ＩｎＮ層１０６（層厚が２００ｎｍ）を形成する（図１
（ｆ））。このようにしてエピタキシャル成長用基板を
作製する。

【００５５】しかる後、ＭＯＣＶＤ法によりＳｉドープ
ｎ−ＧａＮエピタキシャル層１０７を選択成長しマスク
開口面を被覆し、横方向への成長を行なう（図１
（ｇ））。

【００５６】さらに、選択成長を続けることにより、基
板全体のＧａＮエピタキシャル層１０７が合体し、合体
したＧａＮエピタキシャル層１０７によって単一のＧａ
Ｎ基板１０８が形成される（図１（ｈ））。

【００５７】しかる後、窒素雰囲気でＩｎＮ層１０６が
分解する温度でアニールする。アニール温度からの冷却
時に生じる熱応力により、ＧａＮ層１０８／ＳｉＯ₂マ
スク層１０３の異種界面において選択的に応力緩和が起
こり、反りのない異種基板上に成長したＧａＮ基板１０
８が得られる（図１（ｉ））。

【００５８】このように、図１の作製工程例では、エピ
タキシャル成長用基板のIII族窒化物エピタキシャル層
が選択的に成長する領域に成長したIII族窒化物エピタ
キシャル層とエピタキシャル成長用基板とが分離されて
おり、エピタキシャル成長用基板とIII族窒化物エピタ
キシャル層との間に分離のための構造を設けることで、
異種材料基板上にIII族窒化物エピタキシャル層を形成
するに当たり従来問題となっていた異種材料基板との間
の熱膨張係数の差による応力を緩和することができ、応
力による歪み等を低減することができて、高品質かつ大
面積のIII族窒化物半導体基板を提供できる。すなわ
ち、残存歪みの低減により、反りやクラックのない大面
積結晶化のIII族窒化物半導体基板が得られるととも
に、転位の進展，増殖等の挙動が緩和された高品質のII
I族窒化物半導体基板が得られる。

【００５９】なお、層構成や各層の組成等の構成および
プロセスの詳細は、上述の例に限定されるものではな
く、後述のように超格子構造による分離などの他の構
成，プロセスを取ることも可能である。

【００６０】また、上述の例では、ＧａＮ系薄膜をＭＯ
ＣＶＤ法により成膜したが、ＭＢＥ法を用いれば、Ｇａ
Ｎ系の薄膜に限らず、すべての層，膜の構成を形成可能
であり、またＨＶＰＥ法，昇華法を用いれば、ＩｎＮ層
１０６以降の層，膜の構成を形成可能である。また、マ
スク層１０３の材料も、ＳｉＯ₂膜に限らず、ＳｉＮ_X膜
などを用いることができる。

【００６１】また、上述した作製工程例は、ＧａＮ系半
導体基板に限らず、熱膨張係数の違いの大きな系での基
板の作製全般に適用可能である。

【００６２】さらに、図１（ｈ），（ｉ）のアニール工
程において、アニール条件によってはアニール工程後に
ＧａＮ基板１０８を分離することのできないこともある
が、この場合でも、マスク層１０３に対してエッチング
することによりＧａＮ基板１０８を分離することが可能
であり、本発明はこの場合にも適用可能である。

【００６３】また、上述した本発明の実施形態の作製方
法において、エピタキシャル成長用基板とエピタキシャ
ル成長用基板上に成長するIII族窒化物エピタキシャル
層との分離には、超格子構造を用いることができる。超
格子構造は、薄膜の異種材料を重ね合わせることにより
構成されており、その異種界面は同一結晶内よりもより
小さな剪断応力に対し応力緩和挙動を示す。従って、エ
ピタキシャル成長用基板とIII族窒化物エピタキシャル
層の格子不整合と熱膨張係数の差による応力は、マスク
材とエピタキシャル層との異種界面と超格子構造の異種
界面とで選択的に緩和が進展する。

【００６４】図２は、エピタキシャル成長用基板とエピ
タキシャル成長用基板上に成長するIII族窒化物エピタ
キシャル層との分離に、超格子構造を用いる場合の半導
体基板の作製工程例を示す図である。図２を参照する
と、先ず、Ａｌ₂Ｏ₃基板２０１を用意する（図２
（ａ））。なお、基板２０１の方位はｃ−面を用いてい
るが、他の面方位でも良い。

【００６５】次いで、基板２０１上にＭＯＣＶＤ法によ
りＧａＮの低温バーファー層（図示せず）を積層後、Ｓ
ｉドープのｎ−ＧａＮ膜２０２（膜厚が１μｍ）を成膜
する（図２（ｂ））。次いで、ｎ−ＧａＮ膜２０２上に
ＳｉＯ₂マスク層２０３（層厚が１．５μｍ）を成膜す
る（図２（ｃ））。

【００６６】しかる後、フォトレジスト２０４を塗布
し、フォトリソグラフィーにより所望のパターンにパタ
ーニングを施す（図２（ｄ））。次いで、バッファード
フッ酸によりＳｉＯ₂マスク層２０３をエッチングする
（図２（ｅ））。

【００６７】しかる後、ＭＯＣＶＤ法によりＳｉＯ₂マ
スク開口部２１０にＳｉドープｎ−ＧａＮエピタキシャ
ル層２０５（層厚が１μｍ）を選択成長し、これにより
エピタキシャル成長用基板が作製される。

【００６８】しかる後、ＩｎＧａＮ（厚さ２０ｎｍ）／
ＧａＮ（厚さ２０ｎｍ）の超格子構造２０６を形成する
（図２（ｆ））。

【００６９】しかる後、ＭＯＣＶＤ法によりＳｉドープ
ｎ−ＧａＮエピタキシャル層２０７を選択成長しマスク
開口面を被覆し、横方向への成長を行なう（図２
（ｇ））。

【００７０】さらに、選択成長を続けることにより、基
板全体のＧａＮエピタキシャル層２０７が合体し、合体
したＧａＮエピタキシャル層２０７によって単一のＧａ
Ｎ基板２０８が形成される（図２（ｈ））。

【００７１】この場合、成長温度からの冷却時に生じる
熱応力により、ＧａＮ層２０８／ＳｉＯ₂マスク層２０
３との界面、および、ＩｎＧａＮ／ＧａＮ超格子構造２
０６の異種界面において、選択的に応力緩和が起こり、
反りのない異種基板上のＧａＮ基板２０８が得られる。

【００７２】このように、図２の作製工程例では、エピ
タキシャル成長用基板とエピタキシャル成長用基板上に
成長するIII族窒化物エピタキシャル層（２０７，２０
８）とが格子不整合であり、かつ、エピタキシャル成長
用基板とIII族窒化物エピタキシャル層（２０７，２０
８）とが超格子構造２０６により分離されていることに
より、高品質かつ大面積のIII族窒化物半導体基板を提
供できる。すなわち、格子歪み系の材料での基板作製に
あたり、格子歪みに起因する高密度の転位は選択成長に
より低減し、また、エピタキシャル成長用基板との熱膨
張係数の差による応力をエピタキシャル成長用基板とII
I族窒化物エピタキシャル層との間に設けた超格子構造
の異種材料間での選択的な格子緩和により低減すること
ができる。超格子構造による格子緩和は、成長中，成長
後を問わず、超格子構造の層面に対して平行な剪断応力
に対してこれを緩和するように働く。この方向は格子歪
みにより生じる応力の働く方向であり、また、熱膨張率
の差による応力の働く方向でもある。従って、より小さ
な剪断応力に対して格子緩和挙動を示すように超格子構
造を設計することにより、より残存歪みの小さな高品質
かつ大面積の半導体結晶，すなわちIII族窒化物半導体
基板を得ることができる。

【００７３】なお、層構成や各層の組成等の構成および
プロセスの詳細は上述の例に限定されるものではなく、
他の構成，プロセスを取ることも可能である。

【００７４】また、上述の例では、ＧａＮ系薄膜をＭＯ
ＣＶＤ法により成膜したが、ＭＢＥ法を用いれば、Ｇａ
Ｎ系薄膜に限らず、すべての層，膜の構成を形成可能で
あり、ＨＶＰＥ法，昇華法を用いれば、超格子構造２０
６以降の層，膜の構成を形成可能である。また、マスク
層２０３の材料も、ＳｉＯ₂膜に限らず、ＳｉＮ_X膜など
を用いることができる。

【００７５】また、上述した作製工程例は、ＧａＮ系半
導体基板に限らず、格子不整合系の基板の作製全般に適
用可能である。

【００７６】また、超格子構造による分離を行なう上述
の半導体基板の作製方法において、超格子構造を作製す
るまでの成膜方法と、超格子構造作製後の成膜方法とを
異ならせることもできる。すなわち、上述の作製工程に
おいて、超格子構造までの作製工程では比較的成長条件
が遅く、各層の厚み等の制御が容易なＭＯＣＶＤ法やＭ
ＢＥ法が適していると考えられる。しかし、超格子構造
の作製後は、成膜速度が速く安価な成膜方法を採用する
ことにより、より安価に半導体基板を作製することが可
能となる。

【００７７】図３は超格子構造を作製するまでの成膜方
法と超格子構造作製後の成膜方法とを異ならせる場合の
半導体基板の作製工程例を示す図である。

【００７８】図３を参照すると、先ず、Ａｌ₂Ｏ₃基板３
０１を用意する（図３（ａ））。なお、基板３０１の方
位はｃ−面を用いているが、他の面方位でも良い。次い
で、基板３０１上にＭＯＣＶＤ法によりＧａＮの低温バ
ーファー層（図示せず）を積層後、Ｓｉドープのｎ−Ｇ
ａＮ膜３０２（膜厚が１μｍ）を成膜する（図３
（ｂ））。次いで、ｎ−ＧａＮ膜３０２上にＳｉＮ_xマ
スク層３０３（膜厚が１．５μｍ）を成膜する（図３
（ｃ））。

【００７９】しかる後、フォトレジスト３０４を塗布
し、フォトリソグラフィーにより所望のパターンにパタ
ーニングを施す（図３（ｄ））。次いで、ＲＩＥを用い
ＣＦ₄によりＳｉＮ_xマスク層３０３をエッチングする
（図３（ｅ））。

【００８０】しかる後、ＭＯＣＶＤ法によりＳｉＯ₂マ
スク開口部３１０にＳｉドープｎ−ＧａＮエピタキシャ
ル層３０５（１μｍ）を選択成長し、これによりエピタ
キシャル成長用基板が作製される。

【００８１】しかる後、ＩｎＧａＮ（厚さ２０ｎｍ）／
ＧａＮ（厚さ２０ｎｍ）の超格子構造３０６を形成する
（図３（ｆ））。

【００８２】しかる後、ＭＯＣＶＤ法によりＳｉドープ
ｎ−ＧａＮエピタキシャル層３０７を選択成長しマスク
開口面を被覆し、横方向への成長を行う（図３
（ｇ））。

【００８３】しかる後、ＨＶＰＥ法により１００μｍ／
ｈ程度の速度でＳｉドープｎ−ＧａＮエピタキシャル層
３０７の高速成長を行い、単一のＧａＮ基板３０８が形
成される（図３（ｈ））。

【００８４】このように、図３の作製工程例では、超格
子構造を作製するまでの成膜方法と、超格子構造作製後
の成膜方法とを相違させることで（超格子構造を作製す
るまでの工程を成長速度が遅く、膜厚の制御が容易な方
法により成膜し、超格子構造を作製以降の成膜をより成
膜速度の速い安価な成膜方法により成膜することで）、
高品質かつ大面積の半導体結晶，すなわちIII族窒化物
半導体基板をより低コストで得ることができる。

【００８５】なお、層構成や各層の組成等の構成および
プロセスの詳細は、上述の例に限定されるものではな
く、他の構成，プロセスを取ることも可能である。例え
ば、フラックス法においては成長条件の制御による結晶
の形態制御が可能であり、板状の結晶を得ることができ
ることから、上述の例のようにマスク開口部３１０の単
位面積当たりの密度を下げることにより、より応力緩和
の容易な異種基板上のＧａＮ系基板３０８が得られる。

【００８６】また、超格子構造３０６を作製後の成膜方
法については、結晶成長速度の速い他の成長方法を用い
ることも可能である。

【００８７】また、上述の例では、ＧａＮ系薄膜をＭＯ
ＣＶＤ法により成膜したが、ＭＢＥ法により形成するこ
とも可能である。

【００８８】本発明の半導体基板は、上述したように、
エピタキシャル成長用基板とエピタキシャル成長用基板
上に成長するIII族窒化物エピタキシャル層とが分離さ
れている。ここで、分離とは、異種界面による応力の緩
和等の力学的な意味での分離を表している。すなわち、
エピタキシャル成長用基板とIII族窒化物エピタキシャ
ル層との間の応力は緩和されており、反りや応力に起因
する転位の導入は解消されている。しかし、III族窒化
物エピタキシャル層は、基板から取り外されていないた
め、III族窒化物エピタキシャル層とエピタキシャル成
長用基板とは一体のものとして取り扱いが可能であり、
この場合には、エピタキシャル成長用基板による全体の
強度確保が可能となる。

【００８９】すなわち、III族窒化物エピタキシャル層
とエピタキシャル成長用基板とが一体である場合には、
結晶成長工程やデバイス作製工程において、半導体基板
の取り扱いが容易となり、かつ、反りの無い大面積の低
コストの半導体基板を提供することができる。すなわ
ち、III族窒化物エピタキシャル層を成長後、格子緩和
し歪みが低減された状態のIII族窒化物エピタキシャル
層とエピタキシャル成長用基板とを一体のままとするこ
とで、反りのない大面積の基板を得るとともに、デバイ
ス形成プロセス中、エピタキシャル成長用基板をIII族
窒化物エピタキシャル層の支持基板とすることができ、
取り扱いが容易となる。また、支持基板があることで、
III族窒化物エピタキシャル層の厚みを薄くすることも
可能となり、より低コストな半導体基板を得ることがで
きる。

【００９０】また、これとは反対に、III族窒化物エピ
タキシャル層をエピタキシャル成長用基板から取り外し
て、半導体基板とすることもできる。この場合には、半
導体基板は、エピタキシャル成長用基板上に厚膜のIII
族窒化物エピタキシャル層を選択成長させ、かつ、エピ
タキシャル成長用基板とIII族窒化物エピタキシャル層
とを分離した構成となる。なお、この場合、分離とは、
前述した異種界面での応力緩和のための分離の意味に加
え、エピタキシャル成長用基板から取り外した後、厚膜
のIII族窒化物エピタキシャル層自体の剛性により、III
族窒化物エピタキシャル層単体を半導体基板として用い
ることを意味している。

【００９１】このように、III族窒化物エピタキシャル
層をエピタキシャル成長用基板から取り外して半導体基
板とすることにより、エピタキシャル成長用基板とIII
族窒化物エピタキシャル層とが物理的に分離され、応力
が緩和されて、大面積のIII族窒化物半導体基板が得ら
れる。また、エピタキシャル成長用基板とIII族窒化物
エピタキシャル層全体で格子緩和が進展することから、
エピタキシャル成長用基板からIII族窒化物エピタキシ
ャル層を容易に取り外すことが可能となる。これによ
り、高品質かつ大面積のＧａＮ系半導体基板を提供する
ことができる。

【００９２】なお、上述した各例の半導体基板におい
て、III族窒化物エピタキシャル層は少なくともＧａを
含むIII族窒化物で構成でき、また、超格子構造はＧ
ａ，Ｉｎ，Ａｌの窒化物若しくはその混晶により構成で
きる。

【００９３】図４はIII族窒化物エピタキシャル層が少
なくともＧａを含むIII族窒化物で構成され、また、超
格子構造がＧａ，Ｉｎ，Ａｌの窒化物若しくはその混晶
により構成され場合の半導体基板の作製工程例を示す図
である。

【００９４】図４を参照すると、先ず、Ａｌ₂Ｏ₃基板４
０１を用意する（図４（ａ））。なお、基板４０１の方
位はｃ−面を用いているが、他の面方位でも良い。

【００９５】次いで、基板４０１上にＭＯＣＶＤ法によ
りＧａＮの低温バーファー層（図示せず）を積層後、Ｓ
ｉドープのｎ−ＧａＮ膜４０２（膜厚が１μｍ）を成膜
する（図４（ｂ））。次いで、ｎ−ＧａＮ膜４０２上に
ＳｉＯ₂マスク層４０３（層厚が１．５μｍ）を成膜す
る（図４（ｃ））。

【００９６】しかる後、フォトレジスト４０４を塗布
し、フォトリソグラフィーにより所望のパターンにパタ
ーニングを施す（図４（ｄ））。次いで、バッファード
フッ酸によりＳｉＯ₂マスク層４０３をエッチングする
（図４（ｅ））。

【００９７】しかる後、ＭＯＣＶＤ法によりＳｉＯ₂マ
スク開口部４１０にＳｉドープｎ−ＧａＮエピタキシャ
ル層４０５（層厚が１μｍ）を選択成長し、これにより
エピタキシャル成長用基板が作製される。

【００９８】しかる後、ＡｌＧａＮ（厚さ１０ｎｍ）／
ＧａＮ（厚さ２０ｎｍ）の超格子構造４０６を形成する
（図４（ｆ））。

【００９９】しかる後、ＭＯＣＶＤ法によりＳｉドープ
ｎ−ＧａＮエピタキシャル層４０７を選択成長しマスク
開口面を被覆し、横方向への成長を行なう（図４
（ｇ））。

【０１００】さらに、選択成長を続けることにより、基
板全体のＧａＮエピタキシャル層４０７が合体し、合体
したＧａＮエピタキシャル層４０７によって単一のＧａ
Ｎ基板４０８が形成される（図４（ｈ））。

【０１０１】この場合、成長温度からの冷却時に生じる
熱応力により、ＧａＮ層４０８／ＳｉＯ₂マスク層４０
３との界面、および、ＡｌＧａＮ／ＧａＮ超格子構造４
０６の異種界面において、選択的に応力緩和が起こり、
反りのない異種基板上のＧａＮ基板４０８が得られる。

【０１０２】このように、III族窒化物エピタキシャル
層は少なくともＧａを含む窒化物よりなり、超格子構造
はＧａ，Ｉｎ，Ａｌの窒化物若しくはその混晶により構
成されていれば良く、この場合、ＧａＮ系材料の高品質
かつ大面積の基板が得られる。すなわち、超格子構造の
組成を含む層構成を変えることで、Ａｌを含む基板につ
いても、高品質かつ大面積の基板が得られる。

【０１０３】なお、層構成や各層の組成等の構成および
プロセスの詳細は、上述の例に限定されるものではな
く、他の構成，プロセスを取ることも可能である。

【０１０４】また、上述の例では、ＧａＮ系薄膜をＭＯ
ＣＶＤ法により成膜したが、ＭＢＥ法を用いればＧａＮ
系薄膜に限らず、すべての層，膜の構成を形成可能であ
り、また、ＨＶＰＥ法，昇華法を用いれば、超格子構造
以降の層，膜の構成を形成可能である。また、マスク層
の材料もＳｉＯ₂膜に限らず、ＳｉＮ_X膜などを用いるこ
とができる。

【０１０５】本発明は、ＧａＮ系基板全般に適用可能で
ある。ＡｌＧａＮ／ＧａＮ超格子の構成については、よ
りＡｌ組成を大きくして歪みを大きくすることで、より
小さな剪断応力によって格子緩和を進展させることがで
きる。

【０１０６】また、上述の各作製工程例により作製され
た本発明の半導体基板上に発光素子を形成することがで
きる。なお、この場合、本発明は、発光素子の構造およ
び製造方法に限定されるものではない。

【０１０７】この半導体基板上に作製された発光素子で
は、結晶欠陥密度が低くかつ反りのない大面積の半導体
基板により、発光素子の長寿命化が可能となるとともに
コストダウンが可能となる。また、III族窒化物エピタ
キシャル層をエピタキシャル成長用基板から取り外した
ものを半導体基板として用いる場合、この半導体基板
は、導電性を有してので、裏面に電極を形成することが
可能となり、フェースダウン実装が可能となることか
ら、放熱性に優れ、長寿命の半導体レーザーを低コスト
で提供することができる。

【０１０８】

【発明の効果】以上に説明したように、請求項１乃至請
求項７記載の発明によれば、III族窒化物エピタキシャ
ル層が選択的に成長する領域とIII族窒化物エピタキシ
ャル層が選択的に成長しない領域とが混在して形成され
ているエピタキシャル成長用基板上に、III族窒化物エ
ピタキシャル層を形成して、半導体基板を作製する半導
体基板の作製方法であって、エピタキシャル成長用基板
のIII族窒化物エピタキシャル層が選択的に成長する領
域に成長したIII族窒化物エピタキシャル層とエピタキ
シャル成長用基板とが分離されており、エピタキシャル
成長用基板とIII族窒化物エピタキシャル層との間に分
離のための構造を設けることで、異種材料基板上にIII
族窒化物エピタキシャル層を形成するに当たり従来問題
となっていた異種材料基板との間の熱膨張係数の差によ
る応力を緩和することができ、応力による歪み等を低減
することができて、高品質かつ大面積のIII族窒化物半
導体基板を提供できる。すなわち、残存歪みの低減によ
り、反りやクラックのない大面積結晶化のIII族窒化物
半導体基板が得られるとともに、転位の進展，増殖等の
挙動が緩和された高品質のIII族窒化物半導体基板が得
られる。

【０１０９】特に、請求項２記載の発明によれば、請求
項１記載の半導体基板の作製方法において、エピタキシ
ャル成長用基板と前記エピタキシャル成長用基板上に成
長するIII族窒化物エピタキシャル層とが格子不整合で
あり、かつ、エピタキシャル成長用基板のIII族窒化物
エピタキシャル層が選択的に成長する領域上で、エピタ
キシャル成長用基板基板と前記III族窒化物エピタキシ
ャル層とが超格子構造により分離されるように作製する
ので、高品質かつ大面積のIII族窒化物半導体基板を提
供できる。すなわち、格子歪み系の材料での基板作製に
あたり、格子歪みに起因する高密度の転位は選択成長に
より低減し、また、エピタキシャル成長用基板との熱膨
張係数の差による応力をエピタキシャル成長用基板とII
I族窒化物エピタキシャル層の間に設けた超格子構造の
異種材料間での選択的な格子緩和により低減することが
できる。超格子構造による格子緩和は、成長中，成長後
を問わず、超格子構造の層面に対して平行な剪断応力に
対してこれを緩和するように働く。この方向は格子歪み
により生じる応力の働く方向であり、また、熱膨張率の
差による応力の働く方向でもある。従って、より小さな
剪断応力に対して格子緩和挙動を示すように超格子構造
を設計することにより、より残存歪みの小さな高品質か
つ大面積の半導体結晶，すなわちIII族窒化物半導体基
板を得ることができる。

【０１１０】また、請求項３記載の発明によれば、超格
子構造を作製するまでの成膜方法と超格子構造作製後の
成膜方法とが異なることで（超格子構造を作製するまで
の工程を成長速度が遅く、膜厚の制御が容易な方法によ
り成膜し、超格子構造を作製以降の成膜をより成膜速度
の速い安価な成膜方法により成膜することで）、高品質
かつ大面積の半導体結晶，すなわちIII族窒化物半導体
基板をより低コストで得ることができる。

【０１１１】また、請求項４記載の発明によれば、III
族窒化物エピタキシャル層とエピタキシャル成長用基板
とが一体であるので、結晶成長工程やデバイス作製工程
において、半導体基板の取り扱いが容易となり、かつ、
反りの無い大面積の低コストの半導体基板を提供するこ
とができる。すなわち、III族窒化物エピタキシャル層
を成長後、格子緩和し歪みが低減された状態のIII族窒
化物エピタキシャル層とエピタキシャル成長用基板とを
一体のままとすることで、反りのない大面積の基板を得
るとともに、デバイス形成プロセス中、エピタキシャル
成長用基板をIII族窒化物エピタキシャル層の支持基板
とすることができ、取り扱いが容易となる。また、支持
基板があることで、III族窒化物エピタキシャル層の厚
みを薄くすることも可能となり、より低コストな半導体
基板を得ることができる。

【０１１２】また、請求項５記載の発明によれば、III
族窒化物エピタキシャル層をエピタキシャル成長用基板
から取り外して半導体基板とすることにより、エピタキ
シャル成長用基板とIII族窒化物エピタキシャル層とが
物理的に分離され、応力が緩和されて、大面積のIII族
窒化物半導体基板が得られる。また、エピタキシャル成
長用基板とIII族窒化物エピタキシャル層全体で格子緩
和が進展することから、エピタキシャル成長用基板から
III族窒化物エピタキシャル層を容易に取り外すことが
可能となる。これにより、高品質かつ大面積のIII族窒
化物半導体基板を提供することができる。

【０１１３】また、請求項６記載の発明によれば、III
族窒化物エピタキシャル層は少なくともＧａを含む窒化
物よりなり、超格子構造はＧａ，Ｉｎ，Ａｌの窒化物若
しくはその混晶により構成されているので、ＧａＮ系材
料の高品質かつ大面積の基板が得られる。また、超格子
構造の組成を含む層構成を変えることで、Ａｌを含む基
板についても、高品質かつ大面積の基板が得られる。

【０１１４】また、請求項８記載の発明によれば、請求
項７記載の半導体基板上に形成された発光素子であるの
で、放熱性に優れ、長寿命の発光素子（例えば半導体レ
ーザー）を低コストで提供することができる。すなわ
ち、用いられる半導体基板は、選択成長による転位密度
が低減とされ、また、エピタキシャル成長用基板とIII
族窒化物エピタキシャル層との熱膨張率の差等に起因す
る応力をエピタキシャル成長用基板とIII族窒化物エピ
タキシャル層とを分離することで、残留応力が緩和さ
れ、応力により発生する結晶欠陥が低減するとともに半
導体基板の大面積化が可能となるものである。この半導
体基板上に作製された発光素子では、結晶欠陥密度が低
くかつ反りのない大面積の半導体基板により、発光素子
の長寿命化が可能となるとともにコストダウンが可能と
なる。また、III族窒化物エピタキシャル層をエピタキ
シャル成長用基板から取り外したものを半導体基板とし
て用いる場合、この半導体基板は、裏面に電極を形成す
ることが可能となり、フェースダウン実装が可能となる
ことから、放熱性に優れ、長寿命の半導体発光素子を低
コストで提供することができる。

【図面の簡単な説明】

【図１】本発明に係る半導体基板の作製工程例を示す図
である。

【図２】エピタキシャル成長用基板とエピタキシャル成
長用基板上に成長するIII族窒化物エピタキシャル層と
の分離に、超格子構造を用いる場合の半導体基板の作製
工程例を示す図である。

【図３】超格子構造を作製するまでの成膜方法と超格子
構造作製後の成膜方法とを異ならせる場合の半導体基板
の作製工程例を示す図である。

【図４】エピタキシャル成長用基板とエピタキシャル成
長用基板上に成長するIII族窒化物エピタキシャル層と
の分離に、超格子構造を用いる場合の半導体基板の作製
工程例を示す図である。

【図５】従来の半導体基板の作製方法を説明するための
図である。

【図６】従来の半導体レーザーを示す図である。

【符号の説明】

１０１Ａｌ₂Ｏ₃基板１０２Ｓｉドープのｎ−ＧａＮ膜１０３ＳｉＯ₂マスク層１０４フォトレジスト１０５Ｓｉドープｎ−ＧａＮエピタキシャル層１０６ＩｎＮ層１０７Ｓｉドープｎ−ＧａＮエピタキシャル層１０８ＧａＮ基板２０１Ａｌ₂Ｏ₃基板２０２Ｓｉドープのｎ−ＧａＮ膜２０３ＳｉＯ₂マスク層２０４フォトレジスト２０５Ｓｉドープｎ−ＧａＮエピタキシャル層２０６超格子構造２０７Ｓｉドープｎ−ＧａＮエピタキシャル層２０８ＧａＮ基板３０１Ａｌ₂Ｏ₃基板３０２Ｓｉドープのｎ−ＧａＮ膜３０３ＳｉＯ_xマスク層３０４フォトレジスト３０５Ｓｉドープｎ−ＧａＮエピタキシャル層３０６超格子構造３０７Ｓｉドープｎ−ＧａＮエピタキシャル層３０８ＧａＮ基板４０１Ａｌ₂Ｏ₃基板４０２Ｓｉドープのｎ−ＧａＮ膜４０３ＳｉＯ₂マスク層４０４フォトレジスト４０５Ｓｉドープｎ−ＧａＮエピタキシャル層４０６超格子構造４０７Ｓｉドープｎ−ＧａＮエピタキシャル層４０８ＧａＮ基板

Claims

【特許請求の範囲】

【請求項１】 III族窒化物エピタキシャル層が選択的
に成長する領域とIII族窒化物エピタキシャル層が選択
的に成長しない領域とが混在して形成されているエピタ
キシャル成長用基板上に、III族窒化物エピタキシャル
層を形成して、半導体基板を作製する半導体基板の作製
方法であって、エピタキシャル成長用基板のIII族窒化
物エピタキシャル層が選択的に成長する領域に成長した
III族窒化物エピタキシャル層とエピタキシャル成長用
基板とが分離されるように作製することを特徴とする半
導体基板の作製方法。
【請求項２】請求項１記載の半導体基板の作製方法に
おいて、エピタキシャル成長用基板と前記エピタキシャ
ル成長用基板上に成長するIII族窒化物エピタキシャル
層とが格子不整合であり、かつ、エピタキシャル成長用
基板のIII族窒化物エピタキシャル層が選択的に成長す
る領域上で、エピタキシャル成長用基板基板と前記III
族窒化物エピタキシャル層とが超格子構造により分離さ
れるように作製することを特徴とする半導体基板の作製
方法。
【請求項３】請求項２記載の半導体基板の作製方法に
おいて、超格子構造を作製するまでの成膜方法と、超格
子構造作製後の成膜方法とが異なることを特徴とする半
導体基板の作製方法。
【請求項４】請求項１，請求項２または請求項３記載
の半導体基板の作製方法において、III族窒化物エピタ
キシャル層とエピタキシャル成長用基板とを一体とした
ものを半導体基板とすることを特徴とする半導体基板の
作製方法。
【請求項５】請求項１，請求項２または請求項３記載
の半導体基板の作製方法において、III族窒化物エピタ
キシャル層をエピタキシャル成長用基板から取り外した
ものを半導体基板とすることを特徴とする半導体基板の
作製方法。
【請求項６】請求項１乃至請求項５のいずれか一項に
記載の半導体基板の作製方法において、III族窒化物エ
ピタキシャル層は、少なくともＧａを含む窒化物よりな
り、超格子構造はＧａ，Ｉｎ，Ａｌの窒化物若しくはそ
の混晶により構成されていることを特徴とする半導体基
板の作製方法。
【請求項７】請求項１乃至請求項６のいずれか一項に
記載の半導体基板の作製方法によって作製された半導体
基板。
【請求項８】請求項７記載の半導体基板上に形成され
た発光素子。