JP2001216007A - ラダーシーケンスプログラム仕様書自動生成支援システム - Google Patents

Abstract

(57)【要約】 【課題】制御設計仕様書からラダーシーケンスプログラ
ム仕様書を作成する際の、生産性の向上を図ることがで
きるラダーシーケンスプログラム仕様書自動生成支援シ
ステムを提供する。 【解決手段】ラダーシーケンスプログラム仕様書５を自
動生成する時には、情報抽出部１０でラダーシーケンス
へ変換する論理回路情報を制御設計仕様書データベース
７及び設計情報データベース９から抽出情報１１として
抽出し、シンボル対応回路生成部１２とラダー論理回路
生成部１３に渡される。シンボル対応回路生成部１２
は、ユーザが予め登録しておいたシンボル・ラダー回路
変換対応表１４を参照して、抽出情報１１のシンボルに
対応するラダーシーケンス回路を生成する。ラダー論理
回路生成部１３は、シンボル・ラダー回路変換対応表１
４ではラダーシーケンス回路へ変換できない制御設計仕
様書５の論理回路部分の抽出情報１１をラダーシーケン
スの論理回路へ変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術用分野】本発明は、ＣＡＤ（計算機
支援）システムを用いて生成されている制御設計仕様書
から、プログラム仕様書を自動的に生成することを支援
するラダーシーケンスプログラム仕様書自動生成支援シ
ステムに関するものである。特に、発電プラント・化学
プラント・圧延プラント等において、該プラントを制御
する機能が論理情報を含んだシンボルにより記載されて
いる制御設計仕様書から、前記プラントを制御するプラ
ント制御装置のプログラム仕様書を、自動的に生成する
ことを支援するラダーシーケンスプログラム仕様書自動
生支援システムに関するものである。

【０００２】

【従来の技術】発電プラント・化学プラント・圧延プラ
ント等の制御については、コンピュータを用いたデジタ
ル制御装置（以下、制御装置と略す）による制御が既に
実用化されている。前記制御装置には、前記プラントに
おける機器を制御するための制御プログラムが格納され
ており、前記制御装置は、前記制御プログラムを実行す
ることにより、前記プラントの制御を行なう。

【０００３】前記制御プログラムは、通常の高級言語に
よるプログラムと同様に生成される。すなわち、ユーザ
がプログラム仕様書を参照しながら、入力装置により制
御プログラムの内容を入力し、入力された制御プログラ
ムの内容を表示した表示装置の表示画面を見ながら、対
話型で作成を行なう。

【０００４】この際にユーザが参照するプログラム仕様
書は、制御設計仕様書から生成される。該制御設計仕様
書は、論理的な機能を表現したシンボルと、論理の流れ
が分かるようにシンボル間を結んだ線分などで表記され
ている。そして、これらのシンボルや線分などにより、
プラントの機器（制御対象機器）に対する制御機能が、
制御シーケンスとして表現されている。

【０００５】制御設計仕様書からプログラム仕様書を作
成する場合には、制御設計仕様書のシンボルを、制御装
置の仕様に合わせて変換する必要がある。従来、このよ
うな変換は、一般にユーザが手作業で行なっていた。

【０００６】一方、制御設計仕様書からプログラム仕様
書を生成する場合の、省力化や人為ミスの低減を図るた
めの技術として、特開平11-110203号公報に記載された
技術がある。特開平11-110203号公報では、制御設計仕
様書において記載されている制御シーケンスのうち、指
定されたソフトウェアで実現される制御シーケンスの範
囲を識別し情報を抽出する機能と、制御設計仕様書のシ
ンボルを制御装置の仕様に合わせて自動的に変換する機
能より、制御設計仕様書から制御装置の仕様に合わせた
プログラム仕様書を自動生成する支援システムの技術が
開示されている。

【０００７】また、機械の制御仕様を把握し、メンテナ
ンス製を向上させるための技術として、特開平4-84328
号公報に記載された技術がある。特開平4-84328号公報
には、機械の動作フローを表現するペトリネットから機
械の動作状態を示すプレースを検出しこのプレースをラ
ダーシーケンスプログラムへ変換し、他方前記ペトリネ
ットから機械の動作の推移状態を示すトラジションを検
出しこのトラジションをラダーシーケンスプログラムへ
変換し、両ラダーシーケンスプログラムを合成するラダ
ーシーケンスプログラム作成方法が開示されている。

【０００８】なお、ラダーシーケンスではないが、ユー
ザ固有のプログラムステップ生成手段を起動する条件を
記述し、図形データからソースプログラムを自動生成す
る際に、ユーザ毎に異なる多様なデータ処理の仕様に柔
軟に対処可能にしたプログラム開発支援ツールが、特開
平7-271564号公報に開示されている。

【０００９】

【発明が解決しようとする課題】ラダーシーケンスに関
する前記特開平11-110203号公報や特開平4-84328号公報
に記載の技術は、制御設計仕様書とプログラム仕様書の
記述内容がシンボル以外、近似している場合に適用可能
な方法であり、制御設計仕様書とプログラム仕様書の記
述内容が相違している場合に自動的に変換するシステム
に関する技術はなく、適用できる範囲が限られている。

【００１０】本発明は、前記従来技術における問題点を
解決すべくなされたものであり、日本電機工業会標準規
格（ＪＥＭ）等に準拠して制御装置に依存しないシンボ
ルで論理機能等を表現しているインターロックブロック
線図（ＩＢＤ）と呼ばれる制御設計仕様書から、シーケ
ンスコントローラで一般的に使用されているラダーシー
ケンスと呼ばれるプログラム仕様書を自動的に生成する
ラダーシーケンス自動生成システムを提供することを目
的とする。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、論理素子を象徴する図形および前記論
理素子間の接続関係を表す線分を含む図示情報により制
御シーケンスとして論理情報が表現されている制御設計
仕様書のデータベースと、前記制御シーケンスのうちの
ソフトウェアで実現される制御シーケンスの仕様を記載
したプログラム仕様書を前記制御設計仕様書データベー
スに基づいて生成するにあたり必要な設計情報を前記制
御設計仕様書データベースと関連づけて記憶した設計情
報データベースと、前記制御設計仕様書データベースと
前記設計情報データベースとから必要な情報を抽出し前
記プログラム仕様書を生成するプログラム仕様書生成部
とを備えるプログラム仕様書自動生成支援システムにお
いて、前記制御設計仕様書のシンボルに一対一に対応す
るラダーシーケンスプログラム仕様書の記述内容を定め
たシンボル・ラダー回路変換対応表からシンボル対応の
ラダーシーケンス回路を自動的に生成するシンボル対応
回路生成部と、前記制御設計仕様書のシンボルに一対一
に対応しない論理回路の記述内容をラダーシーケンスの
論理回路へ自動的に変換するラダー論理回路生成部とを
備えることを特徴とする。

【００１２】本発明によれば、日本電機工業会標準規格
（ＪＥＭ）等に準拠して制御装置に依存しないシンボル
で論理機能等を表現しているインターロックブロック線
図（ＩＢＤ）と呼ばれる制御設計仕様書から、シーケン
スコントローラで一般的に使用されているラダーシーケ
ンスと呼ばれるプログラム仕様書を自動的に生成するラ
ダーシーケンス自動生成システムを提供することができ
る。これにより、プログラム仕様書を作成する際の、生
産性の向上を図ることができる。

【００１３】

【発明の実施の形態】以下、本発明の実施例を図１〜１
７により説明する。図１には、本発明の実施の形態の一
例に係るラダーシーケンスプログラム仕様書自動生成支
援システムの概略構成図を示している。ラダーシーケン
スプログラム仕様書自動生成支援システム１には、ユー
ザに情報を表示するＣＲＴ３と、ユーザに操作されラダ
ーシーケンスプログラム仕様書５を生成するための情報
を入力する、マウスやキーボードを備えた入力装置４が
備えられている。ユーザがキーボード４等の入力装置を
用いて、ＣＲＴ３上に表示させながら、制御設計仕様書
作成部６の機能を用いて作成した、制御設計仕様書２の
情報が、制御設計仕様書データベース７に格納されてい
る。また、ユーザがキーボード４等の入力装置を用い
て、制御設計仕様書２をＣＲＴ３上に表示させながら、
設計情報付加受け付け部８の機能を用いて作成した、制
御設計仕様書２に記載される制御シーケンスのうち、ソ
フトウェアで実現される制御シーケンスの範囲の指定を
ユーザから受け付けて作成されるソフトウェア範囲情報
２ａは、設計情報データーベース（ソフトウェア範囲情
報データベース）９に格納されている。

【００１４】ユーザが、キーボード４等の入力装置か
ら、ラダーシーケンスプログラム仕様書５の自動生成を
指定すると、情報抽出部１０では、ラダーシーケンスプ
ログラム仕様書５へ変換する論理回路情報を制御設計仕
様書データベース７から設計情報データーベース（ソフ
トウェア範囲情報データベース）９の情報を基づき、抽
出情報１１として抽出する。

【００１５】情報抽出部１０で抽出された抽出情報１１
は、プログラム仕様書生成部１５を構成するシンボル対
応回路生成部１２とラダー論理回路生成部１３に渡され
る。シンボル対応回路生成部１２は、ユーザが予め登録
しておいたシンボル・ラダー回路変換対応表１４を参照
して、抽出情報１１のシンボルに対応するラダーシーケ
ンス回路を生成する。ラダー論理回路生成部１３は、シ
ンボル・ラダー回路変換対応表１４では対象外とする制
御設計仕様書２の論理回路部分の抽出情報１１をラダー
シーケンスの論理回路へ変換する。

【００１６】なお、制御設計仕様書作成部６、設計情報
付加受け付け部８、情報抽出部１０、シンボル対応回路
生成部１２、及びラダー論理回路生成部１３の各部分は
便宜的に機能区分された構成であり、これらの区分はソ
フトウェア等の構成により適宜変更可能である。

【００１７】ここで、シンボル対応回路生成部１２とラ
ダー論理回路生成部１３による、制御設計仕様書２から
ラダーシーケンスプログラム仕様書５を生成する処理の
内容について、図２を用いて説明する。まず、ラダーシ
ーケンスプログラム仕様書の構成を説明する。ラダーシ
ーケンスプログラム仕様書は、論理回路記述エリア５ａ
とリレー回路記述エリア５ｂより構成され、リレー回路
記述エリア５ｂのリレーがＯＮする論理条件が論理回路
記述エリア５ａに記述される。リレー回路記述エリアに
記述されたリレーの接点は、論理回路記述エリア５ａの
論理回路の条件として使用され、制御シーケンスが表現
される。

【００１８】シンボル対応回路生成部１２は、制御設計
仕様書データベース７からの抽出情報１１と、図３に示
すシンボル・ラダー回路変換対応表１４を照合し、対応
するシンボルに関する論理回路記述エリア５ａ及びリレ
ー回路記述エリア５ｂのラダーシーケンス回路を自動生
成する。ここでは、シンボルａ １０１ａが図３のシン
ボル・ラダー回路変換対応表のＮｏ．３のキープリレー
に対応するため、シンボルａのラダーシーケンス回路１
０１ｂを生成する。また、シンボルｂ １０２ａが図３
のシンボル・ラダー回路変換対応表のＮｏ．２のタイマ
（限時復帰）に対応するため、シンボルｂのラダーシー
ケンス回路１０２ｂを生成する。

【００１９】ラダー論理回路生成部１３は、図３に示す
シンボル・ラダー回路変換対応表１４では一対一に対応
させることが困難（論理回路には、論理要素（シンボ
ル）の組み合せにより、無数のパターンがありえるた
め、予め一対一に対応させることが困難）である論理回
路ａａ １０３ａ，論理回路ａｂ １０４ａ，論理回路ｂ
１０５ａに対応したラダーシーケンス論理回路ａａ １
０３ｂ、ラダーシーケンス論理回路ａｂ １０４ｂ，ラ
ダーシーケンス論理回路ｂ １０５ｂを生成し、前述の
シンボル対応回路生成部１２で生成した回路と併せて、
制御設計仕様書２からの抽出情報１１に対応するラダー
シーケンスプログラム仕様書５を自動生成する。

【００２０】次に、図４、図５を用いて、制御設計仕様
書２の論理回路からラダーシーケンス回路の論理回路を
生成するラダー論理回路生成部１３の機能を説明する。

【００２１】図４には、ラダー論理回路生成部１３の処
理ブロック及びラダー論理回路生成部１３の入力情報及
び出力結果を説明する。なお、図５の（Ａ）に、ラダー
論理回路生成部の各処理ブロックの説明をするために使
用する、制御設計仕様書２の形式で表現された論理回路
例を示し、それに対応するラダーシーケンス回路を図５
の（Ｂ）に示す。

【００２２】ラダー論理回路生成部１３は、制御設計仕
様書２の論理回路の抽出情報２０１を構成する論理要素
（論理和、論理積、否定、ワイプアウト、エッジ接点）
及び論理要素間の結線情報から複数行列のマトリックス
で構成される論理回路記述エリア２０２の各行列要素２
０３に接点記号２０４及び分岐記号２０５を配置するこ
とで、ラダーシーケンスプログラム仕様書５の論理回路
を生成する。

【００２３】上記の機能を実現するため、ラダー論理回
路生成部１３は、配置占有行列数判定ブロック２０６、
接点記号配置ブロック２０７、及び、分岐記号配置ブロ
ック２０８により構成する。

【００２４】［配置占有行列数判定ブロック］配置占有
行列数判定ブロック２０６では、制御設計仕様書２の論
理回路に対応する抽出情報２０１から接点記号配置ブロ
ック２０７、及び、分岐記号配置ブロック２０８で用い
る、各論理要素から上流の論理回路の配置占有行列数を
判定する。

【００２５】図６に配置占有行列数判定ブロックの詳細
ブロックを示し、図７に配置占有行列数判定結果を示
す。以下に、各ブロックの処理機能を説明する。

【００２６】（１）初期化ブロック 初期化ブロック３０１では、外部入力信号の配置占有行
数、列数に各々１を設定する。図７の３０１ａに本ブロ
ックで設定した配置占有行数、列数を示す。

【００２７】（２）ループブロック ループブロック３０２では、最上流である外部入力信号
の配置占有行数、列数から、最下流の論理要素まで、ル
ープさせる。これにより、全ての論理要素の配置占有行
数、列数を設定させる。

【００２８】（３）論理要素種別判定ブロック 論理要素種別判定ブロック３０３では、該当論理要素に
対応した配置占有行数、列数設定処理を行うため、配置
占有行数、列数を設定する論理要素の種別を判定し、該
当する処理ブロックへ分岐させる。

【００２９】（４）論理和ブロック 論理和ブロック３０４では、論理和論理要素の配置占有
行数、列数を下記にて設定する。 配置占有行数＝入力信号の配置占有行数の合計値 配置占有列数＝入力信号の配置占有列数の最大値 一例として、論理和５の配置占有行数、列数について説
明する。論理和５の配置占有行数は、論理和５の入力信
号である論理積３の配置占有行数“３”、エッジ接点１
の配置占有行数“１”、及び入力信号（１５）配置占有
行数“１”の合計値“５”となる。又、論理和５の配置
占有列数は、論理和５の入力信号である論理積３の配置
占有列数“６”、エッジ接点１の配置占有列数“２”、
及び入力信号（１５）配置占有列数“１”の最大値
“６”となる。

【００３０】すなわち、図７の制御設計仕様書表現の回
路上に示される論理和５ ３０４ａには配置占有行数
“５”、列数“６”が設定される。なお、論理和５の配
置占有行数、列数は、ラダーシーケンス回路上の３０４
ｂで示す範囲が該当し、上記で設定した行数、列数と一
致する。

【００３１】（５）エッジ接点ブロック エッジ接点ブロック３０５では、エッジ接点論理要素の
配置占有行数、列数を下記にて設定する。 配置占有行数＝入力信号の配置占有行数 配置占有列数＝入力信号の配置占有列数＋１ 一例として、エッジ接点１の配置占有行数、列数につい
て説明する。エッジ接点１の配置占有行数は、エッジ接
点１の入力信号である入力信号（１４）の配置占有行数
“１”となる。又、エッジ接点１の配置占有列数は、エ
ッジ接点１の入力信号である入力信号（１４）の配置占
有列数“１”＋１の“２”となる。

【００３２】すなわち、図７の制御設計仕様書表現の回
路上に示されるエッジ接点１ ３０５ａには配置占有行
数“１”、列数“２”が設定される。なお、エッジ接点
１の配置占有行数、列数は、ラダーシーケンス回路上の
３０５ｂで示す範囲が該当し、上記で設定した行数、列
数と一致する。

【００３３】（６）否定ブロック 否定ブロック３０６では、否定論理要素の配置占有行
数、列数を下記にて設定する。 配置占有行数＝入力信号の配置占有行数 配置占有列数＝入力信号の配置占有列数＋１ （外部入力信号の下流でない場合）＝入力信号の配置占
有列数（外部入力信号の下流である場合） 一例として、否定１の配置占有行数、列数について説明
する。否定１の配置占有行数は、否定１の入力信号であ
る入力信号（７）の配置占有行数“１”となる。又、否
定１の配置占有列数は、否定１の入力信号が外部入力信
号であるため、入力信号（７）の配置占有列数“１”と
なる。

【００３４】すなわち、図７の制御設計仕様書表現の回
路上に示される否定１ ３０６ａには配置占有行数
“１”、列数“１”が設定される。なお、否定１の配置
占有行数、列数は、ラダーシーケンス回路上の３０６ｂ
で示す範囲が該当し、上記で設定した行数、列数と一致
する。

【００３５】（７）ワイプアウトブロック ワイプアウトブロック３０７では、ワイプアウト論理要
素の配置占有行数、列数を下記にて設定する。 配置占有行数＝入力信号の配置占有行数 配置占有列数＝入力信号の配置占有列数＋ワイフ゜アウト信号
数（１又は２） 一例として、ワイプアウト１の配置占有行数、列数につ
いて説明する。ワイプアウト１の配置占有行数は、ワイ
プアウト１の入力信号である論理和３の配置占有行数
“３”となる。又、ワイプアウト１の配置占有列数は、
ワイプアウト１の入力信号である論理和３の配置占有列
数“１”にワイプアウト信号数１（ワイプアウト信号は
入力信号（１３）の１信号）を加えた“２”となる。

【００３６】すなわち、図７の制御設計仕様書表現の回
路上に示されるワイプアウト１ ３０７ａには配置占有
行数“３”、列数“２”が設定される。なお、ワイプア
ウト１の配置占有行数、列数は、ラダーシーケンス回路
上の３０７ｂで示す範囲が該当し、上記で設定した行
数、列数と一致する。

【００３７】（８）論理積ブロック 論理積ブロック３０８では、論理積論理要素の配置占有
行数、列数を下記にて設定する。 配置占有行数＝入力信号の配置占有行数の最大値 配置占有列数＝入力信号の配置占有列数の合計値 一例として、論理積１の配置占有行数、列数について説
明する。論理積１の配置占有行数は、論理積１の入力信
号である論理和１の配置占有行数“２”、外部入力信号
（３）の配置占有行数“１”、外部入力信号（４）の配
置占有行数“１”、及び、論理和２の配置占有行数
“２”の最大値“２”となる。

【００３８】又、論理積１の配置占有列数は、論理積１
の入力信号である論理和１の配置占有列数“１”、外部
入力信号（３）の配置占有列数“１”、外部入力信号
（４）の配置占有列数“１”、及び、論理和２の配置占
有列数“１”の合計値“４”となる。

【００３９】すなわち、図７の制御設計仕様書表現の回
路上に示される論理積１ ３０８ａには配置占有行数
“２”、列数“４”が設定される。なお、論理積１の配
置占有行数、列数は、ラダーシーケンス回路上の３０８
ｂで示す範囲が該当し、上記で設定した行数、列数と一
致する。

【００４０】［接点記号配置ブロック］接点記号配置ブ
ロック２０７では、配置占有行列数の判定結果及び各論
理要素の種別情報等から接点記号の配置位置を決定す
る。

【００４１】図８に接点記号配置ブロックの詳細ブロッ
クを示し、図１５に接点記号配置結果を示す。以下に、
各ブロックの処理機能を説明する。

【００４２】（１）初期化ブロック 初期化ブロック４０１では、最下流の論理要素の配置を
配置開始行、配置終了行、配置開始列、配置終了列より
設定する。すなわち、下記の通りとする。 配置開始行＝１ 配置終了行＝最下流の配置占有行数 配置開始列＝１ 配置終了列＝最下流の配置占有列数 （２）ループブロック ループブロック４０２では、最下流の論理要素から最上
流の論理要素である外部入力信号まで、ループさせる。
これにより、最下流の論理要素から順次、該当論理要素
の入力信号に対応する各論理要素の配置位置（配置開始
行、配置終了行、配置開始列、配置終了列）を決定し、
最終的には接点記号を構成する外部入力信号の配置位置
（配置開始行、配置終了行、配置開始列、配置終了列）
を決定する。

【００４３】（３）論理要素種別判定ブロック 論理要素種別判定ブロック４０３では、該当論理要素の
入力信号の配置位置を決定するため、該当論理要素の種
別を判定し、該当する処理ブロックへ分岐する。

【００４４】（４）論理和ブロック 論理和ブロック４０４の詳細ブロックを図９に示す。以
下に各ブロックの処理機能を説明する。 ・計算用エリア初期化ブロック 計算用エリア初期化ブロック４０４１では、配置開始、
終了行を計算するための行バッファ変数を下記にて設定
する。 行バッファ変数＝該当論理和の配置終了行 ・ループブロック ループブロック４０４２では、該当論理和の最終入力信
号から第一入力信号までループさせる。これにより、該
当論理要素の入力信号に対応する論理要素の配置位置を
決定する。 ・配置開始行、終了行計算ブロック 配置開始行、終了行計算ブロック４０４３では、該当入
力信号に対応する論理要素の配置開始行、配置終了行を
下記にて計算する。 配置開始行＝行バッファ変数―該当入力信号に対応する
論理要素の配置占有行数＋１ 配置終了行＝行バッファ変数 ・配置開始列、終了列計算ブロック 配置開始列、終了列計算ブロック４０４４では、該当入
力信号に対応する論理要素の配置開始列、配置終了列を
下記にて計算する。 配置開始列＝１ 配置終了列＝該当入力信号に対応する論理要素の配置占
有列数 ・計算用エリア更新ブロック 計算用エリア更新ブロック４０４５では、該当入力信号
に対応する論理要素の配置位置決定後、次の入力信号の
配置位置決定のため、下記にて行バッファ変数を更新す
る。 行バッファ変数＝行バッファ変数―該当入力信号の論理
要素に対応する配置占有行数 一例として、論理和５のの配置位置について説明する。
論理和５の最終入力信号である外部入力信号（１５）の
配置位置は、論理和ブロック４０４により設定される。
すなわち、図１５の制御設計仕様書表現の回路上に示さ
れる論理和５の最終入力信号である外部入力信号（１
５）４０４ａの配置開始行は“５”、配置終了行は
“５”、配置開始列は“１”、配置終了列は“１”が設
定される。なお、論理和５の最終入力信号である外部入
力信号（１５）は、ラダーシーケンス回路上の４０４ｂ
に示す位置が該当し、上記にて決定した配置位と一致す
る。

【００４５】（５）エッジ接点ブロック エッジ接点ブロック４０５の詳細ブロックを図１０に示
す。以下に各ブロックの処理機能を説明する。

【００４６】・エッジ接点記号配置ブロック エッジ接点記号配置ブロック４０５１では、エッジ接点
の配置開始行、配置終了行（＝配置開始行）、配置開始
列、配置終了列（＝配置開始列）にエッジ接点記号を配
置する。 ・配置開始行、終了行計算ブロック 配置開始行、終了行計算ブロック４０５２では、エッジ
接点の入力信号の配置開始行、配置終了行を下記にて計
算する。 配置開始行＝エッジ接点の配置開始行 配置終了行＝エッジ接点の配置終了行 ・配置開始列、終了列計算ブロック 配置開始列、終了列計算ブロック４０５３では、エッジ
接点の入力信号の配置開始列、配置終了列を下記にて計
算する。 配置開始列＝エッジ接点の配置開始列 配置終了列＝エッジ接点の配置開始列＋入力信号に対応
する論理要素の配置占有列数−１ 一例として、エッジ接点１の配置位置について説明す
る。エッジ接点１のエッジ接点記号及び入力信号である
外部入力信号（１４）の配置位置は、エッジ接点ブロッ
ク４０５により設定される。すなわち、図１５の制御設
計仕様書表現の回路上に示されるエッジ接点１のエッジ
接点記号４０５ａａの配置開始行は“４”、配置終了行
は“４”、配置開始列は“２”、配置終了列は“２”が
設定され、外部入力信号（１４）４０５ａｂの配置開始
行は“４”、配置終了行は“４”、配置開始列は
“１”、配置終了列は“１”が設定される。なお、エッ
ジ接点１のエッジ接点はラダーシーケンス回路上の４０
５ｂａに示す位置が該当し、外部入力信号（１４）は、
ラダーシーケンス回路上の４０５ｂｂに示す位置が該当
し、上記で設定された配置位置と一致する。

【００４７】（６）外部入力信号ブロック 外部入力信号ブロック４０６の詳細ブロックを図１１に
示す。以下に各ブロックの処理機能を説明する。 ・否定個数判定ブロック 否定個数判定ブロック４０６１では、外部入力信号の下
流論理要素が否定、あるいは、ワイプアウト論理要素の
ワイプアウト信号でない論理要素とつながるまでの間に
存在する否定論理要素の数を判定する。なお、ワイプア
ウト論理要素のワイプアウト信号につながる場合には、
それも否定と見なす。

【００４８】・接点記号配置ブロック 接点記号配置ブロック４０６２では、否定個数判定結果
に基づき、該当外部入力信号の配置開始行、配置終了行
（＝配置開始行）、配置開始列、配置終了列（＝配置開
始列）に下記の通り接点記号を設定する。 否定個数が偶数の場合：ａ接点記号を配置する。 否定個数が奇数の場合：ｂ接点記号を配置する。

【００４９】一例として、外部入力信号（７）で説明す
る。外部入力信号（７）の下流論理要素として、否定、
あるいは、ワイプアウト論理要素のワイプアウト信号に
つながる場合でないものは、論理積２となる。外部入力
信号（７）から論理積２までの間の否定要素数を判定す
るが、その数は“１”であり、奇数となる。すなわち、
図１５の制御設計仕様書表現の回路上に示される外部入
力信号（７）４０６ａは、ラダーシーケンス回路上の４
０６ｂに示す通りｂ接点記号が配置される。

【００５０】（７）否定ブロック 否定ブロック４０７の詳細ブロックを図１２に示す。以
下に各ブロックの処理機能を説明する。 ・配置開始行、終了行計算ブロック 配置開始行、終了行計算ブロック４０７１では、否定の
入力信号の配置開始行、配置終了行を下記にて計算す
る。 配置開始行＝否定の配置開始行 配置終了行＝否定の配置終了行 ・配置開始列、終了列計算ブロック 配置開始列、終了列計算ブロック４０７２では、否定の
入力信号の配置開始列、配置終了列を下記にて計算す
る。 配置開始列＝否定の配置開始列 配置終了列＝否定の配置開始列 一例として、否定１の配置位置について説明する。否定
１の入力信号である外部入力信号（７）の配置位置は、
否定ブロック４０７から設定される。すなわち、図１５
の制御設計仕様書表現の回路上に示される否定１の入力
信号である外部入力信号（７）４０７ａの配置開始行は
“４”、配置終了行は“４”、配置開始列は“１”、配
置終了列は“１”が設定される。なお、否定１の入力信
号である外部入力信号（７）は、ラダーシーケンス回路
上の４０７ｂに示す位置が該当し、上記で設定した配置
位置と一致する。

【００５１】（８）ワイプアウトブロック ワイプアウトブロック４０８の詳細ブロックを図１３に
示す。以下に各ブロックの処理機能を説明する。 ・ワイプアウト条件判定ブロック ワイプアウト条件判定ブロック４０８１では、ワイプア
ウトに入力される２つのワイプアウト信号の有無を判定
する。 ・入力信号論理要素配置ブロック１ 入力信号論理要素配置ブロック１ ４０８２では、第１
ワイプアウト入力信号のみ存在する場合の処理を行なう
ブロックであり、下記の処理を行なう。 ・第１ワイプアウト入力信号の論理要素 配置開始行＝ワイプアウトの配置開始行 配置終了行＝ワイプアウトの配置開始行 配置開始列＝ワイプアウトの配置終了列 配置終了列＝ワイプアウトの配置終了列 ・ワイプアウト入力信号の論理要素 配置開始行＝ワイプアウトの配置開始行 配置終了行＝ワイプアウトの配置終了行 配置開始列＝ワイプアウトの配置開始列 配置終了列＝ワイプアウトの配置開始列＋入力信号の配
置占有列数−１ ・入力信号論理要素配置ブロック２ 入力信号論理要素配置ブロック２ ４０８３では、第２
ワイプアウト入力信号のみ存在する場合の処理を行なう
ブロックであり、下記の処理を行なう。 ・第２ワイプアウト入力信号の論理要素 配置開始行＝ワイプアウトの配置開始行 配置終了行＝ワイプアウトの配置開始行 配置開始列＝ワイプアウトの配置終了列 配置終了列＝ワイプアウトの配置終了列 ・ワイプアウト入力信号の論理要素 配置開始行＝ワイプアウトの配置開始行 配置終了行＝ワイプアウトの配置終了行 配置開始列＝ワイプアウトの配置開始列 配置終了列＝ワイプアウトの配置開始列＋入力信号の配
置占有列数−１ ・入力信号論理要素配置ブロック３ 入力信号論理要素配置ブロック３ ４０８４では、第
１、２ワイプアウト入力信号が存在する場合の処理を行
なうブロックであり、下記の処理を行なう。 ・第１ワイプアウト入力信号の論理要素 配置開始行＝ワイプアウトの配置開始行 配置終了行＝ワイプアウトの配置開始行 配置開始列＝ワイプアウトの配置終了列 配置終了列＝ワイプアウトの配置終了列 ・第２ワイプアウト入力信号の論理要素 配置開始行＝ワイプアウトの配置開始行 配置終了行＝ワイプアウトの配置開始行 配置開始列＝ワイプアウトの配置終了列−１ 配置終了列＝ワイプアウトの配置終了列−１ ・ワイプアウト入力信号の論理要素 配置開始行＝ワイプアウトの配置開始行 配置終了行＝ワイプアウトの配置終了行 配置開始列＝ワイプアウトの配置開始列 配置終了列＝ワイプアウトの配置開始列＋入力信号の配
置占有列数−１ 一例として、ワイプアウト１の配置位置について説明す
る。ワイプアウト１のワイプアウト入力信号である外部
入力信号（１３）の配置位置は、ワイプアウトブロック
４０８から設定される。すなわち、図１５の制御設計仕
様書表現の回路上に示されるワイプアウト１のワイプア
ウト入力信号である外部入力信号（１３）４０８ａの配
置開始行は“１”、配置終了行は“１”、配置開始列は
“６”、配置終了列は“６”が設定される。なお、ワイ
プアウト１のワイプアウト入力信号である外部入力信号
（１３）は、ラダーシーケンス回路上の４０８ｂに示す
位置が該当し、上記で設定された配置位置と一致する。

【００５２】（９）論理積ブロック 論理積ブロック４０９の詳細ブロックを図１４に示す。
以下に各ブロックの処理機能を説明する。

【００５３】・計算用エリア初期化ブロック 計算用エリア初期化ブロック４０９１では、配置列を計
算するための列バッファ変数を下記にて設定する。 列バッファ変数＝該当論理積の配置終了列 ・ループブロック ループブロック４０９２では、該当論理積の最終入力信
号から第一入力信号までループさせる。 ・配置開始列、終了列計算ブロック 配置開始列、終了列計算ブロック４０９３では、該当入
力信号の論理要素の配置開始列、配置終了列を下記にて
計算する。 配置開始列＝列バッファ変数―該当入力信号の論理要素
の配置占有列数＋１ 配置終了列＝列バッファ変数 ・配置開始行、終了行計算ブロック 配置開始行、終了行計算ブロック４０９４では、該当入
力信号の論理要素の配置開始行、配置終了行を下記にて
計算する。 配置開始行＝該当論理積の配置開始行 配置終了行＝該当論理積の配置開始行＋該当入力信号の
論理要素の配置占有行数−１ ・計算用エリア更新ブロック 計算用エリア更新ブロック４０９５では、該当入力信号
の論理要素配置処理後、次の入力信号処理のため、下記
にて列バッファ変数を更新する。

【００５４】列バッファ変数＝列バッファ変数―該当入
力信号の論理要素の配置占有列数 一例として、論理積１の配置位置について説明する。論
理積１の最終入力信号である論理和２の配置位置は、論
理積ブロック４０９により設定される。すなわち、図１
５の制御設計仕様書表現の回路上に示される論理積１の
最終入力信号である論理和２ ４０９ａの配置開始行は
“１”、配置終了行は“２”、配置開始列は“４”、配
置終了列は“４”が設定される。なお、論理積１の最終
入力信号である論理和２は、ラダーシーケンス回路上の
４０９ｂに示す位置が該当し、上記で設定された配置位
置と一致する。

【００５５】［分岐記号配置ブロック］分岐記号配置ブ
ロック２０８では、接点記号と共に論理回路の内容を示
す分岐記号の配置位置を決定する。図１６に分岐記号配
置ブロックの詳細ブロックを示し、図１７に分岐記号配
置結果を示す。以下に、各ブロックの処理機能を説明す
る。

【００５６】（１）論理要素ループブロック 論理要素ループブロック５０１では、最下流の論理要素
から最上流の論理要素である外部入力信号まで、ループ
させる。これにより、最下流の論理要素から順次、該当
論理要素に対応した分岐記号を配置する。

【００５７】（２）論理要素種別判定ブロック 論理要素種別判定ブロック５０２では、該当論理要素
が、論理和か否かを判定し、該当する処理ブロックへ分
岐させる。

【００５８】（３）設定行ループブロック 設定行ループブロック５０３では、該当論理要素の配置
開始行から配置終了行まで、ループさせる。これによ
り、該当論理要素が占有する行での分岐記号の設定を行
う。

【００５９】（４）設定行条件判定ブロック 設定行条件判定ブロック５０４では、設定行の条件を判
定し、対応する分岐配置ブロックへ分岐させる。 ・該当論理要素の入力信号に対応する論理要素の配置開
始行と設定行が一致した場合には、分岐記号配置ブロッ
ク（入力信号該当行）へ分岐させる。 ・該当論理要素の入力信号に対応する論理要素の配置開
始行と設定行が一致しない場合には、分岐記号配置ブロ
ック（入力信号非該当行）へ分岐させる。

【００６０】（５）分岐記号配置ブロック（入力信号該
当行） 分岐記号配置ブロック（入力信号該当行）５０５では、
入力信号の条件、及び該当論理和の配置占有列数の条件
に応じて、分岐記号の配置処理を行う。 ａ）該当入力信号が外部入力信号、且つ、該当論理和の
配置占有列数が１列の場合には、該当論理和の入力側、
すなわち（設定行、該当論理要素の配置開始列）に下記
表１の通り分岐記号を配置する。

【００６１】

【表１】

【００６２】また、該当論理和の出力側、すなわち（設
定行、該当論理要素の配置終了列＋１）には下記表２の
通り分岐記号を配置する。

【００６３】

【表２】

【００６４】ｂ）該当入力信号が外部入力信号でない、
又は、該当論理和の配置占有列数が複数列の場合には、
該当論理和の出力側、すなわち（設定行、該当論理要素
の配置終了列＋１）に下記表３の通り分岐記号を配置す
る。

【００６５】

【表３】

【００６６】ｃ）上記のａ）あるいはｂ）により接点記
号を配置後、設定行において、該当論理和の入力信号に
対応する論理要素の終了列から該当論理和の配置終了列
までに分岐記号“━”を配置する。

【００６７】（６）分岐記号配置ブロック（入力信号非
該当行） 分岐記号配置ブロック（入力信号非該当行）５０６で
は、該当論理和の出力側、すなわち（設定行、該当論理
要素の配置終了列＋１）に分岐記号“┃”を配置する。

【００６８】（７）分岐記号配置ブロック（リレー接
続） 分岐記号配置ブロック（リレー接続）５０７では、最下
流論理要素からリレーまでの分岐記号を配置する。 ・最下流の論理要素が論理和の場合、最下流の論理要素
の配置開始行において、配置終了列＋２からリレー列ま
で“━”を設定する。 ・最下流の論理要素が論理和でない場合、最下流の論理
要素の配置開始行において、配置終了列＋１からリレー
列まで“━”を設定する。以上、分岐記号配置ブロック
２０８の処理を示したが、その動作を下記の一例にて説
明する。 ・最下流の論理要素である論理和５は論理和であるた
め、設定行ループブロック５０３に進み、設定行ループ
ブロック５０３では論理和５の配置開始行１行から配置
終了行５行までのループさせる。 ・設定行条件判定ブロック５０４で、第１行が論理和５
の第１入力信号の論理積３の配置開始行１行と一致する
ため、分岐記号配置ブロック（入力信号該当行）５０５
で分岐させる。 ・分岐記号配置ブロック（入力信号該当行）５０５で
は、論理和５の第１入力信号が論理積であり、入力信号
が外部入力信号でないという条件が成立するため、分岐
記号配置ブロック（入力信号該当行）の「処理ｂ」」へ
分岐する。「処理ｂ」では、第１入力信号への初めての
分岐記号設定（未設定）であるため、（設定行、該当論
理和の配置終了列＋１）＝（１行、７列）に分岐記号
“┳”が、図１７の６０１に示す通り設定される。

【００６９】・設定行２行、３行は、論理和の入力信号
エッジ接点１、外部入力信号（１５）とも配置開始行が
一致しないため、分岐記号配置ブロック（入力信号非該
当行）５０６にて、（設定行、該当論理和の配置終了列
＋１）＝（２行、７列）及び（３行、７列）に分岐記号
“┃”が、図１７の６０２に示す通り設定される。

【００７０】・同様に、（４行、７列）には、分岐記号
“┫”が、図１７の６０３に示す通り、（５行、７列）
には、分岐記号“┛”が図１７の６０４に示す通り設定
される。

【００７１】以上の処理を最下流の論理要素から最上流
の外部入力信号まで行なうことで、図１７に示す通り、
分岐記号が配置され、接点記号の配置と共にラダーシー
ケンスプログラム仕様書の論理回路に対応したラダーシ
ーケンス論理回路が生成され、シンボル対応回路生成部
１２で生成した回路と組み合わせることで、制御設計仕
様書２をラダーシーケンスプログラム仕様書５へ変換す
ることができる。

【００７２】

【発明の効果】本発明によれば、日本電機工業会標準規
格（ＪＥＭ）等に準拠して制御装置に依存しないシンボ
ルで論理機能等を表現しているインターロックブロック
線図（ＩＢＤ）と呼ばれる制御設計仕様書から、シーケ
ンスコントローラで一般的に使用されているラダーシー
ケンスと呼ばれるプログラム仕様書を自動的に生成する
ラダーシーケンス自動生成システムを提供することがで
きる。これにより、プログラム仕様書を作成する際の、
生産性の向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のラダーシーケンスプログラ
ム仕様書自動生成支援システムの概略構成を示すブロッ
ク図である。

【図２】制御設計仕様書からラダーシーケンスプログラ
ム仕様書を自動生成するシンボル対応回路生成部と論理
回路生成部の機能の概要を説明するための図である。

【図３】制御設計仕様書に記載されるシンボルと、ラダ
ーシーケンスプログラム仕様書の回路との対応の一例の
説明図である。

【図４】論理回路生成部の処理ブロック及び生成される
ラダーシーケンスプログラム仕様書の論理回路記述情報
エリア並びに論理回路記述情報エリアに配置する情報に
ついて説明する図である。

【図５】論理回路生成部の機能を説明するための制御設
計仕様書の形式で表現した論理回路、及び、ラダーシー
ケンスプログラム仕様書の形式での論理回路例を示す図
である。

【図６】配置占有行列数判定ブロックの詳細ブロックを
示す図である。

【図７】配置占有行列数判定ブロックの処理結果を説明
する図である。

【図８】接点記号配置ブロックの詳細ブロックを示す図
である。

【図９】接点記号配置ブロックの詳細ブロックのうち、
論理和ブロックの詳細ブロックを示す図である。

【図１０】接点記号配置ブロックの詳細ブロックのう
ち、エッジ接点ブロックの詳細ブロックを示す図であ
る。

【図１１】接点記号配置ブロックの詳細ブロックのう
ち、外部入力信号ブロックの詳細ブロックを示す図であ
る。

【図１２】接点記号配置ブロックの詳細ブロックのう
ち、否定ブロックの詳細ブロックを示す図である。

【図１３】接点記号配置ブロックの詳細ブロックのう
ち、ワイプアウトブロックの詳細ブロックを示す図であ
る。

【図１４】接点記号配置ブロックの詳細ブロックのう
ち、論理積ブロックの詳細ブロックを示す図である。

【図１５】接点記号配置ブロックの処理結果を説明する
図である。

【図１６】分岐記号配置ブロックの詳細ブロックを示す
図である。

【図１７】分岐記号配置ブロックの処理結果を説明する
図である。

【符号の説明】

１…ラダーシーケンスプログラム仕様書自動生成支援シ
ステム、２…制御設計仕様書、３…ＣＲＴ、４…キーボ
ード、５…ラダーシーケンスプログラム仕様書、６…制
御設計仕様書作成部、７…制御設計仕様書データベー
ス、８…設計情報付加受け付け部、９…設計情報データ
ベース（ソフトウェア範囲情報データベース）、１０…
情報抽出部、１１…抽出情報、１２…シンボル対応回路
生成部、１３…ラダー論理回路生成部、１４…シンボル
・ラダー回路変換対応表、１５…プログラム仕様書生成
部

Claims (3)

【特許請求の範囲】
1. 【請求項１】論理素子を象徴する図形および前記論理素
   子間の接続関係を表す線分を含む図示情報により制御シ
   ーケンスとして論理情報が表現されている制御設計仕様
   書のデータベースと、前記制御シーケンスのうちのソフ
   トウェアで実現される制御シーケンスの仕様を記載した
   プログラム仕様書を前記制御設計仕様書データベースに
   基づいて生成するにあたり必要な設計情報を前記制御設
   計仕様書データベースと関連づけて記憶した設計情報デ
   ータベースと、前記制御設計仕様書データベースと前記
   設計情報データベースとから必要な情報を抽出し前記プ
   ログラム仕様書を生成するプログラム仕様書生成部とを
   備えるプログラム仕様書自動生成支援システムにおい
   て、 前記制御設計仕様書の論理素子（シンボル）に一対一に
   対応するラダーシーケンスプログラム仕様書の記述内容
   を定めたシンボル・ラダー回路変換対応表からシンボル
   対応のラダーシーケンス回路を自動的に生成するシンボ
   ル対応回路生成部と、前記制御設計仕様書のシンボルに
   一対一に対応しない論理回路の記述内容をラダーシーケ
   ンスの論理回路へ自動的に変換するラダー論理回路生成
   部とを備えることを特徴とするラダーシーケンスプログ
   ラム仕様書自動生成支援システム。
2. 【請求項２】論理素子を含む論理情報が、前記論理素子
   を象徴する図形、および、前記論理素子間の接続関係を
   表す線分を含む図示情報により制御シーケンスとして表
   現されている制御設計仕様書のデータを格納する制御設
   計仕様書データベースと、前記制御設計仕様書の制御シ
   ーケンスのうちの、ソフトウェアで実現される制御シー
   ケンスの仕様を記載したプログラム仕様書を、前記制御
   設計仕様書データベースに基づいて生成するにあたり必
   要となる情報である設計情報の指示を受け付ける設計情
   報付加受け付け部と、該設計情報付加受け付け部により
   受け付けられた前記設計情報を、前記制御設計仕様書デ
   ータベースと関連づけて記憶する設計情報データベース
   と、前記制御設計仕様書データベースと前記設計情報デ
   ータベースとから、前記プログラム仕様書を生成するた
   めに必要となる情報を抽出する情報抽出部と、該情報抽
   出部により抽出された情報に基づいて、前記プログラム
   仕様書を生成するプログラム仕様書生成部を備えるプロ
   グラム仕様書自動生成支援システムにおいて、 前記制御設計仕様書の論理素子がラダーシーケンスプロ
   グラム仕様書の回路に一対一に対応する論理素子とラダ
   ーシーケンスプログラム仕様書の回路を格納するシンボ
   ル・ラダー回路変換対応表を備え、該対応表に基づき、
   ラダーシーケンスプログラム仕様書を生成するシンボル
   対応回路生成部と、前記制御設計仕様書の論理素子がラ
   ダーシーケンスプログラム仕様書の回路に一対一に対応
   しない論理素子及び論理素子間の接続関係を表す線分を
   含む該制御設計仕様書の制御シーケンスをラダーシーケ
   ンスプログラム仕様書の回路へ変換するラダー論理回路
   生成部を備え、 前記ラダー論理回路生成部は、前記制御設計仕様書の論
   理回路の抽出情報を構成する論理要素及び論理要素間の
   結線情報から複数行列のマトリックスで構成される論理
   回路記述エリアの各行列要素に接点記号及び分岐記号を
   配置することにより、前記ラダーシーケンスプログラム
   仕様書の論理回路を生成することを特徴とするラダーシ
   ーケンスプログラム仕様書自動生成支援システム。
3. 【請求項３】前記ラダー論理回路生成部は、前記制御設
   計仕様書の論理回路に対応する抽出情報に基づき、各論
   理要素から上流の論理回路の配置占有行列数を判定する
   配置占有行列数判定ブロックと、 前記配置占有行列数の判定結果及び各論理要素の種別情
   報等から前記接点記号の配置位置を決定する接点記号配
   置ブロックと、 前記接点記号と共に前記論理回路の内容を示す分岐記号
   の配置位置を決定する分岐記号配置ブロックとを含むこ
   とを特徴とする請求項２記載のラダーシーケンスプログ
   ラム仕様書自動生成支援システム。