JP2001210770A - 放熱板構造体及びこれを用いた半導体装置の製造方法。 - Google Patents

放熱板構造体及びこれを用いた半導体装置の製造方法。

Info

Publication number
JP2001210770A
JP2001210770A JP2000017080A JP2000017080A JP2001210770A JP 2001210770 A JP2001210770 A JP 2001210770A JP 2000017080 A JP2000017080 A JP 2000017080A JP 2000017080 A JP2000017080 A JP 2000017080A JP 2001210770 A JP2001210770 A JP 2001210770A
Authority
JP
Japan
Prior art keywords
heat sink
heat radiation
radiation plate
semiconductor device
protective tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000017080A
Other languages
English (en)
Other versions
JP4386522B2 (ja
Inventor
Yoshihiro Tomita
至洋 冨田
Hirotsugu Matsushima
弘倫 松嶋
Hirofumi Makimoto
洋文 牧本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Mitsubishi Electric Kumamoto Semiconductor Corp
Original Assignee
Mitsubishi Electric Corp
Mitsubishi Electric Kumamoto Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Mitsubishi Electric Kumamoto Semiconductor Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000017080A priority Critical patent/JP4386522B2/ja
Priority to US09/658,040 priority patent/US6399422B1/en
Priority to KR10-2000-0056359A priority patent/KR100389226B1/ko
Priority to TW089120067A priority patent/TW474887B/zh
Publication of JP2001210770A publication Critical patent/JP2001210770A/ja
Application granted granted Critical
Publication of JP4386522B2 publication Critical patent/JP4386522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

(57)【要約】 【課題】 放熱板取付機のマガジン内に積み重ね載置さ
れた放熱板構造体を確実にピックアップできて各放熱板
のスムースな取り付けを可能とする放熱板構造体及びそ
れを用いた半導体装置の製造方法を得る。 【解決手段】 保護リングが接着される放熱板８の一方
の表面端部に熱硬化性エポキシ接着材９を塗布し、突起
部１３ａが設けられた保護テープ１３を突起部１３ａが
放熱板８と反対側に出るように熱硬化性エポキシ接着材
９に貼付して放熱板構造体２０を一体に構成する。そし
て、放熱板構造体２０を放熱板取付機のマガジン内に積
み重ね載置し、放熱板取付機により各放熱板構造体２０
をピックアップしその保護テープ１３を剥がして放熱板
８の所定の取り付けを行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の放
熱板の自動取り付け工程において、積み重ね載置された
マガジン内から確実にピックアップできて各放熱板の所
定の取り付けを可能とする放熱板構造体及びこれを用い
た半導体装置の製造方法に関する。
【０００２】
【従来の技術】現在、半導体装置の製造はすべて自動化
されており、連続する作業工程の中で一工程においてで
もトラブルを生じると、後工程がストップしてしまい製
造計画に支障を来し大きな問題となる。図５は、従来よ
り製造されているＦｌｉｐ Ｃｈｉｐ ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）構造の放熱板付半導体装置
の断面図であり、図６は、図５の放熱板付半導体装置の
製造工程を示す図である。 図５において、１は多層の
ガラス層間に銅箔によるパターンが形成（図示せず）さ
れエポキシ樹脂で固められたＢＧＡ基板であり、ＢＧＡ
基板１の一方表面の上記パターンと半導体チップ２の集
積回路の端子（図示せず）とが半田バンプ３を介して接
続され、アンダーフィル樹脂４で封止されている。そし
て、ＢＧＡ基板１の他方表面には上記パターンに接続さ
れた半田ボールからなる外部電極５がマトリックス状に
配置され取り付けられている。６は半導体チップ２を囲
んでＢＧＡ基板１の一方表面に熱硬化性エポキシ接着材
７で取り付けられた銅をはじめとする金属、若しくはセ
ラミック、若しくは樹脂で形成された保護リングであ
り、保護リング６の他方表面は熱硬化性エポキシ接着材
９により、また半導体チップ２の裏面は放熱性樹脂１０
によりそれぞれ放熱板８に接着されて放熱板付半導体装
置１１が構成されている。そして、半導体チップ２及び
ＢＧＡ基板１内の発生熱は、放熱性樹脂１０を介して放
熱板７に伝達され外部へ放散される。
【０００３】上記のように構成された放熱板付半導体装
置１１において、半導体チップ２へ放熱板８を取り付け
る作業は、図６に示すように、放熱板８の保護リング６
が接着される一方表面に熱硬化性エポキシ接着材９を塗
布し（図６（ａ））、熱硬化性エポキシ接着材９の他方
の接着面には貼付されても容易に剥し易いポリエチレン
テレフタレートフィルム材（以下、ＰＥＴフィルム材と
言う）から成る中実でフラットな形状の保護テープ１２
を貼付して放熱板８、熱硬化性エポキシ接着材９及び保
護テープ１２からなる放熱板構造体１５を一体に構成
し、この放熱板構造体１５を放熱板自動取付機（図示せ
ず）のマガジン内に順次積み重ねて載置する（図６
（ｂ））。一方では、ＢＧＡ基板１の一方表面に半田バ
ンプ３を介し半導体チップ２を取り付けてアンダーフィ
ル樹脂４で封止すると共に、半導体チップ２を囲んで保
護リング６を熱硬化性エポキシ接着材７により取り付
け、半導体チップ２の裏面には放熱性樹脂１０を塗布す
る（図６（ｃ））。そして、上記放熱板自動取付機によ
りマガジン内の放熱板構造体１５を１個ずつピックアッ
プしてその保護テープ１２を剥がし、半導体チップ２と
保護リング６に接着する（図６（ｄ））。その後、１５
０°Ｃで４時間のキュアをして熱硬化性エポキシ接着材
７，９及び放熱性樹脂１０を硬化させ、外部電極５を取
り付けて放熱板付半導体装置１１の製造が終了する。
【０００４】
【発明が解決しようとする課題】ところが、放熱板のピ
ックアップ時における不具合の発生を説明する図７に示
すように、放熱板自動取付機でマガジン内にある放熱板
構造体１５ａをピッアップしようとすると、その保護テ
ープ１２ａが接合していた直下の放熱板構造体１５ｂの
放熱板８ｂから引き離される時に剥離帯電して放熱板８
ｂを静電吸着し放熱板構造体１５ａ，１５ｂを一緒に持
ち上げてしまう現象が生じ、放熱板８ａのスムーズな取
り付けができず、生産性が阻害されると言う問題が生じ
ていた。
【０００５】この発明は以上のような従来例における問
題点を解消するためになされたもので、半導体装置の放
熱板の自動取り付け工程において、放熱板取付機のマガ
ジン内から１個ずつ確実にピックアップでき放熱板のス
ムースな取り付けを可能とする放熱板構造体及びこれを
用いた半導体装置の製造方法を提供するものである。
【０００６】
【課題を解決するための手段】この発明に係る放熱板構
造体は、基板に搭載された半導体チップを囲む保護部材
上に接着される放熱板を含む放熱板構造体であって、放
熱板と、この放熱板の上記保護部材が接着される面に被
着された接着材と、この接着材に貼付しても容易に剥し
易い材質からなり、その非貼付側に接合される相手部材
の表面との間の接合面積を低減する接合面積低減部が形
成され上記接着材に貼付された保護テープとを備えたも
のである。また、接合面積低減部を放熱板の接着材に貼
付する保護テープの非貼付側に突出して形成された突起
部としたものである。また、接合面積低減部を放熱板の
接着材に貼付する保護テープに開口された貫通穴とした
ものである。
【０００７】この発明に係る半導体装置の製造方法は、
基板に搭載された半導体チップ及びこの半導体チップを
囲む保護部材上に放熱板が接着された半導体装置の製造
方法であって、上記放熱板構造体を放熱板取付機のマガ
ジン内に積み重ね載置する工程、積み重ね載置した各放
熱板構造体をピックアップしてその保護テープを剥がし
放熱板を半導体装置の所定の位置に取り付ける工程を含
むようにしたものである。また、接合面積低減部を放熱
板の接着材に貼付する保護テープの非貼付側に突出して
形成した突起部としたものである。また、接合面積低減
部を放熱板の接着材に貼付する保護テープに開口した貫
通穴としたものである。ここで、接合面積低減部は、突
起部及び貫通穴を含む包括名称である。
【０００８】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態の放熱板付半導体装置の放熱板の取り付け
方法を図に基づいて説明する。図１は、この発明の実施
の形態１である放熱板付半導体装置の放熱板に保護テー
プを貼付した状態を示す断面図、図２は、図１の保護テ
ープの平面図である。図１，２において、１３はＰＥＴ
フィルム材からなる保護テープであり、その中央部の内
面には直径がφ１〜３ｍｍの窪みを設けて外側に１〜２
ｍｍ高さ突出する突起部１３ａが５個形成され熱硬化性
エポキシ接着材９に貼付されて、放熱板８、熱硬化性エ
ポキシ接着材９及び保護テープ１３からなる放熱板構造
体２０が一体に構成されている。そして、放熱板構造体
２０が放熱板自動取付機のマガジン内に積み重ね載置さ
れたときは、図６（ｂ）に示した従来例におけると同様
に各保護テープ１３は直下の放熱板８の上面に接合した
状態に置かれるが、突起部１３ａの先端が直下の放熱板
８の上面と接することとなり、接合面積は極めて小さ
い。
【０００９】そして、以上のように構成された放熱板構
造体２０を放熱板自動取付機のマガジン内に積み重ね載
置して、従来例におけると同様、図６に示した工程に従
って各放熱板構造体２０をピックアップすると、保護テ
ープ１３の下面と直下の放熱板８の上面との間には突起
部１３ａの突起高さ１〜２ｍｍ分だけの隙間ができるた
め、放熱板構造体２０をピックアップする際にその保護
テープ１３は殆ど帯電せず、このため、直下の放熱板８
が吸着されることはなく、取り付けようとする放熱板８
のみを確実に保持してスムースな取り付け作業を行うこ
とができる。なお、突起部１３ａは放熱板８に熱硬化性
エポキシ接着材９を塗布した部分を避けて保護テープ１
３の中央部に設けたものを示したが、熱硬化性エポキシ
接着材９を塗布した部分に設けても良い。ただし、この
場合は、積み重ね時に確実な隙間を得るため四辺にバラ
ンスさせて突起部１３ａを形成した方がよい。
【００１０】実施の形態２．図３は、この発明の実施の
形態２である放熱板付半導体装置の放熱板に保護テープ
を貼付した状態を示す断面図、図４は、図３の保護テー
プの平面図である。図３，４において、１４はＰＥＴフ
ィルム材からなる保護テープであり、その中央部には直
径φ２〜３ｍｍの貫通穴１４ａが５個開口され熱硬化性
エポキシ接着材９に貼付されて、放熱板８、熱硬化性エ
ポキシ接着材９及び保護テープ１３からなる放熱板構造
体２５が一体に構成されている。そして、放熱板構造体
２５が放熱板自動取付機のマガジン内に積み重ね載置さ
れたときは、図６（ｂ）に示した従来例におけると同様
に各保護テープ１４は直下の放熱板８の上面に接合した
状態に置かれるが、貫通穴１４ａがあるため放熱板８の
上面への保護テープ１４の接合面積は小さくなる。な
お、貫通穴１４ａは放熱板８に熱硬化性エポキシ接着材
９を塗布した部分を避けて保護テープ１４の中央部に設
けたものを示したが、熱硬化性エポキシ接着材９を塗布
した部分に設けても良く、また、中央に大きな貫通穴１
個設けても良い。
【００１１】そして、以上のように構成された放熱板構
造体２５をマガジン内に積み重ね載置して、従来例にお
けると同様、図６に示した工程に従って各放熱板構造体
２５をピックアップすると、保護テープ１４の下面と直
下の放熱板８の上面との間の接合面積は貫通穴１４ａの
５個分だけ減少するため、各放熱板構造体２５をピック
アップする際に保護テープ１３の帯電量も少なくなり、
直下の放熱板構造体２５が吸着されることはなく、実施
の形態１におけると同様、取り付けようとする放熱板８
のみを確実に保持してスムースな取り付け作業を行うこ
とができる。
【００１２】なお、上記実施の形態１，２においては、
ＢＧＡ基板１と異なる材質の保護リング６を熱硬化性エ
ポキシ接着材７で取り付けたものを示したが、厚い基板
を用いて保護リング６と同様の形状を有する部分を形成
し、この保護部材上に熱硬化性エポキシ接着材９を介し
て放熱板８を接着するようにしてもよい。また、接着材
は熱硬化性エポキシ接着材７、９に限らず、熱可塑性エ
ポキシ接着材でもよい。さらにテープの両面に接着材が
被着されたいわゆる両面テープを用いてもよい。また、
本発明の基板はＢＧＡ基板に限らず、他の基板を用いた
半導体装置に対しても適用できる。
【００１３】
【発明の効果】この発明は、以上のように構成したので
以下に示す効果を奏する。放熱板構造体を、放熱板と、
この放熱板の保護部材が接着される面に被着された接着
材と、この接着材に貼付しても容易に剥し易い材質から
なり、その非貼付側に接合される相手部材の表面との間
の接合面積を低減する接合面積低減部が形成された保護
テープとを含む構成としたので、放熱板取付機のマガジ
ン内に積み重ね載置された放熱板構造体相互間の取り出
し時の静電吸着現象が防止されて放熱板構造体を１個ず
つ確実にピックアップし取り出すことができ、放熱板の
スムースな取り付けが可能となる。
【００１４】半導体装置の製造方法を、上記放熱板構造
体を放熱板取付機のマガジン内に積み重ね載置する工程
と、重ね載置した各放熱板構造体をピックアップしてそ
の保護テープを剥がし放熱板を半導体装置の所定の位置
に取り付けるようにしたので、放熱板取付機のマガジン
内に積み重ね載置された放熱板構造体を相互間に静電吸
着を生じることなく１個ずつ確実にピックアップするこ
とができ、半導体装置の所定位置への放熱板の自動取り
付けをスムースに行うことが可能となり、半導体装置の
製造工程進捗に遅延を来すなどの支障を生じることがな
い。
【図面の簡単な説明】
【図１】 この発明の実施の形態１である放熱板付半導
体装置の放熱板に保護テープを貼付した状態を示す断面
図である。
【図２】 図１の保護テープの平面図である。
【図３】 この発明の実施の形態２である放熱板付半導
体装置の放熱板に保護テープを貼付した状態を示す断面
図である。
【図４】 図３の保護テープの平面図である。
【図５】 Ｆｌｉｐ Ｃｈｉｐ ＢＧＡ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒａｙ）構造の放熱板付半導体装置の断面
図である。
【図６】 図５の放熱板付半導体装置の製造工程を示す
図である。
【図７】 従来の放熱板のピックアップ時における不具
合の発生を説明する図である。
【符号の説明】
１；ＢＧＡ基板 ２；半導体チップ ６；保護リング ７，９；熱硬化性エポキシ接着材 ８；放熱板 １０；放熱性樹脂 １１；放熱板付半導体装置 １３，１４；保護テープ １３ａ；突起部 １４ａ；貫
通穴 ２０，２５；放熱板構造体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松嶋 弘倫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 牧本 洋文 熊本県菊池郡大津町大字高尾野字平成272 番10号 三菱電機熊本セミコンダクタ株式 会社内 Ｆターム(参考） 5F036 AA01 BB01 BC05 BD01

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板に搭載された半導体チップを囲む保
    護部材上に接着される放熱板を含む放熱板構造体であっ
    て、上記放熱板、この放熱板の上記保護部材が接着され
    る面に被着された接着材、この接着材に貼付しても容易
    に剥し易い材質からなり、その非貼付側に接合される相
    手部材の表面との間の接合面積を低減する接合面積低減
    部が形成され上記接着材に貼付された保護テープを備え
    たことを特徴とする放熱板構造体。
  2. 【請求項２】 接合面積低減部は、放熱板の接着材に貼
    付する保護テープの非貼付側に突出して形成された突起
    部であることを特徴とする請求項１記載の放熱板構造
    体。
  3. 【請求項３】 接合面積低減部は、放熱板の接着材に貼
    付する保護テープに開口された貫通穴であることを特徴
    とする請求項１記載の放熱板構造体。
  4. 【請求項４】 基板に搭載された半導体チップ及びこの
    半導体チップを囲む保護部材上に放熱板が接着された半
    導体装置の製造方法であって、請求項１〜請求項３のい
    ずれか一項記載の放熱板構造体を放熱板取付機のマガジ
    ン内に積み重ね載置する工程、上記積み重ね載置した各
    放熱板構造体をピックアップしてその保護テープを剥が
    し放熱板を半導体装置の所定の位置に取り付ける工程を
    含むことを特徴とする半導体装置の製造方法。
JP2000017080A 2000-01-26 2000-01-26 半導体装置の製造方法 Expired - Fee Related JP4386522B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000017080A JP4386522B2 (ja) 2000-01-26 2000-01-26 半導体装置の製造方法
US09/658,040 US6399422B1 (en) 2000-01-26 2000-09-08 Radiating plate structure and method for manufacturing semiconductor devices using the same structure
KR10-2000-0056359A KR100389226B1 (ko) 2000-01-26 2000-09-26 방열판 구조체 및 이를 이용한 반도체 장치의 제조방법
TW089120067A TW474887B (en) 2000-01-26 2000-09-28 Radiating plate structure and method for manufacturing semiconductor devices using the same structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000017080A JP4386522B2 (ja) 2000-01-26 2000-01-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001210770A true JP2001210770A (ja) 2001-08-03
JP4386522B2 JP4386522B2 (ja) 2009-12-16

Family

ID=18544118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000017080A Expired - Fee Related JP4386522B2 (ja) 2000-01-26 2000-01-26 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6399422B1 (ja)
JP (1) JP4386522B2 (ja)
KR (1) KR100389226B1 (ja)
TW (1) TW474887B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976236B1 (en) 2002-04-05 2005-12-13 Procket Networks, Inc. Method for automatically routing connections between top side conductors and bottom side conductors of an integrated circuit package
US7055122B1 (en) * 2002-04-05 2006-05-30 Cisco Technology, Inc. Method for automatically connecting top side conductors with bottom side conductors of an integrated circuit package
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108955A (en) * 1988-10-27 1992-04-28 Citizen Watch Co., Ltd. Method of making a resin encapsulated pin grid array with integral heatsink
US5266834A (en) * 1989-03-13 1993-11-30 Hitachi Ltd. Semiconductor device and an electronic device with the semiconductor devices mounted thereon
JPH06291236A (ja) * 1993-03-30 1994-10-18 Hitachi Cable Ltd 半導体装置
JP3233507B2 (ja) * 1993-08-13 2001-11-26 株式会社東芝 半導体装置
JP3073644B2 (ja) * 1993-12-28 2000-08-07 株式会社東芝 半導体装置
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法

Also Published As

Publication number Publication date
TW474887B (en) 2002-02-01
KR20010077877A (ko) 2001-08-20
JP4386522B2 (ja) 2009-12-16
US6399422B1 (en) 2002-06-04
KR100389226B1 (ko) 2003-06-27

Similar Documents

Publication Publication Date Title
KR100407746B1 (ko) 반도체장치
TWI529878B (zh) 集成電路封裝件及其裝配方法
US6212767B1 (en) Assembling a stacked die package
KR100342455B1 (ko) 반도체장치및그제조방법
EP0948814B1 (en) Chip scale ball grid array for integrated circuit package
US7006353B2 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
JP3622435B2 (ja) 半導体装置とその製造方法
JP2001326236A (ja) 半導体装置の製造方法
JP2000349178A5 (ja)
JP2003068931A (ja) 半導体パッケージ及びその製造方法
US20130334709A1 (en) Stacked semiconductor device and manufacturing method thereof
US6501162B2 (en) Semiconductor device, semiconductor module and hard disk
JP2001044310A (ja) 半導体装置およびその搭載方法
JP2009302556A (ja) 半導体装置
JP2001210770A (ja) 放熱板構造体及びこれを用いた半導体装置の製造方法。
JP2002141444A (ja) 半導体装置およびその製造方法
JPH1167795A (ja) 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置
JP2001110979A (ja) 半導体装置およびその製造方法
KR20080095797A (ko) 릴리징층을 갖는 적층 패키지 및 그 형성 방법
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO1998050950A1 (fr) Dispositif semi-conducteur et production de ce dispositif
CN111816571A (zh) 半导体封装方法
JP3321357B2 (ja) 半導体装置とその組み立て方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP3858719B2 (ja) 半導体装置用の補強材

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060223

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees