JP2001209542A

JP2001209542A - 情報処理装置

Info

Publication number: JP2001209542A
Application number: JP2000018721A
Authority: JP
Inventors: Yoshiya Mizuta; 喜也水田
Original assignee: Sekisui Chemical Co Ltd
Current assignee: Sekisui Chemical Co Ltd
Priority date: 2000-01-27
Filing date: 2000-01-27
Publication date: 2001-08-03

Abstract

(57)【要約】【課題】外部機器を準備することなく、プログラムの変
更を行う。【解決手段】カードインタフェース５を介して、メモリ
カード１５から読み出されたプログラムを記憶するフラ
ッシュＲＯＭ（不揮発性メモリ）３と、フラッシュＲＯ
Ｍ３に記憶されたプログラムを実行するＣＰＵ１とを備
えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＣカード、等の
メモリカードから読み出したプログラムを不揮発性メモ
リに記憶させるとともに、不揮発性メモリに記憶させた
プログラムをＣＰＵに実行させる情報処理装置に関する
ものである。

【０００２】

【従来の技術】通信計測器や制御装置等の情報処理装置
においては、ＣＰＵに実行させるプログラム（以下では
ファームウエアと称する）を、ＵＶ−ＥＰＲＯＭに格納
する構成が用いられている。しかし、このような構成で
は、ファームウエアの書き換えが必要となった場合、Ｕ
Ｖ−ＥＰＲＯＭを基板から取り外す必要がある。また、
取り外したＵＶ−ＥＰＲＯＭのデータを、専用の紫外線
照射装置を用いて消去する必要がある。そして後、ＵＶ
−ＥＰＲＯＭにデータの書き込みを行うとともに、デー
タの書き込みを終了したＵＶ−ＥＰＲＯＭを、再度、基
板に装着する必要がある。そのため、ファームウエアの
変更は、手間を要する作業となっていた。

【０００３】このような手間を省略するための従来技術
が、特開平５−８１０１２号として提案されている。す
なわち、この技術では、通信線を介して受信したファー
ムウエアを、一時的に記憶するＳＲＡＭを設けている。
また、ＳＲＡＭに一時的に記憶されたファームウエアを
記憶するため、消去ピンに所定電圧を印加したときに
は、データの消去と書き込みとが可能なフラッシュメモ
リを設けている。また、通信線を介して導かれたファー
ムウエアをＳＲＡＭを介してフラッシュメモリに記憶さ
せるためのプログラムを、ＥＰＲＯＭに記憶させた構成
としている。そのため、ＥＰＲＯＭを取り換えることな
く、ファームウエアを変更することが可能になってい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記技
術を用いた場合では、以下に示す問題が生じていた。す
なわち、ファームウエアの変更を行うときには、通信線
を介して、外部からファームウエアを受け取る必要があ
る。従って、ファームウエアを変更しようとするときに
は、ファームウエアを送信するための外部機器を、通信
線を介して接続する必要があり、手間を要することにな
る。また、フラッシュメモリのデータを消去するとき、
およびフラッシュメモリにデータを書き込むときには、
所定電圧を消去ピンに印加する必要があるので、この電
圧を発生するための回路が必要となる。

【０００５】本発明は上記課題を解決するため創案され
たものであって、その目的は、メモリカードに記憶され
たプログラムを読み出して不揮発性メモリに記憶し、不
揮発性メモリに記憶されたプログラムをＣＰＵに実行さ
せることにより、外部機器を準備することなく、プログ
ラムの変更を行うことのできる情報処理装置を提供する
ことにある。

【０００６】また、上記目的に加え、メモリカードに記
憶されたプログラムが、ヴァージョンアップされたプロ
グラムである場合にのみ、メモリカードに記憶されたプ
ログラムを不揮発性メモリに書き込むことにより、プロ
グラムの不要な書き換えを防止することのできる情報処
理装置を提供することにある。

【０００７】また、上記目的に加え、コマンドによって
データの消去と書き込みとが可能なフラッシュＲＯＭに
プログラムを記憶させることにより、動作電源とは異な
る電圧を発生する電圧発生回路を不要とすることのでき
る情報処理装置を提供することにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
本発明に係る情報処理装置は、プログラムが記憶された
メモリカードが接続されるカードインタフェースを備え
た情報処理装置に適用し、前記カードインタフェースを
介して、前記メモリカードから読み出された前記プログ
ラムを記憶する不揮発性メモリと、前記不揮発性メモリ
に記憶されたプログラムを実行するＣＰＵとを備えた構
成としている。

【０００９】すなわち、更新するためのプログラムが記
憶されたメモリカードを、カードインタフェースに接続
する操作を行うのみで、ＣＰＵにより実行されるプログ
ラムが変更されることになる。

【００１０】また、上記構成に加え、前記不揮発性メモ
リには、この不揮発性メモリに記憶されたプログラムの
ヴァージョンを示すヴァージョン情報が記憶されるとと
もに、前記メモリカードには、このメモリカードに記憶
されたプログラムのヴァージョンを示すヴァージョン情
報が記憶されており、前記メモリカードから読み出され
たヴァージョン情報と前記不揮発性メモリに記憶された
ヴァージョン情報とを比較する比較手段を備え、この比
較手段の比較結果に基づき、メモリカードに記憶された
プログラムが、不揮発性メモリに記憶されたプログラム
を更新したプログラムであることを示すときには、メモ
リカードから読み出されたプログラムを不揮発性メモリ
に記憶させる構成としている。

【００１１】すなわち、メモリカードに記憶されたプロ
グラムが、不揮発性メモリに記憶されたプログラムを更
新したプログラムであるときにのみ、メモリカードに記
憶されたプログラムが不揮発性メモリに書き込まれ、そ
の他の場合には、不揮発性メモリのプログラムは変更さ
れない。これにより、プログラムの不要な書き換えを防
止することが可能となる。

【００１２】また、上記構成に加え、前記不揮発性メモ
リを、コマンドによって部分的なデータの消去が可能で
あるとともに、コマンドによってデータの書き込みが可
能であるフラッシュＲＯＭとしている。

【００１３】すなわち、コマンドを与えるのみで、デー
タの消去や書き込みができるので、動作電源とは異なる
電圧を発生する電圧発生回路が不要となる。

【００１４】

【発明の実施の形態】以下に本発明の実施例の形態を、
図面を参照しつつ説明する。

【００１５】図１は、本発明に係る情報処理装置の一実
施形態の電気的構成を示すブロック線図であり、具体的
には、通信計測装置を示している。

【００１６】図において、ＣＰＵ１には、データバス、
アドレスバス、およびコントロールバスからなるバスラ
イン１０１が接続されている。そして、バスライン１０
１には、６４本のデータバスを介して、ＲＡＭ２が接続
されている。また、バスライン１０１には、１６本のデ
ータバスを介して、フラッシュＲＯＭ３が接続されると
ともに、１６本（対象となるメモリカード１５によっ
て、８本のデータバスとすることが可能）のデータバス
を介して、カードインタフェース５が接続されている。

【００１７】また、バスライン１０１には、バッファメ
モリ４、ＬＥＤ部６、ＡＵＸインタフェース７、ＬＣＤ
ドライバ８、信号変換回路１０、およびキーボード１２
が接続されている。

【００１８】メモリカード１５は、ＣＰＵ１に通信計測
装置２１としての機能を実行させるためのプログラムで
あるファームウエアが記憶されるとともに、記憶された
ファームウエアのヴァージョンを示すヴァージョン情報
が記憶されるブロックとなっている。そして、このメモ
リカード１５がカードインタフェース５に接続されたと
き（カードインタフェース５のスロットに挿入されたと
き）には、記憶したファームウエアとヴァージョン情報
とを、カードインタフェース５の側に出力する。なお、
メモリカード１５は、具体的には、ＡＴＡカードとなっ
ている。

【００１９】カードインタフェース５は、メモリカード
１５が接続されるインタフェースとなっており、具体的
には、ＰＣＭＣＩＡ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔ
ｅｒＭｅｍｏｒｙＣａｒｄＩｎｔｅｒｎａｔｉｏｎ
ａｌＡｓｓｏｃｉａｔｉｏｎ）インタフェースとなっ
ている。

【００２０】ＲＡＭ２は、ＣＰＵ１から見たとき、メイ
ンメモリとなるブロックであり、ＳＲＡＭ（ＤＲＡＭと
することが可能）によって構成されている。そして、メ
モリカード１５がカードインタフェース５に接続された
ときには、メモリカード１５から読み出されたファーム
ウエアが一時的に記憶される。

【００２１】ＡＵＸインタフェース７は、コンピュータ
等の外部装置１６を接続するための補助的なインタフェ
ースとなっている。そのため、外部装置１６から出力さ
れるデータの受信、等を行う。

【００２２】ＲＳ２３２Ｃインタフェース１１は、通信
計測の対象となる対象装置（加工装置や押出成形機等）
１７との間において、ＲＳ２３２Ｃの通信回線を用いた
通信を行うためのインタフェースとなっている。

【００２３】信号変換回路１０は、ＲＳ２３２Ｃインタ
フェース１１を介して導かれたシリアルデータを電圧変
換するとともに、電圧変換したシリアルデータをパラレ
ルデータに変換するブロックとなっている。また、バス
ライン１０１を介して導かれたパラレルデータをシリア
ルデータに変換するとともに、変換したシリアルデータ
を電圧変換し、ＲＳ２３２Ｃインタフェース１１に送出
する。

【００２４】バッファメモリ４は、ＲＳ２３２Ｃインタ
フェース１１と信号変換回路１０とを介して導かれた対
象装置１７からのデータを、一時的に記憶するためのメ
モリとなっている。また、信号変換回路１０とＲＳ２３
２Ｃインタフェース１１とを介して、対象装置１７に送
信するためのデータを一時的に記憶する。

【００２５】フラッシュＲＯＭ３は、請求項記載の不揮
発性メモリとなっており、データの消去時および書き込
み時の双方においても、５Ｖの単一電源によって動作す
るブロックとなっている。すなわち、５Ｖの単一電源の
みが供給された状態において、部分的なデータ消去のコ
マンドが与えられたときには、内部の該当部分のデータ
を消去する。また、書き込みのコマンドが与えられたと
きには、コマンドに続くデータを内部に書き込む。

【００２６】なお、フラッシュＲＯＭ３の内部は、図３
に示すように、セットアッププログラムのためのエリア
３０１と、ファームウエアのためのエリア３０２とに分
割されている。

【００２７】詳細には、エリア３０１に記憶されるセッ
トアッププログラムは、ファームウエア（ファームウエ
アのヴァージョン情報を含む）をエリア３０２に書き込
むためのプログラムとなっている。また、エリア３０２
には、通信計測装置２１としての動作をＣＰＵ１に実行
させるためのファームウエアと、このファームウエアの
ヴァージョンを示すヴァージョン情報とが記憶される。

【００２８】ＬＥＤ部６は、複数のＬＥＤ素子およびこ
のＬＥＤ素子を駆動する駆動回路等を主要部として構成
されたブロックとなっており、ＣＰＵ１からの設定に対
応したＬＥＤを点灯させる。また、ＬＣＤドライバ８
は、ＣＰＵ１からの設定に従って、ＬＣＤ９を駆動する
ためのブロックとなっている。

【００２９】キーボード１２は、ユーザが通信計測装置
２１の機能の設定に用いるデータを入力するためのブロ
ックとなっている。また、対象装置１７に送信するため
のデータ等が入力される。また、キーボード１２には、
フラッシュＲＯＭ３に記憶されたファームウエアを更新
するときなどに操作されるＳＨＩＦＴキーおよびＬＯＡ
Ｄキー（図示を省略）が設けられている。

【００３０】ＣＰＵ１は、フラッシュＲＯＭ３に記憶さ
れたファームウエアを実行するブロックとなっている。
すなわち、ＬＥＤ部６の表示、および、ＬＣＤ９の表示
をそれぞれ制御する。また、ＣＰＵ１は、信号変換回路
１０とＲＳ２３２Ｃインタフェース１１とを介して、対
象装置１７と通信を行うとともに、通信により得られた
データの処理等を行う。また、ＡＵＸインタフェース７
を介して、外部装置１６との間で通信を行う。また、キ
ーボード１２の入力操作に対応した動作を実行する。

【００３１】また、ＣＰＵ１は、フラッシュＲＯＭ３に
記憶されたセットアッププログラムを実行する。すなわ
ち、ファームウエアを記憶したメモリカード１５がカー
ドインタフェース５に接続されたときには、メモリカー
ド１５からファームウエアを読み出す。そして、読み出
したファームウエアをＲＡＭ２に記憶させる。また、Ｒ
ＡＭ２に記憶させたファームウエアをフラッシュＲＯＭ
３に書き込む。

【００３２】図２は、本実施形態の主要動作を示すフロ
ーチャートである。必要に応じて同図を参照しつつ、本
実施形態の動作を説明する。

【００３３】通信計測装置２１のファームウエアを更新
しようとするときには、更新されたファームウエアと、
このファームウエアのヴァージョンを示すヴァージョン
情報とを、図示されない装置を用いて、メモリカード１
５に記憶させる。そして後、ファームウエアとヴァージ
ョン情報とを記憶させたメモリカード１５を、カードイ
ンタフェース５に接続する。

【００３４】一方、セットアッププログラムは、キーボ
ード１２に特定の操作が入力された状態において、電源
が投入された場合、ファームウエアの変更を行うように
構成されている。また、キーボード１２に特定の操作が
入力されない状態において、電源が投入された場合、フ
ァームウエアを更新することなく、フラッシュＲＯＭ３
に既に記憶されたファームウエアを実行するように構成
されている。また、本実施形態におけるキーボード１２
への特定の操作は、ＳＨＩＦＴキーとＬＯＡＤキーとを
同時に押す操作となっている。

【００３５】以上のことから、メモリカード１５をカー
ドインタフェース５に接続した後には、ＳＨＩＦＴキー
とＬＯＡＤキーとを押した状態において、電源を投入す
る。電源が投入されると、ＣＰＵ１はセットアッププロ
グラムの実行を開始する。そのため、ＣＰＵ１は、直ち
に、ＳＨＩＦＴキーとＬＯＡＤキーとが同時に押された
状態にあるかどうかを判定する（ステップＳ１）。

【００３６】ＳＨＩＦＴキーとＬＯＡＤキーとが同時に
押された状態にないときには、ファームウエアの変更で
はないとして、ＣＰＵ１は、フラッシュＲＯＭ３に既に
記憶されていたファームウエアの実行を開始する。すな
わち、通常動作を開始する（ステップＳ１０）。

【００３７】一方、ＳＨＩＦＴキーとＬＯＡＤキーとが
同時に押されていた場合、ＣＰＵ１は、カードインタフ
ェース５にメモリカード１５が接続されているかどうか
を判定する（ステップＳ２）。カードインタフェース５
にメモリカード１５が接続されていない場合には、ＡＵ
Ｘインタフェース７を介した通信の許可モードに移行す
る（ステップＳ９）。そして後、フラッシュＲＯＭ３に
既に記憶されていたファームウエアの実行を開始する
（ステップＳ１０）。

【００３８】カードインタフェース５にメモリカード１
５が接続されていた場合、ＣＰＵ１は、メモリカード１
５にファームウエアが記憶されているかどうかを調べる
（ステップＳ３）。メモリカード１５にファームウエア
が記憶されていないときには、ファームウエアの更新が
できないので、フラッシュＲＯＭ３に既に記憶されてい
たファームウエアの実行を開始する（ステップＳ１
０）。

【００３９】一方、メモリカード１５にファームウエア
が記憶されていた場合、ＣＰＵ１は、メモリカード１５
からヴァージョン情報の読み出しを行う（ステップＳ
４）。そして、メモリカード１５から読み出したヴァー
ジョン情報と、フラッシュＲＯＭ３に既に記憶されてい
たヴァージョン情報とを比較する（ステップＳ５）。

【００４０】上記比較において、メモリカード１５に記
憶されたファームウエアのヴァージョンが、フラッシュ
ＲＯＭ３に既に記憶されていたファームウエアのヴァー
ジョンに等しいことが判明したとき、またはメモリカー
ド１５に記憶されたファームウエアのヴァージョンが、
フラッシュＲＯＭ３に既に記憶されていたファームウエ
アのヴァージョンより古いことが判明したときには、フ
ァームウエアを変更することなく、フラッシュＲＯＭ３
に既に記憶されていたファームウエアの実行を開始する
（ステップＳ１０）。

【００４１】一方、メモリカード１５に記憶されたファ
ームウエアのヴァージョンが、フラッシュＲＯＭ３に既
に記憶されていたファームウエアのヴァージョンより新
しいことが判明した場合、ＣＰＵ１は、メモリカード１
５からファームウエアの読み出しを行う。また、読み出
したファームウエアをＲＡＭ２に一時的に記憶させる
（ステップＳ６）。

【００４２】メモリカード１５に記憶されたファームウ
エアの全てをＲＡＭ２に記憶させると、ＣＰＵ１は、フ
ァームウエア用のエリア３０２内のデータを消去するた
めのコマンドを、フラッシュＲＯＭ３に送出する（セッ
トアッププログラムのためのエリア３０１は消去しな
い）。

【００４３】そして、エリア３０２の消去が終了する
と、ＣＰＵ１は、書き込みコマンドをフラッシュＲＯＭ
３に与え、フラッシュＲＯＭ３を書き込みモードに設定
する。そして後、ＲＡＭ２に記憶されたファームウエア
をフラッシュＲＯＭ３に書き込む。その結果、フラッシ
ュＲＯＭ３のファームウエアは、新しいヴァージョンの
ファームウエアに変更される（ステップＳ７）。この
後、ＣＰＵ１は自身をリセットする（ステップＳ８）。

【００４４】ステップＳ８によるリセットが解除された
ときには、ＣＰＵ１は、フラッシュＲＯＭ３に記憶され
た新しいヴァージョンのファームウエアの実行を開始す
る（ステップＳ１０）。

【００４５】なお、上記したように、フラッシュＲＯＭ
３のファームウエアを更新するための動作（ステップＳ
１〜Ｓ９）は、セットアッププログラムによる動作とな
っている。また、セットアッププログラムは、フラッシ
ュＲＯＭ３のエリア３０１に記憶されたプログラムであ
るため、変更可能となっている。

【００４６】従って、ＥＰＲＯＭを設け、このＥＰＲＯ
Ｍに、セットアッププログラムを更新するためのプログ
ラムを格納する場合では、ＥＰＲＯＭの内容を変更する
ことなく、セットアッププログラムを変更することが可
能になる。

【００４７】なお、本発明は上記実施形態に限定され
ず、情報処理装置を通信計測装置２１とした場合につい
て説明したが、その他の任意の装置（例えば、加工機械
を制御するための制御装置等）にも、同様に適用するこ
とが可能となっている。

【００４８】

【発明の効果】以上説明したように、本発明に係る情報
処理装置は、カードインタフェースを介して、メモリカ
ードから読み出されたプログラムを記憶する不揮発性メ
モリと、この不揮発性メモリに記憶されたプログラムを
実行するＣＰＵとを備えた構成としている。従って、更
新するためのプログラムが記憶されたメモリカードを、
カードインタフェースに接続する操作を行うのみで、Ｃ
ＰＵによって実行されるプログラムが変更されるため、
外部機器を準備することなく、プログラムの変更を行う
ことができる。

【００４９】また、前記不揮発性メモリには、この不揮
発性メモリに記憶されたプログラムのヴァージョンを示
すヴァージョン情報が記憶されるとともに、前記メモリ
カードには、このメモリカードに記憶されたプログラム
のヴァージョンを示すヴァージョン情報が記憶されてお
り、前記メモリカードから読み出されたヴァージョン情
報と前記不揮発性メモリに記憶されたヴァージョン情報
とを比較する比較手段を備え、この比較手段の比較結果
に基づき、メモリカードに記憶されたプログラムが、不
揮発性メモリに記憶されたプログラムを更新したプログ
ラムであることを示すときには、メモリカードから読み
出されたプログラムを不揮発性メモリに記憶させてい
る。従って、メモリカードに記憶されたプログラムが、
不揮発性メモリに記憶されたプログラムを更新したプロ
グラムであるときにのみ、メモリカードに記憶されたプ
ログラムが不揮発性メモリに書き込まれるので、プログ
ラムの不要な書き換えを防止することができる。

【００５０】さらに、前記不揮発性メモリを、コマンド
によって部分的なデータの消去が可能であるとともに、
コマンドによってデータの書き込みが可能であるフラッ
シュＲＯＭとしている。従って、コマンドを与えるのみ
で、データの消去や書き込みができるので、動作電源と
は異なる電圧を発生する電圧発生回路を不要とすること
ができる。

【図面の簡単な説明】

【図１】本発明に係る情報処理装置の一実施形態の電気
的構成を示すブロック線図である。

【図２】実施形態の主要動作を示すフローチャートであ
る。

【図３】不揮発性メモリのエリアの割り付けを示す説明
図である。

【符号の説明】

１ＣＰＵ２プログラムを一時的に記憶するＲＡＭ３フラッシュＲＯＭ（不揮発性メモリ）５カードインタフェース１５メモリカード２１通信計測装置（情報処理装置）Ｓ５比較手段を構成するステップ

Claims

【特許請求の範囲】

【請求項１】プログラムが記憶されたメモリカードが
接続されるカードインタフェースを備えた情報処理装置
において、前記カードインタフェースを介して、前記メモリカード
から読み出された前記プログラムを記憶する不揮発性メ
モリと、前記不揮発性メモリに記憶されたプログラムを実行する
ＣＰＵとを備えたことを特徴とする情報処理装置。
【請求項２】前記不揮発性メモリには、この不揮発性
メモリに記憶されたプログラムのヴァージョンを示すヴ
ァージョン情報が記憶されるとともに、前記メモリカー
ドには、このメモリカードに記憶されたプログラムのヴ
ァージョンを示すヴァージョン情報が記憶されており、前記メモリカードから読み出されたヴァージョン情報と
前記不揮発性メモリに記憶されたヴァージョン情報とを
比較する比較手段を備え、この比較手段の比較結果に基づき、メモリカードに記憶
されたプログラムが、不揮発性メモリに記憶されたプロ
グラムを更新したプログラムであることを示すときに
は、メモリカードから読み出されたプログラムを不揮発
性メモリに記憶させることを特徴とする請求項１記載の
情報処理装置。
【請求項３】前記不揮発性メモリを、コマンドによっ
て部分的なデータの消去が可能であるとともに、コマン
ドによってデータの書き込みが可能であるフラッシュＲ
ＯＭとしたことを特徴とする請求項１または請求項２記
載の情報処理装置。