JP2001208809A - 論理回路の故障箇所推定システムおよびその方法並びにプログラムを記録した機械読み取り可能な記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】階層的に定義されているゲートを含む論理回路
の故障箇所推定において、ゲートに対する故障推定専用
のデータベースを作成することなく、基本ゲートで記述
されたゲートの回路構成を参照して故障箇所推定可能と
するシステムの提供。 【解決手段】期待値設定手段23が対象ゲートの論理回路
内部の期待値を出力方向の含意操作により求め、論理状
態推定手段24が対象ゲートの論理回路内部の論理状態を
入出力方向の含意操作により求め、両者を比較すること
で対象ゲート内部の故障伝搬経路を求め、仮決定線検索
手段25では論理回路構成記憶部41に記録された対象ゲー
トの回路構成と論理状態記憶部42に記録された対象ゲー
トの内部の期待値と論理状態を参照して仮決定の対象と
する対象ゲートの入力端子を検索し、仮決定線が検出さ
れず対象ゲートが確定ゲートであると判定した時は関係
故障端子設定手段26で論理回路構成記憶部41に記録され
た対象ゲートの回路構成と論理状態記憶部42に記録され
た対象ゲートの内部の期待値と論理状態を参照し対象ゲ
ートの入出力端子における関係故障端子を求める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路の故障箇
所推定技術に関し、特に、階層的に定義されたゲートを
含む論理回路の故障箇所を推定に用いて好適な故障箇所
推定システム及び方法と装置並びに記録媒体に関する。

【０００２】

【従来の技術】故障箇所推定システムは、故障出力を含
む出力パターンを満足するような故障が伝搬している可
能性のある経路を推定し、その情報を基にして故障箇所
を推定するものであり、例えば特開平０８−１４６０９
３公報（特許第２６５５１０５号）、特開平１０−０６
２４９４公報等に記載されているように、順序回路の故
障箇所推定システムの一部として利用可能である。前記
公報等に記載された技術は、故障出力端子から入力方向
に故障伝搬経路を推定する経路追跡手法に基づく故障箇
所の推定システムである。

【０００３】故障伝搬経路を推定する際には、回路内の
各ノード（ゲート、信号線、端子）の論理状態を求める
必要がある。具体的な回路に即して説明する。図１８
に、ＮＡＮＤゲートのみで構成されているベンチマーク
回路Ｃ１７を示す。以下では、図１８の回路において、
Ｌ２２＝１，Ｌ２３＝１が与えられた時の故障伝搬経路
の推定方法を、本発明者が既に特開平１１−１５３６４
６号公報において提案した故障伝搬経路抽出方法に従っ
て説明する。なお、図１８において、括弧（）内に示し
た数字は、各信号線の期待値を表している。

【０００４】最初に、Ｌ２２＝１、Ｌ２３＝１によって
含意される信号線の状態はないので、論理の仮定をおく
信号線を検索する。前記特開平１１−１５３６４６号公
報の故障伝搬経路抽出方法によると、論理の仮定は故障
信号線に接続し、かつ、状態の確定していないゲート
（未確定ゲート）の入力信号線におく。

【０００５】２入力ＮＡＮＤゲートの入出力方向の含意
操作を、図２０に示す。出力信号線の論理値が“１”、
入力信号線の論理値が２つとも“Ｘ”である時は入力信
号線のどちらかの論理値が“０”であるはずであるが確
定していないので、未確定ゲートと判断する。

【０００６】図１８に示す例では、故障信号線Ｌ２３に
接続したゲートＧ２３の入力信号線の一つＬ１６に論理
値“０”を仮定する。Ｌ１６＝０と仮定したことによ
り、Ｇ１６の含意操作によって、Ｌ２＝１，Ｌ１１＝１
が含意される。これ以降、含意操作と、論理の仮定とを
繰り返すことにより、図１９に示す決定木のように、２
箇所の信号線に論理値を仮定して３つの論理状態が求ま
る。求めた回路内の論理状態は、図１９の四角で囲んだ
部分に（Ｌ１，Ｌ２，Ｌ３，Ｌ６，Ｌ７，Ｌ１０，Ｌ１
１，Ｌ１６，Ｌ１９，Ｌ２２，Ｌ２３）の順序で各信号
線の論理値を記述している。論理値の下の下線は、期待
値と異なる故障伝搬経路を表している。

【０００７】以上の方法によって求めた故障伝搬経路上
の信号線は、論理回路の故障出力に故障状態を伝搬する
起点である故障箇所の候補となる。

【０００８】前記特開平０８−１４６０９３公報、およ
び前記特開平１０−０６２４９４公報には、ルールに従
って推定した故障伝搬経路に重みを設定して故障候補の
優先順位を付ける方法が記載されている。その一例につ
いて説明する。例えば図２１に示した故障伝搬経路が求
まっているものとする。このとき、各経路に故障が存在
しているときに誤り状態が伝搬する可能性のある故障出
力端子の数を重みとして計算すると、図２１において、
括弧（）内の数字が得られる。

【０００９】この重みは、故障出力端子の情報を入力方
向に伝達することで得ることができる。経路ｐ１は、４
つの故障出力端子（Ｆ１，Ｆ２，Ｆ３，Ｆ４）に故障を
伝搬する可能性があり、重みは最大の値４となるため、
故障は経路ｐ１に存在する可能性が高いと判断すること
ができる。

【００１０】以上のように、経路追跡による故障箇所の
推定処理には、各ゲートにおいて、（１）各ゲートの機
能に基づいた入出力方向の含意操作、（２）未確定ゲー
トの判定と仮定をおく信号線の検索処理、（３）関係す
る故障出力端子の情報の入力側への伝達処理、の上記３
つの処理が必要となる。

【００１１】従来、ユーザが定義したゲートを含む論理
回路を対象として、経路追跡に基づく故障箇所の推定を
行う場合には、あらかじめ、ゲート毎に、前記３つの処
理を実現するためのデータベースをユーザが用意し、シ
ステムに組み込むことが必要とされていた。ユーザが定
義したゲートについては、論理シミュレーション用の階
層的な回路構成は用意されているが、故障箇所推定処理
が定義されたデータベースが用意されていない。

【００１２】そのため、ユーザ定義のゲートの数が多く
なると、準備するデータベースは膨大となり、極めて手
間のかかる作業となる。また、フリップフロップ（Ｆ
Ｆ)のように、入出力端子の論理状態が時刻をまたがる
ような複雑な処理を考慮する必要があり、設計者とは異
なる故障解析者がデータベースを準備することは、容易
ではない。

【００１３】回路設計環境では、ユーザが定義したゲー
トは、ＡＮＤやＮＡＮＤ等の推定処理可能な基本ゲート
によって階層的な回路構成がVerilog等のハードウェハ
記述言語により記述されてライブラリ化されており、回
路設計者以外の者でも、論理シミュレーションを行うこ
とができる環境が整っている。

【００１４】論理シミュレーションにおけるゲートの処
理は、ゲート入力端子の論理値が決まれば、ゲート出力
論理状態が一意に定まるため、出力方向の含意操作処理
のみで実現できる。しかしながら、故障箇所の推定処理
に必要な未確定ゲートの判定処理や関係故障出力端子の
情報の伝達処理は、出力方向の含意操作処理のみでは実
現できない。

【００１５】

【発明が解決しようとする課題】上記したように、従来
の故障推定システムは下記記載の問題点を有している。

【００１６】第１の問題点は、階層的に定義されたゲー
トを含む論理回路の故障箇所処理を行う場合には、故障
箇所推定処理用の特別なデータベースを作成する必要が
ある、ということである。

【００１７】その理由は、故障箇所推定処理の階層的に
定義されたゲートの処理において、入出力方向の含意操
作、仮決定信号線検索処理、および、故障端子情報伝達
処理が不可欠な処理で、故障箇所推定装置には基本ゲー
トのデータベースしか用意されていない、ためである。

【００１８】第２の問題点は、論理シミュレーション用
に用意されている基本ゲートからなる回路構成を記述し
たゲートのライブラリを故障箇所推定処理に利用するこ
とができない、ということである。

【００１９】その理由は、故障箇所推定処理に不可欠な
入出力方向の含意操作、仮決定信号線検索処理、およ
び、故障端子情報伝達処理の３つの処理をライブラリを
利用して実現する方法がないためである。

【００２０】第３の問題点は、階層的に定義されたＦＦ
(Flip Flop)の故障箇所推定処理用のデータベースの作
成が容易ではない、ということである。

【００２１】その理由は、ＦＦ(Flip Flop)の入出力端
子の論理状態は、２つ以上の時刻に関係するので、処理
が複雑なためである。

【００２２】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、故障箇所推定処理
専用のデータベースを作成することを不要とする故障箇
所推定システム及び方法並びに記録媒体を提供すること
にある。

【００２３】本発明の他の目的は、論理シミュレーショ
ン用に階層的に定義された回路構造からなるゲートのラ
イブラリを利用可能とした故障箇所推定システム及び方
法並びに記録媒体を提供することにある。

【００２４】本発明の他の目的は、新規ＦＦの故障箇所
推定処理用のデータベースを作成することを不要とした
故障箇所推定システム及び方法並びに記録媒体を提供す
ることにある。これ以外の本発明の目的、特徴、利点等
は、以下の説明から、当業者には直ちに明らかとされる
であろう。

【００２５】

【課題を解決するための手段】前記目的を達成する本発
明の故障箇所推定システムは、基本ゲートで階層的に記
述された対象ゲートの回路構造を利用して、前記対象ゲ
ートの入出力端子および内部の論理状態を推定し、未確
定ゲートおよび論理の仮定をおく端子を検索し、入出力
端子の関係故障端子情報を設定する、ようにしたもので
ある。

【００２６】より具体的には、対象ゲートの入出力端子
および内部の論理状態を推定する期待値設定手段（図１
の２３）、および、論理状態設定手段（図１の２４）
と、論理矛盾が生じない場合に論理の仮決定を行う対象
となる対象ゲートの端子を検索する仮決定線検索手段
（図１の２５）と、対象ゲートの入出力端子の関係故障
端子情報を入力側へ伝達する関係故障端子設定手段（図
１の２６）とを有する。

【００２７】本発明は、故障出力端子に関係する部分回
路を抽出し、部分回路内の故障伝搬経路を推定し、必要
があれば、さらに入力側に部分回路を抽出して、全ての
故障伝搬経路を推定した後で、推定した経路の接続情報
を基に、経路上の故障候補の優先順位（故障らしさ）を
計算して、論理回路内の故障候補のリストを出力するも
のである。

【００２８】本発明の故障箇所推定システムは、第２の
観点（aspect）において、基本ゲートで階層的に記述さ
れた対象ゲートの回路構造を利用して、対象ゲート内部
の故障伝搬経路を全て推定し、その時の論理の仮定をお
く端子と論理状態を求め、入出力端子の関係故障端子情
報を設定する。

【００２９】より具体的には、対象ゲートの入出力端子
および内部の期待値を設定する期待値設定手段（図７の
２３）と、対象ゲート内部の故障伝搬経路を全て推定す
る故障伝搬経路推定手段（図７の２７）と、対象ゲート
の入出力端子の関係故障端子情報を入力側へ伝達する関
係故障端子設定手段（図７の２６）とを有する。

【００３０】本発明の故障箇所推定システムは、さらに
第３の観点において、基本ゲートおよび基本ＦＦで階層
的に記述された対象ゲートの回路構造を利用して、２つ
の時刻の対象ゲートの入出力端子および内部の論理状態
を推定し、論理の仮定をおく端子を検索し、入出力端子
の関係故障端子情報を設定する。

【００３１】より具体的には、対象ゲート内部の基本Ｆ
Ｆを検索する基本ＦＦ検索手段（図９の３１）と、２つ
の時刻の対象ゲートの入出力端子および内部の論理状態
を推定する期待値設定手段（図９の２３）、および、論
理状態設定手段（図９の２４）と、論理矛盾が生じない
場合に、対象ゲート内部の２つの時刻の論理状態を参照
して、論理の仮決定を行う対象となる端子を検索する第
２の仮決定線検索手段（図９の３５）と、２つの時刻に
またがった故障伝搬経路を追跡して、対象ゲートの入出
力端子の関係故障端子情報を入力側へ伝達する第２の関
係故障端子設定手段（図９の３６）とを有する。

【００３２】本発明において、前記期待値設定手段は、
入力装置から入力された入出力端子の期待値と、論理回
路構成記憶部に記憶されている対象ゲートの回路構成を
参照して、基本ゲートで構成された対象ゲート内部の期
待値を計算し、論理状態記憶部に記録する。期待値を求
める処理は入力状態から出力状態を求める出力方向の含
操作を行うことで処理する。

【００３３】本発明において、前記論理状態推定手段
は、入力装置から入力された入出力端子の論理値と、論
理回路構成記憶部に記憶されている対象ゲートの回路構
成を参照して、基本ゲートで構成された対象ゲート内部
の論理状態を計算し、論理状態記憶部に記録する。論理
状態の計算は、入出力方向の含意操作を行うことで処理
する。

【００３４】本発明において、前記仮決定線検索手段
は、論理回路構成記憶部に記憶されている対象ゲートの
回路構成と、論理状態記憶部に記録された対象ゲートの
内部の期待値と論理状態を参照して、対象ゲート内部の
未確定ゲートを検索し、未確定ゲートにおいて論理状態
が定まっていない入力信号線を検索し、さらに、その入
力信号線から論理状態が定まっていない信号線を入力方
向に追跡して、論理の仮定を行う対象ゲートの入力端子
を検索する。

【００３５】本発明において、前記関係故障端子設定手
段は、論理回路構成記憶部に記憶されている対象ゲート
の回路構成と、論理状態記憶部に記録された対象ゲート
の内部の期待値と論理状態を参照して、対象ゲートにお
ける故障出力端子を検索し、故障出力端子から期待値と
論理値が異なる故障伝搬経路を入力方向に追跡し、故障
伝搬経路の出力側の故障出力端子に設定されている関係
故障端子の情報を故障伝搬経路の入力側の故障入力端子
に追加する。

【００３６】本発明において、故障伝搬経路推定手段
は、論理回路構成記憶部に記憶されている対象ゲートの
回路構成と、論理状態記憶部に記録された対象ゲートの
内部の期待値と論理状態を参照して、対象ゲート内部の
論理状態および故障伝搬経路を推定する。

【００３７】本発明において、基本ＦＦ検索手段は、論
理回路構成記憶部に記憶されている対象ゲートの回路構
成を参照して、対象ゲートの回路の基本ＦＦを検索し、
回路内の基本ＦＦの位置を検索する。

【００３８】本発明において、第２の仮決定線検索手段
は、論理回路構成記憶部に記録された対象ゲートの回路
構成と、論理状態記憶部に記録された対象ゲートの内部
の２つの時刻の期待値と論理状態を参照して、対象ゲー
ト内部の未確定ゲートを検索し、未確定ゲートにおいて
論理状態が定まっていない入力信号線を検索し、さら
に、その入力信号線から論理状態が定まっていない信号
線を入力方向に追跡して、論理の仮定を行う対象ゲート
の入力端子を検索する。信号線の追跡の際に基本ＦＦに
到達した場合は、基本ＦＦの入力クロック信号を参照し
て、時刻を遡って追跡を続ける。

【００３９】本発明において、第２の関係故障端子設定
手段は、論理回路構成記憶部に記録された対象ゲートの
回路構成と、論理状態記憶部に記録された対象ゲートの
内部の２つの時刻の期待値と論理状態を参照して、対象
ゲートにおける故障出力端子を検索し、故障出力端子か
ら期待値と論理値が異なる故障伝搬経路を入力方向に追
跡し、故障伝搬経路の出力側の故障出力端子に設定され
ている関係故障端子の情報を故障伝搬経路の入力側の故
障入力端子に追加する。故障伝搬経路の追跡の際に基本
ＦＦに到達した場合は、基本ＦＦの入力クロック信号を
参照して、時刻を遡って追跡を続ける。

【００４０】

【発明の実施の形態】本発明の実施の形態について図面
を参照して詳細に説明する。本発明は、基本ゲートで回
路構成が記述されたゲートの故障箇所推定システム、ま
たは、順序回路の故障箇所推定装置の一部として各ゲー
トの処理を担当する装置として機能する。そして、論理
状態の含意操作処理、仮決定線判定処理、関係故障出力
端子設定処理を、基本ゲートによって記述された回路構
成を参照して行うことを可能としている。

【００４１】［発明の実施の形態１］図１は、本発明の
第１の実施の形態をなす装置の構成を示す図である。図
１を参照すると、本発明の一実施の形態は、キーボー
ド、または、上位の故障箇所推定装置のインターフェー
ス部である入力装置１と、プログラム制御により動作す
るデータ処理装置２と、情報を記憶する記憶装置４と、
ディスプレイ装置や印刷装置、または、上位の故障箇所
推定装置のインターフェース部である出力装置５と、を
含む。

【００４２】記憶装置４は、論理回路構成記憶部４１
と、論理状態記憶部４２とを備えている。

【００４３】論理回路構成記憶部４１には、各ゲートの
回路構成、すなわち、 ・基本ゲートの種類、 ・ゲート内部の基本ゲートと信号線の接続関係、およ
び、 ・基本ゲートの含意操作のルール、 があらかじめ記憶されている。

【００４４】論理状態記憶部４２には、 ・処理中の各信号線における論理状態、および、 ・回路が正常である時の各信号線の論理状態（期待値） が記憶される。

【００４５】データ処理装置２は、初期設定手段２１
と、入出力状態設定手段２２と、期待値設定手段２３
と、論理状態推定手段２４と、仮決定線検索手段２５
と、関係故障端子設定手段２６とを備える。

【００４６】初期設定手段２１は、入力装置１から与え
られた対象ゲートの種類から、論理回路構成記憶部４１
を参照して論理回路構成を選択し、初期設定を行う（図
４のステップＡ１）。

【００４７】入出力状態設定手段２２は、論理回路構成
記憶部４１を参照して、入力装置１から与えられた対象
ゲートの入出力端子の期待値と論理値、および、関係故
障端子情報を回路構成の入出力端子に設定し、論理状態
記憶部４２に記録する（図４のステップＡ２）。

【００４８】期待値設定手段２３は、入出力状態設定手
段２２によって設定され、論理状態記憶部４２に記録さ
れた入出力端子の期待値と、論理回路構成記憶部４１を
参照して、基本ゲートで構成された対象ゲート内部の期
待値を求め、論理状態記憶部４２に記録する（図４のス
テップＡ３）。期待値を求める処理は、入力状態から出
力状態を求める出力方向の含意操作を行うことで処理す
る。

【００４９】論理状態推定手段２４は、入出力状態設定
手段２２で設定し、論理状態記憶部４２に記録された入
出力端子の論理値と、論理回路構成記憶部４１を参照し
て、基本ゲートで構成された対象ゲート内部の論理状態
を計算し、論理状態記憶部４２に記録する（図４のステ
ップＡ４）。論理状態の計算は、入出力方向の含意操作
を行うことで処理する。推定途中で論理矛盾が検出され
れば（図４のステップＡ５のＹ分岐）、処理を終了す
る。

【００５０】仮決定線検索手段２５は、論理回路構成記
憶部４１に記録された対象ゲートの回路構成と、論理状
態記憶部４２に記録された対象ゲートの内部の期待値と
論理状態とを参照して、仮決定の対象とする入力端子を
検索する（図４のステップＡ６）。ここで求めた仮決定
の対象とする対象ゲートの入力端子を、出力装置５に出
力し、処理を終了する。仮決定線が見つからない場合に
は（図４のステップＡ７のＮ分岐）、関係故障端子設定
手段２６に処理を移る。

【００５１】関係故障端子設定手段２６は、論理回路構
成記憶部４１に記録された対象ゲートの回路構成と、論
理状態記憶部４２に記録された対象ゲートの内部の期待
値と論理状態とを参照して、対象ゲートの入出力端子に
おける関係故障端子を求め（ステップＡ７）、出力装置
５に出力し、処理を終了する。

【００５２】次に図２を参照して、本発明の一実施の形
態における、仮決定線検索手段２５の構成について詳細
に説明する。図２を参照すると、仮決定線検索手段２５
は、未確定ゲート検索手段２５１と、仮決定候補検索手
段２５２と、仮決定入力端子検索手段２５３と、を備え
ている。

【００５３】未確定ゲート検索手段２５１は、論理回路
構成記憶部４１に記録された回路構成と基本ゲートの含
意操作のルールと、論理状態記憶部４２に記憶された対
象ゲート内部の各信号線の論理値とを参照して、故障伝
搬経路に出力端子が接続されている未確定ゲートを検索
する。例えば、ＮＡＮＤゲートの場合、出力信号が
“１”の時に入力信号が定まっていない時には、入力信
号の少なくとも一つが“０”であることは分かっている
が、どの入力信号が“０”であるかについては未確定で
あるので、そのようなゲートは「未確定ゲート」と判断
する。

【００５４】仮決定候補検索手段２５２は、論理回路構
成記憶部４１と論理状態記憶部４２を参照して、未確定
ゲート検索手段２５１で検索した未確定ゲートにおい
て、論理状態が定まっていない入力端子を仮決定候補と
して検索する。

【００５５】仮決定入力端子検索手段２５３は、論理回
路構成記憶部４１と論理状態記憶部４２とを参照して、
対象ゲートの回路において、仮決定候補検索手段２５２
で検索された仮決定候補子から、対象ゲートの入力端子
に到達するまで、論理状態が定まっていない（“Ｕ”
（Unknown）または“Ｘ”の）信号線を入力方向にトレ
ースし、到達した対象ゲートの入力端子の一つを仮決定
端子とする。

【００５６】次に図３を参照して、本発明の一実施の形
態における関係故障端子設定手段２６の構成について詳
細に説明する。図３を参照すると、関係故障端子設定手
段２６は、故障出力端子検索手段２６１と、故障伝搬経
路追跡手段２６２と、関係故障ゲート端子設定手段２６
３と、を備えている。

【００５７】故障出力端子検索手段２６１は、論理回路
構成記憶部４１に記録された回路構成と、論理状態記憶
部４２に記憶された対象ゲートの論理値と期待値とを参
照して、対象ゲートの出力端子において出力の論理値と
期待値とが互いに異なる故障出力端子を検索する。

【００５８】故障伝搬経路追跡手段２６２は、論理回路
構成記憶部４１と論理状態記憶部４２とを参照して、故
障出力端子検索手段２６１において検索した故障出力端
子を起点として、対象ゲートの入力端子に到達するまで
故障伝搬経路を入力方向に追跡する。

【００５９】関係故障ゲート端子設定手段２６３は、論
理回路構成記憶部４１と論理状態記憶部４２とを参照し
て、故障伝搬経路追跡手段２６２において追跡した故障
伝搬経路の出力側の故障出力端子に設定されている関係
故障端子の情報を入力側の故障入力端子に追加する。

【００６０】これらの装置は、ライブラリチップとし
て、故障推定装置に組み込むことで、容易に高機能化を
図ることができる。また、記憶装置４をメモリで構成し
てシステムＬＳＩとして組み込むことにより、高速処理
が期待できる。

【００６１】図４乃至図６は、本発明の第１の実施の形
態の処理手順を示す流れ図である。図１乃至図６を参照
して、本発明の第１の実施の形態の動作について説明す
る。

【００６２】初期設定手段２１において、入力装置１か
ら与えられた対象ゲートの種類の情報から、論理回路構
成記憶部４１に記録された対象ゲートの論理回路構成を
選択し、初期化を行う（図４のステップＡ１）。

【００６３】次に、入力状態設定手段２２において、入
力装置１から与えられた入出力端子の論理値と期待値、
および、関係故障端子情報を初期設定手段２１で選択し
た論理回路構成の入出力端子に設定し、論理状態記憶部
４２に記録する（ステップＡ２）。

【００６４】次に、期待値設定手段２３において、対象
ゲートの論理回路内部の期待値を出力方向の含意操作に
より求める（ステップＡ３）。

【００６５】次に、論理状態推定手段２４において、対
象ゲートの論理回路内部の論理状態を入出力方向の含意
操作により求める。

【００６６】図４のステップＡ３で求めた期待値と比較
することで、対象ゲート内部の故障伝搬経路を求めるこ
とができる（ステップＡ４）。

【００６７】処理途中で論理矛盾が生じた場合は処理を
終了する（ステップＡ５）。

【００６８】図４のステップＡ４で論理矛盾が生じない
場合には、仮決定線検索手段２５において、論理回路構
成記憶部４１に記録された対象ゲートの回路構成と、論
理状態記憶部４２に記録された対象ゲートの内部の期待
値と論理状態を参照して、仮決定の対象とする対象ゲー
トの入力端子を検索する（ステップＡ６）。

【００６９】仮決定線を検出した場合は、求めた仮決定
の対象とする入力端子を出力装置５に出力し、処理を終
了する（ステップＡ７）。

【００７０】ここで、仮決定の対象となる対象ゲートの
入力端子を検出した場合には、対象ゲートが未確定ゲー
トであることを意味する。

【００７１】逆に、検出しなかった場合には対象ゲート
が確定ゲートであることを意味し、仮決定の必要がな
い。

【００７２】図４のステップＡ６で仮決定線が検出され
ず、対象ゲートが確定ゲートであると判定した時には、
関係故障端子設定手段２６において、論理回路構成記憶
部４１に記録された対象ゲートの回路構成と、論理状態
記憶部４２に記録された対象ゲートの内部の期待値と論
理状態を参照して、対象ゲートの入出力端子における関
係故障端子を求め、出力装置５に出力し、処理を終了す
る（ステップＡ８）。

【００７３】図５は、ステップＡ６の仮決定線検索処理
の処理手順を示す流れ図である。図２と図５の流れ図を
参照して、仮決定線検索手段２５の処理について詳細に
説明する。

【００７４】最初に、ステップＢ１において、論理回路
構成記憶部４１に記録された回路構成と基本ゲートの含
意操作のルールと論理状態記憶部４２に記憶された対象
ゲート内部の各信号線の論理値とを参照して、故障伝搬
経路に出力端子が接続している未確定ゲートを検索す
る。例えば、ＮＡＮＤゲートの場合、出力信号が“１”
の時に入力信号が定まっていない時には、入力信号の少
なくとも一つが“０”であるが、どの入力信号が“０”
であるか未確定であるので、そのゲートは「未確定ゲー
ト」と判断する。

【００７５】次に、ステップＢ２の判定では、ステップ
Ｂ１で、未確定ゲートを検出したかどうかで条件分岐
し、検出した場合には、ステップＢ３に処理を移し、検
出されない場合には、仮決定線検索処理（ステップＡ
６）を終了する。

【００７６】次に、仮決定候補検索手段２５２におい
て、論理回路構成記憶部４１と論理状態記憶部４２を参
照して、未確定ゲート検索手段２５１で検索した未確定
ゲートにおいて、論理状態が定まっていない入力端子を
仮決定候補として検索する（ステップＢ３）。

【００７７】仮決定入力端子検索手段２５３は、論理回
路構成記憶部４１と論理状態記憶部４２とを参照して、
ステップＢ３において求めた仮決定候補から、対象ゲー
トの入力端子に到達するまで、論理状態が定まっていな
い信号線を入力方向にトレースし、到達した対象ゲート
の入力端子の一つを仮決定端子とする。

【００７８】上位の故障箇所推定装置においては、ここ
で求めた仮決定端子に接続した信号線を仮決定線として
論理の仮定をおくことになる。

【００７９】図６は、図４のステップＡ８の関係故障端
子設定処理の処理手順を示す流れ図である。図３と図６
を参照して、関係故障端子設定手段２６の処理について
詳細に説明する。

【００８０】最初に故障出力端子検索手段２６１は、論
理回路構成記憶部４１に記録された回路構成と論理状態
記憶部４２に記憶された対象ゲートの論理値と期待値を
参照して、対象ゲートの出力端子において論理値と期待
値が異なる故障出力端子を検索する（図６のステップＣ
１）。

【００８１】次にステップＣ２において、ステップＣ１
で故障出力端子を検出したかどうかで条件分岐し、検出
した場合はステップＣ３に処理を移し、検出されない場
合は関係故障端子設定処理を終了する。

【００８２】ステップＣ３において、故障伝搬経路追跡
手段２６２は、論理回路構成記憶部４１と論理状態記憶
部４２とを参照して、故障出力端子検索手段２６１にお
いて検索した故障出力端子を起点として、対象ゲートの
入力端子に到達するまで故障伝搬経路を入力方向に追跡
する。

【００８３】関係故障ゲート端子設定手段２６３は、論
理回路構成記憶部４１と論理状態記憶部４２とを参照し
て、故障伝搬経路追跡手段２６２において追跡した故障
伝搬経路の入力側の故障出力端子に設定されている関係
故障端子の情報を出力側の故障入力端子に追加する（ス
テップＣ４）。

【００８４】以上のようにして、基本ゲートで階層的に
記述された回路構成を用いて、故障箇所推定処理におけ
る対象ゲートの処理が可能となる。

【００８５】また、そのゲートを別の階層的に記述され
たゲートにおいて、基本ゲートとして扱うことができ
る。

【００８６】［実施例１］上記した実施の形態について
具体例に即して更に詳細に説明すべく、本発明の一実施
例について、図１乃至図６と、図１８を参照して詳細に
説明する。本発明の一実施例の構成、及び処理手順は、
図１乃至図６を参照して説明した前記実施の形態と同様
であるためその説明は省略する。具体的に論理回路に、
本発明を適用した例として、以下では、故障箇所推定装
置の対象となる論理回路に、図１８に示した回路Ｃ１７
がゲートとして含まれている場合に、本発明を適用した
場合について説明する。

【００８７】故障箇所推定処理の途中で、対象ゲートＣ
１７の入出力端子の含意操作、仮決定線の検索、およ
び、関係故障端子の設定処理を行う場合を考える。

【００８８】ここでは、信号線の論理状態を、“０”、
“１”、“Ｕ(Unknown)”、および“Ｘ(Don't Care)”
の４値で表現する。なお、本発明は、かかる４値に限定
されるものでなく、異なる表現による論理状態を使用す
る場合にも適用可能である。

【００８９】論理状態“Ｕ(Unknown)”は、線の論理状
態が“０”あるいは“０”に決定することができない不
定状態を表している。

【００９０】論理状態“Ｘ(Don't Care)”は、線の論理
状態が“０”と“１”の両方とも論理回路全体の論理状
態に矛盾を生じない時に“０”と“１”の両方の論理状
態を許すことを意味する論理状態である。

【００９１】初期状態として、対象ゲートＣ１７の入出
力端子の期待値と、出力信号の論理値（Ｌ２２＝１，
Ｌ２３＝１）が与えられている場合を考える。

【００９２】最初に、図１の初期設定手段２１におい
て、論理回路構成記憶部４１を参照して、対象ゲートＣ
１７の回路構成を取り出し、図１８の基本ゲートで構成
された回路が得られる。

【００９３】入出力端子および信号線の論理状態を初期
化する（図４のステップＡ１）。

【００９４】次に、入出力状態設定手段２２において、
対象ゲートＣ１７の入出力端子の論理値と期待値を設定
する。

【００９５】Ｌ１＝Ｘ［１］，Ｌ２＝Ｘ［１］，Ｌ３＝
Ｘ［１］，Ｌ６＝Ｘ［１］，Ｌ７＝Ｘ［１］，Ｌ２２＝
１［１］，Ｌ２３＝１［０］が設定される。なお、括弧
［］内の数字は期待値を表している（図５のステップＡ
２）。

【００９６】図４のステップＡ３において、期待値設定
手段２３によって、対象ゲートの論理回路内部の期待値
を出力方向の含意操作により求める。

【００９７】図１８の入力端子（Ｌ１，Ｌ２，Ｌ３，Ｌ
６，Ｌ７）の期待値と、基本ゲートであるＮＡＮＤゲー
トの含意操作ルール（図２０参照）を参照して、出力方
向に含意操作を行う。

【００９８】例えば、図１８のＧ１０において、入力信
号は、（Ｌ１＝１，Ｌ３＝１）であるから、図２に示さ
れている、含意操作ルールに従うと、出力信号線Ｌ１０
の論理値は“０”と含意される。

【００９９】含意操作を全てのゲートについて行うこと
で、全信号線の期待値が求まる。なお、図１８の括
弧（）内の数字は、このようにして得られた期待値を表
している。

【０１００】次に、図４のステップＡ４において、論理
状態設定手段２４によって、論理回路内部の信号線の論
理値を求める。ここでは、Ｌ２２＝１，Ｌ２３＝１によ
って含意される信号線はない。論理矛盾は生じないの
で、ステップＡ５で論理矛盾はないものと判断する。

【０１０１】次に、図４のステップＡ６において、仮決
定線検索手段２５によって、仮決定線の検索を行う。

【０１０２】図５のステップＢ１において、未確定ゲー
トの検索を行う。ＮＡＮＤゲートの未確定ゲートとは、
出力論理に“１”、入力論理に“０”がない状態であ
る。そのようなゲートを未確定ゲート検索手段２５１に
おいて検索すると、図１８において、ＮＡＮＤゲートＧ
２２，Ｇ２３を検出するが、故障伝搬経路を出力端子と
して持つのは、Ｇ２３であるので、Ｇ２３が未確定ゲー
トとして検出される。

【０１０３】ステップＢ１において、未確定ゲートを検
出したので、ステップＢ２では、検出したと判定し、ス
テップＢ３に処理を移る。

【０１０４】ステップＢ３では、仮決定候補検索手段２
５２において、未確定ゲートにおいて状態が定まってい
ない入力信号線を検索する。

【０１０５】Ｇ２３の入力信号線（Ｌ１６，Ｌ１９）の
両方とも論理状態が定まっていない。ここでは、Ｌ１６
を仮決定候補とする。

【０１０６】次に、図５のステップＢ４において、仮決
定入力端子検索手段２５３によって仮決定候補から対象
ゲートの入力端子に到達するまで、論理状態の定まって
いない信号線を入力方向にトレースする。

【０１０７】Ｌ１６を入力方向にトレースすると、入力
端子としてＬ２、Ｌ３、Ｌ６が得られる。ここでは、Ｌ
２を仮決定線とする。

【０１０８】仮決定線Ｌ２を検出したため、ステップＡ
７において、条件分岐し、対象ゲートＣ１７の処理を終
了する。

【０１０９】上位の故障箇所推定システムには、対象ゲ
ートＣ１７は未確定ゲートで仮決定線はＬ２という情報
が渡される。

【０１１０】次に、初期状態として、回路の入出力信号
の期待値と、入出力信号（Ｌ２＝０，Ｌ２２＝１，Ｌ２
３＝１）の論理状態が与えられている場合を考える。

【０１１１】故障出力端子Ｌ２３には、故障端子情報と
して、（Ｆ１，Ｆ２）が関連づけられているとする。

【０１１２】最初に、初期設定手段２１において、論理
回路構成記憶部４１を参照して、対象ゲートＣ１７の回
路構成を取り出し、基本ゲートで構成された回路（図１
８）が得られる。

【０１１３】入出力端子および信号線の論理状態を初期
化する（図４のステップＡ１）。

【０１１４】次に、入出力状態設定手段２２において、
対象ゲートＣ１７の入出力端子の論理値と期待値を設定
する。

【０１１５】Ｌ１＝Ｘ［１］，Ｌ２＝０［１］，Ｌ３＝
Ｘ［１］，Ｌ６＝Ｘ［１］，Ｌ７＝Ｘ［１］，Ｌ２２＝
１［１］，Ｌ２３＝１［０］が設定される。なお、括弧
［］内の数字は期待値を表している。

【０１１６】さらに、Ｌ２３に関係故障端子として（Ｆ
１，Ｆ２）を設定する（図４のステップＡ２）。

【０１１７】図４のステップＡ３において、期待値設定
手段２３によって、対象ゲートの論理回路内部の期待値
を出力方向の含意操作により求める。

【０１１８】入力端子（Ｌ１，Ｌ２，Ｌ３，Ｌ６，Ｌ
７）の期待値と基本ゲートであるＮＡＮＤゲートの含意
操作ルール（図２０）を参照して、出力方向に含意操作
を行う。

【０１１９】次に、図４のステップＡ４において、論理
状態設定手段２４によって、論理回路内部の信号線の論
理値を求める。Ｇ１６における含意操作により、Ｌ１６
＝１が含意される。

【０１２０】以降、Ｇ２２において、Ｌ１０＝０、Ｇ１
０において、Ｌ１＝１，Ｌ３＝１、Ｇ２３において、Ｌ
１９＝０、Ｇ１９において、Ｌ７＝１，Ｌ１１＝１、Ｇ
１１において、Ｌ６＝０が含意され、対象ゲートＣ１７
の全信号線の論理値が求まる。

【０１２１】論理矛盾は生じなかったので、図４のステ
ップＡ６に処理を移る（ステップＡ５）。

【０１２２】次に、図４のステップＡ６において、仮決
定線検索手段２５によって、仮決定線の検索を行う。

【０１２３】図５のステップＢ１において、未確定ゲー
トの検索を行う。対象ゲートの全信号線の論理値は確定
しているので、未確定ゲートはない。

【０１２４】ステップＢ１において、未確定ゲートを検
出しなかったので、ステップＢ２では検出しない、と判
定し、仮決定線検索処理（図４のステップＡ６）を終了
する。

【０１２５】次に、仮決定線は検索されなかったので、
図４のステップＡ８に処理を移る（ステップＡ７）。

【０１２６】図４のステップＡ８において、関係故障端
子設定手段２６によって、対象ゲートの入出力端子にお
ける関係故障端子を求める。

【０１２７】図６のステップＣ１において、故障出力端
子検索手段２６１によって、対象ゲートの出力端子にお
いて論理値と期待値が異なる故障出力端子を検索し、Ｌ
２３＝１［０］が得られる。

【０１２８】ステップＣ１で故障出力端子を検出したの
で、ステップＣ２では検出したと判定し、ステップＣ３
に処理を移る。

【０１２９】ステップＣ３において、故障伝搬経路追跡
手段２６２によって、故障出力端子Ｌ２３を起点とし
て、対象ゲートの入力端子に到達するまで、故障伝搬経
路を入力方向に追跡する。

【０１３０】ここでは、Ｌ２３＝１［０］，Ｌ１９＝０
［１］，Ｌ１１＝１［０］，Ｌ６＝０［１］と追跡でき
る。

【０１３１】図６のステップＣ４において、関係故障ゲ
ート端子設定手段２６３によって、ステップＣ３におい
て追跡した故障伝搬経路の出力側の故障出力端子Ｌ２３
に設定されている関係故障端子の情報（Ｆ１，Ｆ２）
を、入力側の故障入力端子Ｌ６に追加する。

【０１３２】上位の故障箇所推定システムは、新たに含
意された信号線の論理値（Ｌ１＝１［１］，Ｌ３＝１
［１］，Ｌ６＝０［１］，Ｌ７＝１［１］）と、Ｌ６の
関係故障端子の情報として（Ｆ１，Ｆ２）を得る。

【０１３３】全てのゲートの情報を重ね合わせること
で、論理回路全体として、図２１に示すような、故障伝
搬経路と各経路の重みを得ることができる。

【０１３４】［発明の実施の形態２］次に本発明の第２
の実施の形態について図面を参照して詳細に説明する。
図７は、本発明の第２の実施の形態の構成を示す図であ
る。図７を参照すると、本発明の第２の実施の形態は、
データ処理装置２が、 ・図１に示されたデータ処理装置２の構成の論理状態設
定手段２４の代わりに、故障伝搬経路推定手段２７を備
え、 ・図１に示されたデータ処理装置２の仮決定線検索手段
２５が省かれており、 ・記憶装置４に、仮決定状態記憶部４３が追加されてい
る。

【０１３５】仮決定状態記憶部４３は、何回の仮決定を
行なったかを表す仮決定レベル、各信号線の論理状態が
含意操作により、推定された時点における、仮決定レベ
ルを記憶している。

【０１３６】故障伝搬経路推定手段２７は、前記特開平
１１−１５３６４６号公報に記載されている故障伝搬経
路推定方式を利用することできる。具体的には、論理回
路構成記憶部４１に記録された対象ゲートの回路構成
と、論理状態記憶部４２に記録された入出力端子の論理
状態を参照して、仮決定状態記憶部４３の仮決定レベル
と、論理状態記憶部４２の対象ゲート内部の論理状態
と、を更新し、初期値として与えた入出力端子の論理状
態を満足する全ての故障伝搬経路を求める。

【０１３７】本発明の第２の実施の形態の動作について
図面を参照して詳細に説明する。本発明の第２の実施の
形態における、初期設定手段２１と、入出力状態設定手
段２２と、期待値設定手段２３と、関係故障端子設定手
段２６は、前記第１の実施の形態の各手段２１、２２、
２３および２６の動作と同一であるため、その説明を省
略する。図４のステップＡ１−Ａ３、Ａ８で示される、
前記第１の実施の形態における初期設定手段２１と、入
出力状態設定手段２２と、期待値設定手段２３と、関係
故障端子設定手段２６の各処理は、本発明の第２の実施
の形態の動作を説明する流れ図である図８のステップＡ
１−Ａ３、Ａ８の各処理と同一である。以下では、前記
第１の実施の形態と同一の処理の説明は省略し、相違点
を中心に説明する。

【０１３８】図８のステップＡ９において、故障伝搬経
路推定手段２７は、論理回路構成記憶部４１に記録され
た対象ゲートの回路構成と、論理状態記憶部４２に記録
された入出力端子の論理状態を参照して、仮決定状態記
憶部４３の仮決定レベルと論理状態記憶部４２の対象ゲ
ート内部の論理状態を更新し、初期値として与えた入出
力端子の論理状態を満足する全ての故障伝搬経路を求め
る。

【０１３９】ここで、論理状態および故障伝搬経路が検
出されたかどうかで条件分岐を行い、検出された場合に
はステップＡ８に移行し、検出されなかった場合は処理
を終了する（ステップＡ１０）。

【０１４０】図８のステップＡ８において、関係故障端
子設定手段２６は、ステップＡ７において求めた故障伝
搬経路の各々に対して、関係故障端子の設定処理を行
う。

【０１４１】上位の故障箇所推定システムは、対象ゲー
トにおける入出力端子の論理状態の全組合せと各々の論
理状態に対応する関係故障端子の情報を得る。このこと
は、前記本発明の第１の実施の形態では、上位の故障箇
所推定システムが得る仮決定の信号線は１箇所であるの
に対して、本発明の第２の実施の形態では、複数の信号
線が同時に仮決定されることを意味する。

【０１４２】以上のようにして、基本ゲートで階層的に
記述された回路構成を用いて、故障箇所推定処理におけ
る対象ゲートの処理が可能となる。

【０１４３】また、そのゲートを別の階層的に記述され
たゲートにおいて基本ゲートとして扱うことが可能であ
る。

【０１４４】［実施例２］次に、前記した本発明の第２
の実施の形態についてさらに詳細に説明すべく、一実施
例の動作について、図７、図３、図８、図６および図１
８を参照して、具体的かつ詳細に説明する。以下では、
故障箇所推定装置の対象となる論理回路に図１８の回路
のゲートＣ１７が含まれている場合に、本発明を適用す
る場合を説明する。

【０１４５】故障箇所推定処理の途中で、対象ゲートＣ
１７の入出力端子の含意操作、未確定ゲートと仮決定線
の検索、および、関係故障端子の設定処理を行う場合を
考える。ここでは、信号線の論理状態を“０”，
“１”，“Ｕ(Unknown)”および“X(Don't Care)”の４
値で表現する。本発明は、４値に限定されるものでな
く、異なる表現による論理状態を使用する場合にも適用
可能である。

【０１４６】初期状態として、対象ゲートの入出力信号
の期待値と出力信号（Ｌ２２＝１，Ｌ２３＝１）の論理
状態が与えられている場合を考える。

【０１４７】最初に、初期設定手段２１において、論理
回路構成記憶部４１を参照して、対象ゲートＣ１７の回
路構成を取り出し、基本ゲートで構成された回路（図１
８参照）が得られる。

【０１４８】入出力端子および信号線の論理状態を初期
化する（図８のステップＡ１）。

【０１４９】次に、入出力状態設定手段２２において、
対象ゲートＣ１７の入出力端子の論理値と期待値を設定
する。

【０１５０】Ｌ１＝Ｘ［１］，Ｌ２＝Ｘ［１］，Ｌ３＝
Ｘ［１］，Ｌ６＝Ｘ［１］，Ｌ７＝Ｘ［１］，Ｌ２２＝
１［１］，Ｌ２３＝１［０］が設定される。なお、括弧
［］内の数字は期待値を表している（図８のステップＡ
２）。

【０１５１】ステップＡ３において、期待値設定手段２
３によって、対象ゲートの論理回路内部の期待値を出力
方向の含意操作により求める。

【０１５２】入力端子（Ｌ１，Ｌ２，Ｌ３，Ｌ６，Ｌ
７）の期待値と、基本ゲートであるＮＡＮＤゲートの含
意操作ルール（図２０）とを参照して、出力方向に含意
操作を行い、対象ゲート内の全信号線の期待値を得る。

【０１５３】次に、図８のステップＡ９において、初期
値で与えられた入出力端子の論理状態（Ｌ２２＝１
［１］，Ｌ２３＝１［０］）を満足する全故障伝搬経路
を推定する。例えば、特開平１１−１５３６４６号公報
に開示された故障伝搬経路推定方式を利用すると、図１
９に示した決定木のように、２箇所の信号線への論理の
仮定により、３つの論理状態（Ｌ１，Ｌ２，Ｌ３，Ｌ
６，Ｌ７，Ｌ１０，Ｌ１１，Ｌ１６，Ｌ１９，Ｌ２２，
Ｌ２３）＝（Ｘ１０ＸＸ１１０Ｘ１１），（Ｘ１１０Ｘ
Ｘ１０Ｘ１１），（１０１０１０１１０１１）が得られ
る。ここで得られた論理状態を、図８のステップＡ３で
得られた期待値と比較することで故障伝搬経路が得られ
る。

【０１５４】初期値で与えられた入出力端子の論理状態
を満足する論理状態が得られたのでステップＡ８に処理
を移る（図８のステップＡ７）。

【０１５５】図８のステップＡ８において、関係故障端
子設定手段２６によって、ステップＡ７で求めた全ての
論理状態に対して、対象ゲートの入出力端子における関
係故障端子を求める。

【０１５６】最初に、（Ｌ１＝Ｘ［１］，Ｌ２＝１
［１］，Ｌ３＝０［１］，Ｌ６＝Ｘ［１］，Ｌ７＝Ｘ
［１］，Ｌ１０＝１［０］，Ｌ１１＝１［０］，Ｌ１６
＝０［１］，Ｌ１９＝Ｘ［１］，Ｌ２２＝１［１］，Ｌ
２３＝１［０］）について関係故障端子を求める。

【０１５７】図６のステップＣ１において、故障出力端
子検索手段２６１によって、対象ゲートの出力端子にお
いて論理値と期待値が異なる故障出力端子を検索し、Ｌ
２３＝１［０］が得られる。

【０１５８】ステップＣ１で故障出力端子を検出したの
で、ステップＣ２では検出したと判定し、ステップＣ３
に処理を移る。

【０１５９】ステップＣ３において、故障伝搬経路追跡
手段２６２によって、故障出力端子Ｌ２３を起点とし
て、対象ゲートの入力端子に到達するまで故障伝搬経路
を入力方向に追跡する。

【０１６０】ここでは、Ｌ２３＝１［０］，Ｌ１６＝０
［１］，Ｌ１１＝１［０］，Ｌ３＝０［１］と追跡でき
る。

【０１６１】ステップＣ４において、関係故障ゲート端
子設定手段２６３によって、ステップＣ３において追跡
した故障伝搬経路の出力側の故障出力端子Ｌ２３に設定
されている関係故障端子の情報（Ｆ１，Ｆ２）を、入力
側の故障入力端子Ｌ３に追加する。

【０１６２】残りの２つの論理状態に対しても、同様の
処理を施すと、(X110XX10X11)については、（Ｌ１＝Ｘ
［１］，Ｌ２＝１［１］，Ｌ３＝１［１］，Ｌ６＝０
［１］，Ｌ７＝Ｘ［１］，Ｌ１０＝Ｘ［０］，Ｌ１１＝
１［０］，Ｌ１６＝０［１］，Ｌ１９＝Ｘ［１］，Ｌ２
２＝１［１］，Ｌ２３＝１［０］）は、Ｌ２３＝１
［０］，Ｌ１６＝０［１］，Ｌ１１＝１［０］，Ｌ６＝
０［１］と追跡できることから、出力側の故障出力端子
Ｌ２３に設定されている関係故障端子の情報（Ｆ１，Ｆ
２）を入力側の故障入力端子Ｌ６に追加する。

【０１６３】また、(10101011011)については、（Ｌ１
＝１［１］，Ｌ２＝０［１］，Ｌ３＝１［１］，Ｌ６＝
０［１］，Ｌ７＝１［１］，Ｌ１０＝０［０］，Ｌ１１
＝１［０］，Ｌ１６＝１［１］，Ｌ１９＝０［１］，Ｌ
２２＝１［１］，Ｌ２３＝１［０］）は、Ｌ２３＝１
［０］，Ｌ１９＝０［１］，Ｌ１１＝１［０］，Ｌ６＝
０［１］と追跡できることから、出力側の故障出力端子
Ｌ２３に設定されている関係故障端子の情報（Ｆ１，Ｆ
２）を入力側の故障入力端子Ｌ６に追加する。

【０１６４】上位の故障箇所推定システムは、新たに含
意された入出力信号線の論理値（Ｌ２＝１，Ｌ３＝
０），（Ｌ２＝１，Ｌ３＝１，Ｌ６＝０），（Ｌ１＝
１，Ｌ２＝０，Ｌ３＝１，Ｌ６＝０，Ｌ７＝１）の３つ
の組合せと、各々の論理状態に対して関係故障端子の情
報として、Ｌ３（Ｆ１，Ｆ２），Ｌ６（Ｆ１，Ｆ２），
Ｌ６（Ｆ１，Ｆ２）を得る。

【０１６５】上位の故障箇所推定システムは、対象ゲー
トの入出力端子に接続している信号線に対して、（Ｌ２
＝１，Ｌ３＝０），（Ｌ２＝１，Ｌ３＝１，Ｌ６＝
０），（Ｌ１＝１，Ｌ２＝０，Ｌ３＝１，Ｌ６＝０，Ｌ
７＝１）の３つの組合せの論理の仮定をおくことで、故
障箇所推定処理を進めることができる。

【０１６６】［発明の実施の形態３］次に本発明の第３
の実施の形態について図面を参照して詳細に説明する。
本発明の第３の実施の形態は、対象ゲートがＦＦ(Flip
Flop)のように故障伝搬経路が対象ゲート内で複数の時
刻にまたがっている回路構成である場合に関する。

【０１６７】図９は、本発明の第３の実施の形態の構成
を示す図である。図９を参照すると、本発明の第３の実
施の形態は、データ処理装置３が、 ・図１に示された、前記第１の実施の形態のデータ処理
装置２の構成の仮決定線検索手段２５の代わりに、第２
の仮決定線検索手段３５を備え、 ・関係故障端子設定手段２６の代わりに、第２の関係故
障端子設定手段３６を備え、 ・基本ＦＦ検索手段３１が追加されている。

【０１６８】また、本発明の第３の実施の形態において
は、データ処理装置３が、複数の時刻にまたがった論理
状態を扱える点で、前記第１の実施の形態のデータ処理
装置２と相違している。

【０１６９】図９を参照すると、初期設定手段２１は、
入力装置１から与えられた対象ゲートの種類から、論理
回路構成記憶部４１を参照して、論理回路構成を選択
し、初期設定を行う。

【０１７０】基本ＦＦ検索手段３１は、論理回路構成記
憶部４１を参照して、対象ゲートの回路の基本ＦＦを検
索し、回路内の基本ＦＦの位置を論理回路構成記憶部４
１に記録する。

【０１７１】入出力状態設定手段２２は、論理回路構成
記憶部４１を参照して、入力装置１から与えられた対象
ゲートの入出力端子の２つの時刻の期待値と論理値、お
よび、関係故障端子情報を回路構成の入出力端子に設定
し、論理状態記憶部４２に記録する。

【０１７２】期待値設定手段２３は、入出力状態設定手
段２２で設定し、論理状態記憶部４２に記録された２つ
の時刻の入出力端子の期待値と、論理回路構成記憶部４
１を参照して、基本ゲートで構成された対象ゲート内部
の２つの時刻の期待値を計算し、論理状態記憶部４２に
記録する。

【０１７３】期待値を求める処理は、入力状態から出力
状態を求める出力方向の含意操作を行うことで処理す
る。なお、基本ＦＦにおける含意操作は、２つの時刻に
またがっている。

【０１７４】図１５に、２つの時刻（Ｔ−１，Ｔ）にま
たがるＤＦＦ(D-type Flip-Flop)の含意操作を示す。

【０１７５】論理状態推定手段２４は、入出力状態設定
手段２２で設定し、論理状態記憶部４２に記録された入
出力端子の論理値と、論理回路構成記憶部４１を参照し
て、基本ゲートで構成された対象ゲート内部の２つの時
刻の論理状態を計算し、論理状態記憶部４２に記録す
る。論理状態の計算は、入出力方向の含意操作を行うこ
とで処理する。

【０１７６】期待値の場合と同様に、基本ＦＦにおける
含意操作は、２つの時刻にまたがっている。必要があれ
ば、ここで求めた入出力端子の論理値を出力装置５に出
力する。推定途中で論理矛盾が検出されれば、処理を終
了する。

【０１７７】第２の仮決定線検索手段３５は、論理回路
構成記憶部４１に記録された対象ゲートの回路構成と、
論理状態記憶部４２に記録された対象ゲートの内部の２
つの時刻の期待値と、論理状態を参照して、仮決定の対
象とする入力端子を検索する。ここで求めた仮決定の対
象とする入力端子を出力装置５に出力し、処理を終了す
る。仮決定線が見つからない場合には、第２の関係故障
端子設定手段３６に処理を移る。

【０１７８】第２の関係故障端子設定手段３６は、論理
回路構成記憶部４１に記録された対象ゲートの回路構成
と、論理状態記憶部４２に記録された対象ゲートの内部
の２つの時刻の期待値と論理状態とを参照して、対象ゲ
ートの入出力端子における関係故障端子を求め、出力装
置５に出力し、処理を終了する。

【０１７９】次に、図１０を参照して、本発明の第３の
実施の形態における第２の仮決定線検索手段３５の構成
について詳細に説明する。図１０を参照すると、第２の
仮決定線検索手段３５は、未確定ゲート検索手段２５１
と、仮決定候補検索手段２５２と、第２の仮決定入力端
子検索手段３５３とを備えている。

【０１８０】未確定ゲート検索手段２５１は、論理回路
構成記憶部４１に記録された回路構成と基本ゲートの含
意操作のルールと論理状態記憶部４２に記憶された対象
ゲート内部の各信号線の論理値を参照して、故障伝搬経
路に出力端子が接続している未確定ゲートを検索する。
ただし、２つの時刻の論理状態に対して未確定ゲートを
検索する点で、前記第１の実施の形態の構成の未確定ゲ
ート検索手段２５１とは相違している。

【０１８１】仮決定候補検索手段２５２は、論理回路構
成記憶部４１と論理状態記憶部４２とを参照して、未確
定ゲート検索手段２５１で検索した未確定ゲートにおい
て、論理状態が定まっていない入力端子を仮決定候補と
して検索する。

【０１８２】第２の仮決定入力端子検索手段３５３は、
論理回路構成記憶部４１と論理状態記憶部４２とを参照
して、対象ゲートの回路において、仮決定候補である未
確定ゲートの入力端子から、対象ゲートの入力端子に到
達するまで、論理状態が定まっていない信号線を入力方
向にトレースし、到達した対象ゲートの入力端子の一つ
を仮決定端子とする。

【０１８３】この時、基本ＦＦ検索手段３１において検
索し論理回路構成記憶部４１に記録されている基本ＦＦ
の位置を参照して、トレースの途中で基本ＦＦの出力端
子に遭遇した場合には、基本ＦＦのクロック信号を参照
して時間を遡るか、それとも、トレースを終了するかを
判断する。

【０１８４】次に図１１を参照して、本発明の第３の実
施の形態における、関係故障端子設定手段３６の構成に
ついて詳細に説明する。図１１を参照すると、関係故障
端子設定手段３６は、故障出力端子検索手段２６１と、
第２の故障伝搬経路追跡手段３６２と、関係故障ゲート
端子設定手段２６３とを備える。

【０１８５】故障出力端子検索手段２６１は、論理回路
構成記憶部４１に記録された回路構成と論理状態記憶部
４２に記憶された対象ゲートの論理値と期待値を参照し
て、対象ゲートの出力端子において論理値と期待値が異
なる故障出力端子を検索する。

【０１８６】第２の故障伝搬経路追跡手段３６２は、論
理回路構成記憶部４１と論理状態記憶部４２を参照し
て、故障出力端子検索手段２６１において検索した２つ
の時刻の故障出力端子を起点として、対象ゲートの入力
端子に到達するまで故障伝搬経路を入力方向に追跡す
る。

【０１８７】この時、基本ＦＦ検索手段３１において検
索し論理回路構成記憶部４１に記録されている基本ＦＦ
の位置を参照して、トレースの途中で基本ＦＦの出力端
子に遭遇した場合には、基本ＦＦのクロック信号を参照
して時間を遡るか、それとも、トレースを終了するかを
判断する。

【０１８８】関係故障ゲート端子設定手段２６３は、論
理回路構成記憶部４１と論理状態記憶部４２とを参照し
て、第２の故障伝搬経路追跡手段２６３において追跡し
た故障伝搬経路の出力側の故障出力端子に設定されてい
る関係故障端子の情報を入力側の故障入力端子に追加す
る。

【０１８９】次に、図９、図１０、図１１、図１２、図
１３、および、図１４を参照して、本発明の第３の実施
の形態の動作について説明する。

【０１９０】初期設定手段２１において、入力装置１か
ら与えられた対象ゲートの種類の情報を基に、論理回路
構成記憶部４１に記録された対象ゲートの論理回路構成
を選択し、初期化を行う（図１２のステップＡ１）。

【０１９１】図１２のステップＤ１において、基本ＦＦ
検索手段３１は、論理回路構成記憶部４１を参照して、
対象ゲートの回路の基本ＦＦを検索し、回路内の基本Ｆ
Ｆの位置を論理回路構成記憶部４１に記録する（ステッ
プＤ１）。ここで、記録した情報は、第２の仮決定線検
索処理（ステップＤ２）、および、第２の関係故障端子
設定処理（ステップＤ３）において参照する。

【０１９２】次に、入力状態設定手段２２において、入
力装置１から与えられた入出力信号の論理値と期待値、
および、関係故障端子情報を初期設定手段２１で選択さ
れた論理回路構成の入出力端子に設定し、論理状態記憶
部４２に記録する（ステップＡ２）。ただし、前記第１
の実施の形態とは異なり、２つの時刻の論理状態を設定
する。

【０１９３】次に、期待値設定手段２３において、対象
ゲートの論理回路内部の期待値を出力方向の含意操作に
より求める（図１２のステップＡ３）。

【０１９４】なお、基本ＦＦにおける含意操作は、２つ
の時刻にまたがっている。例えば、ＤＦＦ(D-type Flip
-Flop)の場合は、図１５に示した２つの時刻（Ｔ−１，
Ｔ）にまたがる含意操作のルールに従って入出力線の論
理値を求める。

【０１９５】次に、論理状態推定手段２４において、対
象ゲートの論理回路内部の論理状態を入出力方向の含意
操作により求める。

【０１９６】図１２のステップＡ３で求めた期待値と比
較することで、対象ゲート内部の故障伝搬経路を求める
ことができる（ステップＡ４）。

【０１９７】処理途中で論理矛盾が生じた場合は処理を
終了する（ステップＡ５）。

【０１９８】図１２のステップＡ４で論理矛盾が生じな
い場合は、第２の仮決定線検索手段３５において、論理
回路構成記憶部４１に記録された対象ゲートの回路構成
と基本ＦＦの位置と、論理状態記憶部４２に記録された
対象ゲートの内部の論理状態と、対象ゲート内部の各ノ
ードの期待値を参照して、仮決定の対象とする対象ゲー
トの入力端子を検索する（ステップＤ２）。

【０１９９】仮決定線を検出した場合は、求めた仮決定
の対象とする入力端子と時刻を出力装置５に出力し、処
理を終了する（ステップＡ７）。ここで、仮決定の対象
となる対象ゲートの入力端子を検出した場合には、対象
ゲートが未確定ゲートであることを意味する。一方、検
出しなかった場合には、対象ゲートが確定ゲートである
ことを意味し、仮決定の必要がない。

【０２００】図１２のステップＤ２で、仮決定線が検出
されず、対象ゲートが確定ゲートであると判定した時に
は、第２の関係故障端子設定手段３６において、論理回
路構成記憶部４１に記録された対象ゲートの回路構成
と、論理状態記憶部４２に記録された対象ゲートの内部
の期待値と論理状態を参照して、対象ゲートの入出力端
子における関係故障端子を求め、出力装置５に出力し、
処理を終了する（ステップＡ８）。

【０２０１】ステップＤ２の、第２の仮決定線検索処理
について、図１０と図１３を参照して詳細に説明する。

【０２０２】最初に、ステップＢ１において、論理回路
構成記憶部４１に記録された回路構成と基本ゲートの含
意操作のルールと論理状態記憶部４２に記憶された対象
ゲート内部の各信号線の論理値とを参照して、２つの時
刻において故障伝搬経路に出力端子が接続している未確
定ゲートを検索する。

【０２０３】次にステップＢ２において、ステップＢ１
で未確定ゲートを検出したかどうかで条件分岐し、検出
した場合はステップＢ３に処理を移し、検出されない場
合は仮決定線検索処理を終了する。

【０２０４】次に、仮決定候補検索手段２５２におい
て、論理回路構成記憶部４１と論理状態記憶部４２を参
照して、未確定ゲート検索手段２５１で検索した未確定
ゲートにおいて、論理状態が定まっていない入力端子を
仮決定候補として検索する(ステップＢ３)。

【０２０５】仮決定入力端子検索手段３５３は、論理回
路構成記憶部４１と論理状態記憶部４２を参照して、図
１３のステップＢ３において求めた仮決定候補である未
確定ゲートの入力端子から、対象ゲートの入力端子に到
達するまで、論理状態が定まっていない信号線を入力方
向にトレースし、到達した対象ゲートの入力端子の一つ
を仮決定端子とする。

【０２０６】上位の故障箇所推定装置においては、ここ
で求めた仮決定端子に接続した信号線を仮決定線として
論理の仮定をおくことになる。

【０２０７】この時、基本ＦＦ検索手段３１において検
索し論理回路構成記憶部４１に記録されている基本ＦＦ
の位置を参照して、トレースの途中で基本ＦＦの出力端
子に遭遇した場合は、基本ＦＦのクロック信号を参照し
て時間を遡るか、それとも、トレースを終了するかを判
断する(ステップＢ６)。

【０２０８】ステップＡ６の関係故障端子設定処理につ
いて、図１０と図１４を参照して詳細に説明する。

【０２０９】最初に故障出力端子検索手段２６１は、論
理回路構成記憶部４１に記録された回路構成と論理状態
記憶部４２に記憶された対象ゲートの論理値と期待値を
参照して、対象ゲートの出力端子において論理値と期待
値が異なる故障出力端子を検索する(図１４のステップ
Ｃ１)。

【０２１０】次にステップＣ２において、ステップＣ１
で故障出力端子を検出したかどうかで条件分岐し、検出
した場合はステップＣ３に処理を移し、検出されない場
合は関係故障端子設定処理を終了する。

【０２１１】図１４のステップＣ５において、第2の故
障伝搬経路追跡手段３６２は、論理回路構成記憶部４１
と論理状態記憶部４２を参照して、故障出力端子検索手
段２６１において検索した故障出力端子を起点として、
対象ゲートの入力端子に到達するまで故障伝搬経路を入
力方向に追跡する。この時、基本ＦＦ検索手段３１にお
いて検索し論理回路構成記憶部４１に記録されている基
本ＦＦの位置を参照して、トレースの途中で基本ＦＦの
出力端子に遭遇した場合は、基本ＦＦのクロック信号を
参照して時間を遡るか、それとも、トレースを終了する
かを判断する。

【０２１２】関係故障ゲート端子設定手段２６３は、論
理回路構成記憶部４１と論理状態記憶部４２を参照し
て、故障伝搬経路追跡手段２６２において追跡した故障
伝搬経路の出力側の故障出力端子に設定されている関係
故障端子の情報を入力側の故障入力端子に追加する(ス
テップＣ４)。

【０２１３】以上のようにして、基本ゲートで階層的に
記述された回路構成を用いて、故障箇所推定処理におけ
る対象ゲートの処理が可能となる。また、そのゲートを
別の階層的に記述されたゲートにおいて基本ゲートとし
て扱うことが可能である。

【０２１４】［実施例３］次に、本発明の第３の実施の
形態についてさらに詳細に説明すべく、その一実施例の
動作について図９、図１０、図１１、図１２、図１３、
図１４、図１６を参照して詳細に説明する。故障箇所推
定装置の対象となる論理回路に、図１６の回路のゲート
Ｆ１７が含まれている場合に、本発明を適用した例につ
いて説明する。故障箇所推定処理の途中で、対象ゲート
の入出力端子の含意操作、仮決定線の検索、および、関
係故障端子の設定処理を行う場合を考える。なお、括弧
()内の数字は期待値を表している。

【０２１５】ここでは、信号線の論理状態を“０”，
“１”，“Ｕ(Unknown)”,“X(Don'tCare)”および“P
(Pulse)”の５値で表現する。本発明は、かかる５値に
限定されるものでなく、異なる表現による論理状態を使
用する場合にも適用可能である。なお、論理状態“Ｐ(P
ulse)”は、ＦＦ(Flip Flop)のクロック信号のように
信号に変化があった場合に動作する信号線の論理値とし
て使用する。

【０２１６】初期状態として、対象ゲートの入出力信号
の期待値と入出力信号(Ｌ２２（Ｔ−１）＝1，Ｌ２３
（Ｔ−１）＝０，Ｌ２（Ｔ）＝Ｐ，Ｌ２２（Ｔ）＝１，
Ｌ２３（Ｔ）＝１)の論理状態が与えられている場合を
考える。

【０２１７】最初に、初期設定手段２１において、論理
回路構成記憶部４１を参照して、対象ゲートＦ１７の回
路構成を取り出し、基本ゲートおよび基本ＦＦで構成さ
れた回路(図１６参照)が得られる。

【０２１８】入出力端子および信号線の論理状態を初期
化する(図１２のステップＡ１)。

【０２１９】ステップＤ１において基本ＦＦを検索し、
Ｇ１６が得られる。

【０２２０】次に、入出力状態設定手段２２において、
対象ゲートＦ１７の入出力端子の論理値と期待値を設定
する。

【０２２１】Ｌ１（Ｔ−１）＝Ｘ［１］，Ｌ２（Ｔ−
１）＝Ｘ［Ｐ］，Ｌ３（Ｔ−１）＝Ｘ［１］，Ｌ６（Ｔ
−１）＝Ｘ［０］，Ｌ７（Ｔ−１）＝Ｘ［０］，Ｌ２２
（Ｔ−１）＝１［１］，Ｌ２３（Ｔ−１）＝０［０］，
Ｌ１（Ｔ）＝Ｘ［１］，Ｌ２（Ｔ）＝Ｐ［Ｐ］，Ｌ３
（Ｔ）＝Ｘ［１］，Ｌ６（Ｔ）＝Ｘ［１］，Ｌ７（Ｔ）
＝Ｘ［１］，Ｌ２２（Ｔ）＝１［１］，Ｌ２３（Ｔ）＝
１［０］，が設定される。なお、括弧（）内は時刻、括
弧［］内の数字は期待値を表している。（ステップＡ
２）。

【０２２２】ステップＡ３において、期待値設定手段２
３によって、対象ゲートの論理回路内部の期待値を出力
方向の含意操作により求める。

【０２２３】時刻Ｔ−１，Ｔの入力端子（Ｌ１，Ｌ２，
Ｌ３，Ｌ６，Ｌ７）の期待値と基本ゲートであるＮＡＮ
Ｄゲートの含意操作ルール（図２０参照）、および基本
ＦＦであるＤＦＦの含意操作ルール（図１５参照）を参
照して、出力方向に含意操作を行う。

【０２２４】図１６の括弧（）内の値はそうして求めた
期待値を表している。なお、時刻Ｔ−２まで考慮すれ
ば、Ｌ１６（Ｔ−１）の期待値も求まるが、ここでは、
Ｔ−１，Ｔの２つの時刻の処理であることから、Ｌ１６
（Ｔ−１）＝Ｘでも支障はない。

【０２２５】次に、図１２のステップＡ４において、論
理状態設定手段２４によって、論理回路内部の信号線の
論理値を求める。

【０２２６】Ｇ２３（Ｔ−１）における含意操作によ
り、Ｌ１６（Ｔ−１）＝１，Ｌ１９（Ｔ−１）＝１が含
意される。同様に、Ｇ２２（Ｔ−１）において、Ｌ１０
（Ｔ−１）＝０、Ｇ１０（Ｔ−１）において、Ｌ１（Ｔ
−１）＝１，Ｌ３（Ｔ−１）＝１、が含意される。

【０２２７】論理矛盾は生じなったので、図１２のステ
ップＤ２に処理を移る（ステップＡ５）。

【０２２８】ステップＤ２において、第２の仮決定線検
索処理３５によって、仮決定線の検索を行う。

【０２２９】図１３のステップＢ１において、未確定ゲ
ートの検索を行う。未確定ゲート検索手段２５１におい
て未確定ゲートを検索すると、Ｇ１０（Ｔ−１），Ｇ１
９（Ｔ−１），Ｇ２２（Ｔ），Ｇ２３（Ｔ）が検出され
るが、故障伝搬経路を出力端子として持つのは、Ｇ２３
（Ｔ）のみであるので、Ｇ２３が未確定ゲートとして検
出される。

【０２３０】ステップＢ１において、未確定ゲートを検
出したので、ステップＢ２では検出したと判定し、ステ
ップＢ３に処理を移る。

【０２３１】ステップＢ３では、仮決定候補検索手段２
５２において、未確定ゲートにおいて状態が定まってい
ない入力信号線を検索する。

【０２３２】Ｇ２３の入力信号線（Ｌ１６（Ｔ），Ｌ１
９（Ｔ））の両方とも論理状態が定まっていない。ここ
では、Ｌ１６（Ｔ）を仮決定候補とする。

【０２３３】次にステップＢ６において、第２の仮決定
入力端子検索手段３５３によって仮決定候補から対象ゲ
ートの入力端子に到達するまで、論理状態の定まってい
ない信号線を入力方向にトレースする。

【０２３４】Ｌ１６はＧ１６の出力端子つながっている
が、Ｇ１６は基本ＦＦであるため、クロック（ＣＬＫ）
信号Ｌ２（Ｔ）を参照すると、Ｌ２（Ｔ）＝Ｐが得ら
れ、クロックがＧ１６（Ｔ）に入力されていることがわ
かる。

【０２３５】そこで、時刻を遡り論理状態の定まってい
ない信号線のトレースを続けると、Ｌ１１（Ｔ−１），
Ｌ６（Ｔ−１）とトレースし、入力端子としてＬ６（Ｔ
−１）が得られ、Ｌ６（Ｔ−１）を仮決定線として検出
する。

【０２３６】仮決定線Ｌ６（Ｔ−１）を検出したため、
ステップＡ８は処理せず、対象ゲートＣ１７の処理を終
了する（ステップＡ７）。

【０２３７】上位の故障箇所推定システムは、新たに含
意された信号線の論理値（Ｌ１（Ｔ−１）＝１［１］，
Ｌ３（Ｔ−１）＝１［１］）と、仮決定線Ｌ６（Ｔ−
１）という情報が渡される。

【０２３８】次に、初期状態として、対象ゲートの入出
力信号の期待値と、入出力信号（Ｌ２２（Ｔ−１）＝
１，Ｌ２３（Ｔ−１）＝０，Ｌ２（Ｔ）＝Ｐ，Ｌ３
（Ｔ）＝１，Ｌ６（Ｔ）＝１，Ｌ２２（Ｔ）＝１，Ｌ２
３（Ｔ）＝１）の論理状態が与えられている場合を考え
る。

【０２３９】故障出力端子Ｌ２３（Ｔ）には、故障端子
情報として（Ｆ１，Ｆ２）が関連づけられているとす
る。

【０２４０】最初に、初期設定手段２１において、論理
回路構成記憶部４１を参照して、対象ゲートＦ１７の回
路構成を取り出し、図１６の基本ゲートで構成された回
路が得られる。入出力端子および信号線の論理状態を初
期化する（ステップＡ１）。

【０２４１】ステップＤ１において基本ＦＦを検索し、
Ｇ１６が得られる。

【０２４２】次に、入出力状態設定手段２２において、
対象ゲートＣ１７の入出力端子の論理値と期待値を設定
する。

【０２４３】Ｌ１（Ｔ−１）＝Ｘ［１］，Ｌ２（Ｔ−
１）＝Ｘ［Ｐ］，Ｌ３（Ｔ−１）＝Ｘ［１］，Ｌ６（Ｔ
−１）＝Ｘ［０］，Ｌ７（Ｔ−１）＝Ｘ［０］，Ｌ２２
（Ｔ−１）＝１［１］，Ｌ２３（Ｔ−１）＝０［０］，
Ｌ１（Ｔ）＝Ｘ［１］，Ｌ２（Ｔ）＝Ｐ［Ｐ］，Ｌ３
（Ｔ）＝１［１］，Ｌ６（Ｔ）＝１［１］，Ｌ７（Ｔ）
＝Ｘ［１］，Ｌ２２（Ｔ）＝１［１］，Ｌ２３（Ｔ）＝
１［０］，が設定される。なお、括弧［］内の数字は期
待値を表している。

【０２４４】さらに、Ｌ２３（Ｔ）に関係故障端子とし
て（Ｆ１，Ｆ２）を設定する（ステップＡ２）。

【０２４５】ステップＡ３において、期待値設定手段２
３によって、対象ゲートの論理回路内部の期待値を出力
方向の含意操作により求める。

【０２４６】入力端子（Ｌ１，Ｌ２，Ｌ３，Ｌ６，Ｌ
７）の期待値と基本ゲートであるＮＡＮＤゲートの含意
操作ルール（図２０）、および、基本ＦＦであるＤＦＦ
の含意操作ルール（図１５）を参照して、出力方向に含
意操作を行う。

【０２４７】次にステップＡ４において、論理状態設定
手段２４によって、論理回路内部の信号線の論理値を求
める。Ｇ２３（Ｔ−１）における含意操作により、Ｌ１
６（Ｔ−１）＝１，Ｌ１９（Ｔ−１）＝１が含意され
る。

【０２４８】同様に、Ｇ２２（Ｔ−１）において、Ｌ１
０（Ｔ−１）＝０、Ｇ１０（Ｔ−１）において、Ｌ１
（Ｔ−１）＝１，Ｌ３（Ｔ−１）＝１、Ｇ１１（Ｔ）に
おいて、Ｌ１１（Ｔ）＝０、Ｇ１９（Ｔ）において、Ｌ
１９（Ｔ）＝１、Ｇ２３（Ｔ）において、Ｌ１６（Ｔ）
＝０、Ｇ１６において、時刻を遡って含意操作を行うこ
とで、Ｌ１１（Ｔ−１）＝０、Ｇ１１（Ｔ−１）におい
て、Ｌ３（Ｔ−１）＝１，Ｌ６（Ｔ−１）＝１が含意さ
れる。

【０２４９】この場合、論理矛盾は検出されなかったの
で、ステップＤ２に処理を移る（ステップＡ５）。

【０２５０】次に、ステップＤ２において、第２の仮決
定線検索処理３５によって、仮決定線の検索を行う。

【０２５１】図１３のステップＢ１において、未確定ゲ
ートの検索を行うが、未確定ゲートは検出されない。

【０２５２】ステップＢ１において、未確定ゲートを検
出しなかったので、ステップＢ２では検出しないと判定
し、仮決定線検索処理（ステップＤ２）を終了する。

【０２５３】次に、仮決定線は検索されなかったので、
ステップＤ３に処理を移る（ステップＡ７）。

【０２５４】ステップＤ３において、第２の関係故障端
子設定手段２６によって、対象ゲートＦ１７の入出力端
子における関係故障端子を求める。

【０２５５】図１４のステップＣ１において、故障出力
端子検索手段２６１によって、対象ゲートの出力端子に
おいて論理値と期待値が異なる故障出力端子を検索し、
Ｌ２３（Ｔ）＝１［０］が得られる。

【０２５６】図１４のステップＣ１で故障出力端子を検
出したので、ステップＣ２では検出したと判定し、ステ
ップＣ３に処理を移る。

【０２５７】図１４のステップＣ５において、第２の故
障伝搬経路追跡手段２６２によって、故障出力端子Ｌ２
３（Ｔ）を起点として、対象ゲートの入力端子に到達す
るまで故障伝搬経路を入力方向に追跡する。ここでは、
Ｌ２３（Ｔ）＝１［０］，Ｌ１６（Ｔ）＝０［１］，基
本ＦＦＧ１６で時間を遡って、Ｌ１１（Ｔ−１）＝０
［１］，Ｌ６＝１［０］と追跡できる。

【０２５８】図１４のステップＣ４において、関係故障
ゲート端子設定手段２６３によって、ステップＣ３にお
いて追跡した故障伝搬経路の出力側の故障出力端子Ｌ２
３（Ｔ）に設定されている関係故障端子の情報（Ｆ１，
Ｆ２）を入力側の故障入力端子Ｌ６（Ｔ−１）に追加す
る。

【０２５９】上位の故障箇所推定システムは、新たに含
意された信号線の論理値（Ｌ１（Ｔ−１）＝１［１］，
Ｌ３（Ｔ−１）＝１［１］，Ｌ６（Ｔ−１）＝１
［０］）とＬ６（Ｔ−１）の関係故障端子の情報として
（Ｆ１，Ｆ２）を得る。

【０２６０】全てのゲートの情報を重ね合わせること
で、論理回路全体の図２１に示すような故障伝搬経路と
各経路の重みを得ることができる。

【０２６１】［発明の実施の形態４］次に、本発明の第
４の実施の形態について図面を参照して詳細に説明す
る。図１７を参照すると、本発明の第４の実施の形態
は、故障箇所推定プログラムを記録した記録媒体７を備
える。この記録媒体７は磁気ディスク、半導体メモリそ
の他の記録媒体であってよい。

【０２６２】故障箇所推定プログラムは、記録媒体７か
ら、不図示の読み取り装置、インタフェースを介して、
データ処理装置８に読み込まれ、データ処理装置８の動
作を制御する。データ処理装置８は、故障箇所推定プロ
グラムの制御により、前記第１、第２、第３の実施の形
態で説明したデータ処理装置２、３における処理と同一
の処理、を実行する。すなわち、図１に示した、初期設
定手段２１と、入出力状態設定手段２２と、期待値設定
手段２３と、論理状態推定手段２４と、仮決定線検索手
段２５と、関係故障端子設定手段２６と、の各手段をデ
ータ処理装置２で実行させるための故障箇所推定プログ
ラム、あるいは、図７に示した、初期設定手段２１と、
入出力状態設定手段２２と、期待値設定手段２３と、故
障伝搬経路推定手段２７と、関係故障端子設定手段２６
と、の各手段をデータ処理装置２で実行させるための故
障箇所推定プログラム、あるいは、図９に示した、初期
設定手段２１と、動作既知ＦＦ検索手段３１と、入出力
状態設定手段２２と、期待値設定手段２３と、論理状態
推定手段２４と、第２の仮決定線検索手段３５と、第２
の関係故障端子設定手段３６と、の各手段をデータ処理
装置２で実行させるための故障箇所推定プログラムが、
記憶媒体７に格納されている。なお、故障箇所推定プロ
グラムは、サーバ等から通信媒体を介して、データ処理
装置８にダウンロードしてインストールするようにして
もよい。

【０２６３】入力装置１から対象ゲートの入出力端子の
論理状態が与えられると論理回路構成記憶部４１に記憶
されているゲートの回路構成を参照し、対象ゲートの入
出力端子の期待値と論理値を設定する。

【０２６４】論理回路構成記憶部４１および論理状態記
憶部４２を参照して、対象ゲートの回路内部の期待値お
よび論理状態を推定し、仮決定の対象となる信号線、お
よび、対象ゲートの入出力故障端子に関係する論理回路
の故障出力端子を設定し、出力装置５に表示させる。

【０２６５】

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。

【０２６６】本発明の第１の効果は、階層的に定義され
たゲートを含む論理回路の故障箇所処理を行う場合に
は、故障箇所推定処理用の特別なデータベースを作成す
る必要がない、ということである。

【０２６７】その理由は、本発明においては、基本ゲー
トからなる回路構成を記述した論理シミュレーションに
用意されたライブラリを利用して、故障箇所推定処理を
行う構成としている、ためである。

【０２６８】本発明の第２の効果は、基本ゲートからな
る回路構成を記述した論理シミュレーションに用意され
たライブラリを利用して、仮決定信号線検索処理ができ
る、ということである。

【０２６９】その理由は、本発明においては、階層的に
定義されたゲート内部の未確定ゲートを検索し、未確定
ゲートにおいて論理状態が不定“Ｕ”の入力信号線を検
索し、さらに、その入力信号線から論理状態が“Ｘ”ま
たは“Ｕ”の信号線を入力方向に追跡して、論理の仮定
を行う対象ゲートの入力端子を検索する、ためである。

【０２７０】本発明の第３の効果は、基本ゲートからな
る回路構成を記述した論理シミュレーションに用意され
たライブラリを利用して、関係故障端子設定処理ができ
る、ということである。

【０２７１】その理由は、本発明においては、階層的に
定義されたゲートにおける故障出力端子を検索し、故障
出力端子から期待値と論理値が異なる故障伝搬経路を入
力方向に追跡し、故障伝搬経路の出力側の故障出力端子
に設定されている関係故障端子の情報を故障伝搬経路の
入力側の故障入力端子に追加する、ためである。

【０２７２】本発明の第４の効果は、階層的に定義され
たゲートが基本ＦＦを含む場合でも、論理シミュレーシ
ョン用に用意されたライブラリを利用することにより、
故障箇所推定処理用のデータベースを作成する必要がな
い、ということである。

【０２７３】その理由は、本発明においては、階層的に
定義されたゲートの回路内の基本ＦＦを検索し、仮決定
線検索処理における信号線の追跡処理において、基本Ｆ
Ｆがあった場合にクロック信号を参照して時刻を遡って
追跡を継続し、さらに、関係故障端子設定処理における
故障伝搬経路の追跡処理において基本ＦＦがあった場合
にクロック信号を参照して時刻を遡って追跡を継続する
ことにより、２つの時刻にまたがった処理が可能であ
る、ためである。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の構成を示す図であ
る。

【図２】本発明の第１の実施の形態の構成を示すブロッ
ク図である。

【図３】本発明の第１の実施の形態の構成を示す図であ
る。

【図４】本発明の第１の実施の形態の動作を示す流れ図
である。

【図５】本発明の第１の実施の形態の動作を示す流れ図
である。

【図６】本発明の第１の実施の形態の動作を示す流れ図
である。

【図７】本発明の第２の実施の形態の構成を示す図であ
る。

【図８】本発明の第２の実施の形態の動作を示す流れ図
である。

【図９】本発明の第３の実施の形態の構成を示す図であ
る。

【図１０】本発明の第３の実施の形態の構成を示す図で
ある。

【図１１】本発明の第３の実施の形態の構成を示す図で
ある。

【図１２】本発明の第３の実施の形態の動作を示す流れ
図である。

【図１３】本発明の第３の実施の形態の動作を示す流れ
図である。

【図１４】本発明の第３の実施の形態の動作を示す流れ
図である。

【図１５】本発明の第３の実施の形態を説明するための
である。

【図１６】本発明の実施例を説明するための図である。

【図１７】本発明の第４の実施の形態の構成を示す図で
ある。

【図１８】従来の技術を説明するための図である。

【図１９】従来の技術を説明するための図である。

【図２０】従来の技術を説明するための図である。

【図２１】従来の技術を説明するための図である。

【符号の説明】

１ キーボード等の入力装置 ２ データ処理装置 ３ データ処理装置 ４ 情報を記憶する記憶装置 ５ 出力装置 ７ 記憶媒体 ８ データ処理装置 ２１ 初期設定手段 ２２ 入出力状態設定手段 ２３ 期待値設定手段 ２４ 論理状態設定手段 ２５ 仮決定線検索手段 ２６ 関係故障端子設定手段 ２７ 故障伝搬経路推定手段 ３１ 基本ＦＦ検索手段 ３５ 第２の仮決定線検索手段 ３６ 第２の関係故障端子設定手段 ４１ 論理回路構成記憶部 ４２ 論理状態記憶部 ４３ 仮決定状態記憶部 ２５１ 未確定ゲート検索手段 ２５２ 仮決定候補検索手段 ２５３ 仮決定入力端子検索手段 ２６１ 故障出力端子検索手段 ２６２ 故障伝搬経路追跡手段 ２６３ 関係故障ゲート端子設定手段 ３５３ 第２の仮決定入力端子検索手段 ３６２ 第２の故障伝搬経路追跡手段

Claims (26)

【特許請求の範囲】
1. 【請求項１】故障端子から故障伝搬経路を追跡すること
   により、論理回路内部の故障箇所を推定する故障箇所推
   定システムにおいて、 推定処理が定義されている基本ゲートからなる回路構成
   が階層的に定義された対象ゲートに対して、前記対象ゲ
   ートの入出力端子の期待値から、前記対象ゲート内部の
   信号線の期待値を求める期待値設定手段と、 前記対象ゲートの入出力端子の論理状態から、前記対象
   ゲート内部の信号線の論理状態を求める論理状態設定手
   段と、 論理の仮決定を行う対象ゲートの入出力端子を検索する
   仮決定線検索手段と、 前記対象ゲートの入出力端子の関係故障端子情報を入力
   側へ伝達する関係故障端子設定手段と、 を備えたことを特徴とする故障箇所推定システム。
2. 【請求項２】前記仮決定線検索手段が、推定処理が定義
   されている基本ゲートからなる回路構成が階層的に定義
   された対象ゲートに対して、前記対象ゲート内部の未確
   定ゲートを検索する未確定ゲート検索手段と、 前記未確定ゲートにおいて、論理状態が定まっていない
   入力信号線を検索する仮決定候補検索手段と、 前記入力信号線から、論理状態が定まっていない信号線
   を入力方向に追跡して、論理の仮定を行う対象ゲートの
   入力端子を検索する仮決定入力端子検索手段と、 を備えたことを特徴とする請求項１記載の故障箇所推定
   システム。
3. 【請求項３】前記関係故障端子設定手段が、推定処理が
   定義されている基本ゲートからなる回路構成が階層的に
   定義された対象ゲートに対して、前記対象ゲートにおけ
   る故障出力端子を検索する、故障出力端子検索手段と、 前記故障出力端子から期待値と論理値が異なる故障伝搬
   経路を入力方向に追跡する故障伝搬経路追跡手段と、 前記故障伝搬経路の出力側の故障出力端子に設定されて
   いる関係故障端子の情報を、前記故障伝搬経路の入力側
   の故障入力端子に追加する関係故障ゲート端子設定手段
   と、 を備えたことを特徴とする請求項１記載の故障箇所推定
   システム。
4. 【請求項４】基本ゲートの種類、ゲート内部の基本ゲー
   トと信号線の接続関係、および、前記基本ゲートの含意
   操作のルールを記憶する論理回路構成記憶部と、 処理中の各信号線における論理状態、および回路が正常
   である時の各信号線の論理状態、すなわち期待値を記憶
   する論理状態記憶部と、を備え、 前記期待値設定手段が、入力装置から入力された入出力
   端子の期待値と、論理回路構成記憶部に記憶されている
   対象ゲートの回路構成を参照して、基本ゲートで構成さ
   れた対象ゲート内部の期待値を計算し、その際、入力状
   態から出力状態を求める出力方向の含操作を行うことで
   前記期待値を求め、前記期待値を、論理状態記憶部に記
   録する、ことを特徴とする請求項１記載の故障箇所推定
   システム。
5. 【請求項５】前記論理状態推定手段が、前記入力装置か
   ら入力された入出力端子の論理値と、前記論理回路構成
   記憶部に記憶されている対象ゲートの回路構成を参照し
   て、基本ゲートで構成された対象ゲート内部の論理状態
   を計算し、その際、入出力方向の含意操作を行うことで
   論理状態を求め、求められた前記論理状態を、前記論理
   状態記憶部に記録する、ことを特徴とする請求項４記載
   の故障箇所推定システム。
6. 【請求項６】故障端子から故障伝搬経路を追跡すること
   により、論理回路内部の故障箇所を推定する故障箇所推
   定システムにおいて、 推定処理が定義されている基本ゲートからなる回路構成
   が階層的に定義された対象ゲートに対して、前記対象ゲ
   ートの入出力端子の期待値から前記対象ゲート内部の信
   号線の期待値を求める期待値設定手段と、 前記対象ゲート内部の故障伝搬経路を推定して前記対象
   ゲートの入出力端子に論理の仮決定を行う論理状態を全
   て求める故障伝搬経路推定手段と、 求めた論理状態において、前記対象ゲートの入出力端子
   の関係故障端子情報を入力側へ伝達する関係故障端子設
   定手段と、 を備えたことを特徴とする故障箇所推定システム。
7. 【請求項７】故障端子から故障伝搬経路を追跡すること
   により、論理回路内部の故障箇所を推定する故障箇所推
   定システムにおいて、 推定処理が定義されている基本ゲートと基本フリップフ
   ロップ（「基本ＦＦ」という）からなる回路構成が階層
   的に定義された対象ゲートに対して、基本ＦＦの位置を
   検索する基本ＦＦ検索手段と、 前記対象ゲートの入出力端子の期待値から前記対象ゲー
   ト内部の信号線の２つの時刻の期待値を求める期待値設
   定手段と、 前記対象ゲートの入出力端子の論理状態から前記対象ゲ
   ート内部の信号線の２つの時刻の論理状態を求める論理
   状態設定手段と、 前記基本ＦＦにおいて時刻をまたがって論理状態の定ま
   っていない信号線の追跡を行うことにより、論理の仮決
   定を行う対象ゲートの入出力端子を検索する第２の仮決
   定線検索手段と、 前記基本ＦＦにおいて時刻をまたがって故障伝搬経路の
   追跡を行うことにより、前記対象ゲートの入出力端子の
   関係故障端子情報を入力側へ伝達する第２の関係故障端
   子設定手段と、 を備えたことを特徴とする故障箇所推定システム。
8. 【請求項８】前記第２の仮決定線検索手段が、推定処理
   が定義されている基本ゲートからなる回路構成が階層的
   に定義された対象ゲートに対して、対象ゲート内部の未
   確定ゲートを検索する未確定ゲート検索手段と、 前記未確定ゲートにおいて論理状態が定まっていない入
   力信号線を検索する仮決定候補検索手段と、 前記対象ゲート内部の基本ＦＦのクロック信号と２つの
   時刻の論理状態を参照して、前記入力信号線から論理状
   態が定まっていない信号線を入力方向に追跡して、論理
   の仮定を行う対象ゲートの入力端子を検索する第２の仮
   決定入力端子検索手段と、 を備えたことを特徴とする請求項７記載の故障箇所推定
   システム。
9. 【請求項９】前記第２の関係故障端子設定手段が、推定
   処理が定義されている基本ゲートからなる回路構成が階
   層的に定義された対象ゲートに対して、前記対象ゲート
   における故障出力端子を検索する故障出力端子検索手段
   と、 前記基本ＦＦのクロック信号を参照して２つの時刻にま
   たがった故障伝搬経路を追跡して、故障出力端子から期
   待値と論理値が異なる故障伝搬経路を入力方向に追跡す
   る第２の故障伝搬経路追跡手段と、 前記故障伝搬経路の出力側の故障出力端子に設定されて
   いる関係故障端子の情報を前記故障伝搬経路の入力側の
   故障入力端子に追加する関係故障ゲート端子設定手段
   と、 を備えたことを特徴とする請求項７記載の故障箇所推定
   システム。
10. 【請求項１０】故障端子から故障伝搬経路を追跡するこ
    とにより、論理回路内部の故障箇所を推定する故障箇所
    推定方法において、 推定処理が定義されている基本ゲートからなる回路構成
    が階層的に定義された対象ゲートに対して、前記対象ゲ
    ートの入出力端子の期待値から対象ゲート内部の信号線
    の期待値を求め記憶装置に記憶するステップと、 前記対象ゲートの入出力端子の論理状態から前記対象ゲ
    ート内部の信号線の論理状態を求め記憶装置に記憶する
    ステップと、 記憶装置に記憶されている対象ゲートの回路構成と、前
    記対象ゲートの内部の期待値と論理状態を参照して、論
    理の仮決定の対象とする対象ゲートの入力端子を検索す
    るステップと、 前記対象ゲートの入出力端子の関係故障端子情報を入力
    側へ伝達するステップと、 を含む、ことを特徴とする故障箇所推定方法。
11. 【請求項１１】前記論理の仮決定を行う対象ゲートの入
    出力端子を検索するステップが、 推定処理が定義されている基本ゲートからなる回路構成
    が階層的に定義された対象ゲートに対して、前記対象ゲ
    ート内部の未確定ゲートを検索するステップと、 前記未確定ゲートにおいて論理状態が定まっていない入
    力信号線を検索するステップと、 前記入力信号線から論理状態が定まっていない信号線を
    入力方向に追跡して、論理の仮定を行う対象ゲートの入
    力端子を検索するステップと、 を含むことを特徴とする請求項１０記載の故障箇所推定
    方法。
12. 【請求項１２】前記対象ゲートの入出力端子の関係故障
    端子情報を入力側へ伝達するステップが、 推定処理が定義されている基本ゲートからなる回路構成
    が階層的に定義された対象ゲートに対して、前記対象ゲ
    ートにおける故障出力端子を検索するステップと、 前記故障出力端子から期待値と論理値が異なる故障伝搬
    経路を入力方向に追跡するステップと、 前記故障伝搬経路の出力側の故障出力端子に設定されて
    いる関係故障端子の情報を前記故障伝搬経路の入力側の
    故障入力端子に追加するステップと、 を含むことを特徴とする請求項１０記載の故障箇所推定
    方法。
13. 【請求項１３】故障端子から故障伝搬経路を追跡するこ
    とにより、論理回路内部の故障箇所を推定する故障箇所
    推定方法において、 推定処理が定義されている基本ゲートからなる回路構成
    が階層的に定義された対象ゲートに対して、前記対象ゲ
    ートの入出力端子の期待値から、前記対象ゲート内部の
    信号線の期待値を求め記憶装置に記憶するステップと、 記憶装置に記憶されている対象ゲートの回路構成と、入
    出力端子の論理状態、及び、仮決定レベルを参照して、
    前記対象ゲート内部の故障伝搬経路を推定して前記対象
    ゲートの入出力端子に、論理の仮決定を行う論理状態を
    求め前記記憶装置に記憶するステップと、 求められた前記論理状態において、対象ゲートの入出力
    端子の関係故障端子情報を入力側へ伝達するステップ
    と、 を含むことを特徴とする故障箇所推定方法。
14. 【請求項１４】故障端子から故障伝搬経路を追跡するこ
    とにより、論理回路内部の故障箇所を推定する故障箇所
    推定方法において、 推定処理が定義されている基本ゲートと基本フリップフ
    ロップ（「基本ＦＦ」という）からなる回路構成が階層
    的に定義された対象ゲートに対して、前記基本ＦＦの位
    置を検索するステップと、 前記対象ゲートの入出力端子の期待値から、前記対象ゲ
    ート内部の信号線の２つの時刻の期待値を求め記憶装置
    に記憶するステップと、 前記対象ゲートの入出力端子の論理状態から対象ゲート
    内部の信号線の２つの時刻の論理状態を求め記憶装置に
    記憶するステップと、 記憶装置に記録されている対象ゲートの回路構成と、前
    記対象ゲート内部の２つの時刻の期待値と論理状態とを
    参照して、前記基本ＦＦにおいて時刻をまたがって論理
    状態の定まっていない信号線の追跡を行うことにより、
    論理の仮決定を行う対象ゲートの入出力端子を検索する
    ステップと、 前記基本ＦＦにおいて時刻をまたがって故障伝搬経路の
    追跡を行うことにより、前記対象ゲートの入出力端子の
    関係故障端子情報を入力側へ伝達するステップと、 を含むことを特徴とする故障箇所推定方法。
15. 【請求項１５】前記論理の仮決定を行う対象ゲートの入
    出力端子を検索するステップが、 推定処理が定義されている基本ゲートからなる回路構成
    が階層的に定義された対象ゲートに対して、前記対象ゲ
    ート内部の未確定ゲートを検索するステップと、 前記未確定ゲートにおいて論理状態が定まっていない入
    力信号線を検索するステップと、 前記対象ゲート内部の基本ＦＦのクロック信号と２つの
    時刻の論理状態を参照して、前記入力信号線から論理状
    態が定まっていない信号線を入力方向に追跡して、論理
    の仮定を行う対象ゲートの入力端子を検索するステップ
    と、 を含むことを特徴とする請求項１４記載の故障箇所推定
    方法。
16. 【請求項１６】前記対象ゲートの入出力端子の関係故障
    端子情報を入力側へ伝達するステップが、 推定処理が定義されている基本ゲートからなる回路構成
    が階層的に定義された対象ゲートに対して、前記対象ゲ
    ートにおける故障出力端子を検索するステップと、 基本ＦＦのクロック信号を参照して２つの時刻にまたが
    った故障伝搬経路を追跡して、故障出力端子から期待値
    と論理値が異なる故障伝搬経路を入力方向に追跡するス
    テップと、 前記故障伝搬経路の出力側の故障出力端子に設定されて
    いる関係故障端子の情報を前記故障伝搬経路の入力側の
    故障入力端子に追加するステップと、 を含むことを特徴とする請求項１４記載の故障箇所推定
    方法。
17. 【請求項１７】故障端子から故障伝搬経路を追跡するこ
    とにより、論理回路内部の故障箇所を推定する故障箇所
    推定処理システムにおいて、 （ａ）推定処理が定義されている基本ゲートからなる回
    路構成が階層的に定義された対象ゲートに対して、前記
    対象ゲートの入出力端子の期待値から対象ゲート内部の
    信号線の期待値を求め記憶装置に記憶する期待値設定処
    理と、 （ｂ）前記対象ゲートの入出力端子の論理状態から前記
    対象ゲート内部の信号線の論理状態を求め記憶装置に記
    憶する論理状態設定処理と、 （ｃ）記憶装置に記憶されている対象ゲートの回路構成
    と、入出力端子の論理状態とを参照して、論理の仮決定
    を行う対象ゲートの入出力端子を検索する仮決定線検索
    処理と、 （ｄ）前記対象ゲートの入出力端子の関係故障端子情報
    を入力側へ伝達する関係故障端子設定処理を、 の前記（ａ）乃至（ｄ）の処理をコンピュータに実行さ
    せるためのプログラムを記録した機械読み取り可能な記
    録媒体。
18. 【請求項１８】故障端子から故障伝搬経路を追跡するこ
    とにより、論理回路内部の故障箇所を推定する故障箇所
    推定処理システムにおいて、 （ａ）推定処理が定義されている基本ゲートからなる回
    路構成が階層的に定義された対象ゲートに対して、前記
    対象ゲートの入出力端子の期待値から対象ゲート内部の
    信号線の期待値を求め記憶装置に記憶する期待値設定処
    理と、 （ｂ）記憶装置に記憶されている対象ゲートの回路構成
    と、前記対象ゲートの内部の期待値と論理状態、及び仮
    決定レベルを参照して、前記対象ゲート内部の故障伝搬
    経路を推定して、前記対象ゲートの入出力端子に、論理
    の仮決定を行う論理状態を求めて記憶装置に記憶する故
    障伝搬経路推定処理と、 （ｃ）求められた前記論理状態において、前記対象ゲー
    トの入出力端子の関係故障端子情報を入力側へ伝達する
    関係故障端子設定処理と、 の前記（ａ）乃至（ｃ）の処理をコンピュータに実行さ
    せるためのプログラムを記録した機械読み取り可能な記
    録媒体。
19. 【請求項１９】故障端子から故障伝搬経路を追跡するこ
    とにより、論理回路内部の故障箇所を推定する故障箇所
    推定システムにおいて、 （ａ）推定処理が定義されている基本ゲートと基本フリ
    ップフロップ（「基本ＦＦ」という）からなる回路構成
    が階層的に定義された対象ゲートに対して、基本ＦＦの
    位置を検索する基本ＦＦ検索処理と、 （ｂ）前記対象ゲートの入出力端子の期待値から前記対
    象ゲート内部の信号線の２つの時刻の期待値を求め記憶
    装置に記憶する期待値設定処理と、 （ｃ）前記対象ゲートの入出力端子の論理状態から前記
    対象ゲート内部の信号線の２つの時刻の論理状態を求め
    記憶装置に記憶する論理状態設定処理と、 （ｄ）記憶装置に記憶されている対象ゲートの回路構成
    と、前記対象ゲートの内部の２つの時刻の期待値と論理
    状態を参照して、前記基本ＦＦにおいて時刻をまたがっ
    て論理状態の定まっていない信号線の追跡を行うことに
    より、論理の仮決定を行う対象ゲートの入出力端子を検
    索する第２の仮決定線検索処理と、 （ｅ）前記基本ＦＦにおいて時刻をまたがって故障伝搬
    経路の追跡を行うことにより、前記対象ゲートの入出力
    端子の関係故障端子情報を入力側へ伝達する第２の関係
    故障端子設定処理と、 の前記（ａ）乃至（ｅ）の処理をコンピュータに実行さ
    せるためのプログラムを記録した機械読み取り可能な記
    録媒体。
20. 【請求項２０】入力装置と、出力装置と、記憶装置と、
    データ処理装置とを備えた故障箇所推定装置において、 前記記憶装置が、 基本ゲートの種類、ゲート内部の基本ゲートと信号線の
    接続関係、および、前記基本ゲートの含意操作のルール
    を記憶する論理回路構成記憶部と、 処理中の各信号線における論理状態、および回路が正常
    である時の各信号線の論理状態、すなわち期待値を記憶
    する論理状態記憶部と、 を備え、 前記データ処理装置が、 前記入力装置から与えられた対象ゲートの種類から、前
    記論理回路構成記憶部を参照して論理回路構成を選択し
    て初期設定を行う初期設定部と、 前記論理回路構成記憶部を参照して、前記入力装置から
    与えられた前記対象ゲートの入出力端子の期待値と論理
    値、および、関係故障端子情報を回路構成の入出力端子
    に設定し、前記論理状態記憶部に記録する入出力状態設
    定部と、 前記入出力状態設定部によって設定され、前記論理状態
    記憶部に記録された入出力端子の期待値と、前記論理回
    路構成記憶部を参照して、基本ゲートで構成された対象
    ゲート内部について入力状態から出力状態を求める出力
    方向の含意操作を行うことで期待値を求め、前記論理状
    態記憶部に記録する期待値設定部と、 前記入出力状態設定部で設定され、前記論理状態記憶部
    に記録されている入出力端子の論理値と、前記論理回路
    構成記憶部を参照して、基本ゲートで構成された対象ゲ
    ート内部の論理状態を計算し、前記論理状態記憶部に記
    録し、前記論理状態の計算は入出力方向の含意操作を行
    うことで処理する論理状態推定部と、 前記論理回路構成記憶部に記録された対象ゲートの回路
    構成と、前記論理状態記憶部に記録された対象ゲートの
    内部の期待値と論理状態とを参照して、仮決定の対象と
    する入力端子を検索し、求めた仮決定の対象とする対象
    ゲートの入力端子を前記出力装置に出力する仮決定線検
    索部と、 前記論理回路構成記憶部に記録されている対象ゲートの
    回路構成と、前記論理状態記憶部に記録されている対象
    ゲートの内部の期待値と論理状態とを参照して、前記対
    象ゲートの入出力端子における関係故障端子を求め、前
    記出力装置に出力する関係故障端子設定部と、 を備えたことを特徴とする故障箇所推定装置。
21. 【請求項２１】前記仮決定線検索部が、前記論理回路構
    成記憶部に記録された回路構成と基本ゲートの含意操作
    のルールと、前記論理状態記憶部に記憶された対象ゲー
    ト内部の各信号線の論理値とを参照して、故障伝搬経路
    に出力端子が接続されている未確定ゲートを検索する未
    確定ゲート検索部と、 前記論理回路構成記憶部と前記論理状態記憶部を参照し
    て、前記未確定ゲート検索部で検索した未確定ゲートに
    おいて、論理状態が定まっていない入力端子を仮決定候
    補として検索する仮決定候補検索部と、 前記論理回路構成記憶部と前記論理状態記憶部とを参照
    して、対象ゲートの回路において、前記仮決定候補検索
    部で検索された仮決定候補子から、対象ゲートの入力端
    子に到達するまで、論理状態が定まっていない信号線を
    入力方向にトレースし、到達した対象ゲートの入力端子
    の一つを仮決定端子とする仮決定入力端子検索部と、 を備えたことを特徴とする請求項２０記載の故障箇所推
    定装置。
22. 【請求項２２】前記関係故障端子設定部が、前記論理回
    路構成記憶部に記録された回路構成と、前記論理状態記
    憶部に記憶された対象ゲートの論理値と期待値とを参照
    して、対象ゲートの出力端子において出力の論理値と期
    待値とが互いに異なる故障出力端子を検索する故障出力
    端子検索部と、 前記論理回路構成記憶部と前記論理状態記憶部とを参照
    して、前記故障出力端子検索部において検索した故障出
    力端子を起点として、対象ゲートの入力端子に到達する
    まで前記故障伝搬経路を入力方向に追跡する故障伝搬経
    路追跡部と、 前記論理回路構成記憶部と前記論理状態記憶部とを参照
    して、前記故障伝搬経路追跡部において追跡された前記
    故障伝搬経路の出力側の故障出力端子に設定されている
    関係故障端子の情報を入力側の故障入力端子に追加する
    関係故障ゲート端子設定部と、 を備えたことを特徴とする請求項２０記載の故障箇所推
    定装置。
23. 【請求項２３】入力装置と、出力装置と、記憶装置と、
    データ処理装置とを備えた故障箇所推定装置において、 前記記憶装置が、 基本ゲートの種類、ゲート内部の基本ゲートと信号線の
    接続関係、および、前記基本ゲートの含意操作のルール
    を記憶する論理回路構成記憶部と、 処理中の各信号線における論理状態、および回路が正常
    である時の各信号線の論理状態、すなわち期待値を記憶
    する論理状態記憶部と、 各信号線の論理状態が含意操作により推定された時点に
    おける仮決定レベルを記憶している仮決定状態記憶部
    と、 を備え、 前記データ処理装置が、 前記入力装置から与えられた対象ゲートの種類から、前
    記論理回路構成記憶部を参照して論理回路構成を選択し
    て初期設定を行う初期設定部と、 前記論理回路構成記憶部を参照して、前記入力装置から
    与えられた前記対象ゲートの入出力端子の期待値と論理
    値、および、関係故障端子情報を対象ゲートの回路構成
    の入出力端子に設定し、前記論理状態記憶部に記録する
    入出力状態設定部と、 前記入出力状態設定部によって設定され、前記論理状態
    記憶部に記録された入出力端子の期待値と、前記論理回
    路構成記憶部を参照して、基本ゲートで構成された対象
    ゲート内部について入力状態から出力状態を求める出力
    方向の含意操作を行うことで期待値を求め、前記論理状
    態記憶部に記録する期待値設定部と、 前記入出力状態設定部で設定され、前記論理状態記憶部
    に記録された入出力端子の論理値と、前記論理回路構成
    記憶部を参照して、基本ゲートで構成された対象ゲート
    内部の論理状態を計算し、前記論理状態記憶部に記録
    し、前記論理状態の計算は入出力方向の含意操作を行う
    ことで処理する論理状態推定部と、 前記論理回路構成記憶部に記録された対象ゲートの回路
    構成と、前記論理状態記憶部に記録された入出力端子の
    論理状態を参照して、前記仮決定状態記憶部４の仮決定
    レベルと、前記論理状態記憶部の対象ゲート内部の論理
    状態とを更新し、初期値として与えた入出力端子の論理
    状態を満足する全ての故障伝搬経路を求める故障伝搬経
    路推定部と、 前記論理回路構成記憶部に記録された対象ゲートの回路
    構成と、前記論理状態記憶部に記録された対象ゲートの
    内部の期待値と論理状態とを参照して、前記故障伝搬経
    路推定部で求められた故障伝搬経路の各々に対して前記
    関係故障端子を求め、前記出力装置に出力する関係故障
    端子設定部と、 を備えたことを特徴とする故障箇所推定装置。
24. 【請求項２４】入力装置と、出力装置と、記憶装置と、
    データ処理装置とを備えた故障箇所推定装置において、 前記記憶装置が、 基本ゲートの種類、ゲート内部の基本ゲートと信号線の
    接続関係、および、前記基本ゲートの含意操作のルール
    を記憶する論理回路構成記憶部と、 処理中の各信号線における論理状態、および回路が正常
    である時の各信号線の論理状態、すなわち期待値を記憶
    する論理状態記憶部と、 を備え、 前記データ処理装置が、 前記入力装置から与えられた対象ゲートの種類から、前
    記論理回路構成記憶部を参照して論理回路構成を選択し
    て初期設定を行う初期設定部と、 前記論理回路構成記憶部を参照して、対象ゲートの回路
    の基本フリップフロップ（「基本ＦＦ」という）を検索
    し、回路内の基本ＦＦの位置を前記論理回路構成記憶部
    に記録する基本ＦＦ検索部と、 前記論理回路構成記憶部を参照して、前記入力装置から
    与えられた対象ゲートの入出力端子の２つの時刻の期待
    値と論理値、および、関係故障端子情報を回路構成の入
    出力端子に設定し、前記論理状態記憶部に記録する入出
    力状態設定部と、 前記入出力状態設定部で設定され、前記論理状態記憶部
    に記録された２つの時刻の入出力端子の期待値と、前記
    論理回路構成記憶部を参照して、基本ゲートで構成され
    た対象ゲート内部の２つの時刻の期待値を計算し、前記
    論理状態記憶部に記録し、その際、前記期待値を入力状
    態から出力状態を求める出力方向の含意操作を２つの時
    刻にまたがって行うことで求める期待値設定部と、 論理状態推定部前記入出力状態設定部で設定され、前記
    論理状態記憶部に記録された入出力端子の論理値と、前
    記論理回路構成記憶部を参照して、基本ゲートで構成さ
    れた対象ゲート内部の２つの時刻の論理状態を計算し、
    前記論理状態記憶部に記録し、論理状態の計算は、入出
    力方向の含意操作を行うことで処理する論理状態設定部
    と、 前記論理回路構成記憶部に記録された対象ゲートの回路
    構成と、前記論理状態記憶部に記録された対象ゲートの
    内部の２つの時刻の期待値と、論理状態を参照して、仮
    決定の対象とする入力端子を検索し、求めた仮決定の対
    象とする入力端子を前記出力装置に出力する第２の仮決
    定線検索部と、 前記論理回路構成記憶部に記録された対象ゲートの回路
    構成と、前記論理状態記憶部に記録された対象ゲートの
    内部の２つの時刻の期待値と論理状態とを参照して、対
    象ゲートの入出力端子における関係故障端子を求め、前
    記出力装置に出力する第２の関係故障端子設定部と、 を備えたことを特徴とする故障箇所推定装置。
25. 【請求項２５】前記第２の仮決定線検索部が、前記論理
    回路構成記憶部に記録された回路構成と基本ゲートの含
    意操作のルールと、前記論理状態記憶部に記憶された対
    象ゲート内部の各信号線の論理値を参照して、２つの時
    刻の論理状態に対して、故障伝搬経路に出力端子が接続
    している未確定ゲート検索する未確定ゲート検索部と、 前記論理回路構成記憶部と前記論理状態記憶部とを参照
    して、前記未確定ゲート検索部で検索した未確定ゲート
    において、論理状態が定まっていない入力端子を仮決定
    候補として検索する仮決定候補検索部と、 前記論理回路構成記憶部と前記論理状態記憶部とを参照
    して、対象ゲートの回路において、仮決定候補である未
    確定ゲートの入力端子から、対象ゲートの入力端子に到
    達するまで、論理状態が定まっていない信号線を入力方
    向にトレースし、到達した対象ゲートの入力端子の１つ
    を仮決定端子とし、その際、前記基本ＦＦ検索部におい
    て検索され前記論理回路構成記憶部に記録されている基
    本ＦＦの位置を参照して、トレースの途中で基本ＦＦの
    出力端子に遭遇した場合には、前記基本ＦＦのクロック
    信号を参照して時間を遡るか、もしくはトレースを終了
    するかを判断する第２の仮決定入力端子検索部と、 を備えたことを特徴とする請求項２４記載の故障箇所推
    定装置。
26. 【請求項２６】前記第２の関係故障端子設定部が、前記
    論理回路構成記憶部に記録された回路構成と前記論理状
    態記憶部に記憶された対象ゲートの論理値と期待値を参
    照して、対象ゲートの出力端子において論理値と期待値
    が異なる故障出力端子を検索する故障出力端子検索部
    と、 前記論理回路構成記憶部と前記論理状態記憶部を参照し
    て、前記故障出力端子検索部において検索した２つの時
    刻の故障出力端子を起点として、対象ゲートの入力端子
    に到達するまで故障伝搬経路を入力方向に追跡し、その
    際、前記基本ＦＦ検索部において検索され前記論理回路
    構成記憶部に記録されている基本ＦＦの位置を参照し
    て、トレースの途中で前記基本ＦＦの出力端子に遭遇し
    た場合には、前記基本ＦＦのクロック信号を参照して時
    間を遡るか、もしくはトレースを終了するかを判断する
    第２の故障伝搬経路追跡部と、 前記論理回路構成記憶部と前記論理状態記憶部とを参照
    して、前記第２の故障伝搬経路追跡部において追跡した
    故障伝搬経路の出力側の故障出力端子に設定されている
    関係故障端子の情報を入力側の故障入力端子に追加する
    関係故障ゲート端子設定部と、 を備えたことを特徴とする請求項２４記載の故障箇所推
    定装置。