JPH1145920A - 故障診断装置 - Google Patents
故障診断装置Info
- Publication number
- JPH1145920A JPH1145920A JP9200201A JP20020197A JPH1145920A JP H1145920 A JPH1145920 A JP H1145920A JP 9200201 A JP9200201 A JP 9200201A JP 20020197 A JP20020197 A JP 20020197A JP H1145920 A JPH1145920 A JP H1145920A
- Authority
- JP
- Japan
- Prior art keywords
- layout pattern
- diagram
- logic
- output terminal
- failure diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 バックトレース中に行うレイアウトパターン
図とＳＥＭ図の倍率，座標のわずかなずれを１マクロセ
ルレイアウトパターンの表示サイズレベルで自動補正を
行い、手動による微調整の手間を無くした故障診断装置
を得る。 【解決手段】 ＳＥＭ像，レイアウトパターン及び論理
回路を連動して表示画面を移動させる手段を含み、論理
期待値と測定値の不一致が観測された箇所から信号の伝
搬してくる方向へ回路をさかのぼって故障箇所を探すも
のにおいて、レイアウトパターン図とＳＥＭ図を論理素
子に対応するマクロセル１個分のレイアウトパターンが
表示できる大きさに設定した時に、論理回路図中の論理
素子を一つずつバックトレースする度にＳＥＭ図の倍
率，座標のわずかなずれを自動でチェックし、微調整を
行う手段を備えた。
図とＳＥＭ図の倍率，座標のわずかなずれを１マクロセ
ルレイアウトパターンの表示サイズレベルで自動補正を
行い、手動による微調整の手間を無くした故障診断装置
を得る。 【解決手段】 ＳＥＭ像，レイアウトパターン及び論理
回路を連動して表示画面を移動させる手段を含み、論理
期待値と測定値の不一致が観測された箇所から信号の伝
搬してくる方向へ回路をさかのぼって故障箇所を探すも
のにおいて、レイアウトパターン図とＳＥＭ図を論理素
子に対応するマクロセル１個分のレイアウトパターンが
表示できる大きさに設定した時に、論理回路図中の論理
素子を一つずつバックトレースする度にＳＥＭ図の倍
率，座標のわずかなずれを自動でチェックし、微調整を
行う手段を備えた。
Description
【０００１】
【発明の属する技術分野】この発明は、電子ビームテス
タを用いて半導体集積回路の故障箇所を効率よく特定す
るための故障診断装置に関するものである。
タを用いて半導体集積回路の故障箇所を効率よく特定す
るための故障診断装置に関するものである。
【０００２】
【従来の技術】図６は、従来の故障診断装置の一形態で
ある。図６において、Ｃは論理回路図、Ｃ１１はＡＮＤ
素子、Ｃ１２はＮＯＲ素子、Ｃ１３はスキャンフリップ
フロップ、１はＡＮＤ素子Ｃ１１のＳＥＭ図、１１〜１
６は信号線図形の像、Ｐ１は信号線図形１１の左上コー
ナー部の座標、２はレイアウトパターン図、２１〜２６
は最上層の信号線図形、Ｐ１’は信号線図形２１の左上
コーナー部の座標、４は波形図、４１〜４３はシミュレ
ーション波形、４４〜４６は測定波形である。
ある。図６において、Ｃは論理回路図、Ｃ１１はＡＮＤ
素子、Ｃ１２はＮＯＲ素子、Ｃ１３はスキャンフリップ
フロップ、１はＡＮＤ素子Ｃ１１のＳＥＭ図、１１〜１
６は信号線図形の像、Ｐ１は信号線図形１１の左上コー
ナー部の座標、２はレイアウトパターン図、２１〜２６
は最上層の信号線図形、Ｐ１’は信号線図形２１の左上
コーナー部の座標、４は波形図、４１〜４３はシミュレ
ーション波形、４４〜４６は測定波形である。
【０００３】電子ビームテスタを用いた故障診断装置
は、論理回路図、レイアウトパターン図とＳＥＭ図を連
動させる。論理回路図とレイアウトパターン図を連動さ
せるには、電子計算機上のＣＡＤ（=Computer Aided De
sign）処理を行わせることにより実現される。レイアウ
トパターン図とＳＥＭ図を連動させるには、手動により
両図の倍率合わせ、座標合わせを行う。例えば、図６の
ＳＥＭ図１中の点Ｐ１とレイアウトパターン図２中のＰ
１’の座標が一致するように調整を、またＳＥＭ図１中
の図形とレイアウトパターン図２中の図形の大きさが同
じになるよう調整を行う。この作業をチップ上の数カ所
で行う。
は、論理回路図、レイアウトパターン図とＳＥＭ図を連
動させる。論理回路図とレイアウトパターン図を連動さ
せるには、電子計算機上のＣＡＤ（=Computer Aided De
sign）処理を行わせることにより実現される。レイアウ
トパターン図とＳＥＭ図を連動させるには、手動により
両図の倍率合わせ、座標合わせを行う。例えば、図６の
ＳＥＭ図１中の点Ｐ１とレイアウトパターン図２中のＰ
１’の座標が一致するように調整を、またＳＥＭ図１中
の図形とレイアウトパターン図２中の図形の大きさが同
じになるよう調整を行う。この作業をチップ上の数カ所
で行う。
【０００４】次に、故障箇所の特定手段について説明す
る。まず、論理期待値と測定値の不一致が観測された外
部出力端子（パッド）またはスキャンフリップフロップ
Ｃ１３から信号の伝搬してくる方向へ回路をさかのぼ
り、論理シミュレーション波形と測定波形を比較し、波
形が一致するまで回路のバックトレースを行う。
る。まず、論理期待値と測定値の不一致が観測された外
部出力端子（パッド）またはスキャンフリップフロップ
Ｃ１３から信号の伝搬してくる方向へ回路をさかのぼ
り、論理シミュレーション波形と測定波形を比較し、波
形が一致するまで回路のバックトレースを行う。
【０００５】図６の例では、スキャンフリップフロップ
Ｃ１３からバックトレースを行い、波形図４よりＡＮＤ
素子Ｃ１１の入力端子Ａ，Ｂでシミュレーション波形と
測定波形が一致し、出力端子Ｙで不一致を起しているた
め、ＡＮＤ素子Ｃ１１が故障した素子と判断される。
Ｃ１３からバックトレースを行い、波形図４よりＡＮＤ
素子Ｃ１１の入力端子Ａ，Ｂでシミュレーション波形と
測定波形が一致し、出力端子Ｙで不一致を起しているた
め、ＡＮＤ素子Ｃ１１が故障した素子と判断される。
【０００６】
【発明が解決しようとする課題】従来の故障診断では、
以上のように実施されており、最近の集積回路の大規模
化、複雑化によりバックトレース中におけるレイアウト
パターン図とＳＥＭ図の倍率，座標のずれの補正を手動
で行う回数が増加し、これが故障診断に要する解析時間
増加の原因の一つになっていた。特に、自動でバックト
レースを行う故障診断装置にとって、レイアウトパター
ン図とＳＥＭ図の倍率，座標のわずかなずれは、測定波
形取得とシミュレーション波形との比較に致命的な問題
を与え、故障診断の信頼性を大きく低下させるものであ
った。また、故障診断を行う者は、必ずしも回路設計者
ではなく、集積回路の大規模化，複雑化は大きな負担に
なってきている。
以上のように実施されており、最近の集積回路の大規模
化、複雑化によりバックトレース中におけるレイアウト
パターン図とＳＥＭ図の倍率，座標のずれの補正を手動
で行う回数が増加し、これが故障診断に要する解析時間
増加の原因の一つになっていた。特に、自動でバックト
レースを行う故障診断装置にとって、レイアウトパター
ン図とＳＥＭ図の倍率，座標のわずかなずれは、測定波
形取得とシミュレーション波形との比較に致命的な問題
を与え、故障診断の信頼性を大きく低下させるものであ
った。また、故障診断を行う者は、必ずしも回路設計者
ではなく、集積回路の大規模化，複雑化は大きな負担に
なってきている。
【０００７】刊行物としての先行技術には、特開平５−
２５９２３９号公報が存在するが、この先行技術に示さ
れたものは、レイアウトパターン図とＳＥＭ図の座標の
ずれについて補正を行うものに過ぎず、倍率について
は、その補正を行うものではないのであって、前記課題
を適切に解決するものではなかった。
２５９２３９号公報が存在するが、この先行技術に示さ
れたものは、レイアウトパターン図とＳＥＭ図の座標の
ずれについて補正を行うものに過ぎず、倍率について
は、その補正を行うものではないのであって、前記課題
を適切に解決するものではなかった。
【０００８】この発明の目的は、上記のような問題を解
決するため、バックトレース中に行うレイアウトパター
ン図とＳＥＭ図の倍率，座標のわずかなずれを１マクロ
セルレイアウトパターンの表示サイズレベルで自動補正
を行うことにより、補正精度を向上させ、また手動によ
る微調整の手間を無くすようにしたことである。また、
集積回路の大規模化，複雑化に対応するため、故障診断
を行う者に適切な回路情報を提供し、回路設計者以外の
者でも容易に診断できるようにしたことである。
決するため、バックトレース中に行うレイアウトパター
ン図とＳＥＭ図の倍率，座標のわずかなずれを１マクロ
セルレイアウトパターンの表示サイズレベルで自動補正
を行うことにより、補正精度を向上させ、また手動によ
る微調整の手間を無くすようにしたことである。また、
集積回路の大規模化，複雑化に対応するため、故障診断
を行う者に適切な回路情報を提供し、回路設計者以外の
者でも容易に診断できるようにしたことである。
【０００９】
【課題を解決するための手段】第１の発明の故障診断装
置においては、半導体集積回路のチップ表面のＳＥＭ像
を表示する手段と、前記半導体集積回路のレイアウトパ
ターンを表示する手段と、前記半導体集積回路の論理回
路を表示する手段と、前記ＳＥＭ像，レイアウトパター
ン及び論理回路を連動して表示画面を移動させる手段を
含み、論理期待値と測定値の不一致が観測された外部出
力端子又はスキャンフリップフロップから信号の伝搬し
てくる方向へ回路をさかのぼって故障箇所を探すものに
おいて、レイアウトパターン図とＳＥＭ図を論理素子に
対応するマクロセル１個分のレイアウトパターンが表示
できる大きさに設定した時に、論理回路図中の論理素子
を一つずつバックトレースする度にＳＥＭ図の倍率，座
標のわずかなずれを自動でチェックし、微調整を行う手
段を備えるものである。
置においては、半導体集積回路のチップ表面のＳＥＭ像
を表示する手段と、前記半導体集積回路のレイアウトパ
ターンを表示する手段と、前記半導体集積回路の論理回
路を表示する手段と、前記ＳＥＭ像，レイアウトパター
ン及び論理回路を連動して表示画面を移動させる手段を
含み、論理期待値と測定値の不一致が観測された外部出
力端子又はスキャンフリップフロップから信号の伝搬し
てくる方向へ回路をさかのぼって故障箇所を探すものに
おいて、レイアウトパターン図とＳＥＭ図を論理素子に
対応するマクロセル１個分のレイアウトパターンが表示
できる大きさに設定した時に、論理回路図中の論理素子
を一つずつバックトレースする度にＳＥＭ図の倍率，座
標のわずかなずれを自動でチェックし、微調整を行う手
段を備えるものである。
【００１０】第２の発明の故障診断装置においては、マ
クロセルレイアウトパターンの枠サイズ，セル名，入出
力端子名とその座標情報をデータベース化し、論理回路
図，レイアウトパターン図とＳＥＭ図の連動にあたり、
１セルレイアウトパターン表示機能を設け、指定した論
理素子に対応するマクロセルレイアウトパターン図の前
記データベース化した枠サイズ，セル名，入出力端子名
とその座標情報を取り込み、前記枠サイズの範囲内のレ
イアウトパターンとセルの名称，入出力端子名とその位
置，セルの枠線をレイアウトパターン図上に表示するよ
うにしたものである。
クロセルレイアウトパターンの枠サイズ，セル名，入出
力端子名とその座標情報をデータベース化し、論理回路
図，レイアウトパターン図とＳＥＭ図の連動にあたり、
１セルレイアウトパターン表示機能を設け、指定した論
理素子に対応するマクロセルレイアウトパターン図の前
記データベース化した枠サイズ，セル名，入出力端子名
とその座標情報を取り込み、前記枠サイズの範囲内のレ
イアウトパターンとセルの名称，入出力端子名とその位
置，セルの枠線をレイアウトパターン図上に表示するよ
うにしたものである。
【００１１】第３の発明の故障診断装置においては、論
理回路図のバックトレースの履歴を残す基本的機能と同
様、レイアウトパターン図もバックトレースの履歴を残
すために、論理期待値と測定値の不一致が観測された外
部出力端子又はスキャンフリップフロップからバックト
レースを行った経路（信号線）と、これに含まれるマク
ロセルレイアウトパターンを認識して表示できるように
し、これ以外の信号線とマクロセルは必要に応じ、表示
又は無表示を選択できるようにしたものである。
理回路図のバックトレースの履歴を残す基本的機能と同
様、レイアウトパターン図もバックトレースの履歴を残
すために、論理期待値と測定値の不一致が観測された外
部出力端子又はスキャンフリップフロップからバックト
レースを行った経路（信号線）と、これに含まれるマク
ロセルレイアウトパターンを認識して表示できるように
し、これ以外の信号線とマクロセルは必要に応じ、表示
又は無表示を選択できるようにしたものである。
【００１２】第４の発明の故障診断装置においては、集
積回路の全ノードを記録した論理シミュレーション結果
のデータを読み込ませて、論理回路図上の特定の論理素
子を指定し、そのシミュレーション波形の調べたい周期
数，周期幅，ストローブ点を指定すると論理回路図上に
前記指定した論理素子の前記指定した周期数，周期幅の
範囲内の入出力端子のすべてのシミュレーション波形と
前記指定した論理素子がもつ真理値表が表示され、前記
指定したストローブ点に対応した信号値を前記真理値表
中で認識させる機能を設け、また、前記指定した論理素
子と対応したマクロセルレイアウトパターン図上に周期
数，周期幅，ストローブ点の情報と入出力端子名のそば
にその時の信号値を表示する機能を設けたものである。
積回路の全ノードを記録した論理シミュレーション結果
のデータを読み込ませて、論理回路図上の特定の論理素
子を指定し、そのシミュレーション波形の調べたい周期
数，周期幅，ストローブ点を指定すると論理回路図上に
前記指定した論理素子の前記指定した周期数，周期幅の
範囲内の入出力端子のすべてのシミュレーション波形と
前記指定した論理素子がもつ真理値表が表示され、前記
指定したストローブ点に対応した信号値を前記真理値表
中で認識させる機能を設け、また、前記指定した論理素
子と対応したマクロセルレイアウトパターン図上に周期
数，周期幅，ストローブ点の情報と入出力端子名のそば
にその時の信号値を表示する機能を設けたものである。
【００１３】
実施の形態１．図１は、この発明に係わる故障診断装置
の第１の実施の形態を示す説明図である。図１におい
て、１はＳＥＭ図、１１〜１６は信号線図形の像、Ｐｓ
１は原点に最も近い図形のコーナー部の座標、Ｐｓ２は
原点に最も遠い図形のコーナー部の座標、２はレイアウ
トパターン図、２１〜２６は最上層の信号線図形、Ｐｌ
１は原点に最も近い図形のコーナー部の座標、Ｐｌ２は
原点に最も遠い図形のコーナー部の座標である。図２
は、バックトレースにおけるレイアウトパターン図とＳ
ＥＭ図の自動補正処理フローである。
の第１の実施の形態を示す説明図である。図１におい
て、１はＳＥＭ図、１１〜１６は信号線図形の像、Ｐｓ
１は原点に最も近い図形のコーナー部の座標、Ｐｓ２は
原点に最も遠い図形のコーナー部の座標、２はレイアウ
トパターン図、２１〜２６は最上層の信号線図形、Ｐｌ
１は原点に最も近い図形のコーナー部の座標、Ｐｌ２は
原点に最も遠い図形のコーナー部の座標である。図２
は、バックトレースにおけるレイアウトパターン図とＳ
ＥＭ図の自動補正処理フローである。
【００１４】次に、故障診断装置の動作について、図１
と図２のフロー図を用いて説明する。はじめに、チップ
上の数カ所でＳＥＭ図，レイアウトパターン図を手動で
正確に補正し、連動させておいてから、両図とも１マク
ロセルレイアウトパターンの表示サイズ程度まで拡大し
ておく必要がある。ＳＥＭ図とレイアウトパターン図の
ずれの範囲が極端に大きい場合は、この発明の自動補正
手段は適用できない。適用できるずれの自動補正対象範
囲は、図１におけるＸ，Ｙ軸方向それぞれ隣接する最上
層配線までの距離程度である。
と図２のフロー図を用いて説明する。はじめに、チップ
上の数カ所でＳＥＭ図，レイアウトパターン図を手動で
正確に補正し、連動させておいてから、両図とも１マク
ロセルレイアウトパターンの表示サイズ程度まで拡大し
ておく必要がある。ＳＥＭ図とレイアウトパターン図の
ずれの範囲が極端に大きい場合は、この発明の自動補正
手段は適用できない。適用できるずれの自動補正対象範
囲は、図１におけるＸ，Ｙ軸方向それぞれ隣接する最上
層配線までの距離程度である。
【００１５】ステップ１では、期待値と測定値の不一致
が観測された外部出力端子（パッド）又はスキャンフリ
ップフロップから信号の伝搬してくる方へ論理素子一つ
前へバックトレースする。ステップ２では、レイアウト
パターン図の最上層配線の図形の画像を取得する。
が観測された外部出力端子（パッド）又はスキャンフリ
ップフロップから信号の伝搬してくる方へ論理素子一つ
前へバックトレースする。ステップ２では、レイアウト
パターン図の最上層配線の図形の画像を取得する。
【００１６】ステップ３，４で、この最上層配線の図形
のうち、取得した画像の原点Ｐ０から最も近い点Ｐｌ１
と最も遠い点Ｐｌ２の座標を取得する。ステップ５で、
点ｌ１とＰｌ２の間の距離を計算し求める。
のうち、取得した画像の原点Ｐ０から最も近い点Ｐｌ１
と最も遠い点Ｐｌ２の座標を取得する。ステップ５で、
点ｌ１とＰｌ２の間の距離を計算し求める。
【００１７】ステップ６では、ＳＥＭ図の画像を取得す
る。ステップ７，８で取得した画像の原点Ｐ０から最も
近い点Ｐｓ１と最も遠い点Ｐｓ２の座標を取得する。
る。ステップ７，８で取得した画像の原点Ｐ０から最も
近い点Ｐｓ１と最も遠い点Ｐｓ２の座標を取得する。
【００１８】ステップ９で点Ｐｓ１と点Ｐｓ２の間の距
離を計算し求める。ステップ１０では、ステップ５で求
めた距離とステップ９で求めた距離が一致しているかど
うかを調べ、一致していればそのまま次のステップへ進
み、一致していなければステップ１１でこれらの距離の
差を計算し求め、この値に基づきＳＥＭ図を補正し、次
のステップへ行く。
離を計算し求める。ステップ１０では、ステップ５で求
めた距離とステップ９で求めた距離が一致しているかど
うかを調べ、一致していればそのまま次のステップへ進
み、一致していなければステップ１１でこれらの距離の
差を計算し求め、この値に基づきＳＥＭ図を補正し、次
のステップへ行く。
【００１９】ステップ１２では、ステップ３で取得した
座標値Ｐｌ１（Ｘｌ１，Ｙｌ１）とステップ７で取得し
た座標値Ｐｓ１（Ｘｓ１，Ｙｓ１）が一致し、かつステ
ップ４で取得した座標値Ｐｌ２（Ｘｌ２，Ｙｌ２）とス
テップ８で取得した座標値Ｐｓ２（Ｘｓ２，Ｙｓ２）が
一致しているかどうかを調べ、一致していればそのまま
次のステップへ進む。一致していない場合、まずステッ
プ１３で点Ｐｌ１（Ｘｌ１，Ｙｌ１）と点Ｐｓ１（Ｘｓ
１，Ｙｓ１）のずれを補正し、ステップ１４で点Ｐｌ２
（Ｘｌ２，Ｙｌ２）と点Ｐｓ２（Ｘｓ２，Ｙｓ２）のず
れを補正する。
座標値Ｐｌ１（Ｘｌ１，Ｙｌ１）とステップ７で取得し
た座標値Ｐｓ１（Ｘｓ１，Ｙｓ１）が一致し、かつステ
ップ４で取得した座標値Ｐｌ２（Ｘｌ２，Ｙｌ２）とス
テップ８で取得した座標値Ｐｓ２（Ｘｓ２，Ｙｓ２）が
一致しているかどうかを調べ、一致していればそのまま
次のステップへ進む。一致していない場合、まずステッ
プ１３で点Ｐｌ１（Ｘｌ１，Ｙｌ１）と点Ｐｓ１（Ｘｓ
１，Ｙｓ１）のずれを補正し、ステップ１４で点Ｐｌ２
（Ｘｌ２，Ｙｌ２）と点Ｐｓ２（Ｘｓ２，Ｙｓ２）のず
れを補正する。
【００２０】ステップ１５では、補正し終ったＳＥＭ図
上のマクロセルレイアウトパターンの入出力端子にプロ
ーブを当て、信号波形を取得する。ステップ１６では、
ステップ１５で取得した信号波形と論理シミュレーショ
ン波形を比較し、一致していなければステップ１に戻
る。一致していればステップ１７に進み、その素子が故
障した論理素子と判定され、バックトレースを終わる。
上のマクロセルレイアウトパターンの入出力端子にプロ
ーブを当て、信号波形を取得する。ステップ１６では、
ステップ１５で取得した信号波形と論理シミュレーショ
ン波形を比較し、一致していなければステップ１に戻
る。一致していればステップ１７に進み、その素子が故
障した論理素子と判定され、バックトレースを終わる。
【００２１】このように、実施の形態１では、電子ビー
ムテスタの基本的機能である、半導体集積回路のチップ
表面のＳＥＭ像を表示する手段と、前記半導体集積回路
のレイアウトパターンを表示する手段と、前記半導体集
積回路の論理回路を表示する手段と、前記ＳＥＭ像，レ
イアウトパターン及び論理回路を連動して表示画面を移
動させる手段を含み、前記半導体集積回路の故障箇所特
定に用いる基本的手法の一つである、論理期待値と測定
値の不一致が観測された外部出力端子（パッド）又はス
キャンフリップフロップから信号の伝搬してくる方向へ
回路をさかのぼって故障箇所を探す手法（バックトレー
ス法）において、レイアウトパターン図とＳＥＭ図を論
理素子に対応するマクロセル１個分のレイアウトパター
ンが表示できる大きさに設定した時に、論理回路図中の
論理素子を一つずつバックトレースする度に必ず一度は
ＳＥＭ図の倍率，座標のわずかなずれを自動でチェック
し、微調整を行う手段を備えることを特徴とする故障診
断装置および故障診断方法が具現化されている。
ムテスタの基本的機能である、半導体集積回路のチップ
表面のＳＥＭ像を表示する手段と、前記半導体集積回路
のレイアウトパターンを表示する手段と、前記半導体集
積回路の論理回路を表示する手段と、前記ＳＥＭ像，レ
イアウトパターン及び論理回路を連動して表示画面を移
動させる手段を含み、前記半導体集積回路の故障箇所特
定に用いる基本的手法の一つである、論理期待値と測定
値の不一致が観測された外部出力端子（パッド）又はス
キャンフリップフロップから信号の伝搬してくる方向へ
回路をさかのぼって故障箇所を探す手法（バックトレー
ス法）において、レイアウトパターン図とＳＥＭ図を論
理素子に対応するマクロセル１個分のレイアウトパター
ンが表示できる大きさに設定した時に、論理回路図中の
論理素子を一つずつバックトレースする度に必ず一度は
ＳＥＭ図の倍率，座標のわずかなずれを自動でチェック
し、微調整を行う手段を備えることを特徴とする故障診
断装置および故障診断方法が具現化されている。
【００２２】この実施の形態１によれば、バックトレー
ス中に生じるＳＥＭ図とレイアウトパターン図の信号線
図形の倍率，座標のわずかなずれを自動で補正するので
故障診断に費やす時間及び解析負担が軽減される効果が
ある。
ス中に生じるＳＥＭ図とレイアウトパターン図の信号線
図形の倍率，座標のわずかなずれを自動で補正するので
故障診断に費やす時間及び解析負担が軽減される効果が
ある。
【００２３】実施の形態２．図３は、この発明に係わる
故障診断装置の第２の実施の形態を示す説明図である。
図３において、Ｃは論理回路図中の論理素子のシンボ
ル、２はマクロセルのレイアウトパターン（最上層配線
のみ表示し、原点は左上）、３はマクロセル名，その枠
サイズ，入出力端子の座標情報が記述されたデータであ
る。
故障診断装置の第２の実施の形態を示す説明図である。
図３において、Ｃは論理回路図中の論理素子のシンボ
ル、２はマクロセルのレイアウトパターン（最上層配線
のみ表示し、原点は左上）、３はマクロセル名，その枠
サイズ，入出力端子の座標情報が記述されたデータであ
る。
【００２４】次に、故障診断装置の動作について第１の
実施の形態と変わる点についてのみ説明する。バックト
レース中の論理回路図とレイアウトパターン図とＳＥＭ
図の連動手段は、まず１セルレイアウトパターン表示機
能（モード）を設け、論理回路図中の任意の論理素子を
指定すると、その論理素子に対応するマクロセルの枠サ
イズ，入出力端子の座標情報が記述されたデータ３を参
照して、レイアウトパターン図中に２のように一つのマ
クロセルのレイアウトパターンとそのセルの名称，入出
力端子名とその位置，枠線を表示する。
実施の形態と変わる点についてのみ説明する。バックト
レース中の論理回路図とレイアウトパターン図とＳＥＭ
図の連動手段は、まず１セルレイアウトパターン表示機
能（モード）を設け、論理回路図中の任意の論理素子を
指定すると、その論理素子に対応するマクロセルの枠サ
イズ，入出力端子の座標情報が記述されたデータ３を参
照して、レイアウトパターン図中に２のように一つのマ
クロセルのレイアウトパターンとそのセルの名称，入出
力端子名とその位置，枠線を表示する。
【００２５】レイアウトパターン図とＳＥＭ図の配線図
形のずれの補正手段は、実施の形態１と同じなので説明
は省略される。
形のずれの補正手段は、実施の形態１と同じなので説明
は省略される。
【００２６】このように、実施の形態２では、実施の形
態１の構成に加えて、マクロセルレイアウトパターンの
枠サイズ，セル名，入出力端子名とその座標情報をデー
タベース化し、論理回路図，レイアウトパターン図とＳ
ＥＭ図の連動にあたり、１セルレイアウトパターン表示
機能を設け、指定した論理素子に対応するマクロセルレ
イアウトパターン図の前記データベース化した枠サイ
ズ，セル名，入出力端子名とその座標情報を取り込み、
前記枠サイズの範囲内のレイアウトパターンとセルの名
称，入出力端子名とその位置，セルの枠線をレイアウト
パターン図上に表示するようにしたことを特徴とする構
成を有する故障診断装置および故障診断方法が具現化さ
れている。
態１の構成に加えて、マクロセルレイアウトパターンの
枠サイズ，セル名，入出力端子名とその座標情報をデー
タベース化し、論理回路図，レイアウトパターン図とＳ
ＥＭ図の連動にあたり、１セルレイアウトパターン表示
機能を設け、指定した論理素子に対応するマクロセルレ
イアウトパターン図の前記データベース化した枠サイ
ズ，セル名，入出力端子名とその座標情報を取り込み、
前記枠サイズの範囲内のレイアウトパターンとセルの名
称，入出力端子名とその位置，セルの枠線をレイアウト
パターン図上に表示するようにしたことを特徴とする構
成を有する故障診断装置および故障診断方法が具現化さ
れている。
【００２７】この実施の形態２によれば、バックトレー
ス中のＳＥＭ図とレイアウトパターン図は常に１マクロ
セル分の表示範囲に設定しているので、レイアウトパタ
ーン図面の描画時間が短縮し、またマクロセルの名称，
入出力端子名とその位置が瞬時にして把握できるという
効果がある。
ス中のＳＥＭ図とレイアウトパターン図は常に１マクロ
セル分の表示範囲に設定しているので、レイアウトパタ
ーン図面の描画時間が短縮し、またマクロセルの名称，
入出力端子名とその位置が瞬時にして把握できるという
効果がある。
【００２８】実施の形態３．図４は、この発明に係わる
故障診断装置の第３の実施の形態を示す説明図である。
図４において、Ｃはチップ全体の論理回路図、Ｃ１は入
力信号用端子、Ｃ２は出力信号用端子、Ｃ３は期待値と
測定値の不一致が観測された出力用端子、Ｃ４はバッフ
ァ素子、Ｃ５はＮＡＮＤ素子、Ｃ６はＮＯＲ素子、Ｃ７
はＡＮＤ素子である。２はチップ全体のレイアウトパタ
ーン図、２１は入力信号用パッド、２２は出力信号用パ
ッド、２３は期待値と測定値の不一致が観測された出力
用パッド、２４はバッファ素子のレイアウトパターン、
２５はＮＡＮＤ素子のレイアウトパターン、２６はＮＯ
Ｒ素子のレイアウトパターン、２７はＡＮＤ素子のレイ
アウトパターンである。チップ全体の論理回路図１とチ
ップ全体のレイアウトパターン図２は連動している。
故障診断装置の第３の実施の形態を示す説明図である。
図４において、Ｃはチップ全体の論理回路図、Ｃ１は入
力信号用端子、Ｃ２は出力信号用端子、Ｃ３は期待値と
測定値の不一致が観測された出力用端子、Ｃ４はバッフ
ァ素子、Ｃ５はＮＡＮＤ素子、Ｃ６はＮＯＲ素子、Ｃ７
はＡＮＤ素子である。２はチップ全体のレイアウトパタ
ーン図、２１は入力信号用パッド、２２は出力信号用パ
ッド、２３は期待値と測定値の不一致が観測された出力
用パッド、２４はバッファ素子のレイアウトパターン、
２５はＮＡＮＤ素子のレイアウトパターン、２６はＮＯ
Ｒ素子のレイアウトパターン、２７はＡＮＤ素子のレイ
アウトパターンである。チップ全体の論理回路図１とチ
ップ全体のレイアウトパターン図２は連動している。
【００２９】次に、故障診断装置の動作について第１の
実施の形態と変わる点についてのみ説明する。論理回路
図のバックトレースの履歴を残す基本的機能と同じよう
に、レイアウトパターン図も２のようにバックトレース
の履歴を残す機能を設ける。論理回路図はバックトレー
スを行った経路（信号線）とそれに含まれる論理素子を
表示するが、これに対応するレイアウトパターン図上の
経路（信号線）とそれに含まれるマクロセルも認識し、
表示するようにする。レイアウトパターン図上の認識さ
れた経路とそれに含まれるマクロセル以外のレイアウト
パターンは、必要に応じ表示又は無表示を選択できるよ
うにする。
実施の形態と変わる点についてのみ説明する。論理回路
図のバックトレースの履歴を残す基本的機能と同じよう
に、レイアウトパターン図も２のようにバックトレース
の履歴を残す機能を設ける。論理回路図はバックトレー
スを行った経路（信号線）とそれに含まれる論理素子を
表示するが、これに対応するレイアウトパターン図上の
経路（信号線）とそれに含まれるマクロセルも認識し、
表示するようにする。レイアウトパターン図上の認識さ
れた経路とそれに含まれるマクロセル以外のレイアウト
パターンは、必要に応じ表示又は無表示を選択できるよ
うにする。
【００３０】このように、実施の形態３では、実施の形
態１および実施の形態２の構成に加えて、論理回路図の
バックトレースの履歴を残す基本的機能と同様、レイア
ウトパターン図もバックトレースの履歴を残すために、
論理期待値と測定値の不一致が観測された外部出力端子
又はスキャンフリップフロップからバックトレースを行
った経路（信号線）と、これに含まれるマクロセルレイ
アウトパターンを認識して表示できるようにし、これ以
外の信号線とマクロセルは必要に応じ、表示又は無表示
を選択できるようにしたことを特徴とする故障診断装置
および故障診断方法が具現化されている。
態１および実施の形態２の構成に加えて、論理回路図の
バックトレースの履歴を残す基本的機能と同様、レイア
ウトパターン図もバックトレースの履歴を残すために、
論理期待値と測定値の不一致が観測された外部出力端子
又はスキャンフリップフロップからバックトレースを行
った経路（信号線）と、これに含まれるマクロセルレイ
アウトパターンを認識して表示できるようにし、これ以
外の信号線とマクロセルは必要に応じ、表示又は無表示
を選択できるようにしたことを特徴とする故障診断装置
および故障診断方法が具現化されている。
【００３１】この実施の形態３によれば、バックトレー
スを行った論理回路上の経路（信号線）とそれに含まれ
る論理素子に対応するレイアウトパターン図上の経路
（信号線）とそれに含まれるマクロセルの位置がわかる
ため、故障を示す信号の伝搬経路がレイアウトパターン
図上で把握できるという効果がある。
スを行った論理回路上の経路（信号線）とそれに含まれ
る論理素子に対応するレイアウトパターン図上の経路
（信号線）とそれに含まれるマクロセルの位置がわかる
ため、故障を示す信号の伝搬経路がレイアウトパターン
図上で把握できるという効果がある。
【００３２】実施の形態４．図５は、この発明に係わる
故障診断装置の第４の実施の形態を示す説明図である。
図５において、Ｃは論理回路図、Ｃ１１はＡＮＤ素子、
Ｃ１２はＮＯＲ素子、Ｃ１３はスキャンフリップフロッ
プ、Ｃ１４はシミュレーション波形図、Ｃ１５はＡＮＤ
素子１１の真理値表である。２はマクロセルのレイアウ
トパターン図、２１はマクロセルの枠線、２２〜２７は
最上層の信号線図形、２８〜３０は論理シミュレーショ
ン結果の周期幅１００ｎｓ，周期数５００，ストローブ
８０ｎｓにおける信号値を表す。
故障診断装置の第４の実施の形態を示す説明図である。
図５において、Ｃは論理回路図、Ｃ１１はＡＮＤ素子、
Ｃ１２はＮＯＲ素子、Ｃ１３はスキャンフリップフロッ
プ、Ｃ１４はシミュレーション波形図、Ｃ１５はＡＮＤ
素子１１の真理値表である。２はマクロセルのレイアウ
トパターン図、２１はマクロセルの枠線、２２〜２７は
最上層の信号線図形、２８〜３０は論理シミュレーショ
ン結果の周期幅１００ｎｓ，周期数５００，ストローブ
８０ｎｓにおける信号値を表す。
【００３３】次に、故障診断装置の動作について第１の
実施の形態と変わる点についてのみ説明する。集積回路
の全ノードを記録した論理シミュレーション結果のデー
タを論理回路図に読み込ませる。バックトレースを行っ
ている時、論理回路図上の特定の論理素子を指定し、そ
の素子のシミュレーション波形の見たい周期数，周期
幅，ストローブ点を入力すると、その全入出力端子のシ
ミュレーション波形と真理値表が表示され、ストローブ
点に対応した信号値を真理値表中で認識させる。また、
この論理素子に対応したマクロセルレイアウトパターン
図上に周期幅，周期数，ストローブ点の情報と各入出力
端子名のそばに、その情報に基づいたシミュレーション
結果の信号値を表示するようにする。
実施の形態と変わる点についてのみ説明する。集積回路
の全ノードを記録した論理シミュレーション結果のデー
タを論理回路図に読み込ませる。バックトレースを行っ
ている時、論理回路図上の特定の論理素子を指定し、そ
の素子のシミュレーション波形の見たい周期数，周期
幅，ストローブ点を入力すると、その全入出力端子のシ
ミュレーション波形と真理値表が表示され、ストローブ
点に対応した信号値を真理値表中で認識させる。また、
この論理素子に対応したマクロセルレイアウトパターン
図上に周期幅，周期数，ストローブ点の情報と各入出力
端子名のそばに、その情報に基づいたシミュレーション
結果の信号値を表示するようにする。
【００３４】このように、実施の形態４では、実施の形
態１および実施の形態２の構成に加えて、集積回路の全
ノードを記録した論理シミュレーション結果のデータを
読み込ませて、論理回路図上の特定の論理素子を指定
し、そのシミュレーション波形の調べたい周期数，周期
幅，ストローブ点を指定すると論理回路図上に前記指定
した論理素子の前記指定した周期数，周期幅の範囲内の
入出力端子のすべてのシミュレーション波形と前記指定
した論理素子がもつ真理値表が表示され、前記指定した
ストローブ点に対応した信号値を前記真理値表中で認識
させる機能を設け、また、前記指定した論理素子と対応
したマクロセルレイアウトパターン図上に周期数，周期
幅，ストローブ点の情報と入出力端子名のそばにその時
の信号値を表示する機能を設けたことを特徴とする故障
診断装置および故障診断方法が具現化されている。
態１および実施の形態２の構成に加えて、集積回路の全
ノードを記録した論理シミュレーション結果のデータを
読み込ませて、論理回路図上の特定の論理素子を指定
し、そのシミュレーション波形の調べたい周期数，周期
幅，ストローブ点を指定すると論理回路図上に前記指定
した論理素子の前記指定した周期数，周期幅の範囲内の
入出力端子のすべてのシミュレーション波形と前記指定
した論理素子がもつ真理値表が表示され、前記指定した
ストローブ点に対応した信号値を前記真理値表中で認識
させる機能を設け、また、前記指定した論理素子と対応
したマクロセルレイアウトパターン図上に周期数，周期
幅，ストローブ点の情報と入出力端子名のそばにその時
の信号値を表示する機能を設けたことを特徴とする故障
診断装置および故障診断方法が具現化されている。
【００３５】この実施の形態４によれば、バックトレー
ス中に適切な回路情報を提供するため、回路設計者以外
の者でも容易に故障診断を行うことができるという効果
がある。
ス中に適切な回路情報を提供するため、回路設計者以外
の者でも容易に故障診断を行うことができるという効果
がある。
【００３６】
【発明の効果】以上のように、この発明に係わる故障診
断装置によれば、バックトレース中のＳＥＭ図とレイア
ウトパターン図の信号線図形のわずかなずれを手動で補
正することはなく、また故障診断を行う者にとって必要
な回路情報も適切に提供するので解析時間や負担が軽減
される効果がある。
断装置によれば、バックトレース中のＳＥＭ図とレイア
ウトパターン図の信号線図形のわずかなずれを手動で補
正することはなく、また故障診断を行う者にとって必要
な回路情報も適切に提供するので解析時間や負担が軽減
される効果がある。
【００３７】第１の発明によれば、バックトレース中に
行うレイアウトパターン図とＳＥＭ図の倍率，座標のわ
ずかなずれを１マクロセルレイアウトパターンの表示サ
イズレベルで自動補正を行い、手動による微調整の手間
を無くした故障診断装置を得ることができる。
行うレイアウトパターン図とＳＥＭ図の倍率，座標のわ
ずかなずれを１マクロセルレイアウトパターンの表示サ
イズレベルで自動補正を行い、手動による微調整の手間
を無くした故障診断装置を得ることができる。
【００３８】第２の発明においては、バックトレース中
に行うレイアウトパターン図とＳＥＭ図の倍率，座標の
わずかなずれを１マクロセルレイアウトパターンの表示
サイズレベルで自動補正を行い、手動による微調整の手
間を無くすとともに、集積回路の大規模化，複雑化に対
応するため、故障診断を行う者に適切な回路情報を提供
し、回路設計者以外の者でも容易に診断できる故障診断
装置を得ることができる。
に行うレイアウトパターン図とＳＥＭ図の倍率，座標の
わずかなずれを１マクロセルレイアウトパターンの表示
サイズレベルで自動補正を行い、手動による微調整の手
間を無くすとともに、集積回路の大規模化，複雑化に対
応するため、故障診断を行う者に適切な回路情報を提供
し、回路設計者以外の者でも容易に診断できる故障診断
装置を得ることができる。
【００３９】第３の発明においては、バックトレース中
に行うレイアウトパターン図とＳＥＭ図の倍率，座標の
わずかなずれを１マクロセルレイアウトパターンの表示
サイズレベルで自動補正を行い、手動による微調整の手
間を無くすとともに、集積回路の大規模化，複雑化に対
応するため、故障診断を行う者により適切な回路情報を
提供し、回路設計者以外の者でも容易に診断できる故障
診断装置を得ることができる。
に行うレイアウトパターン図とＳＥＭ図の倍率，座標の
わずかなずれを１マクロセルレイアウトパターンの表示
サイズレベルで自動補正を行い、手動による微調整の手
間を無くすとともに、集積回路の大規模化，複雑化に対
応するため、故障診断を行う者により適切な回路情報を
提供し、回路設計者以外の者でも容易に診断できる故障
診断装置を得ることができる。
【００４０】第４の発明においては、バックトレース中
に行うレイアウトパターン図とＳＥＭ図の倍率，座標の
わずかなずれを１マクロセルレイアウトパターンの表示
サイズレベルで自動補正を行い、手動による微調整の手
間を無くすとともに、集積回路の大規模化，複雑化に対
応するため、故障診断を行う者に更に適切な回路情報を
提供し、回路設計者以外の者でも容易に診断できる故障
診断装置を得ることができる。
に行うレイアウトパターン図とＳＥＭ図の倍率，座標の
わずかなずれを１マクロセルレイアウトパターンの表示
サイズレベルで自動補正を行い、手動による微調整の手
間を無くすとともに、集積回路の大規模化，複雑化に対
応するため、故障診断を行う者に更に適切な回路情報を
提供し、回路設計者以外の者でも容易に診断できる故障
診断装置を得ることができる。
【図１】 この発明による故障診断装置の第１の実施の
形態を示す説明図である。
形態を示す説明図である。
【図２】 この発明によるバックトレース中の自動補正
処理手段を説明するフロー図である。
処理手段を説明するフロー図である。
【図３】 この発明による故障診断装置の第２の実施の
形態を示す説明図である。
形態を示す説明図である。
【図４】 この発明による故障診断装置の第３の実施の
形態を示す説明図である。
形態を示す説明図である。
【図５】 この発明による故障診断装置の第４の実施の
形態を示す説明図である。
形態を示す説明図である。
【図６】 従来の故障診断装置の説明図である。
１ 論理回路図、２ ＳＥＭ図、３ レイアウトパター
ン図、４ 波形図。
ン図、４ 波形図。
Claims (4)
- 【請求項１】 半導体集積回路のチップ表面のＳＥＭ像
を表示する手段と、前記半導体集積回路のレイアウトパ
ターンを表示する手段と、前記半導体集積回路の論理回
路を表示する手段と、前記ＳＥＭ像，レイアウトパター
ン及び論理回路を連動して表示画面を移動させる手段を
含み、論理期待値と測定値の不一致が観測された外部出
力端子又はスキャンフリップフロップから信号の伝搬し
てくる方向へ回路をさかのぼって故障箇所を探すものに
おいて、レイアウトパターン図とＳＥＭ図を論理素子に
対応するマクロセル１個分のレイアウトパターンが表示
できる大きさに設定した時に、論理回路図中の論理素子
を一つずつバックトレースする度にＳＥＭ図の倍率，座
標のわずかなずれを自動でチェックし、微調整を行う手
段を備えることを特徴とする故障診断装置。 - 【請求項２】 マクロセルレイアウトパターンの枠サイ
ズ，セル名，入出力端子名とその座標情報をデータベー
ス化し、論理回路図，レイアウトパターン図とＳＥＭ図
の連動にあたり、１セルレイアウトパターン表示機能を
設け、指定した論理素子に対応するマクロセルレイアウ
トパターン図の前記データベース化した枠サイズ，セル
名，入出力端子名とその座標情報を取り込み、前記枠サ
イズの範囲内のレイアウトパターンとセルの名称，入出
力端子名とその位置，セルの枠線をレイアウトパターン
図上に表示するようにしたことを特徴とする請求項１に
記載の故障診断装置。 - 【請求項３】 論理回路図のバックトレースの履歴を残
す基本的機能と同様、レイアウトパターン図もバックト
レースの履歴を残すために、論理期待値と測定値の不一
致が観測された外部出力端子又はスキャンフリップフロ
ップからバックトレースを行った経路（信号線）と、こ
れに含まれるマクロセルレイアウトパターンを認識して
表示できるようにし、これ以外の信号線とマクロセルは
必要に応じ、表示又は無表示を選択できるようにしたこ
とを特徴とする請求項２に記載の故障診断装置。 - 【請求項４】 集積回路の全ノードを記録した論理シミ
ュレーション結果のデータを読み込ませて、論理回路図
上の特定の論理素子を指定し、そのシミュレーション波
形の調べたい周期数，周期幅，ストローブ点を指定する
と論理回路図上に前記指定した論理素子の前記指定した
周期数，周期幅の範囲内の入出力端子のすべてのシミュ
レーション波形と前記指定した論理素子がもつ真理値表
が表示され、前記指定したストローブ点に対応した信号
値を前記真理値表中で認識させる機能を設け、また、前
記指定した論理素子と対応したマクロセルレイアウトパ
ターン図上に周期数，周期幅，ストローブ点の情報と入
出力端子名のそばにその時の信号値を表示する機能を設
けたことを特徴とする請求項２に記載の故障診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9200201A JPH1145920A (ja) | 1997-07-25 | 1997-07-25 | 故障診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9200201A JPH1145920A (ja) | 1997-07-25 | 1997-07-25 | 故障診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145920A true JPH1145920A (ja) | 1999-02-16 |
Family
ID=16420489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9200201A Pending JPH1145920A (ja) | 1997-07-25 | 1997-07-25 | 故障診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1145920A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697981B2 (en) * | 2000-01-28 | 2004-02-24 | Nec Corporation | System and method for evaluating the location of a failure in a logic circuit, and machine-readable recording medium having a recorded program |
-
1997
- 1997-07-25 JP JP9200201A patent/JPH1145920A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697981B2 (en) * | 2000-01-28 | 2004-02-24 | Nec Corporation | System and method for evaluating the location of a failure in a logic circuit, and machine-readable recording medium having a recorded program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1149385B1 (en) | Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| US7353482B2 (en) | Routing display facilitating task of removing error | |
| US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
| JP2005202928A (ja) | レイアウト処理装置、レイアウト処理方法、及びプログラム | |
| US4774461A (en) | System for inspecting exposure pattern data of semiconductor integrated circuit device | |
| JP3572626B2 (ja) | 検査システム、解析ユニット及び電子デバイスの製造方法 | |
| JPH1145920A (ja) | 故障診断装置 | |
| US8300918B2 (en) | Defect inspection apparatus, defect inspection program, recording medium storing defect inspection program, figure drawing apparatus and figure drawing system | |
| JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
| JP2003510568A (ja) | パターン比較によるｌｃｄ検査方法およびｌｃｄ検査装置 | |
| US6598185B1 (en) | Pattern data inspection method and storage medium | |
| JPH10307917A (ja) | パターン検査方法及びパターン検査装置 | |
| WO2022201968A1 (ja) | 情報処理装置、制御プログラム、および制御方法 | |
| JPH01277781A (ja) | 集積回路試験装置 | |
| US6578182B2 (en) | Delay analysis method and design assist apparatus of semiconductor circuit | |
| Nagano | CAD navigation and diagnostics by linking ATE and EDA | |
| JPH0520433A (ja) | プリント配線基板の検査装置 | |
| JP2003004791A (ja) | ポジションデータの生成方法 | |
| JP2021179902A (ja) | 画像検査装置、画像検査方法及び学習済みモデル生成装置 | |
| JP2000068342A (ja) | ウエハ外観検査装置およびウエハ外観検査方法 | |
| CN114894801A (zh) | 检查系统、检查方法及检查程序 | |
| JPS6295473A (ja) | 論理回路図表示装置 | |
| JPH0321881A (ja) | Ｌｓｉ診断装置 | |
| JPH0418678A (ja) | 論理回路シミュレーション結果表示方法 |