JP2001203452A - 配線基板、及び配線基板の製造方法 - Google Patents

配線基板、及び配線基板の製造方法

Info

Publication number
JP2001203452A
JP2001203452A JP2000385477A JP2000385477A JP2001203452A JP 2001203452 A JP2001203452 A JP 2001203452A JP 2000385477 A JP2000385477 A JP 2000385477A JP 2000385477 A JP2000385477 A JP 2000385477A JP 2001203452 A JP2001203452 A JP 2001203452A
Authority
JP
Japan
Prior art keywords
via hole
wiring board
conductive material
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000385477A
Other languages
English (en)
Other versions
JP3429743B2 (ja
Inventor
Katsuhide Tsukamoto
勝秀 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000385477A priority Critical patent/JP3429743B2/ja
Publication of JP2001203452A publication Critical patent/JP2001203452A/ja
Application granted granted Critical
Publication of JP3429743B2 publication Critical patent/JP3429743B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】ビルドアップ製法は、内層のコアーに、従来の
低密度であるガラスエポキシ多層基板を用いるために、
より高密度の配線基板が得にくい。また、より高密度の
配線基板を得るにはビルドアップする絶縁層と配線層を
増やす必要があり、平坦化などが技術的に困難になる、
あるいはコストが高くなる。 【解決手段】導電性材料801が充填された第2のバイ
アホールを有する絶縁層を準備する第1の工程と、導電
性材料が充填された、断面積が前記第2のバイアホール
の断面積よりも大きい第1のバイアホールを有する基材
層上に、前記絶縁層と配線層とを転写して前記第2のバ
イアホールの導電性材料801の一部を前記第1のバイ
アホール内に入り込ませる第2の工程とを備えた配線基
板の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、2層あるいはそれ
以上の配線基板、及び配線基板の製造方法に関する。
【0002】
【従来の技術】近年、電子機器の小型高密度化に伴い、
産業用にとどまらず広く民生用機器の分野においても、
LSI等の半導体チップを高密度に実装でき、しかも安
価な多層配線回路基板が強く要望されてきている。この
ような多層配線回路基板では、各層の微細な配線ピッチ
の配線パターンを層同士で電気的に信頼性高く接続でき
ることが重要である。
【0003】このような要求に対し、ドリル加工と銅貼
積層板のエッチングや、めっき加工による従来のプリン
ト配線基板の製造方法ではもはやこれらの要求を満足さ
せることは極めて困難となり、新しい構造を備えたプリ
ント配線基板が開発されつつある。
【0004】現在高密度配線基板として代表的なものを
次に掲げる。
【0005】第1には、従来の両面あるいは多層配線基
板をコアー基板とし、より小さなバイアホールを有する
絶縁層やよりファインな配線層を積層してゆくビルドア
ップ製法と呼ばれているものがある(本多進”ビルドア
ップ多層配線基板技術の現状と課題”、回路実装学界
誌、Vol.11、No.7、P462-468 (1996))。この方法で
は、より小さなバイアホールのある絶縁層には、感光性
の絶縁材料や化学エッチ可能な材料を用いてフォトエッ
チ法やケミカルエッチ法により、小さなあなを形成す
る。最近ではプラズマあるいは、レーザで絶縁層に穴を
開ける方法も開発されている。レーザの場合は、材料に
感光性や化学エッチング特性を付加する必要がなく絶縁
性の材料の選択肢が広がり都合がよい。
【0006】第2には、穴に充填した導電性ペーストを
有するプリプレーグに銅箔を積層してゆくスタック製法
がある(岡野裕幸”全層IVH構造を有する樹脂多層基
板”'95マイクロエレクトロニクスシンポジウム、p163
(1995))(一般的にはビルドアップ多層配線基板として
分類されることが多い)。プリプレーグの代わりに接着
剤付きのフィルムを使ったものも研究されている(竹ノ
内啓一他”ポリイミド多層基板の開発”第10回路実装
学術講演大会、講演論文集、p81-82(1996)。
【0007】第3には薄膜多層を使う方法であり、第1
のビルドアップ方法と類似している。これは、従来のセ
ラミック多層基板をコアー基板としその表面に、無機あ
るいは有機の絶縁層と、鍍金(メッキ)とフォトエッチ
等によりパターン化した導体配線層とを、積層した薄膜
多層基板である。この方法は、薄膜技術を使うために現
在では最も高密度の配線基板の製造方法となっている。
絶縁層に感光性のポリイミドを用いた例がもっとも多
い。
【0008】
【発明が解決しようとする課題】しかしながら、それぞ
れの配線基板の製造方法には欠点がある。
【0009】ビルドアップ製法は、内層のコアーに、従
来の低密度であるガラスエポキシ多層基板を用いるため
に、より高密度の配線基板が得にくい。 また、より高
密度の配線基板を得るにはビルドアップする絶縁層と配
線層を増やす必要があり、平坦化などが技術的に困難に
なる、あるいはコストが高くなる等の問題がある。
【0010】また、スタック製法は、より高密度のため
にはある厚みのプリプレーグあるいはフィルム(基材)
に、小さい穴を低コストで開ける困難性を抱えている。
【0011】また、薄膜多層方法は、薄膜工程を使うも
のであり、コスト的に高価である。
【0012】本発明は、これらの従来の多層配線基板の
製法の課題を考慮し、低コストで、高密度配線が得ら
れ、しかも製法が容易であり、さらに、できるだけ大き
なワークサイズのコアー基板を用いることのできる配線
基板製造方法、及び配線基板を提供することを目的とす
る。
【0013】
【課題を解決するための手段】上記目的を達成するため
に本発明の配線基板においては、第1のバイアホールを
有する基材層と前記基材層の少なくとも一面に設けられ
る第2のバイアホールを有する絶縁層とがあり、前記第
2のバイアホールの断面積が前記第1のバイアホールの
断面積より小さく、前記第1及び第2のバイアホールが
導電性材料で充填されている。このようにすることによ
り大きなワークサイズでファインな配線とファインなバ
イアホール接続が可能となり、低コストの配線基板や電
子部品が得られる。
【0014】請求項1記載の本発明は、第1のバイアホ
ールを有する基材層と、第2のバイアホールを有し、前
記基材層の少なくとも一面に設けられた絶縁層とを備
え、前記第2のバイアホールの断面積が前記第1のバイ
アホールの断面積より小さく、また前記第1及び第2の
バイアホールが導電性材料で充填され、前記第2のバイ
アホールの導電性材料の一部が前記第1のバイアホール
内に入り込んでいることを特徴とする配線基板である。
【0015】又、請求項2記載の本発明は、前記第1の
バイアホールに充填された導電性材料と、前記第2のバ
イアホールに充填された導電性材料とが同一であること
を特徴とする請求項1記載の配線基板である。
【0016】又、請求項3記載の本発明は、前記第1の
バイアホールに充填された導電性材料と、前記第2のバ
イアホールに充填された導電性材料とが異なることを特
徴とする請求項1記載の配線基板である。
【0017】又、請求項4記載の本発明は、前記第2の
バイアホール上にはビアパッドが設けられ、前記ビアパ
ッドが前記第1のバイアホールの断面積より小さいこと
を特徴とする請求項1記載の配線基板である。
【0018】又、請求項5記載の本発明は、前記絶縁層
の外側に配線部が設けられていることを特徴とする請求
項1記載の配線基板である。
【0019】又、請求項6記載の本発明は、導電性材料
が充填された第2のバイアホールを有する絶縁層を準備
する第1の工程と、導電性材料が充填された、断面積が
前記第2のバイアホールの断面積よりも大きい第1のバ
イアホールを有する基材層上に、前記絶縁層と配線層と
を転写して前記第2のバイアホールの導電性材料の一部
を前記第1のバイアホール内に入り込ませる第2の工程
とを備えたことを特徴とする配線基板の製造方法であ
る。
【0020】又、請求項7記載の本発明は、前記第1の
バイアホールに充填された導電性材料と、前記第2のバ
イアホールに充填された導電性材料とが同一であること
を特徴とする請求項6記載の配線基板の製造方法であ
る。
【0021】又、請求項8記載の本発明は、前記第1の
バイアホールに充填された導電性材料と、前記第2のバ
イアホールに充填された導電性材料とが異なることを特
徴とする請求項6記載の配線基板の製造方法である。
【0022】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
【0023】図1は本発明に関連する技術の一実施の形
態における両面配線基板の断面図である。第1のバイア
ホール103を有する基材層101があり、この基材層
101の両面に第1のバイアホールよりも断面積が小さ
い第2のバイアホール105を有する絶縁層104を設
けてある。そのバイアホール105の上にはビアパッド
106がある。107は配線であり、ビアパッドととも
に配線層を形成している。上下の配線層107,107
は第1のバイアホール103と第2のバイアホール10
5によって電気的に接合され、全体として両面配線基板
を形成している。
【0024】この様な構造を有するので、第2のバイア
ホール105の断面積を小さく作ることができる。ま
た、配線107は絶縁層104の上に形成されている
が、第2のバイアホール105の大きさが小さいので、
そのビアパッド106も小さくでき、その結果、第1の
バイアホール103の断面積がたとえ大きくても、それ
に関係なくファインに(高密度に)作ることができる。
その結果、配線間隔108を狭くしても第一、第二バイ
アホール103,105と短絡する心配がない。さら
に、そのように、第1バイアホール103の断面積を大
きくできるので、配線基板の製造が容易になる。
【0025】基材層101は電気的に絶縁性であり、基
板としての機械的強度も兼ね備えていることが好まし
い。ガラス繊維を補強材にしエポキシ樹脂で固めたガラ
スエポキシ基板や、アラミド繊維を補強材にしてエポキ
シ樹脂で固めたアラミドエポキシ基板でもよい。プリン
ト回路基板用として開発された公知の樹脂が利用でき
る。
【0026】第1のバイアホール103と第2のバイア
ホール105からなるバイアホール102には導電性材
料が充填されている。導電性材料としては銅粉や銀粉を
樹脂中に混ぜ込んだ導電性ペーストを硬化したものや、
あるいは金、銀、銅、鉛等や、それらの合金で出来た金
属でもよい。
【0027】第1のバイアホール103に充填された導
電性材料と、第2のバイアホール105に充填されたそ
れとは同一であってもよいしあるいは異なっていてもよ
い。異なっている場合は、例えばそれらの材料の熱膨張
係数の相違を利用して反り等を矯正する事が可能とな
る。
【0028】図1では配線層107は絶縁層104の外
側に形成してあるが、図2のように更に図1の両面基板
201の外側に絶縁層202を設け、それによって配線
層107を全体の絶縁層(絶縁層104と絶縁層202
とからなる)の内部に配置させることも可能である。図
2のものは多層配線基板を作るときに有効であり、表面
に開けた穴203は更に上層あるいは下層へ接続のため
のバイアホールとなる。その穴203の断面積の大きさ
は自由である。表層に使う場合には絶縁層202はソル
ダーレジストになる。図1並びに図2の構造の配線基板
の製造方法は後述する。
【0029】図3は絶縁層304を基材層301の片面
にのみ設けた実施の形態を示す。303は第1のバイア
ホールであり、305が断面積の小さい第2のバイアホ
ールである。ビアパッド306と配線307は配線層を
形成していて絶縁層304により配線307は大きい第
1のバイアホール303に短絡しないためにファインな
配線が可能となる。
【0030】これまでの例のように絶縁層を設けること
は配線をファインにすることができるほかに配線307
の接着強度を確保するうえでも有力な手段である。
【0031】図4に本発明に関連する技術の多層配線基
板(4層配線板)の断面図を示す。2枚の両面配線基板
401は図2で説明したものと同じである。2枚の両面
配線基板401,401がバイアホール403のある基
材402を介して機械的且つ電気的に接合されている。
バイアホール403は、基材402に設けた第1のバイ
アホール404と、絶縁層406に設けた第1のバイア
ホール404よりも断面積の小さなバイアホール405
からなっている。基材並びにバイアホールの材料は図1
で説明したものと同じものが使える。
【0032】上下の両面配線基板401は必ずしも本発
明に関連する技術の構造の両面配線基板を用いる必要は
ない。例えば、図6に2枚の従来の両面配線基板に本実
施の形態の配線基板の構造を適用した4層配線基板の断
面図をあげる。501は従来のバイアホールガラスエポ
キシ両面配線基板である。バイアホール511により両
面の配線512を電気的に接続している。通常バイアホ
ールのなか510は中空であるがここでは樹脂を埋め込
んである。2枚の従来型両面基板501がバイアホール
403のある基材502を介して機械的且つ電気的に接
合されている。バイアホール503は、基材502に設
けた第1のバイアホール504と、絶縁層506に設け
た第1のバイアホール504よりも断面積の小さなバイ
アホール505とからなっている。基材並びにバイアホ
ールの材料は図1で説明したものと同じものが使える。
【0033】図4並びに図6において4層配線基板につ
いて説明したが、本発明はこれに限られないことは容易
に理解できる。同様の構造でより多くの層を重ねてゆく
ことが出きる。
【0034】以上述べた本発明に関連する技術の実施形
態の配線基板の製造方法、及び本発明の一実施の形態に
ついて説明する。
【0035】まず転写技術を用いた製造方法について説
明する。この方法は図7のような転写媒体を用いる。剥
離可能なように表面を処理した支持体601の表面に、
ビアパッド106を含む配線107等の配線層が形成さ
れる。その形成は、鍍金や蒸着並びにフォトプロセスを
用いた配線形成プロセスで作る。その配線層の上に第2
のバイアホールとなるべき穴602を有する絶縁層10
4を形成する。このような転写媒体603を用意する。
具体的にはステンレス支持体の上に鍍金により形成した
銅パターンを形成する。
【0036】さらに、このような転写媒体を2枚用意
し、図8のように、第1のビアとなるべき穴に導電性ペ
ースト702を埋めた未硬化基材701を間に挟んで、
真空中で加圧加熱し(図8の(A))、導電性ペースト
並びに基材を硬化し一体化した後、支持体を剥離する
(図8の(B))。未硬化基材701は例えばアラミド
不織布にエポキシ樹脂を含浸したアラミドエポキシプリ
プレグを用いることが出きる。導電性ペーストには銅ペ
ーストを用いることができる。穴はレーザで開けてもよ
いし、機械的にドリルで開けてもよい。大きさは未硬化
基材の厚さが150μぐらいの場合は100から300
μぐらいが作りやすい。アラミドエポキシプリプレグは
内部に空隙が多くあり、加熱加圧すると圧縮されて図8
(B)の様に基材の厚さは薄くなる。このとき銅ペース
トは第1のバイアホールとともに第2のバイアホールを
形成する。現実には図8(B)の703の部分で銅ペー
ストがはみ出ることがある。導電性ペースト702をプ
リプレーグの表面から突き出るようすることも可能であ
る。
【0037】あるいは導電性ペーストで固化したコーン
状の突起を下側の第2のバイアホール上に形成し、この
突起状導電体で、軟化した樹脂の基材を貫通し、上側の
第2のバイアホールに接続する方法もある。
【0038】上記の例では未硬化基材としてアラミドエ
ポキシプリプレグを用いたがこれに限られない。例えば
絶縁性のフィルムに接着剤を塗布したシートでもよい
し、シート状の未硬化接着剤でもよい。導電性ペースト
も銅ペーストに限られることはない。例えば金、銀ある
いはカーボン等の導電ペーストも使える。
【0039】また第1のバイアホール内全てが導電性ペ
ーストである必要もない。例えば、金属ボールを穴に埋
め込んで、第2のバイアホール内に入れた導電性ペース
トにより電気的接合をとってもよい。
【0040】図7の配線107やビアパッド106にフ
ァインな物が必要な場合はアディティブ法によって形成
してもよい。即ち鍍金の前に支持体601の表面にパタ
ーン化した鍍金レジスト層を形成し導電性の支持体の露
出したところに鍍金膜を析出してゆく。この方法による
とファインで膜厚の厚いパターンが得られる。配線やビ
アパッドを導電ペーストを印刷して作ってもよく、これ
は非常に簡便な方法である。また、転写時に加圧加熱す
る場合は、導電率が加熱だけで硬化したものよりも上昇
する。
【0041】また、図9のような転写媒体を用いると第
1のバイアホールと第2のバイアホールの電気的な接続
が確実になる。以下、図9,図10を参照しながら本発
明の一実施の形態について説明する。801は第2のバ
イアホールに充填された導電性ペーストである。この8
01は印刷で作ることができる。勿論鍍金や他の導電性
の膜の形成技術とパターニング技術を用いて形成しても
よい。即ち図7の転写媒体に比較して、小さな第2のバ
イアホールへの導電性ペーストの流れ込み不良を防止で
きる。図10は図9の転写媒体を用いた結果できた本発
明の一実施の形態の両面配線基板の断面図を示してい
る。この場合は第1のバイアホールと第2のバイアホー
ルの導電性材料は異なるが勿論同一でもよい。図10に
おいて両面配線基板の上下のパターンをずらして描いた
が、これは本実施の形態においては上下のパターンの位
置合わせはラフでよ良いことを示している。つまり、大
きな第1のバイアホールを本発明では作れるので、少々
ずれても接続性はよい。そして、このように少々ずれて
もかまわないから、ワークサイズの大きなものを作り、
最後に分割して製品を得ることが可能となる(ワークサ
イズの大きなものは、ビアホール同士ずれが起こりがち
であるから、本発明のようにずれが少々あっても確実に
接続できるものなら、ワークサイズを十分大きくとれる
ことになる。)このようにして本発明ではファインなパ
ターンとバイアホールであるにも関わらず、大きなワー
クサイズで製造できるという長所を発揮する。
【0042】次に、本発明に関連する技術の製造方法の
一つとしての、張り付けフィルム工法について説明す
る。図11に絶縁層1001と配線1002とからなる
フレキシブル配線基板を示す。絶縁層1001はフィル
ムであり、よく使われるのはポリイミドフィルムであ
る。配線1002は銅箔をフォトエッチでパターン化し
たものである。1003の穴は第2のバイアホールとな
るべき穴である。エキシマレーザで開けると簡単であ
る。このような構成のものは穴のおおきさは別にして従
来からTABテープとしてよく知られている。図12にこ
のフレキシブル配線基板を用いた本実施の形態である両
面配線基板の断面図を示す。
【0043】次に、図13に、本発明に関連する技術の
製造方法の一つとしての、基材の上に順次積層してゆく
ビルドアップ工法を示す。この工法においては既に硬化
した第1のバイアホール1202を有する既に硬化した
基材1201を用いる。基材1201の上下面に第2の
バイアホール1203を有する絶縁層1204を形成
し、鍍金あるいは他の導電膜形成方法によって配線12
05を作る。この場合第2のバイアホールに充填される
導電性材料は第1のバイアホール内の導電材料と異な
る。
【0044】図14、図15に示す工法はデープ工法に
良くにているが工程の順序が異なる。図14のように、
銅箔1301に第2のバイアホールとなるべき穴130
2を有する絶縁層1303を上下2枚用意し、その間
に、第1のバイアホールとなるべき穴に未硬化の導電性
ペーストを充填した未硬化の基材を介在させて、加圧加
熱し硬化一体化する(図15の工程(A))。さらに、
表面の銅箔をエッチングによりパターン化して両面基板
を得る(図15の工程(B))。
【0045】図16に多層配線基板の製造方法を示す。
第2図で説明したような両面配線基板1501を2枚を
用意し、第1のビアとなるべき穴に導電性ペーストを埋
めた未硬化基材1502を、あいだに挟んで真空中で加
圧加熱し(図16の(A))、導電性ペースト並びに基
材を硬化一体化する(図16の(B))。このようにし
て4層配線基板が出来上がる。より多層化は容易であ
り、両面になる。両面配線基板をもう一層重ねれば6層
配線基板になり、2枚の4層配線基板を重ねれば8層配
線基板になる。
【0046】図17に示した転写媒体は、別の態様の両
面配線基板を作成するのに有効な転写媒体である。支持
体1601の表面に離型処理を施し、その上に絶縁層1
602を作り、必要な穴1606を開け導電体膜からな
る配線1603を積層し、更に、第2のバイアホールと
なるべき穴1605をあけて転写媒体を作る。このよう
な転写媒体を2枚用意し、第7図で説明した方法と同じ
ように両面配線基板を作ると、図18のような物が出来
上がる。但し、出来上がった両面基板の表面は平坦であ
る。
【0047】図5は、転写工法で作った本発明に関連す
る技術の基板を用いた回路部品実装体である。ここに4
07はベアーチップ、408はバンプ、409はアンダ
ーフィル、410は図4の多層配線基板である。この回
路部品実装体は、配線基板の表面が平坦で、半田ブリッ
ジが少なくて歩留まりの良いため高密度小型であるにも
関わらず安価である。特に、裸のLSIを本発明に関連す
る技術の配線基板の上にフリップチップ実装した回路部
品実装体は小型高速且つ安価であるという特徴を有す
る。
【0048】図19は、本発明に関連する技術の別の実
施形態である半導体チップなどの電子部品のパッケージ
の断面図を示している。片面に銅箔パッド1706のあ
る第1のバイアホール1707を有する基材層1704
と、前記基材層1704の別の片面に設けられる第2の
バイアホール1708を有する絶縁層1703と、第2
のバイアホール1708の位置に対応して電極1702
を有する半導体チップ1701とが、上下に積層されて
いる。前記第2のバイアホール1708の断面積が前記
第1のバイアホール1707の断面積より小さく、前記
第1及び第2のバイアホールが導電性材料1705で充
填されている。入出力パッド(電極)1702は半導体
チップの場合は通常アルミ電極である。基材層1704
は絶縁性樹脂からなる。絶縁層兼保護膜1703は半導
体チップ上の絶縁層兼保護膜であり、チッ化シリコンが
一般的である。チッ化シリコン膜の上にポリイミドのコ
ーティングを施したものも最近多い。
【0049】基材層の絶縁性樹脂には現在では多くの樹
脂がしられている。エポキシ樹脂が広くこの分野では使
われている。穴を開けるために感光性をもたせた樹脂も
ある。穴を開けるために最近はレーザを用いることがで
きるために樹脂の選択の幅は広がった。電子部品に用い
られる樹脂として吸湿の少ないことが望まれる。そのよ
うな樹脂も多く開発されている。また、半導体に接触す
る樹脂としては不純物の含有量が少ないものが好まし
い。また、熱膨張係数もシリコンのそれに近いものが望
ましいが、単独でそのような材料はないために、充填剤
を混入させることが多い。
【0050】アルミ電極と導電性材料との良好な電気的
接続はアルミ電極の表面の酸化膜を除去しておく必要が
ある。導電性ペーストをアルミ電極に接触させる前に逆
スパッタあるいは還元処理によりアルミ表面の酸化膜を
除去する。
【0051】図19のパッケージは半導体チップのサイ
ズと同じサイズのパッケージであり小型であるとともに
製法が簡単であるので低コストでもある。導電性材料に
は銀あるいは銅ペーストが使用可能であるが、銅ペース
トが好ましい。
【0052】図21に本発明に関連する技術の別のパッ
ケージの例を示す。導電性ペースト1705が半田付け
できるタイプである場合は図21の状態でプリント配線
板に実装できるパッケージとして扱える。図20は図1
9の配線基板を底面側から見た斜視図である。
【0053】半田付け可能な導電性ペースト1705と
しては銅紛と樹脂ならびに硬化剤よりなり、その銅紛の
含有率が85重量%以上が好ましい。硬化した後何も処
理しないで半田付け可能な導電性ペーストも市販されて
いる。通常の銅ペーストでも、硬化後表面の樹脂を機械
的にあるいは化学的に取り除くことによりハンダ付けが
可能になる。簡単な方法としては、表面を機械的に研磨
することによりハンダ付けが可能になる。
【0054】尚、ここではハンダ付けにこだわらない。
最近、鉛公害の防止のために半田を使わずに、導電性ペ
ーストで電子部品をプリント配線板に搭載組立しようと
する試みが盛んである。このパッケージはこのような傾
向にも適合するものである。
【0055】図19あるいは図21の構成のパッケージ
の簡単な製造方法は、絶縁性樹脂シートに電子部品の電
極に対応する位置に貫通穴を開け、この穴に導電性ペー
ストを埋め込み加熱加圧して樹脂ならびに導電性ペース
トを硬化接着する方法がある。このとき、絶縁性樹脂シ
ートにアラミド不織布を補強材にしたプリプレーグを用
いると、その圧縮性により加熱加圧時に導電性ペースト
が圧縮され硬化後の導電率が大きくなる特質がある。絶
縁性樹脂シートとして樹脂単体を用いてももちろん良
い。加熱加圧時に樹脂が流動し、圧縮性の絶縁性樹脂シ
ートと同様の効果がある。加圧プロセスが大切である。
また、この加圧プロセスによりアルミ電極の酸化膜を破
ることも可能であり、前以て行う酸化膜除去のプロセス
を省くこともできる。この効果を積極的に利用するため
に、導電性ペーストの中に研磨材を混入することも好ま
しい。
【0056】容易に理解できることであるが、この構造
のパッケージはチップ単位ではなくウエファー単位で処
理できる。ウエファーをチップに分割する前に前記処理
を行い、後に分割すればよい。したがって、パッケージ
コストは大幅に削減される。本発明に関連する技術の構
造は記述した製造方法に限られないことは明らかであ
る。他の製造方法が多く考えられる。例えば、半導体ウ
エファーに絶縁性樹脂をコーティングし、加熱硬化した
後にエキシマレーザで絶縁背樹脂に貫通穴を開けアルミ
電極を露出し、導電性ペーストを穴に埋め込んで加熱硬
化した後表面を研磨すると言う方法もある。
【0057】
【発明の効果】以上説明したところから明らかなよう
に、本発明は、第1のバイアホールを有する基材層と前
記基材層の少なくとも一面に設けられる第2のバイアホ
ールを有する絶縁層とからなっており、前記第2のバイ
アホールの断面積が前記第1のバイアホールの断面積よ
り小さく作ってあるために、第1のバイアホールが大き
いにも関わらずファインな配線パターンを形成すること
が出来るとともにワークサイズを大きくできるために安
価な基板を提供する。
【図面の簡単な説明】
【図1】本発明に関連する技術の一実施の形態における
両面配線基板の断面図
【図2】本発明に関連する技術の一実施の形態におけ
る、配線層を絶縁層の内部に設けた両面配線基板の断面
【図3】本発明に関連する技術の一実施の形態におけ
る、絶縁層を基材の片面にのみ設けた配線基板の断面図
【図4】本発明に関連する技術の一実施の形態である多
層配線基板(4層は緯線板)の断面図
【図5】転写工法で作った本発明に関連する技術の一実
施の形態の基板を用いた回路部品実装体を説明するため
の図
【図6】本発明に関連する技術の多層配線基板の他の実
施の形態を説明するための図
【図7】本発明に関連する技術の一実施の形態の転写媒
体の一例を説明するための図
【図8】本発明に関連する技術の一実施の形態の転写工
法の一例を説明するための図
【図9】本発明の一実施の形態の転写媒体の一例を説明
するための図
【図10】図9の転写媒体を用いた結果できた本発明の
一実施の形態の両面配線基板の断面図
【図11】本発明に関連する技術の一実施の形態に用い
るフレキシブル配線基板の断面図
【図12】フレキシブル配線基板を用いた本発明に関連
する技術の一実施の形態の両面基板の断面図
【図13】本発明に関連する技術の一実施の形態のビル
ドアップ工法の一例を説明するための図
【図14】本発明に関連する技術の一実施の形態に用い
る絶縁層付き銅箔を説明するための図
【図15】図14の銅箔を用いた工法を示す図
【図16】本発明に関連する技術の一実施の形態の多層
配線基板の製造法の一例を説明するための図
【図17】本発明に関連する技術の一実施の形態の転写
媒体を示す図
【図18】図17に示した転写媒体を2枚用意して両面
配線基板を作ったものを示す図
【図19】本発明に関連する技術の一実施の形態の半導
体チップなどの小型パッケージの一例を示す図
【図20】図19のパッケージの斜視図
【図21】本発明に関連する技術の一実施の形態の半導
体チップなどの別の小型パッケージの一例を示す図
【符号の説明】
101 基材層 102、103、105 バイヤホール 104 絶縁層 106 パッド 107 配線部 108 配線間隔 201 両面基板 202 絶縁層 203 穴

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 第1のバイアホールを有する基材層と、
    第2のバイアホールを有し、前記基材層の少なくとも一
    面に設けられた絶縁層とを備え、前記第2のバイアホー
    ルの断面積が前記第1のバイアホールの断面積より小さ
    く、また前記第1及び第2のバイアホールが導電性材料
    で充填され、前記第2のバイアホールの導電性材料の一
    部が前記第1のバイアホール内に入り込んでいることを
    特徴とする配線基板。
  2. 【請求項2】 前記第1のバイアホールに充填された導
    電性材料と、前記第2のバイアホールに充填された導電
    性材料とが同一であることを特徴とする請求項1記載の
    配線基板。
  3. 【請求項3】 前記第1のバイアホールに充填された導
    電性材料と、前記第2のバイアホールに充填された導電
    性材料とが異なることを特徴とする請求項1記載の配線
    基板。
  4. 【請求項4】 前記第2のバイアホール上にはビアパッ
    ドが設けられ、前記ビアパッドが前記第1のバイアホー
    ルの断面積より小さいことを特徴とする請求項1記載の
    配線基板。
  5. 【請求項5】 前記絶縁層の外側に配線部が設けられて
    いることを特徴とする請求項1記載の配線基板。
  6. 【請求項6】 導電性材料が充填された第2のバイアホ
    ールを有する絶縁層を準備する第1の工程と、 導電性材料が充填された、断面積が前記第2のバイアホ
    ールの断面積よりも大きい第1のバイアホールを有する
    基材層上に、前記絶縁層と配線層とを転写して前記第2
    のバイアホールの導電性材料の一部を前記第1のバイア
    ホール内に入り込ませる第2の工程とを備えたことを特
    徴とする配線基板の製造方法。
  7. 【請求項7】 前記第1のバイアホールに充填された導
    電性材料と、前記第2のバイアホールに充填された導電
    性材料とが同一であることを特徴とする請求項6記載の
    配線基板の製造方法。
  8. 【請求項8】 前記第1のバイアホールに充填された導
    電性材料と、前記第2のバイアホールに充填された導電
    性材料とが異なることを特徴とする請求項6記載の配線
    基板の製造方法。
JP2000385477A 1996-12-26 2000-12-19 配線基板 Expired - Lifetime JP3429743B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000385477A JP3429743B2 (ja) 1996-12-26 2000-12-19 配線基板

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP34728296 1996-12-26
JP8-347282 1996-12-26
JP11317497 1997-04-30
JP9-113174 1997-04-30
JP2000385477A JP3429743B2 (ja) 1996-12-26 2000-12-19 配線基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP30770599A Division JP3247888B2 (ja) 1996-12-26 1999-10-28 電子部品パッケージ及び、電子部品のパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2001203452A true JP2001203452A (ja) 2001-07-27
JP3429743B2 JP3429743B2 (ja) 2003-07-22

Family

ID=27312447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000385477A Expired - Lifetime JP3429743B2 (ja) 1996-12-26 2000-12-19 配線基板

Country Status (1)

Country Link
JP (1) JP3429743B2 (ja)

Also Published As

Publication number Publication date
JP3429743B2 (ja) 2003-07-22

Similar Documents

Publication Publication Date Title
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP3241605B2 (ja) 配線基板の製造方法並びに配線基板
KR100782407B1 (ko) 회로기판 제조방법
KR100836653B1 (ko) 회로기판 및 그 제조방법
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JPH1154934A (ja) 多層プリント配線板およびその製造方法
US20120175162A1 (en) Printed circuit board
JP3207663B2 (ja) プリント配線基板及びその製造方法
JP3299679B2 (ja) 多層配線基板及びその製造方法
JP3860380B2 (ja) 配線基板及びこれを使用したチップモジュール
JP2000261141A (ja) 多層配線基板及びその製造方法並びに半導体装置
JPH1154926A (ja) 片面回路基板およびその製造方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2003298213A (ja) プリント配線板とその製造方法
JP3247888B2 (ja) 電子部品パッケージ及び、電子部品のパッケージの製造方法
JP2002009440A (ja) 複合配線基板
JP3429743B2 (ja) 配線基板
JP2004214227A (ja) 層間接続部及び多層配線板
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JPH11191482A (ja) プリント配線板の製造方法
JPH11233917A (ja) 積層基板の製造方法
JP2000036664A (ja) 多層配線基板およびその製造方法
JP2000183528A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

EXPY Cancellation because of completion of term